JPH08204919A - イメージセンサ駆動回路 - Google Patents
イメージセンサ駆動回路Info
- Publication number
- JPH08204919A JPH08204919A JP7009772A JP977295A JPH08204919A JP H08204919 A JPH08204919 A JP H08204919A JP 7009772 A JP7009772 A JP 7009772A JP 977295 A JP977295 A JP 977295A JP H08204919 A JPH08204919 A JP H08204919A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- image sensor
- clock
- ccd
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【目的】 電荷シフトや混色のない高画質な読み取りの
できるイメージセンサ駆動回路を提供する。 【構成】 第１のパルス発生回路１１０において発生す
るパルスＡと第２のパルス発生回路１１２において発生
するパルスＣとを切り換え信号Ｄによりスイッチ１０９
を切り換えることで選択的にＣＣＤクロックドライバ１
０８に供給することでＣＣＤイメージセンサ１０１を駆
動する。
できるイメージセンサ駆動回路を提供する。 【構成】 第１のパルス発生回路１１０において発生す
るパルスＡと第２のパルス発生回路１１２において発生
するパルスＣとを切り換え信号Ｄによりスイッチ１０９
を切り換えることで選択的にＣＣＤクロックドライバ１
０８に供給することでＣＣＤイメージセンサ１０１を駆
動する。
Description
【０００１】
【産業上の利用分野】本発明は、画像読取装置にて使用
されるイメージセンサ駆動回路に関するものである。
されるイメージセンサ駆動回路に関するものである。
【０００２】
【従来の技術】従来より画像読取装置として、図７に示
す構成のものがある。
す構成のものがある。
【０００３】図７にて、３０１は原稿、３０２は原稿台
ガラス、３０６は照明光源、３０７は照明用反射ガサ、
３０８〜３１０は原稿からの反射光を一次元ＣＣＤイメ
ージセンサ１０１に導くためのミラー、３０５は結像用
レンズである。光学系３０３および３０４は、それぞれ
速度ｖ、およびｖ／２で図示する矢印方向へ動くことで
２次元画像を読み取ることができる。
ガラス、３０６は照明光源、３０７は照明用反射ガサ、
３０８〜３１０は原稿からの反射光を一次元ＣＣＤイメ
ージセンサ１０１に導くためのミラー、３０５は結像用
レンズである。光学系３０３および３０４は、それぞれ
速度ｖ、およびｖ／２で図示する矢印方向へ動くことで
２次元画像を読み取ることができる。
【０００４】ここで、一次元ＣＣＤイメージセンサ１０
１は、通常Ｒ，Ｇ，Ｂのカラーフィルタをもつ受光部を
有しているが、Ｒ，Ｇ，Ｂ各受光部の間隔があるため、
Ｒ，Ｇ，Ｂ同一の画像を同時に読取る事ができない。こ
のため、読み取った画像データは、図示しないメモリ手
段（遅延手段を含む）により読取り位置のズラシ調整が
必要となる。この際必要となるメモリ量（遅延素子量）
は、ＣＣＤイメージセンサ１０１のＲ，Ｇ，Ｂ各受光部
の間隔が大きい程たくさん必要であり、逆にＣＣＤイメ
ージセンサ１０１のＲ，Ｇ，Ｂ各受光部の間隔が小さい
程、メモリ量（あるいは遅延素子量）を節約できる事に
なる。
１は、通常Ｒ，Ｇ，Ｂのカラーフィルタをもつ受光部を
有しているが、Ｒ，Ｇ，Ｂ各受光部の間隔があるため、
Ｒ，Ｇ，Ｂ同一の画像を同時に読取る事ができない。こ
のため、読み取った画像データは、図示しないメモリ手
段（遅延手段を含む）により読取り位置のズラシ調整が
必要となる。この際必要となるメモリ量（遅延素子量）
は、ＣＣＤイメージセンサ１０１のＲ，Ｇ，Ｂ各受光部
の間隔が大きい程たくさん必要であり、逆にＣＣＤイメ
ージセンサ１０１のＲ，Ｇ，Ｂ各受光部の間隔が小さい
程、メモリ量（あるいは遅延素子量）を節約できる事に
なる。
【０００５】このような目的で、Ｒ，Ｇ，Ｂの画素間隔
を狭くしたＣＣＤイメージセンサとして、例えば図８に
示す構成のものがある。
を狭くしたＣＣＤイメージセンサとして、例えば図８に
示す構成のものがある。
【０００６】図８において、２０１〜２０３はそれぞれ
Ｒ，Ｇ，Ｂの受光部、２０４〜２０９はＣＣＤ転送部、
２１０〜２１５はＲ，Ｇ，Ｂの出力アンプである。ま
た、ＣＣＤ転送部は、Ｒ，Ｇ，Ｂともに偶数画素と奇数
画素に分離して転送する構成となっている。
Ｒ，Ｇ，Ｂの受光部、２０４〜２０９はＣＣＤ転送部、
２１０〜２１５はＲ，Ｇ，Ｂの出力アンプである。ま
た、ＣＣＤ転送部は、Ｒ，Ｇ，Ｂともに偶数画素と奇数
画素に分離して転送する構成となっている。
【０００７】図８に示す構造のＣＣＤイメージセンサ
は、Ｒ，Ｇ，Ｂ受光部間にＣＣＤ転送部が存在しないた
め、Ｇ−Ｒ間隔，Ｒ−Ｂ間隔を狭くする事が可能である
が、Ｒ受光部で発生した電荷をＣＣＤ転送部へ移動（シ
フト）させる際、Ｂ受光部を経由する必要があるため、
その際にＲ電荷にＢ受光部で発生した電荷が混入し、い
わゆる混色が発生するという欠点を有している。
は、Ｒ，Ｇ，Ｂ受光部間にＣＣＤ転送部が存在しないた
め、Ｇ−Ｒ間隔，Ｒ−Ｂ間隔を狭くする事が可能である
が、Ｒ受光部で発生した電荷をＣＣＤ転送部へ移動（シ
フト）させる際、Ｂ受光部を経由する必要があるため、
その際にＲ電荷にＢ受光部で発生した電荷が混入し、い
わゆる混色が発生するという欠点を有している。
【０００８】次に図９に、従来のＣＣＤ駆動および信号
読み取り回路の構成を示す（ここでは簡略化のため、
Ｒ，Ｇ，Ｂは各１ｃｈで読み出す構成で示す。）。
読み取り回路の構成を示す（ここでは簡略化のため、
Ｒ，Ｇ，Ｂは各１ｃｈで読み出す構成で示す。）。
【０００９】図９において、１０１はＣＣＤイメージセ
ンサ、１０２〜１０４はアンプ、１０５〜１０７はＡ／
Ｄ変換器、１０８はＣＣＤクロックドライバ、４０１は
ＣＣＤ駆動パルスを発生するパルス発生回路、４０２は
パルス発生回路で使用するクロック周波数で発振する水
晶振動子である。また、パルス発生回路４０１は同期信
号（Ｓｙｎｃ）およびＡ／Ｄ変換器出力のＲ，Ｇ，Ｂデ
ータレートに同期したＶｃｋを出力する。
ンサ、１０２〜１０４はアンプ、１０５〜１０７はＡ／
Ｄ変換器、１０８はＣＣＤクロックドライバ、４０１は
ＣＣＤ駆動パルスを発生するパルス発生回路、４０２は
パルス発生回路で使用するクロック周波数で発振する水
晶振動子である。また、パルス発生回路４０１は同期信
号（Ｓｙｎｃ）およびＡ／Ｄ変換器出力のＲ，Ｇ，Ｂデ
ータレートに同期したＶｃｋを出力する。
【００１０】また、図１０にはＳｙｎｃおよびＣＣＤイ
メージセンサ駆動パルスのタイミングチャートを図示す
る。図１０に示すようにＣＣＤイメージセンサの駆動
は、ＣＣＤ転送部から電荷を読み出すための駆動期間ａ
と、受光部で発生蓄積した電荷をＣＣＤ転送部へシフト
する期間ｂにわかれている。
メージセンサ駆動パルスのタイミングチャートを図示す
る。図１０に示すようにＣＣＤイメージセンサの駆動
は、ＣＣＤ転送部から電荷を読み出すための駆動期間ａ
と、受光部で発生蓄積した電荷をＣＣＤ転送部へシフト
する期間ｂにわかれている。
【００１１】
【発明が解決しようとする課題】図９において、水晶振
動子４０２の発振周波数ｆ0は、一般にＣＣＤ転送部で
の電荷読み出しを所定のスピードで実施するためのＣＣ
Ｄ駆動パルスを発生させるために必要となる周波数に一
致させて決められる。したがって、図９の構成の場合、
受光部からＣＣＤ転送部への電荷シフトのためのＣＣＤ
駆動パルスも前記ｆ0のクロック周波数から作られるこ
とになる。
動子４０２の発振周波数ｆ0は、一般にＣＣＤ転送部で
の電荷読み出しを所定のスピードで実施するためのＣＣ
Ｄ駆動パルスを発生させるために必要となる周波数に一
致させて決められる。したがって、図９の構成の場合、
受光部からＣＣＤ転送部への電荷シフトのためのＣＣＤ
駆動パルスも前記ｆ0のクロック周波数から作られるこ
とになる。
【００１２】一方、前述の混色の影響は、受光部からＣ
ＣＤ転送部へのシフト期間（図１０ｂ）が短いほど小さ
くなるが、あまり短いと電荷シフトが不完全になり、電
荷残りが発生する。従ってシフトに要する時間および各
駆動パルスタイミングとしてはおのずと最適なものが存
在する。
ＣＤ転送部へのシフト期間（図１０ｂ）が短いほど小さ
くなるが、あまり短いと電荷シフトが不完全になり、電
荷残りが発生する。従ってシフトに要する時間および各
駆動パルスタイミングとしてはおのずと最適なものが存
在する。
【００１３】しかし前記の如く、図９の構成では、ＣＣ
Ｄ転送部からの電荷読み出しを、所定のスピードで行う
必要があることから、周波数ｆ0が決められる。このた
め、受光部からＣＣＤ転送部への電荷シフト動作のため
の最適な周波数とはなっておらず、電荷シフト残り、あ
るいは混色のいずれかが発生し、画質を悪化させてい
た。
Ｄ転送部からの電荷読み出しを、所定のスピードで行う
必要があることから、周波数ｆ0が決められる。このた
め、受光部からＣＣＤ転送部への電荷シフト動作のため
の最適な周波数とはなっておらず、電荷シフト残り、あ
るいは混色のいずれかが発生し、画質を悪化させてい
た。
【００１４】
【課題を解決するための手段】本発明は、上記問題点を
解決するためのなされたものであり、請求項１に記載の
発明では、イメージセンサ駆動回路において、第１の周
波数を基準にしてイメージセンサの駆動パルスを形成す
る第１のパルス形成手段と、前記第１の周波数とは異な
る第２の周波数を基準にして前記イメージセンサの駆動
パルスを形成する第２のパルス形成手段と、前記第１及
び第２のパルス形成手段において形成される駆動パルス
を選択的に前記イメージセンサに供給するための切換手
段とを有することを特徴とするものである。
解決するためのなされたものであり、請求項１に記載の
発明では、イメージセンサ駆動回路において、第１の周
波数を基準にしてイメージセンサの駆動パルスを形成す
る第１のパルス形成手段と、前記第１の周波数とは異な
る第２の周波数を基準にして前記イメージセンサの駆動
パルスを形成する第２のパルス形成手段と、前記第１及
び第２のパルス形成手段において形成される駆動パルス
を選択的に前記イメージセンサに供給するための切換手
段とを有することを特徴とするものである。
【００１５】また、請求項３に記載の発明では、第１の
クロックを発生する第１のクロック発生手段と、前記第
１のクロックとは異なる周波数を有する第２のクロック
を発生する第２のクロック発生手段と、前記第１及び第
２のクロックの一方を選択する選択手段と、前記選択手
段において選択されたクロックを基準にイメージセンサ
の駆動パルスを形成するパルス形成手段とを有すること
を特徴とするものである。
クロックを発生する第１のクロック発生手段と、前記第
１のクロックとは異なる周波数を有する第２のクロック
を発生する第２のクロック発生手段と、前記第１及び第
２のクロックの一方を選択する選択手段と、前記選択手
段において選択されたクロックを基準にイメージセンサ
の駆動パルスを形成するパルス形成手段とを有すること
を特徴とするものである。
【００１６】またさらに、請求項５に記載の発明では、
入力される信号に応じて発生するクロック周波数が変化
するクロック発生手段と、前記クロック発生手段に第１
の信号を供給する第１の信号供給手段と、前記クロック
発生手段に第２の信号を供給する第２の信号供給手段
と、前記第１及び第２の信号を選択的に前記クロック発
生手段に供給する切換手段と、前記切換手段より供給さ
れるクロックを基準にイメージセンサの駆動パルスを形
成するパルス形成手段とを有することを特徴とするもの
である。
入力される信号に応じて発生するクロック周波数が変化
するクロック発生手段と、前記クロック発生手段に第１
の信号を供給する第１の信号供給手段と、前記クロック
発生手段に第２の信号を供給する第２の信号供給手段
と、前記第１及び第２の信号を選択的に前記クロック発
生手段に供給する切換手段と、前記切換手段より供給さ
れるクロックを基準にイメージセンサの駆動パルスを形
成するパルス形成手段とを有することを特徴とするもの
である。
【００１７】
《実施例１》図１には、本発明実施例１のイメージセン
サ駆動回路の構成ブロック図を示す。
サ駆動回路の構成ブロック図を示す。
【００１８】図１において、１０１はＣＣＤイメージセ
ンサ、１０２〜１０４はアンプ、１０５〜１０７はＡ／
Ｄ変換器である。１１０、１１２はそれぞれ第１及び第
２のパルス形成手段としての第１及び第２のパルス発生
回路であり、第１のパルス発生回路１１０には周波数ｆ
1の水晶振動子１１３が第２のパルス発生回路１１２に
は周波数ｆ2の水晶振動子１１４が接続されている。１
０９はＣＣＤ駆動パルスを切り換えるための切換手段と
してのスイッチ、１０８はＣＣＤクロック・ドライバで
ある。
ンサ、１０２〜１０４はアンプ、１０５〜１０７はＡ／
Ｄ変換器である。１１０、１１２はそれぞれ第１及び第
２のパルス形成手段としての第１及び第２のパルス発生
回路であり、第１のパルス発生回路１１０には周波数ｆ
1の水晶振動子１１３が第２のパルス発生回路１１２に
は周波数ｆ2の水晶振動子１１４が接続されている。１
０９はＣＣＤ駆動パルスを切り換えるための切換手段と
してのスイッチ、１０８はＣＣＤクロック・ドライバで
ある。
【００１９】周波数ｆ1で動作する第１のパルス発生回
路１１０は、ＣＣＤ転送部を駆動するためのパルスを発
生させる。またＡ／Ｄ変換後のビデオ・データを取扱う
ために必要となる同期信号Ｓｙｎｃ、およびビデオ・ク
ロックＶｃｋを発生する。
路１１０は、ＣＣＤ転送部を駆動するためのパルスを発
生させる。またＡ／Ｄ変換後のビデオ・データを取扱う
ために必要となる同期信号Ｓｙｎｃ、およびビデオ・ク
ロックＶｃｋを発生する。
【００２０】周波数ｆ2で動作する第２のパルス発生回
路１１２は、受光部からＣＣＤ転送部への電荷シフトの
ための駆動パルスを発生する。
路１１２は、受光部からＣＣＤ転送部への電荷シフトの
ための駆動パルスを発生する。
【００２１】第１及び第２のパルス発生回路１１０，１
１２からの出力パルスを、スイッチ１０９で切換えて、
ＣＣＤイメージ・センサに供給することで、従来の様に
シフト残りおよび混色に対して常に最適な駆動パルス発
生が可能となる。
１２からの出力パルスを、スイッチ１０９で切換えて、
ＣＣＤイメージ・センサに供給することで、従来の様に
シフト残りおよび混色に対して常に最適な駆動パルス発
生が可能となる。
【００２２】図２には、図１に対するタイミング・チャ
ートを示す。
ートを示す。
【００２３】図２において、Ａは第１のパルス発生回路
１１０から出力されるＣＣＤ転送読み出しのための駆動
パルス群であり、Ｓｙｎｃ発生位置から発生開始され、
所定画素のＣＣＤ転送読み出しが終了した時点で第１の
パルス発生回路１１０はパルスＢを第２のパルス発生回
路１１２に対して出力する。
１１０から出力されるＣＣＤ転送読み出しのための駆動
パルス群であり、Ｓｙｎｃ発生位置から発生開始され、
所定画素のＣＣＤ転送読み出しが終了した時点で第１の
パルス発生回路１１０はパルスＢを第２のパルス発生回
路１１２に対して出力する。
【００２４】第２のパルス発生回路１１２は、このパル
スＢを受け、シフトパルス群Ｃを出力する。また第１の
パルス発生回路１１０はスイッチ１０９の切換え信号と
してパルスＤを出力する。スイッチ１０９はパルスＤが
Ｈの時パルス群Ａを選択し、Ｌの時、パルス群Ｃを選択
する。
スＢを受け、シフトパルス群Ｃを出力する。また第１の
パルス発生回路１１０はスイッチ１０９の切換え信号と
してパルスＤを出力する。スイッチ１０９はパルスＤが
Ｈの時パルス群Ａを選択し、Ｌの時、パルス群Ｃを選択
する。
【００２５】以上の様に構成することでＣＣＤ読み出し
期間と、電荷シフト期間で、それぞれの期間に最適なタ
イミングのＣＣＤイメージセンサ駆動パルスを発生する
事ができるため、特に電荷シフト残り、混色に対し最も
好ましいセンサ駆動が可能となる。
期間と、電荷シフト期間で、それぞれの期間に最適なタ
イミングのＣＣＤイメージセンサ駆動パルスを発生する
事ができるため、特に電荷シフト残り、混色に対し最も
好ましいセンサ駆動が可能となる。
【００２６】《実施例２》図３には、本発明の実施例２
のイメージセンサ駆動回路の構成ブロック図である。
のイメージセンサ駆動回路の構成ブロック図である。
【００２７】図３において、１０１はＣＣＤイメージセ
ンサ、１０２〜１０４はアンプ、１０５〜１０７はＡ／
Ｄ変換器、１０８はＣＣＤクロックドライバである。７
０３はＣＣＤ駆動パルスを発生するパルス形成手段とし
てのパルス発生回路であるが、入力される基準クロック
は、周波数ｆ1のクロックを発生する第１のクロック発
生手段としての第１のクロック発生回路７０１の出力Ｃ
Ｋ１と、周波数ｆ2のクロックを発生する第２のクロッ
ク発生手段としての第２のクロック発生回路７０２の出
力ＣＫ２が、ＡＮＤ素子７０５，７０６、ＯＲ素子７０
７で構成される選択手段としてのセレクタ部で切換えら
れて、入力される。
ンサ、１０２〜１０４はアンプ、１０５〜１０７はＡ／
Ｄ変換器、１０８はＣＣＤクロックドライバである。７
０３はＣＣＤ駆動パルスを発生するパルス形成手段とし
てのパルス発生回路であるが、入力される基準クロック
は、周波数ｆ1のクロックを発生する第１のクロック発
生手段としての第１のクロック発生回路７０１の出力Ｃ
Ｋ１と、周波数ｆ2のクロックを発生する第２のクロッ
ク発生手段としての第２のクロック発生回路７０２の出
力ＣＫ２が、ＡＮＤ素子７０５，７０６、ＯＲ素子７０
７で構成される選択手段としてのセレクタ部で切換えら
れて、入力される。
【００２８】このクロック切換信号自体もパルス発生回
路７０３より出力されるが、ＣＫ１，ＣＫ２は周波数が
異っているため、セレクタ部７０５〜７０７でセレクト
時にグリッジが発生しない様に、切換制御部７０４でタ
イミング調整される。ＳＥＬ１，ＳＥＬ２は、このタイ
ミング調整後のセレクト信号で、それぞれＡＮＤ素子７
０５，７０６の入力となる。
路７０３より出力されるが、ＣＫ１，ＣＫ２は周波数が
異っているため、セレクタ部７０５〜７０７でセレクト
時にグリッジが発生しない様に、切換制御部７０４でタ
イミング調整される。ＳＥＬ１，ＳＥＬ２は、このタイ
ミング調整後のセレクト信号で、それぞれＡＮＤ素子７
０５，７０６の入力となる。
【００２９】切換制御部７０４の構成を図４に示し、以
下その動作を図５のタイミングチャートを用いて説明す
る。図３に示した第１及び第２のクロック発生回路から
出力されたクロックＣＫ１，ＣＫ２はそれぞれインバー
タ８０４，８０５に入力され、反転される。また、切換
制御部７０４より出力されたクロック切換信号と、イン
バータ８０４の出力信号がＤフリップフロップ８０１に
入力される。Ｄフリップフロップ８０１からはパルス８
ａが出力される。出力されたパルス８ａと、インバータ
８０５の出力信号がＤフリップフロップ８０２に入力さ
れ、パルス８ｂが出力される。また、インバータ８０４
の出力信号と、パルス８ｂがＤフリップフロップ８０３
に入力されパルス８ｃが出力される。そしてパルス８ｂ
は、ＳＥＬ１として出力される。また、パルス８ａと８
ｃは、ＮＡＮＤ回路８０６に入力され、ＳＥＬ２が出力
される。ＳＥＬ１はＣＫ１を抽出し、ＳＥＬ２はＣＫ２
を抽出するためのパルスであり図３のＡＮＤ素子７０５
の出力は７ａ、ＡＮＤ素子７０６の出力は７ｂの如くな
る。ＯＲ素子７０７の出力は７ｃのようになる。結果と
して、ＣＫ１，ＣＫ２の切換をグリッジの発生なく行っ
ている。
下その動作を図５のタイミングチャートを用いて説明す
る。図３に示した第１及び第２のクロック発生回路から
出力されたクロックＣＫ１，ＣＫ２はそれぞれインバー
タ８０４，８０５に入力され、反転される。また、切換
制御部７０４より出力されたクロック切換信号と、イン
バータ８０４の出力信号がＤフリップフロップ８０１に
入力される。Ｄフリップフロップ８０１からはパルス８
ａが出力される。出力されたパルス８ａと、インバータ
８０５の出力信号がＤフリップフロップ８０２に入力さ
れ、パルス８ｂが出力される。また、インバータ８０４
の出力信号と、パルス８ｂがＤフリップフロップ８０３
に入力されパルス８ｃが出力される。そしてパルス８ｂ
は、ＳＥＬ１として出力される。また、パルス８ａと８
ｃは、ＮＡＮＤ回路８０６に入力され、ＳＥＬ２が出力
される。ＳＥＬ１はＣＫ１を抽出し、ＳＥＬ２はＣＫ２
を抽出するためのパルスであり図３のＡＮＤ素子７０５
の出力は７ａ、ＡＮＤ素子７０６の出力は７ｂの如くな
る。ＯＲ素子７０７の出力は７ｃのようになる。結果と
して、ＣＫ１，ＣＫ２の切換をグリッジの発生なく行っ
ている。
【００３０】この様な切換えをＨＳＹＮＣ発生時と、Ｃ
ＣＤ転送終了時に行うことで複数のパルス発生回路を設
けることなく実施例１と同じ効果を得る事ができる。
ＣＤ転送終了時に行うことで複数のパルス発生回路を設
けることなく実施例１と同じ効果を得る事ができる。
【００３１】《実施例３》図６には、本発明の実施例３
の構成ブロック図を示す。
の構成ブロック図を示す。
【００３２】図６において、１０１はＣＣＤイメージセ
ンサ、１０２〜１０４はアンプ、１０５〜１０７はＡ／
Ｄ変換器、１０８はＣＣＤクロックドライバ、１００１
は入力クロックＣＫを基準にＣＣＤイメージセンサ駆動
パルスを発生するパルス形成手段としてのパルス発生回
路である。１００２は、１００１へ供給するクロックＣ
Ｋを発生するクロック発生手段としてのＶＣＯ（電圧制
御発振回路）あるいはＶＣＸＯ（電圧制御水晶発振回
路）であり入力される制御電圧に応じて出力クロックの
周波数が可変である。
ンサ、１０２〜１０４はアンプ、１０５〜１０７はＡ／
Ｄ変換器、１０８はＣＣＤクロックドライバ、１００１
は入力クロックＣＫを基準にＣＣＤイメージセンサ駆動
パルスを発生するパルス形成手段としてのパルス発生回
路である。１００２は、１００１へ供給するクロックＣ
Ｋを発生するクロック発生手段としてのＶＣＯ（電圧制
御発振回路）あるいはＶＣＸＯ（電圧制御水晶発振回
路）であり入力される制御電圧に応じて出力クロックの
周波数が可変である。
【００３３】１００３，１００４はそれぞれ電圧Ｖｒｅ
ｆ１，Ｖｒｅｆ２の基準電圧を供給する第１及び第２の
信号供給手段としての基準電圧源で切換手段としてのス
イッチ１００５で切換えられる。切換え信号は、パルス
発生回路１００１から出力されるが、前記例の如くＳＹ
ＮＣ発生時とＣＣＤ転送読み出し終了時でＶｒｅｆ１と
Ｖｒｅｆ２の切換えを行う事で、ＣＣＤ転送読み出し期
間はＶｒｅｆ１に対応した周波数ｆ１のクロックを、ま
た電荷シフト期間はＶｒｅｆ２に対応した周波数ｆ２の
クロックを、ＣＣＤ駆動パルス発生の基準として使用で
きる。
ｆ１，Ｖｒｅｆ２の基準電圧を供給する第１及び第２の
信号供給手段としての基準電圧源で切換手段としてのス
イッチ１００５で切換えられる。切換え信号は、パルス
発生回路１００１から出力されるが、前記例の如くＳＹ
ＮＣ発生時とＣＣＤ転送読み出し終了時でＶｒｅｆ１と
Ｖｒｅｆ２の切換えを行う事で、ＣＣＤ転送読み出し期
間はＶｒｅｆ１に対応した周波数ｆ１のクロックを、ま
た電荷シフト期間はＶｒｅｆ２に対応した周波数ｆ２の
クロックを、ＣＣＤ駆動パルス発生の基準として使用で
きる。
【００３４】このように簡単な構成で、実施例１，２と
同様の効果を得ることができる。
同様の効果を得ることができる。
【００３５】
【発明の効果】以上説明したように本発明の請求項１に
記載の発明では、イメージセンサ駆動回路において、第
１の周波数を基準にしてイメージセンサの駆動パルスを
形成する第１のパルス形成手段と、前記第１の周波数と
は異なる第２の周波数を基準にして前記イメージセンサ
の駆動パルスを形成する第２のパルス形成手段と、前記
第１及び第２のパルス形成手段において形成される駆動
パルスを選択的に前記イメージセンサに供給するための
切換手段とを有する構成とした。このように構成するこ
とで、最適なタイミングのイメージセンサの駆動パルス
を形成することができるようになり、高画質な読み取り
が可能となった。
記載の発明では、イメージセンサ駆動回路において、第
１の周波数を基準にしてイメージセンサの駆動パルスを
形成する第１のパルス形成手段と、前記第１の周波数と
は異なる第２の周波数を基準にして前記イメージセンサ
の駆動パルスを形成する第２のパルス形成手段と、前記
第１及び第２のパルス形成手段において形成される駆動
パルスを選択的に前記イメージセンサに供給するための
切換手段とを有する構成とした。このように構成するこ
とで、最適なタイミングのイメージセンサの駆動パルス
を形成することができるようになり、高画質な読み取り
が可能となった。
【００３６】さらに請求項２に記載の発明では、前記請
求項１に記載の発明をＣＣＤの駆動回路に適用したもの
である。そして、上記の効果に加えて、電荷シフト残り
や混色の発生を防止することができるようになった。
求項１に記載の発明をＣＣＤの駆動回路に適用したもの
である。そして、上記の効果に加えて、電荷シフト残り
や混色の発生を防止することができるようになった。
【００３７】また、請求項３に記載の発明では、イメー
ジセンサ駆動回路において、第１のクロックを発生する
第１のクロック発生手段と、前記第１のクロックとは異
なる周波数を有する第２のクロックを発生する第２のク
ロック発生手段と、前記第１及び第２のクロックの一方
を選択する選択手段と、前記選択手段において選択され
たクロックを基準にイメージセンサの駆動パルスを形成
するパルス形成手段とを有する構成とした。このように
構成することで、最適なタイミングのイメージセンサの
駆動パルスを形成することができるようになり、高画質
な読み取りが可能となった。
ジセンサ駆動回路において、第１のクロックを発生する
第１のクロック発生手段と、前記第１のクロックとは異
なる周波数を有する第２のクロックを発生する第２のク
ロック発生手段と、前記第１及び第２のクロックの一方
を選択する選択手段と、前記選択手段において選択され
たクロックを基準にイメージセンサの駆動パルスを形成
するパルス形成手段とを有する構成とした。このように
構成することで、最適なタイミングのイメージセンサの
駆動パルスを形成することができるようになり、高画質
な読み取りが可能となった。
【００３８】請求項４に記載の発明では、前記請求項３
に記載の発明をＣＣＤの駆動回路に適用したものであ
る。そして、上記の効果に加えて、電荷シフト残りや混
色の発生を防止することができるようになった。
に記載の発明をＣＣＤの駆動回路に適用したものであ
る。そして、上記の効果に加えて、電荷シフト残りや混
色の発生を防止することができるようになった。
【００３９】さらに請求項５に記載の発明では、イメー
ジセンサ駆動回路において、入力される信号に応じて発
生するクロック周波数が変化するクロック発生手段と、
前記クロック発生手段に第１の信号を供給する第１の信
号供給手段と、前記クロック発生手段に第２の信号を供
給する第２の信号供給手段と、前記第１及び第２の信号
を選択的に前記クロック発生手段に供給する切換手段
と、前記切換手段より供給されるクロックを基準にイメ
ージセンサの駆動パルスを形成するパルス形成手段とを
有する構成とした。このように構成することで、最適な
タイミングのイメージセンサの駆動パルスを形成するこ
とができるようになり、高画質な読み取りが可能となっ
た。
ジセンサ駆動回路において、入力される信号に応じて発
生するクロック周波数が変化するクロック発生手段と、
前記クロック発生手段に第１の信号を供給する第１の信
号供給手段と、前記クロック発生手段に第２の信号を供
給する第２の信号供給手段と、前記第１及び第２の信号
を選択的に前記クロック発生手段に供給する切換手段
と、前記切換手段より供給されるクロックを基準にイメ
ージセンサの駆動パルスを形成するパルス形成手段とを
有する構成とした。このように構成することで、最適な
タイミングのイメージセンサの駆動パルスを形成するこ
とができるようになり、高画質な読み取りが可能となっ
た。
【００４０】請求項６に記載の発明では、前記請求項５
に記載の発明をＣＣＤの駆動回路に適用したものであ
る。そして、上記の効果に加えて、電荷シフト残りや混
色の発生を防止することができるようになった。
に記載の発明をＣＣＤの駆動回路に適用したものであ
る。そして、上記の効果に加えて、電荷シフト残りや混
色の発生を防止することができるようになった。
【００４１】また、請求項７に記載の発明では、前記請
求項５または６に記載の発明において、前記クロック発
生手段は電圧制御発振回路であるような構成とした。そ
して、電圧を与えるだけで必要な周波数を有するクロッ
クを発生することができるようになった。
求項５または６に記載の発明において、前記クロック発
生手段は電圧制御発振回路であるような構成とした。そ
して、電圧を与えるだけで必要な周波数を有するクロッ
クを発生することができるようになった。
【図面の簡単な説明】
【図１】本発明実施例１の構成ブロック図である。
【図２】本発明実施例１のタイミングチャートである。
【図３】本発明実施例２の構成ブロック図である。
【図４】本発明実施例２の切換制御部の構成図である。
【図５】本発明実施例２のタイミングチャートである。
【図６】本発明実施例３の構成ブロック図である。
【図７】従来の画像読取装置の構成概略図である。
【図８】従来のＣＣＤイメージセンサの構成概略図であ
る。
る。
【図９】従来のＣＣＤイメージセンサの駆動回路図であ
る。
る。
【図１０】従来のタイミングチャートである。
１１０ 第１のパルス発生回路 １１２ 第２のパルス発生回路 ７０１ 第１のクロック発生回路 ７０２ 第２のクロック発生回路 ７０３ パルス発生回路 ７０４ 切換制御部 １００１ パルス発生回路 １００２ ＶＣＯ
Claims (7)
- 【請求項１】 第１の周波数を基準にしてイメージセン
サの駆動パルスを形成する第１のパルス形成手段と、 前記第１の周波数とは異なる第２の周波数を基準にして
前記イメージセンサの駆動パルスを形成する第２のパル
ス形成手段と、 前記第１及び第２のパルス形成手段において形成される
駆動パルスを選択的に前記イメージセンサに供給するた
めの切換手段と、を有することを特徴とするイメージセ
ンサ駆動回路。 - 【請求項２】 前記請求項１において、前記イメージセ
ンサはＣＣＤであることを特徴とするイメージセンサ駆
動回路。 - 【請求項３】 第１のクロックを発生する第１のクロッ
ク発生手段と、 前記第１のクロックとは異なる周波数を有する第２のク
ロックを発生する第２のクロック発生手段と、 前記第１及び第２のクロックの一方を選択する選択手段
と、 前記選択手段において選択されたクロックを基準にイメ
ージセンサの駆動パルスを形成するパルス形成手段と、
を有することを特徴とするイメージセンサ駆動回路。 - 【請求項４】 前記請求項３において、前記イメージセ
ンサはＣＣＤであることを特徴とするイメージセンサ駆
動回路。 - 【請求項５】 入力される信号に応じて発生するクロッ
ク周波数が変化するクロック発生手段と、 前記クロック発生手段に第１の信号を供給する第１の信
号供給手段と、 前記クロック発生手段に第２の信号を供給する第２の信
号供給手段と、 前記第１及び第２の信号を選択的に前記クロック発生手
段に供給する切換手段と、 前記切換手段より供給されるクロックを基準にイメージ
センサの駆動パルスを形成するパルス形成手段と、を有
することを特徴とするイメージセンサ駆動回路。 - 【請求項６】 前記請求項５において、前記イメージセ
ンサはＣＣＤであることを特徴とするイメージセンサ駆
動回路。 - 【請求項７】 前記請求項５または６において、前記ク
ロック発生手段は電圧制御発振回路であることを特徴と
するイメージセンサ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009772A JPH08204919A (ja) | 1995-01-25 | 1995-01-25 | イメージセンサ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009772A JPH08204919A (ja) | 1995-01-25 | 1995-01-25 | イメージセンサ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204919A true JPH08204919A (ja) | 1996-08-09 |
Family
ID=11729554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009772A Withdrawn JPH08204919A (ja) | 1995-01-25 | 1995-01-25 | イメージセンサ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204919A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1239657A1 (en) * | 2001-03-09 | 2002-09-11 | Canon Kabushiki Kaisha | Image processing apparatus |
-
1995
- 1995-01-25 JP JP7009772A patent/JPH08204919A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1239657A1 (en) * | 2001-03-09 | 2002-09-11 | Canon Kabushiki Kaisha | Image processing apparatus |
| US7262801B2 (en) | 2001-03-09 | 2007-08-28 | Canon Kabushiki Kaisha | Image processing apparatus having multiple resolutions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426804B1 (en) | Image forming apparatus | |
| EP0503643A2 (en) | Video clock generating circuit and horizontal synchronizing signal generating device in image forming apparatus using laser beam | |
| JPH08204919A (ja) | イメージセンサ駆動回路 | |
| KR20060113453A (ko) | 수평 레지스터 전송 펄스 생성 회로 및 촬상 장치 | |
| US7369151B2 (en) | Laser control circuit and image forming apparatus | |
| US4912564A (en) | Clock signal generation apparatus | |
| JP2000137179A (ja) | 画像記録装置 | |
| JPH09233393A (ja) | １チップ固体撮像装置 | |
| JP2547742B2 (ja) | カラ−画像信号処理装置 | |
| JPH06253091A (ja) | 読取り装置 | |
| JPH117268A (ja) | サンプルホールド回路 | |
| JP4432570B2 (ja) | 水平レジスタ転送パルス生成回路及びこの回路を有する撮像装置 | |
| JPH0642020B2 (ja) | 光走査装置 | |
| JP2918906B2 (ja) | 画像処理方法及びその装置 | |
| JPH06233054A (ja) | Ｃｃｄラインセンサ駆動装置 | |
| JPH11216906A (ja) | 画像記録装置 | |
| JPH11341368A (ja) | ヘッド分離型ｃｃｄカメラの同期調整方法 | |
| JPH10271419A (ja) | 液晶表示装置 | |
| JPH0435284A (ja) | 液晶表示装置 | |
| JPH04258992A (ja) | 液晶駆動用タイミング信号の位相制御装置 | |
| JPH01126874A (ja) | 記録装置 | |
| JPH04316268A (ja) | 走査ビーム同期制御装置 | |
| JP2012156833A (ja) | 画像データ取込方法、画像データ取込装置、駆動装置、電気光学装置及び電子機器 | |
| JP2002067378A (ja) | 画像形成方法および画像形成装置 | |
| JPS63314066A (ja) | 画像形成の方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |