JPH08204056A - 半導体パッケージ及びこの半導体パッケージを使用した半導体装置 - Google Patents
半導体パッケージ及びこの半導体パッケージを使用した半導体装置Info
- Publication number
- JPH08204056A JPH08204056A JP7009472A JP947295A JPH08204056A JP H08204056 A JPH08204056 A JP H08204056A JP 7009472 A JP7009472 A JP 7009472A JP 947295 A JP947295 A JP 947295A JP H08204056 A JPH08204056 A JP H08204056A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- cavity
- hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Abstract
(57)【要約】
【目的】 高速演算処理を実現できる半導体パッケージ
及びこの半導体パッケージを使用した半導体装置を提供
することにある。 【構成】 本発明の半導体パッケージは、プリント配線
板１と、このプリント配線板１に半導体チップ８を搭載
する窪んだキャビティ２を有し、このキャビティ２がプ
リント配線板１の下面に形成されたキャビティダウン型
の半導体パッケージにおいて、プリント配線板１の上面
より形成された導通スルーホール５が、キャビティ２を
閉塞するリッド３とプリント配線板１とが当接する接着
面４まで貫通していることを特徴とする。
及びこの半導体パッケージを使用した半導体装置を提供
することにある。 【構成】 本発明の半導体パッケージは、プリント配線
板１と、このプリント配線板１に半導体チップ８を搭載
する窪んだキャビティ２を有し、このキャビティ２がプ
リント配線板１の下面に形成されたキャビティダウン型
の半導体パッケージにおいて、プリント配線板１の上面
より形成された導通スルーホール５が、キャビティ２を
閉塞するリッド３とプリント配線板１とが当接する接着
面４まで貫通していることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを搭載し
て使用する半導体パッケージ及びこの半導体パッケージ
を使用した半導体装置に関するものである。
て使用する半導体パッケージ及びこの半導体パッケージ
を使用した半導体装置に関するものである。
【０００２】
【従来の技術】従来、半導体チップを搭載するボールグ
リッドアレイ（以下、ＢＧＡ）には、例えば、以下に示
すようなものがあった。
リッドアレイ（以下、ＢＧＡ）には、例えば、以下に示
すようなものがあった。
【０００３】図６（ａ）は、従来のＢＧＡに半導体チッ
プを搭載した半導体装置の断面図であり、図６（ｂ）
は、この半導体装置の要部拡大図である。
プを搭載した半導体装置の断面図であり、図６（ｂ）
は、この半導体装置の要部拡大図である。
【０００４】図に示す如くこのＢＧＡは、複数のプリン
ト配線板を貼着して構成され、一体化したプリント配線
板１の下面に半導体チップ８を搭載するキャビティ２を
有している。また、このキャビティ２の周囲には、この
ＢＧＡを他の電気、電子機器に搭載する際に、接着と導
通を図るための半田ボール６を備えている。さらに、こ
のＢＧＡには、プリント配線板１の上面より下面に貫通
して、この半田ボール６に導通するスルーホール７が形
成されている。
ト配線板を貼着して構成され、一体化したプリント配線
板１の下面に半導体チップ８を搭載するキャビティ２を
有している。また、このキャビティ２の周囲には、この
ＢＧＡを他の電気、電子機器に搭載する際に、接着と導
通を図るための半田ボール６を備えている。さらに、こ
のＢＧＡには、プリント配線板１の上面より下面に貫通
して、この半田ボール６に導通するスルーホール７が形
成されている。
【０００５】したがって、このＢＧＡは、ＢＧＡを構成
するプリント配線板の下面にキャビティを有するキャビ
ティダウン型のＢＧＡで、このキャビティ２内に半導体
チップ８を搭載し、ワイヤボンディング９により搭載し
た半導体チップ８とプリント配線板１ａ、１ｂに形成さ
れた第１、第２の回路パターン１５、１９を接続し、さ
らに、上記キャビティ２をリッド３で閉塞することによ
り半導体装置を構成することができる。
するプリント配線板の下面にキャビティを有するキャビ
ティダウン型のＢＧＡで、このキャビティ２内に半導体
チップ８を搭載し、ワイヤボンディング９により搭載し
た半導体チップ８とプリント配線板１ａ、１ｂに形成さ
れた第１、第２の回路パターン１５、１９を接続し、さ
らに、上記キャビティ２をリッド３で閉塞することによ
り半導体装置を構成することができる。
【０００６】上記ＢＧＡを使用して半導体装置を構成す
ると、ＢＧＡに搭載された半導体チップ８よりＢＧＡの
第３のプリント配線板１ｃに形成された第３の回路パタ
ーン１４に導通を図るには、図中矢印で示すように、例
えば、半導体チップ８からワイヤボンディング９を介し
て第１のプリント配線板１ａの裏面に形成された第１の
回路パターン１５に導通を図り、さらに、この第１の回
路パターン１５を介してスルーホール７に導通し、この
スルーホール７を介して下層の第３のプリント配線板１
ｃに形成された第３の回路パターン１４に接続される。
ると、ＢＧＡに搭載された半導体チップ８よりＢＧＡの
第３のプリント配線板１ｃに形成された第３の回路パタ
ーン１４に導通を図るには、図中矢印で示すように、例
えば、半導体チップ８からワイヤボンディング９を介し
て第１のプリント配線板１ａの裏面に形成された第１の
回路パターン１５に導通を図り、さらに、この第１の回
路パターン１５を介してスルーホール７に導通し、この
スルーホール７を介して下層の第３のプリント配線板１
ｃに形成された第３の回路パターン１４に接続される。
【０００７】これらの第２の回路パターン１９と第２の
回路パターン１４は、プリント配線板を貼着する際に使
用する接着剤１０により絶縁されている。
回路パターン１４は、プリント配線板を貼着する際に使
用する接着剤１０により絶縁されている。
【０００８】このようにして、半導体チップ８より第３
の回路パターン１４に導通を図ることができる。しかし
ながら、近年、高速演算処理を行うことが要求されてい
た半導体装置では、半導体チップから各層に形成される
回路パターンまでの導通経路により抵抗やインダクタン
スが変化し、それにより演算処理を行う演算速度が遅く
なることがあり、導通経路を短縮する必要があった。
の回路パターン１４に導通を図ることができる。しかし
ながら、近年、高速演算処理を行うことが要求されてい
た半導体装置では、半導体チップから各層に形成される
回路パターンまでの導通経路により抵抗やインダクタン
スが変化し、それにより演算処理を行う演算速度が遅く
なることがあり、導通経路を短縮する必要があった。
【０００９】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、その目的とするところは、
高速演算処理を実現できる半導体パッケージ及びこの半
導体パッケージを使用した半導体装置を提供することに
ある。
鑑みてなされたものであり、その目的とするところは、
高速演算処理を実現できる半導体パッケージ及びこの半
導体パッケージを使用した半導体装置を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明の請求項１に係る
半導体パッケージは、プリント配線板１と、このプリン
ト配線板１に半導体チップ８を搭載する窪んだキャビテ
ィ２を有し、このキャビティ２がプリント配線板１の下
面に形成されたキャビティダウン型の半導体パッケージ
において、プリント配線板１の上面より形成された導通
スルーホール５が、キャビティ２を閉塞するリッド３と
プリント配線板１とが当接する接着面４まで貫通してい
ることを特徴とする。
半導体パッケージは、プリント配線板１と、このプリン
ト配線板１に半導体チップ８を搭載する窪んだキャビテ
ィ２を有し、このキャビティ２がプリント配線板１の下
面に形成されたキャビティダウン型の半導体パッケージ
において、プリント配線板１の上面より形成された導通
スルーホール５が、キャビティ２を閉塞するリッド３と
プリント配線板１とが当接する接着面４まで貫通してい
ることを特徴とする。
【００１１】また、本発明の請求項２に係る半導体パッ
ケージは、上記請求項１記載の導通スルーホール５に樹
脂を充填したことを特徴とする。
ケージは、上記請求項１記載の導通スルーホール５に樹
脂を充填したことを特徴とする。
【００１２】また、本発明の請求項３に係る半導体パッ
ケージは、上記請求項１記載の導通スルーホール５に導
電性材料を充填したことを特徴とする。
ケージは、上記請求項１記載の導通スルーホール５に導
電性材料を充填したことを特徴とする。
【００１３】また、本発明の請求項４に係る半導体パッ
ケージは、上記請求項１記載の導通スルーホール５にピ
ンを嵌合したことを特徴とする。
ケージは、上記請求項１記載の導通スルーホール５にピ
ンを嵌合したことを特徴とする。
【００１４】また、本発明の請求項５に係る半導体装置
は、上記請求項１乃至請求項４記載のキャビティ２を導
電性材料で形成されたリッド３で閉塞したことを特徴と
する。
は、上記請求項１乃至請求項４記載のキャビティ２を導
電性材料で形成されたリッド３で閉塞したことを特徴と
する。
【００１５】また、本発明の請求項６に係る半導体装置
は、上記請求項５記載のリッド３が、上記導通スルーホ
ール５に嵌合する凸部３ａを備えたことを特徴とする。
は、上記請求項５記載のリッド３が、上記導通スルーホ
ール５に嵌合する凸部３ａを備えたことを特徴とする。
【００１６】また、本発明の請求項７に係る半導体装置
は、上記請求項５乃至請求項６記載のプリント配線板１
の上面に導通スルーホール５と接続されるヒートシンク
１３が取り付けられていることを特徴とする。
は、上記請求項５乃至請求項６記載のプリント配線板１
の上面に導通スルーホール５と接続されるヒートシンク
１３が取り付けられていることを特徴とする。
【００１７】また、本発明の請求項８に係る半導体装置
は、上記請求項５乃至請求項７記載のリッド３に半田ボ
ールを備えたことを特徴とする。
は、上記請求項５乃至請求項７記載のリッド３に半田ボ
ールを備えたことを特徴とする。
【００１８】
【作用】本発明に係る半導体パッケージによると、プリ
ント配線板の下面に半導体チップを搭載する窪んだキャ
ビティを有するキャビティダウン型の半導体パッケージ
において、このプリント配線板の上面より形成されたス
ルーホールが、キャビティを閉塞するリッドとプリント
配線板が当接する接着面まで貫通するスルーホールであ
るので、キャビティ内に形成された半導体チップとワイ
ヤボンディングにより接続される接続パッドから、上記
プリント配線板の下層に形成された回路パターンまでの
導通経路を短くすることができる。
ント配線板の下面に半導体チップを搭載する窪んだキャ
ビティを有するキャビティダウン型の半導体パッケージ
において、このプリント配線板の上面より形成されたス
ルーホールが、キャビティを閉塞するリッドとプリント
配線板が当接する接着面まで貫通するスルーホールであ
るので、キャビティ内に形成された半導体チップとワイ
ヤボンディングにより接続される接続パッドから、上記
プリント配線板の下層に形成された回路パターンまでの
導通経路を短くすることができる。
【００１９】さらに、上記スルーホールに、樹脂や導電
性材料を充填したり、ピンを嵌合することにより、リッ
ドで閉塞されたキャビティ内の気密性を保持することが
できる。また、上記スルーホールに充填された導電性材
料、または、導電性材料で形成されたピンにより、半導
体チップから回路パターンを介してスルーホールに伝導
した熱を、前記導電性材料、または、導電性材料で形成
されたピンに伝導することができる。
性材料を充填したり、ピンを嵌合することにより、リッ
ドで閉塞されたキャビティ内の気密性を保持することが
できる。また、上記スルーホールに充填された導電性材
料、または、導電性材料で形成されたピンにより、半導
体チップから回路パターンを介してスルーホールに伝導
した熱を、前記導電性材料、または、導電性材料で形成
されたピンに伝導することができる。
【００２０】また、本発明に係る半導体装置によると、
上記半導体パッケージのキャビティを閉塞するリッドが
導電性材料で形成されているので、上記スルーホールに
充填された導電性材料や、スルーホールに嵌合されたピ
ンより熱を伝導することが可能で、さらに、このリッド
を介して複数のスルーホールと電気的導通を図ることが
できる。
上記半導体パッケージのキャビティを閉塞するリッドが
導電性材料で形成されているので、上記スルーホールに
充填された導電性材料や、スルーホールに嵌合されたピ
ンより熱を伝導することが可能で、さらに、このリッド
を介して複数のスルーホールと電気的導通を図ることが
できる。
【００２１】また、上記リッドにスルーホールに嵌合す
る凸部を設けることにより、上記キャビティ内の気密性
を向上することができ、さらに、熱伝導性及び電気的導
通性を高めることができる。
る凸部を設けることにより、上記キャビティ内の気密性
を向上することができ、さらに、熱伝導性及び電気的導
通性を高めることができる。
【００２２】また、上記半導体装置の上面に取り付けら
れたヒートシンクが導通スルーホールと接続れているの
で、導通スルーホールを介して伝導された熱の放熱性を
向上することができる。
れたヒートシンクが導通スルーホールと接続れているの
で、導通スルーホールを介して伝導された熱の放熱性を
向上することができる。
【００２３】また、上記半導体装置のキャビティを閉塞
するリッドに半田ボールを備えることにより、該半導体
装置を搭載するマザーボードとの電気的接続経路を増加
することができる。
するリッドに半田ボールを備えることにより、該半導体
装置を搭載するマザーボードとの電気的接続経路を増加
することができる。
【００２４】以下、本発明を添付した図面に沿って詳細
に説明する。
に説明する。
【００２５】
（実施例１）図１（ａ）は本発明の半導体パッケージを
使用した一実施例である半導体装置の断面図であり、図
１（ｂ）はこの半導体装置の要部を拡大した断面図であ
る。また、図２は上記半導体装置の斜視図である。
使用した一実施例である半導体装置の断面図であり、図
１（ｂ）はこの半導体装置の要部を拡大した断面図であ
る。また、図２は上記半導体装置の斜視図である。
【００２６】図１、図２に示す如く、本発明の半導体パ
ッケージは、キャビティダウン型のボールグリッドアレ
イで、プリント配線板１と、プリント配線板１の下面に
半導体チップ８を搭載するキャビティ２が形成されてい
る。
ッケージは、キャビティダウン型のボールグリッドアレ
イで、プリント配線板１と、プリント配線板１の下面に
半導体チップ８を搭載するキャビティ２が形成されてい
る。
【００２７】このキャビティ２は、プリント配線板１を
構成する開口部を有しない第１のプリント配線板１ａ
と、それぞれ大きさの異なる開口部１７、１８を有する
第２、第３のプリント配線板１ｂ、１ｃを重ね合わせて
形成されたもので、キャビティ２の内側面１６で形成さ
れた断面が階段状になっている。また、半導体チップ８
が搭載されるプリント配線板１ａは、座ぐり加工により
半導体チップ８を搭載する窪み２ａが形成されている。
この窪み２ａは、有しても有さなくてもよい。
構成する開口部を有しない第１のプリント配線板１ａ
と、それぞれ大きさの異なる開口部１７、１８を有する
第２、第３のプリント配線板１ｂ、１ｃを重ね合わせて
形成されたもので、キャビティ２の内側面１６で形成さ
れた断面が階段状になっている。また、半導体チップ８
が搭載されるプリント配線板１ａは、座ぐり加工により
半導体チップ８を搭載する窪み２ａが形成されている。
この窪み２ａは、有しても有さなくてもよい。
【００２８】また、最下面に位置する第３のプリント配
線板１ｃは、座ぐり加工により、上記開口部１８の周囲
に沿って第１のプリント配線板１ｃの裏面と段差を有す
る接着面４が形成されている。この接着面４は、上記キ
ャビティ２内に半導体チップ８を搭載した後、このキャ
ビティ２を閉塞するリッド３が貼着できるように、表面
が平に加工されている。この接着面４は、プリント配線
板を座ぐり加工することなく、開口部の大きさの違いに
より、重ね合わせたプリント配線板の表面を使用するこ
とができる。
線板１ｃは、座ぐり加工により、上記開口部１８の周囲
に沿って第１のプリント配線板１ｃの裏面と段差を有す
る接着面４が形成されている。この接着面４は、上記キ
ャビティ２内に半導体チップ８を搭載した後、このキャ
ビティ２を閉塞するリッド３が貼着できるように、表面
が平に加工されている。この接着面４は、プリント配線
板を座ぐり加工することなく、開口部の大きさの違いに
より、重ね合わせたプリント配線板の表面を使用するこ
とができる。
【００２９】また、上記プリント配線板１には、上面よ
り下面に貫通するスルーホール７がキャビティ２の周囲
を取り囲むように形成されている。このスルーホール７
の下面の開口には、半田ボール６が形成されている。
り下面に貫通するスルーホール７がキャビティ２の周囲
を取り囲むように形成されている。このスルーホール７
の下面の開口には、半田ボール６が形成されている。
【００３０】さらに、このプリント配線板１には、上面
より上記接着面４に貫通する導通スルーホール５が形成
されている。
より上記接着面４に貫通する導通スルーホール５が形成
されている。
【００３１】以下に、この半導体パッケージの使用例を
説明する。図１、図２に示す如く、上記半導体パッケー
ジを構成する第１のプリント配線板１ａの窪み２ａに半
導体チップ８を搭載し、この半導体チップ８と、第１の
プリント配線板１ａに形成された第１の回路パターン１
５、及び、第２のプリント配線板１ｂに形成された第２
の回路パターン１９とにワイヤボンディング９を接続し
て導通が図られる。
説明する。図１、図２に示す如く、上記半導体パッケー
ジを構成する第１のプリント配線板１ａの窪み２ａに半
導体チップ８を搭載し、この半導体チップ８と、第１の
プリント配線板１ａに形成された第１の回路パターン１
５、及び、第２のプリント配線板１ｂに形成された第２
の回路パターン１９とにワイヤボンディング９を接続し
て導通が図られる。
【００３２】第２のプリント配線板１ｂに形成された第
２の回路パターン１９と、第３のプリント配線板１ｃに
形成された第３の回路パターン１４は対向しているた
め、接着剤１０により、絶縁が図られている。
２の回路パターン１９と、第３のプリント配線板１ｃに
形成された第３の回路パターン１４は対向しているた
め、接着剤１０により、絶縁が図られている。
【００３３】さらに、半導体チップ８を搭載したキャビ
ティ２をリッド３で閉塞する。このリッド３は、第３の
プリント配線板１ｃに形成された接着面４に当接し、接
着剤等を使用して貼着され、キャビティ２の気密性を保
つことができる。
ティ２をリッド３で閉塞する。このリッド３は、第３の
プリント配線板１ｃに形成された接着面４に当接し、接
着剤等を使用して貼着され、キャビティ２の気密性を保
つことができる。
【００３４】また、本実施例の半導体パッケージは、上
記導通スルーホール５に、エポキシ樹脂が充填されてい
る。
記導通スルーホール５に、エポキシ樹脂が充填されてい
る。
【００３５】この導通スルーホール５に充填する材料と
しては、上記のように半導体パッケージを構成するそれ
ぞれのプリント配線板の密着性を向上させるエポキシ樹
脂等が使用され、その他、エポキシ系モールド樹脂、エ
ポキシ系接着剤を使用したり、導電性を有する半田、銀
ペースト等の導電性材料を充填する。また、樹脂で成形
されたピンや、りん青銅や鉄合金等の導体材料で形成さ
れたピンを嵌合する。
しては、上記のように半導体パッケージを構成するそれ
ぞれのプリント配線板の密着性を向上させるエポキシ樹
脂等が使用され、その他、エポキシ系モールド樹脂、エ
ポキシ系接着剤を使用したり、導電性を有する半田、銀
ペースト等の導電性材料を充填する。また、樹脂で成形
されたピンや、りん青銅や鉄合金等の導体材料で形成さ
れたピンを嵌合する。
【００３６】このように構成された半導体装置に搭載さ
れた半導体チップよりプリント配線板に形成された回路
パターンの導通経路は、図１（ｂ）に示す如く、半導体
チップ８よりワイヤボンディング９を介して第１の回路
パターン１ａに接続され、この第１の回路パターン１５
より導通スルーホール５を介して第２、第３の回路パタ
ーン１９、１４に導通することができる。
れた半導体チップよりプリント配線板に形成された回路
パターンの導通経路は、図１（ｂ）に示す如く、半導体
チップ８よりワイヤボンディング９を介して第１の回路
パターン１ａに接続され、この第１の回路パターン１５
より導通スルーホール５を介して第２、第３の回路パタ
ーン１９、１４に導通することができる。
【００３７】したがって、上述のように、プリント配線
板１の表面より、リッド３の接着面４まで貫通する導通
スルーホール５を有するので、半導体チップ８からプリ
ント配線板１の内層に形成された第３の回路パターン１
４までの導通経路を短縮することができる。
板１の表面より、リッド３の接着面４まで貫通する導通
スルーホール５を有するので、半導体チップ８からプリ
ント配線板１の内層に形成された第３の回路パターン１
４までの導通経路を短縮することができる。
【００３８】また、上記導通スルーホール５にエポキシ
樹脂が充填されているので、半導体パッケージを構成す
るそれぞれのプリント配線板の密着性と、このプリント
配線板で構成されたキャビティ２の気密性を高めること
ができる。また、エポキシ樹脂を充填する代わりに、エ
ポキシ樹脂で形成されたピンを嵌合することもできる。
樹脂が充填されているので、半導体パッケージを構成す
るそれぞれのプリント配線板の密着性と、このプリント
配線板で構成されたキャビティ２の気密性を高めること
ができる。また、エポキシ樹脂を充填する代わりに、エ
ポキシ樹脂で形成されたピンを嵌合することもできる。
【００３９】また、他の実施例として、上記エポキシ樹
脂に変えて導電性材料を充填したり、導体材料で形成さ
れたピンを嵌合すると、上記エポキシ樹脂を使用した時
の効果に加えて、スルーホールに充填された導電性材料
や、スルーホールに嵌合した導体材料で形成されたピン
により、回路パターンを介してスルーホールに伝導され
る半導体チップ８の熱の熱伝導性を向上することができ
る。 （実施例２）図３は、本発明の他の一実施例である半導
体パッケージに半導体チップを搭載した半導体装置の要
部断面図である。
脂に変えて導電性材料を充填したり、導体材料で形成さ
れたピンを嵌合すると、上記エポキシ樹脂を使用した時
の効果に加えて、スルーホールに充填された導電性材料
や、スルーホールに嵌合した導体材料で形成されたピン
により、回路パターンを介してスルーホールに伝導され
る半導体チップ８の熱の熱伝導性を向上することができ
る。 （実施例２）図３は、本発明の他の一実施例である半導
体パッケージに半導体チップを搭載した半導体装置の要
部断面図である。
【００４０】図３に示す如く、本実施例の半導体パッケ
ージは、上記実施例１に記載した半導体パッケージと同
様の形状を有し、プリント配線板１の上面より接着面４
に連通する導通スルーホール５に導電性材料５ａが充填
されている。
ージは、上記実施例１に記載した半導体パッケージと同
様の形状を有し、プリント配線板１の上面より接着面４
に連通する導通スルーホール５に導電性材料５ａが充填
されている。
【００４１】また、上記半導体パッケージに半導体チッ
プ８を搭載した半導体装置は、電気的導通を有する導電
性材料で形成されたリッド３でキャビティ２が閉塞され
ている。このリッド３は、プリント配線板１ｃの接着面
４に接着剤１２を用いて貼着され、さらに、導通スルー
ホール５に充填した導電性材料５ａと導通を図るため、
この導通スルーホール５の開口と当接する所には、導電
性接着剤１１が使用されている。
プ８を搭載した半導体装置は、電気的導通を有する導電
性材料で形成されたリッド３でキャビティ２が閉塞され
ている。このリッド３は、プリント配線板１ｃの接着面
４に接着剤１２を用いて貼着され、さらに、導通スルー
ホール５に充填した導電性材料５ａと導通を図るため、
この導通スルーホール５の開口と当接する所には、導電
性接着剤１１が使用されている。
【００４２】したがって、本実施例の半導体装置は、上
記実施例１の作用効果に加えて、導通スルーホール５を
介して導電性材料で形成されたリッド３に熱を伝導し
て、放熱性を向上することができる。
記実施例１の作用効果に加えて、導通スルーホール５を
介して導電性材料で形成されたリッド３に熱を伝導し
て、放熱性を向上することができる。
【００４３】また、導通スルーホール５と電気的導通を
図ることができるので、導電性を有するリッド３を電気
的導通経路とすることができる。このリッド３を導通経
路として使用すると、導電性を有するリッド３によりイ
ンピーダンスの低下を図ることができる。
図ることができるので、導電性を有するリッド３を電気
的導通経路とすることができる。このリッド３を導通経
路として使用すると、導電性を有するリッド３によりイ
ンピーダンスの低下を図ることができる。
【００４４】また、図４は、本発明の他の一実施例の半
導体装置の要部拡大図である。この半導体装置は、半導
体チップ８を搭載したキャビティ２が、上記プリント配
線板１の導通スルーホール５に嵌合する凸部３ａを有す
るリッド３で閉塞されている。このリッド３は、導電性
材料で形成されたもので、上記導通スルーホール５との
接続を接着剤などを使用することなく、直接リッド３に
導通を図ることができるので、熱伝導率を向上して放熱
性を向上するとともに、インピーダンスの低下を図るこ
とができる。
導体装置の要部拡大図である。この半導体装置は、半導
体チップ８を搭載したキャビティ２が、上記プリント配
線板１の導通スルーホール５に嵌合する凸部３ａを有す
るリッド３で閉塞されている。このリッド３は、導電性
材料で形成されたもので、上記導通スルーホール５との
接続を接着剤などを使用することなく、直接リッド３に
導通を図ることができるので、熱伝導率を向上して放熱
性を向上するとともに、インピーダンスの低下を図るこ
とができる。
【００４５】また、図に示す如く、導電性材料で形成さ
れたリッド３の下面に半田ボール６ａを備えることがで
きる。この半田ボール６ａは、他の半田ボール６と同様
にマザーボード等に搭載する際の接続手段として使用す
ることができ、マザーボードとの接続信頼性を向上する
とともに、任意の電位を有する電気的接続経路として使
用することができ、電気的接続経路を増加してインピー
ダンスの低下を図ることができる。この半田ボール６ａ
は、特に上記実施例に限定して使用されるものではな
く、リッド３が導電性材料で形成されている半導体装置
であれば使用することができる。 （実施例３）図５は、本発明の半導体パッケージを使用
した半導体装置の他の実施例を示す断面図である。この
半導体装置は、上記実施例１又は実施例２に示す半導体
装置にヒートシンク１３を搭載したものである。
れたリッド３の下面に半田ボール６ａを備えることがで
きる。この半田ボール６ａは、他の半田ボール６と同様
にマザーボード等に搭載する際の接続手段として使用す
ることができ、マザーボードとの接続信頼性を向上する
とともに、任意の電位を有する電気的接続経路として使
用することができ、電気的接続経路を増加してインピー
ダンスの低下を図ることができる。この半田ボール６ａ
は、特に上記実施例に限定して使用されるものではな
く、リッド３が導電性材料で形成されている半導体装置
であれば使用することができる。 （実施例３）図５は、本発明の半導体パッケージを使用
した半導体装置の他の実施例を示す断面図である。この
半導体装置は、上記実施例１又は実施例２に示す半導体
装置にヒートシンク１３を搭載したものである。
【００４６】このヒートシンク１３は、半導体装置に形
成された導通スルーホール５と接続されており、搭載さ
れた半導体チップで発熱した熱がスルーホールを介して
伝導され、その熱を効率良く放熱することができる。
成された導通スルーホール５と接続されており、搭載さ
れた半導体チップで発熱した熱がスルーホールを介して
伝導され、その熱を効率良く放熱することができる。
【００４７】上述のように、本発明の半導体パッケージ
及びこの半導体パッケージを使用した半導体装置は、従
来のものに比べ、搭載された半導体チップと半導体パッ
ケージに形成された回路パターンの導通経路を短くする
ことができる。また、半導体チップで発熱した熱の熱伝
導率を高め、効率的に放熱することができる。
及びこの半導体パッケージを使用した半導体装置は、従
来のものに比べ、搭載された半導体チップと半導体パッ
ケージに形成された回路パターンの導通経路を短くする
ことができる。また、半導体チップで発熱した熱の熱伝
導率を高め、効率的に放熱することができる。
【００４８】
【発明の効果】以上、述べたように、本発明に係る半導
体パッケージ及びこの半導体パッケージを使用した半導
体装置によると、搭載された半導体チップと半導体パッ
ケージに形成された回路パターンの導通経路を短くする
ことができ、また、マザーボードとの導通経路を増加す
ることができるので、高速演算処理を実現することがで
きる。さらに、搭載された半導体チップで発熱した熱を
スルーホールを介して伝導し、効率良く放熱することが
できる。
体パッケージ及びこの半導体パッケージを使用した半導
体装置によると、搭載された半導体チップと半導体パッ
ケージに形成された回路パターンの導通経路を短くする
ことができ、また、マザーボードとの導通経路を増加す
ることができるので、高速演算処理を実現することがで
きる。さらに、搭載された半導体チップで発熱した熱を
スルーホールを介して伝導し、効率良く放熱することが
できる。
【図１】（ａ）本発明に係る一実施例の半導体装置の断
面図である。 （ｂ）（ａ）に示す半導体装置の要部を拡大した断面図
である。
面図である。 （ｂ）（ａ）に示す半導体装置の要部を拡大した断面図
である。
【図２】本発明に係る一実施例の半導体装置の斜視図で
ある。
ある。
【図３】本発明に係る他の一実施例の半導体装置の要部
を拡大した断面図である。
を拡大した断面図である。
【図４】本発明に係る他の一実施例の半導体装置の要部
を拡大した断面図である。
を拡大した断面図である。
【図５】本発明に係る他の一実施例の半導体装置の断面
図である。
図である。
【図６】（ａ）従来の半導体装置の断面図である。 （ｂ）（ａ）に示す半導体装置の要部を拡大した断面図
である。
である。
１ プリント配線板 ２ キャビティ ３ リッド ４ 接着面 ５ 導通スルーホール ６ 半田ボール ７ スルーホール ８ 半導体チップ ９ ワイヤボンディング １３ ヒートシンク
Claims (8)
- 【請求項１】 プリント配線板（１）と、このプリント
配線板（１）に半導体チップ（８）を搭載する窪んだキ
ャビティ（２）を有し、このキャビティ（２）がプリン
ト配線板（１）の下面に形成されたキャビティダウン型
の半導体パッケージにおいて、プリント配線板（１）の
上面より形成された導通スルーホール（５）が、キャビ
ティ（２）を閉塞するリッド（３）とプリント配線板
（１）とが当接する接着面（４）まで貫通していること
を特徴とする半導体パッケージ。 - 【請求項２】 上記請求項１記載の導通スルーホール
（５）に樹脂を充填したことを特徴とする半導体パッケ
ージ。 - 【請求項３】 上記請求項１記載の導通スルーホール
（５）に導電性材料を充填したことを特徴とする半導体
パッケージ。 - 【請求項４】 上記請求項１記載の導通スルーホール
（５）にピンを嵌合したことを特徴とする半導体パッケ
ージ。 - 【請求項５】 上記請求項１乃至請求項４記載のキャビ
ティ（２）を導電性材料で形成されたリッド（３）で閉
塞したことを特徴とする半導体装置。 - 【請求項６】 上記請求項５記載のリッド（３）が、上
記導通スルーホール（５）に嵌合する凸部（３ａ）を備
えたことを特徴とする半導体装置。 - 【請求項７】 上記請求項５乃至請求項６記載のプリン
ト配線板（１）の上面に導通スルーホール（５）と接続
されたヒートシンク（１３）が取り付けられていること
を特徴とする半導体装置。 - 【請求項８】 上記請求項５乃至請求項７記載のリッド
（３）に半田ボール（６）を備えたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009472A JPH08204056A (ja) | 1995-01-25 | 1995-01-25 | 半導体パッケージ及びこの半導体パッケージを使用した半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009472A JPH08204056A (ja) | 1995-01-25 | 1995-01-25 | 半導体パッケージ及びこの半導体パッケージを使用した半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204056A true JPH08204056A (ja) | 1996-08-09 |
Family
ID=11721211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009472A Withdrawn JPH08204056A (ja) | 1995-01-25 | 1995-01-25 | 半導体パッケージ及びこの半導体パッケージを使用した半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204056A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687860B2 (en) | 2005-06-24 | 2010-03-30 | Samsung Electronics Co., Ltd. | Semiconductor device including impurity regions having different cross-sectional shapes |
| US8039939B2 (en) | 2008-06-30 | 2011-10-18 | Samsung Electronics Co., Ltd. | Embedded wiring board, semiconductor package including the same and method of fabricating the same |
-
1995
- 1995-01-25 JP JP7009472A patent/JPH08204056A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687860B2 (en) | 2005-06-24 | 2010-03-30 | Samsung Electronics Co., Ltd. | Semiconductor device including impurity regions having different cross-sectional shapes |
| US8039939B2 (en) | 2008-06-30 | 2011-10-18 | Samsung Electronics Co., Ltd. | Embedded wiring board, semiconductor package including the same and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123638B2 (ja) | 半導体装置 | |
| US6900535B2 (en) | BGA/LGA with built in heat slug/spreader | |
| EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US5889324A (en) | Package for a semiconductor device | |
| KR20080031119A (ko) | 반도체 장치 | |
| US7109573B2 (en) | Thermally enhanced component substrate | |
| JP2000294723A (ja) | 積層型半導体装置およびその製造方法 | |
| US6250606B1 (en) | Substrate for semiconductor device, semiconductor device and manufacturing method thereof | |
| KR100271639B1 (ko) | 적층형 반도체패키지 및 그 제조방법 및 그 적층방법 | |
| JP2006510201A (ja) | 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法 | |
| KR100675030B1 (ko) | 집적 회로 패키지 | |
| JPH08204056A (ja) | 半導体パッケージ及びこの半導体パッケージを使用した半導体装置 | |
| JP2000243875A (ja) | 半導体装置 | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| JPH10125721A (ja) | 半導体装置 | |
| JP2765632B2 (ja) | 半導体装置用パッケージ | |
| JPH11163217A (ja) | 半導体装置 | |
| JP3027269U (ja) | 電子部品用パッケージ | |
| JP2004072113A (ja) | 熱的に強化された集積回路パッケージ | |
| JP2000133745A (ja) | 半導体装置 | |
| JPH11220050A (ja) | 半導体パッケージ | |
| JP3076812U (ja) | 配線板 | |
| JP2784209B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |