JPH08190446A - マイクロコンピュータのバックアップ方式 - Google Patents
マイクロコンピュータのバックアップ方式Info
- Publication number
- JPH08190446A JPH08190446A JP7002403A JP240395A JPH08190446A JP H08190446 A JPH08190446 A JP H08190446A JP 7002403 A JP7002403 A JP 7002403A JP 240395 A JP240395 A JP 240395A JP H08190446 A JPH08190446 A JP H08190446A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- microcomputer
- ram
- stop mode
- oscillation stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【構成】機器組込型のマイクロコンピュータシステムに
おいて、電源バックアップ手段と、電源電圧低下検出手
段と、ソフトウェアによるＲＡＭ保持状態の発振停止モ
ードと、電源電圧復帰による発振停止モードからの解除
手段とを備え、リセット端子をローアクティブとし、か
つリセット入力の閾値ＶｉｎをＲＡＭ保持電圧及び発振
停止モード保持電圧より高く設定することにより、ＣＲ
リセットを可能とし、リセット回路のリーク電流を少な
くする。 【効果】マイクロコンピュータのリセット回路のコスト
を大幅に低減することが可能となる。また、ＲＡＭ内容
の保持時間を大幅に延長することが可能となる。
おいて、電源バックアップ手段と、電源電圧低下検出手
段と、ソフトウェアによるＲＡＭ保持状態の発振停止モ
ードと、電源電圧復帰による発振停止モードからの解除
手段とを備え、リセット端子をローアクティブとし、か
つリセット入力の閾値ＶｉｎをＲＡＭ保持電圧及び発振
停止モード保持電圧より高く設定することにより、ＣＲ
リセットを可能とし、リセット回路のリーク電流を少な
くする。 【効果】マイクロコンピュータのリセット回路のコスト
を大幅に低減することが可能となる。また、ＲＡＭ内容
の保持時間を大幅に延長することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明はコンデンサでマイクロコ
ンピュータのＲＡＭのバックアップシステムに関する。
ンピュータのＲＡＭのバックアップシステムに関する。
【０００２】本発明は、ＲＡＭ，ＲＯＭ及びＩ／Ｏポー
トを１チップ化した機器組込型のマイクロコンピュータ
システムに適用可能である。
トを１チップ化した機器組込型のマイクロコンピュータ
システムに適用可能である。
【０００３】
【従来の技術】従来は、図６に示すような内部構成を持
つリセットＩＣであるセイコー電子工業のＣ−ＭＯＳ
ボルテージ ディテクタＳ−８０５２ＡＬＹのような専
用ＩＣを使うのが一般的である。これは、電源電圧の低
下時と上昇時の検出にヒステリシスを持たせ確実なリセ
ット動作を行わせるものであるが、ＩＣ自体の消費電流
が約１μＡとマイクロコンピュータの停止状態における
リーク電流の数ｎＡに比べると圧倒的に大きく、バック
アップ時間の延長には大きな障害となっていた。また、
リセット入力の閾値Ｖｉｎのばらつきを考慮してリセッ
ト電圧を高めに設定することも行われており、バックア
ップ時間には不利である。公告特許であるＵＳＰ ４，
６３４，９０４号のような技術を使用しても事情は変わ
らない。
つリセットＩＣであるセイコー電子工業のＣ−ＭＯＳ
ボルテージ ディテクタＳ−８０５２ＡＬＹのような専
用ＩＣを使うのが一般的である。これは、電源電圧の低
下時と上昇時の検出にヒステリシスを持たせ確実なリセ
ット動作を行わせるものであるが、ＩＣ自体の消費電流
が約１μＡとマイクロコンピュータの停止状態における
リーク電流の数ｎＡに比べると圧倒的に大きく、バック
アップ時間の延長には大きな障害となっていた。また、
リセット入力の閾値Ｖｉｎのばらつきを考慮してリセッ
ト電圧を高めに設定することも行われており、バックア
ップ時間には不利である。公告特許であるＵＳＰ ４，
６３４，９０４号のような技術を使用しても事情は変わ
らない。
【０００４】また、従来のマイクロコンピュータのリセ
ット端子の入力閾値はＲＡＭ保持保証電圧よりも低く設
定されており、本発明の目的にはそぐわなかった。
ット端子の入力閾値はＲＡＭ保持保証電圧よりも低く設
定されており、本発明の目的にはそぐわなかった。
【０００５】図１に従来のマイクロコンピュータのリセ
ット回路を使ったブロック図を示す。この場合、停電が
起きると図２に示すように電源電圧が低下して行く。即
ち、リセット端子の入力閾値電圧Ｖｉより電源電圧が下
がるとマイクロコンピュータにリセットが掛かり、マイ
クロコンピュータは発振を開始するため、消費電流が増
加し、急激に電圧が低下して行く。
ット回路を使ったブロック図を示す。この場合、停電が
起きると図２に示すように電源電圧が低下して行く。即
ち、リセット端子の入力閾値電圧Ｖｉより電源電圧が下
がるとマイクロコンピュータにリセットが掛かり、マイ
クロコンピュータは発振を開始するため、消費電流が増
加し、急激に電圧が低下して行く。
【０００６】
【発明が解決しようとする課題】本発明の目的は、リー
ク電流の少ないリセット回路でマイクロコンピュータの
ＲＡＭバックアップを確実に行いかつバックアップ時間
を延長し、回路コストを削減することにある。
ク電流の少ないリセット回路でマイクロコンピュータの
ＲＡＭバックアップを確実に行いかつバックアップ時間
を延長し、回路コストを削減することにある。
【０００７】
【課題を解決するための手段】抵抗とコンデンサのみに
よるリセット回路により、リセット回路自体のリーク電
流を大幅に削減し、かつリセット入力の閾値ＶｉｎをＲ
ＡＭ保持電圧及び発振停止モード保持電圧より高く設定
することにより、ＲＡＭ破壊電圧以下まで電源電圧が下
がったらリセットが掛かるようにすることにより、いか
なる停電に対しても確実にＲＡＭを保持し正常な動作を
保証できる。また、リセット後及び停電復帰後にＲＡＭ
の破壊テストを行うようにすることにより、ＲＡＭ内容
の保持時間を大幅に延長するようなソフト構造を可能と
する。
よるリセット回路により、リセット回路自体のリーク電
流を大幅に削減し、かつリセット入力の閾値ＶｉｎをＲ
ＡＭ保持電圧及び発振停止モード保持電圧より高く設定
することにより、ＲＡＭ破壊電圧以下まで電源電圧が下
がったらリセットが掛かるようにすることにより、いか
なる停電に対しても確実にＲＡＭを保持し正常な動作を
保証できる。また、リセット後及び停電復帰後にＲＡＭ
の破壊テストを行うようにすることにより、ＲＡＭ内容
の保持時間を大幅に延長するようなソフト構造を可能と
する。
【０００８】
【作用】本発明により、リセット回路の原価低減とＲＡ
Ｍ内容の保持時間の延長を同時に達成することができ
る。
Ｍ内容の保持時間の延長を同時に達成することができ
る。
【０００９】
【実施例】図１に従来のマイクロコンピュータのリセッ
ト回路を使ったブロック図を示す。この場合、停電が起
きると図２に示すように電源電圧が低下して行く。即
ち、リセット端子の入力閾値電圧Ｖｉより電源電圧が下
がるとマイクロコンピュータにリセットが掛かり、マイ
クロコンピュータは発振を開始するため、消費電流が増
加し、急激に電圧が低下して行く。本発明は、図３及び
図４のような構成にする。
ト回路を使ったブロック図を示す。この場合、停電が起
きると図２に示すように電源電圧が低下して行く。即
ち、リセット端子の入力閾値電圧Ｖｉより電源電圧が下
がるとマイクロコンピュータにリセットが掛かり、マイ
クロコンピュータは発振を開始するため、消費電流が増
加し、急激に電圧が低下して行く。本発明は、図３及び
図４のような構成にする。
【００１０】先ず、リセット回路は図３に示すように抵
抗８とコンデンサ９によるリセット回路にする。こうす
ることにより、リセット回路自体のリーク電流はほとん
ど無視できる。また、交流の５０／６０Ｈｚをマイクロ
コンピュータ７に取り込むために、電源トランス１５に
特別の巻線１７を設け、波形整形回路１３によりパルス
入力としてＰＦ端子に接続する。ＰＦ端子はマイクロコ
ンピュータの発振停止モードを解除する機能を持つ。マ
イクロコンピュータ８はこのパルス入力の有無を監視す
ることにより、停電を検知し、できるかぎり速やかに被
制御回路部１４にたいする入出力端子を高インピーダン
ス状態に設定し、発振子１０の発振を止めＲＡＭバック
アップモードに入る。こうすることにより、バックアッ
プコンデンサ１２からのリーク電流は最小に抑えること
ができる。図４にバックアップ中の放電経過を図示す
る。このマイクロコンピュータでは、リセット入力の閾
値ＶｉをＲＡＭの保持電圧ＶＲＡＭより十分高く設定す
る。Ｖｉに達する前に電源が立ち上がった（イ）の場合
は、ＲＡＭの内容は破壊されずリセットも掛からず、マ
イクロコンピュータは正常動作に復帰出来る。電源電圧
が、ＲＡＭの保持電圧以下まで下がった後に復帰した
（ロ）の場合は、必ずリセットがかかるが、ＲＡＭ内容
が必ず破壊されるとは限らない。そこで、図５に示すよ
うなソフト構造として、リセット後にＲＡＭの内容をテ
ストするようにした後、破壊されていることを確認した
ときのみＲＡＭ内容を初期化するようにすることで、バ
ックアップ時間をさらに延長することが出来る。この中
間領域では、リセットが確実にかかることは保証出来な
いが、ＲＡＭ内容が保持され、マイクロコンピュータの
発振停止モードを含む内部状態が保持されているので、
ＰＦ端子の立上りにより、発振停止モードが解除され正
常動作に復帰できる。もし、リセットが掛かった場合に
は（ロ）と同様の動作となり、正常動作に復帰出来る。
抗８とコンデンサ９によるリセット回路にする。こうす
ることにより、リセット回路自体のリーク電流はほとん
ど無視できる。また、交流の５０／６０Ｈｚをマイクロ
コンピュータ７に取り込むために、電源トランス１５に
特別の巻線１７を設け、波形整形回路１３によりパルス
入力としてＰＦ端子に接続する。ＰＦ端子はマイクロコ
ンピュータの発振停止モードを解除する機能を持つ。マ
イクロコンピュータ８はこのパルス入力の有無を監視す
ることにより、停電を検知し、できるかぎり速やかに被
制御回路部１４にたいする入出力端子を高インピーダン
ス状態に設定し、発振子１０の発振を止めＲＡＭバック
アップモードに入る。こうすることにより、バックアッ
プコンデンサ１２からのリーク電流は最小に抑えること
ができる。図４にバックアップ中の放電経過を図示す
る。このマイクロコンピュータでは、リセット入力の閾
値ＶｉをＲＡＭの保持電圧ＶＲＡＭより十分高く設定す
る。Ｖｉに達する前に電源が立ち上がった（イ）の場合
は、ＲＡＭの内容は破壊されずリセットも掛からず、マ
イクロコンピュータは正常動作に復帰出来る。電源電圧
が、ＲＡＭの保持電圧以下まで下がった後に復帰した
（ロ）の場合は、必ずリセットがかかるが、ＲＡＭ内容
が必ず破壊されるとは限らない。そこで、図５に示すよ
うなソフト構造として、リセット後にＲＡＭの内容をテ
ストするようにした後、破壊されていることを確認した
ときのみＲＡＭ内容を初期化するようにすることで、バ
ックアップ時間をさらに延長することが出来る。この中
間領域では、リセットが確実にかかることは保証出来な
いが、ＲＡＭ内容が保持され、マイクロコンピュータの
発振停止モードを含む内部状態が保持されているので、
ＰＦ端子の立上りにより、発振停止モードが解除され正
常動作に復帰できる。もし、リセットが掛かった場合に
は（ロ）と同様の動作となり、正常動作に復帰出来る。
【００１１】このように、いずれの場合にもマイクロコ
ンピュータは正常状態に復帰することが出来るのみなら
ず、ＲＡＭのバックアップ時間を大幅に延長することが
可能となる。
ンピュータは正常状態に復帰することが出来るのみなら
ず、ＲＡＭのバックアップ時間を大幅に延長することが
可能となる。
【００１２】
【発明の効果】本発明によりマイクロコンピュータのリ
セット回路のコストを大幅に低減することが可能とな
る。また、ＲＡＭ内容の保持時間を大幅に延長すること
が可能となる。
セット回路のコストを大幅に低減することが可能とな
る。また、ＲＡＭ内容の保持時間を大幅に延長すること
が可能となる。
【図１】従来のマイクロコンピュータのリセット及びバ
ックアップ回路図。
ックアップ回路図。
【図２】従来の回路におけるリセット入力と放電状態を
示す特性図。
示す特性図。
【図３】本発明のリセット回路及び周辺回路を示す説明
図。
図。
【図４】本発明を適用した場合の停電及び復帰過程を示
すタイミングチャート。
すタイミングチャート。
【図５】本発明を適用した場合のソフト構造を示すフロ
ーチャート。
ーチャート。
【図６】公知技術におけるリセットＩＣの内部回路図。
１…マイクロコンピュータ、 ２…リセットＩＣ、 ３…発振子、 ４…被制御回路、 ５…バックアップコンデンサ、 ６…逆流防止ダイオード。
Claims (2)
- 【請求項１】機器組込型のマイクロコンピュータシステ
ムにおいて、電源バックアップ手段と、電源電圧低下検
出手段と、ソフトウェアによるＲＡＭ保持状態の発振停
止モードと、電源電圧復帰による発振停止モードからの
解除手段とを備え、リセット端子をローアクティブと
し、かつリセット入力の閾値ＶｉｎをＲＡＭ保持電圧及
び発振停止モード保持電圧より高く設定することによ
り、ＣＲリセットを可能とし、リセット回路のリーク電
流を少なくすることを特徴とするマイクロコンピュータ
システム。 - 【請求項２】機器組込型のマイクロコンピュータシステ
ムにおいて、電源バックアップ手段と、電源電圧低下検
出手段と、ソフトウェアによるＲＡＭ保持状態の発振停
止モードと、電源電圧復帰による発振停止モードからの
解除手段とを備え、リセット端子をローアクティブと
し、かつリセット入力の閾値ＶｉｎをＲＡＭ保持電圧及
び発振停止モード保持電圧より高く設定することによ
り、ＣＲリセットを可能とし、リセットスタート時及び
発振停止モードからの解除時にメモリの内容の破壊テス
トをすることにより、リセット回路のリーク電流を少な
くするとともに、メモリバックアップ期間を延長するこ
とを可能としたマイクロコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7002403A JPH08190446A (ja) | 1995-01-11 | 1995-01-11 | マイクロコンピュータのバックアップ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7002403A JPH08190446A (ja) | 1995-01-11 | 1995-01-11 | マイクロコンピュータのバックアップ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08190446A true JPH08190446A (ja) | 1996-07-23 |
Family
ID=11528284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7002403A Pending JPH08190446A (ja) | 1995-01-11 | 1995-01-11 | マイクロコンピュータのバックアップ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08190446A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001096030A (ja) * | 1999-09-29 | 2001-04-10 | Sankyo Kk | 遊技機 |
| JP2001161911A (ja) * | 1999-12-09 | 2001-06-19 | Sankyo Kk | 遊技機 |
| JP2001178888A (ja) * | 1999-12-24 | 2001-07-03 | Sankyo Kk | 遊技機 |
-
1995
- 1995-01-11 JP JP7002403A patent/JPH08190446A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001096030A (ja) * | 1999-09-29 | 2001-04-10 | Sankyo Kk | 遊技機 |
| JP2001161911A (ja) * | 1999-12-09 | 2001-06-19 | Sankyo Kk | 遊技機 |
| JP2001178888A (ja) * | 1999-12-24 | 2001-07-03 | Sankyo Kk | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8018704B2 (en) | Parallel analog and digital timers in power controller circuit breaker | |
| EP0750312B1 (en) | Memory circuit control | |
| JP2003175018A (ja) | 指紋センサーパワー管理過剰電流検知 | |
| JPH05282079A (ja) | 瞬断処理方法 | |
| JPH02250670A (ja) | スイッチング電源 | |
| KR20150033599A (ko) | 공급 회로의 검사 방법, 및 하나 이상의 점화 회로를 위한 관련 공급 회로 | |
| JPH08190446A (ja) | マイクロコンピュータのバックアップ方式 | |
| EP1087492A2 (en) | Power-on reset circuit | |
| JP2002099357A (ja) | 半導体装置 | |
| JP2002177577A (ja) | 遊技機制御装置 | |
| JP3423163B2 (ja) | 電気機器の過給電防止装置 | |
| JPS6231828Y2 (ja) | ||
| JPS5943778A (ja) | エレベ−タの制御装置 | |
| JPH0326686Y2 (ja) | ||
| JPH09152994A (ja) | 電源オフ検出回路 | |
| JPS6242217A (ja) | リセツト回路 | |
| JPH10136575A (ja) | 電気機器および電源供給制御回路 | |
| JPH0729471A (ja) | タイマ装置 | |
| JPH03163641A (ja) | 情報カード | |
| JPH0739342Y2 (ja) | スイッチング電源回路 | |
| JPH04242316A (ja) | 過電流検出回路 | |
| JPH04285870A (ja) | リレーの動作時間チェック回路 | |
| JP2575458Y2 (ja) | メモリのリセット回路 | |
| JPH07234746A (ja) | マイクロプロセッサの電源バックアップ回路 | |
| EP0997035A1 (en) | X-ray protection circuit |