JP2001161911A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 電源断が発生しても、遊技者に不利益がもた
らされることを極力防止することができる遊技機を提供
する。 【解決手段】 電源監視用ＩＣ９０２は、ＶSL電源電圧
（＋３０Ｖ電源電圧）が所定値（＋２２Ｖ）以下になっ
たら、電源断が生ずるとして電圧低下信号を出力する。
ＶSL電源電圧は、遊技機の設けられているスイッチ類に
供給される電圧よりも高い電圧である。電源監視用ＩＣ
９０２からの電圧低下信号は、主基板３１や賞球制御基
板３７等に供給される。そして、主基板３１や賞球制御
基板３７等において、マイクロコンピュータは、電圧低
下信号に応じて、データをバックアップＲＡＭに保存す
るための処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技者の操作に応
じて遊技が行われるパチンコ遊技機、コイン遊技機、ス
ロット機等の遊技機に関し、特に、遊技盤における遊技
領域において遊技者の操作に応じて遊技が行われる遊技
機に関する。

【０００２】

【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定の表
示態様となった場合に所定の遊技価値を遊技者に与える
ように構成されたものがある。

【０００３】なお、遊技価値とは、遊技機の遊技領域に
設けられた可変入賞球装置の状態が打球が入賞しやすい
遊技者にとって有利な状態になることや、遊技者にとっ
て有利な状態となるための権利を発生させたりすること
や、景品遊技媒体払出の条件が成立しやすくなる状態に
なることである。

【０００４】パチンコ遊技機では、特別図柄を表示する
可変表示部の表示結果があらかじめ定められた特定の表
示態様の組合せとなることを、通常、「大当り」とい
う。大当りが発生すると、例えば、大入賞口が所定回数
開放して打球が入賞しやすい大当り遊技状態に移行す
る。そして、各開放期間において、所定個（例えば１０
個）の大入賞口への入賞があると大入賞口は閉成する。
そして、大入賞口の開放回数は、所定回数（例えば１６
ラウンド）に固定されている。なお、各開放について開
放時間（例えば２９．５秒）が決められ、入賞数が所定
個に達しなくても開放時間が経過すると大入賞口は閉成
する。また、大入賞口が閉成した時点で所定の条件（例
えば、大入賞口内に設けられているＶゾーンへの入賞）
が成立していない場合には、大当り遊技状態は終了す
る。

【０００５】また、「大当り」の組合せ以外の表示態様
の組合せのうち、複数の可変表示部の表示結果のうちの
一部が未だに導出表示されていない段階において、既に
表示結果が導出表示されている可変表示部の表示態様が
特定の表示態様の組合せとなる表示条件を満たしている
状態を「リーチ」という。そして、可変表示部に可変表
示される識別情報の表示結果が「リーチ」となる条件を
満たさない場合には「はずれ」となり、可変表示状態は
終了する。遊技者は、大当りをいかにして発生させるか
を楽しみつつ遊技を行う。

【０００６】遊技機における遊技進行はマイクロコンピ
ュータ等による遊技制御手段によって制御される。可変
表示装置に表示される識別情報、キャラクタ画像および
背景画像は、遊技制御手段からの表示制御コマンドデー
タに従って動作する表示制御手段によって制御される。
可変表示装置に表示される識別情報、キャラクタ画像お
よび背景画像は、一般に、表示制御用のマイクロコンピ
ュータとマイクロコンピュータの指示に応じて画像デー
タを生成して可変表示装置側に転送するビデオディスプ
レイプロセッサ（ＶＤＰ）とによって制御されるが、表
示制御用のマイクロコンピュータのプログラム容量は大
きい。

【０００７】従って、プログラム容量に制限のある遊技
制御手段のマイクロコンピュータで可変表示装置に表示
される識別情報等を制御することはできず、遊技制御手
段のマイクロコンピュータとは別の表示制御用のマイク
ロコンピュータ（表示制御手段）が用いられる。よっ
て、遊技の進行を制御する遊技制御手段は、表示制御手
段に対して表示制御のためのコマンドを送信する必要が
ある。

【０００８】また、そのような遊技機では、遊技盤にス
ピーカが設けられ、遊技効果を増進するために遊技の進
行に伴ってスピーカから種々の効果音が発せられる。ま
た、遊技盤にランプやＬＥＤ等の発光体が設けられ、遊
技効果を増進するために遊技の進行に伴ってそれらの発
光体が点灯されたり消灯されたりする。一般に、効果音
を発生する音声制御やランプ点灯／滅灯のタイミング制
御は、遊技の進行を制御する遊技制御手段によって行わ
れる。よって、遊技制御手段は、実際に音発生やランプ
・ＬＥＤ駆動を行う音声制御手段やランプ制御手段に対
してコマンドを送信する必要がある。

【０００９】遊技の進行は主基板に搭載された遊技制御
手段によって制御されるので、入賞にもとづく賞球個数
は、遊技制御手段によって決定され、賞球制御基板に送
信される。一方、遊技媒体の貸し出しは、遊技の進行と
は無関係であるから、一般に、遊技制御手段を介さず賞
球制御手段によって制御される。

【００１０】以上のように、遊技機には、遊技制御手段
の他に種々の制御手段が搭載されている。そして、遊技
の進行を制御する遊技制御手段は、遊技状況に応じて動
作指示を示す各コマンドを、各制御基板に搭載された各
制御手段に送信する。

【００１１】

【発明が解決しようとする課題】一般に、各制御手段は
マイクロコンピュータで構成される。すなわち、ＲＯＭ
等にプログラムが格納され、制御上一時的に発生するデ
ータや制御進行に伴って変化するデータがＲＡＭに格納
される。すると、遊技機に停電等による電源断状態が発
生すると、ＲＡＭ内のデータは失われてしまう。よっ
て、停電等からの復旧時には、最初の状態（例えば、遊
技店においてその日最初に遊技機に電源投入されたとき
の状態）に戻さざるを得ないので、遊技者に不利益がも
たらされる可能性がある。例えば、大当たり遊技中にお
いて電源断が発生し遊技機が最初の状態に戻ってしまう
のでは、遊技者は大当たりの発生にもとづく利益を享受
することができなくなってしまう。

【００１２】そこで、本発明は、電源断が発生しても、
遊技者に不利益がもたらされることを極力防止すること
ができる遊技機を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明による遊技機は、
遊技者が所定の遊技を行うことが可能な遊技機であっ
て、遊技機に設けられる電気部品を制御するための処理
を行う電気部品制御手段と、遊技機で使用される所定電
位電源を監視し第１検出条件が成立した場合に検出信号
を出力する第１の電源監視手段とを備え、電気部品制御
手段が、第１の電源監視手段からの検出信号に応じて遊
技状態回復のためのデータ保存処理等の所定の電力供給
停止時処理を行い、第１の電源監視手段が監視する所定
電位電源は、遊技機に設けられているスイッチに供給さ
れる電圧よりも高い直流電圧の電源であることを特徴と
する。

【００１４】所定電位電源と同一、または異なる電位電
源を監視し、第１の電源監視手段における第１検出条件
の成立から少なくとも電力供給停止時処理の実行が完了
した後に成立するように設定された第２検出条件が成立
した場合に検出信号を出力する第２の電源監視手段を備
え、電気部品制御手段が、第２の電源監視手段からの検
出信号の入力に応じてシステムリセットされるように構
成されていてもよい。

【００１５】第１の電源監視手段と第２の電源監視手段
とは同一の所定電位電源を監視し、前記第２の電源監視
手段が検出信号を出力することになる所定電位電源の電
圧は前記第１の電源監視手段が検出信号を出力すること
になる電圧よりも低いように構成されていてもよい。

【００１６】電気部品制御手段は、電力供給開始時に、
電力供給停止直前の内容を保持することが可能な記憶手
段に保持されている保持データにもとづいて制御を再開
させることが可能であるように構成されていてもよい。

【００１７】電気部品制御手段はマイクロコンピュータ
を含み、第１の電源監視手段からの検出信号は、マイク
ロコンピュータの割込端子に入力され、マイクロコンピ
ュータが、割込端子への入力にもとづいて電力供給停止
時処理を実行するように構成されていてもよい。

【００１８】割込端子は、例えばマスク可能割り込みの
割込端子である。

【００１９】また、割込端子は、例えばマスク不能割り
込みの割込端子であってもよい。

【００２０】電気部品制御手段は、遊技媒体の払出制御
を行う払出制御手段であって、少なくとも払出個数に関
わる情報は電源バックアップされている記憶手段の領域
であるバックアップ領域に記憶され、払出制御手段にお
けるマイクロコンピュータは、電力供給開始時の初期化
処理で、少なくとも記憶手段のうちの電源バックアップ
されていない領域をクリアする処理を行うように構成さ
れていてもよい。

【００２１】払出制御手段におけるマイクロコンピュー
タは、電力供給開始時の初期化処理で、バックアップ領
域に払出個数に関わる情報が記憶されていた場合には、
記憶手段のうちの少なくとも電源バックアップされてい
ない領域をクリアする処理を行うとともに前記情報にも
とづいて払出制御を行い、バックアップ領域に賞球個数
に関わる情報が記憶されていない場合には記憶手段の全
領域を初期化するように構成されていてもよい。

【００２２】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図、図２はパチンコ遊技
機１の内部構造を示す全体背面図、図３はパチンコ遊技
機１の機構盤を背面からみた背面図である。なお、以下
の実施の形態では、パチンコ遊技機を例に説明を行う
が、本発明による遊技機はパチンコ遊技機に限られず、
例えばコイン遊技機等であってもよい。また、画像式の
遊技機やスロット機に適用することもできる。

【００２３】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた景品玉を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００２４】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部９と７セグメントＬ
ＥＤによる可変表示器１０とを含む可変表示装置８が設
けられている。この実施の形態では、可変表示部９に
は、「左」、「中」、「右」の３つの図柄表示エリアが
ある。可変表示装置８の側部には、打球を導く通過ゲー
ト１１が設けられている。通過ゲート１１を通過した打
球は、玉出口１３を経て始動入賞口１４の方に導かれ
る。通過ゲート１１と玉出口１３との間の通路には、通
過ゲート１１を通過した打球を検出するゲートスイッチ
１２がある。また、始動入賞口１４に入った入賞球は、
遊技盤６の背面に導かれ、始動口スイッチ１７によって
検出される。また、始動入賞口１４の下部には開閉動作
を行う可変入賞球装置１５が設けられている。可変入賞
球装置１５は、ソレノイド１６によって開状態とされ
る。

【００２５】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶカウントスイ
ッチ２２で検出される。また、開閉板２０からの入賞球
はカウントスイッチ２３で検出される。可変表示装置８
の下部には、始動入賞口１４に入った入賞球数を表示す
る４個の表示部を有する始動入賞記憶表示器１８が設け
られている。この例では、４個を上限として、始動入賞
がある毎に、始動入賞記憶表示器１８は点灯している表
示部を１つずつ増やす。そして、可変表示部９の可変表
示が開始される毎に、点灯している表示部を１つ減ら
す。

【００２６】遊技盤６には、複数の入賞口１９，２４が
設けられ、遊技球の入賞口１９，２４への入賞は入賞口
スイッチ１９ａ，２４ａによって検出される。遊技領域
７の左右周辺には、遊技中に点滅表示される装飾ランプ
２５が設けられ、下部には、入賞しなかった打球を吸収
するアウト口２６がある。また、遊技領域７の外側の左
右上部には、効果音を発する２つのスピーカ２７が設け
られている。遊技領域７の外周には、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられて
いる。

【００２７】そして、この例では、一方のスピーカ２７
の近傍に、賞球残数があるときに点灯する賞球ランプ５
１が設けられ、他方のスピーカ２７の近傍に、補給玉が
切れたときに点灯する球切れランプ５２が設けられてい
る。さらに、図１には、パチンコ遊技台１に隣接して設
置され、プリペイドカードが挿入されることによって球
貸しを可能にするカードユニット５０も示されている。

【００２８】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。

【００２９】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、可変表示器１０の表示数字
が連続的に変化する状態になる。また、打球が始動入賞
口１４に入り始動口スイッチ１７で検出されると、図柄
の変動を開始できる状態であれば、可変表示部９内の図
柄が回転を始める。図柄の変動を開始できる状態でなけ
れば、始動入賞記憶を１増やす。

【００３０】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶカウントスイッチ２２で検出
されると、継続権が発生し開閉板２０の開放が再度行わ
れる。継続権の発生は、所定回数（例えば１５ラウン
ド）許容される。

【００３１】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、可変表示器１０における停止図柄が所定の図
柄（当り図柄）である場合に、可変入賞球装置１５が所
定時間だけ開状態になる。さらに、高確率状態では、可
変表示器１０における停止図柄が当り図柄になる確率が
高められるとともに、可変入賞球装置１５の開放時間と
開放回数が高められる。

【００３２】次に、パチンコ遊技機１の裏面の構造につ
いて図２を参照して説明する。可変表示装置８の背面で
は、図２に示すように、機構板３６の上部に景品玉タン
ク３８が設けられ、パチンコ遊技機１が遊技機設置島に
設置された状態でその上方から景品玉が景品玉タンク３
８に供給される。景品玉タンク３８内の景品玉は、誘導
樋３９を通って玉払出装置に至る。

【００３３】機構板３６には、中継基板３０を介して可
変表示部９を制御する可変表示制御ユニット２９、基板
ケース３２に覆われ遊技制御用マイクロコンピュータ等
が搭載された遊技制御基板（主基板）３１、可変表示制
御ユニット２９と遊技制御基板３１との間の信号を中継
するための中継基板３３、および景品玉の払出制御を行
う賞球制御用マイクロコンピュータ等が搭載された賞球
制御基板３７が設置されている。さらに、機構板３６の
下部には、モータの回転力を利用して打球を遊技領域７
に発射する打球発射装置３４と、遊技効果ランプ・ＬＥ
Ｄ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切
れランプ５２に信号を送るためのランプ制御基板３５が
設置されている。

【００３４】また、図３はパチンコ遊技機１の機構板を
背面からみた背面図である。誘導樋３９を通った玉は、
図３に示されるように、球切れ検出器１８７ａ，１８７
ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出
装置９７に至る。玉払出装置９７から払い出された景品
玉は、連絡口４５を通ってパチンコ遊技機１の前面に設
けられている打球供給皿３に供給される。連絡口４５の
側方には、パチンコ遊技機１の前面に設けられている余
剰玉受皿４に連通する余剰玉通路４６が形成されてい
る。入賞にもとづく景品玉が多数払い出されて打球供給
皿３が満杯になり、ついには景品玉が連絡口４５に到達
した後さらに景品玉が払い出されると景品玉は、余剰玉
通路４６を経て余剰玉受皿４に導かれる。さらに景品玉
が払い出されると、感知レバー４７が満タンスイッチ４
８を押圧して満タンスイッチ４８がオンする。その状態
では、玉払出装置９７内のステッピングモータの回転が
停止して玉払出装置９７の動作が停止するとともに、必
要に応じて打球発射装置３４の駆動も停止する。

【００３５】賞球払出制御を行うために、入賞口スイッ
チ１９ａ，２４ａ、始動口スイッチ１７およびＶカウン
トスイッチ２２からの信号が、主基板３１に送られる。
主基板３１のＣＰＵ５６は、始動口スイッチ１７がオン
すると６個の賞球払出に対応した入賞が発生したことを
知る。また、カウントスイッチ２３がオンすると１５個
の賞球払出に対応した入賞が発生したことを知る。そし
て、入賞口スイッチがオンすると１０個の賞球払出に対
応した入賞が発生したことを知る。なお、この実施の形
態では、例えば、入賞口２４に入賞した遊技球は、入賞
口２４からの入賞球流路に設けられている入賞口スイッ
チ２４ａで検出され、入賞口１９に入賞した遊技球は、
入賞口１９からの入賞球流路に設けられている入賞口ス
イッチ１９ａで検出される。

【００３６】図４は、主基板３１における回路構成の一
例を示すブロック図である。なお、図４には、賞球制御
基板３７、ランプ制御基板３５、音制御基板７０、発射
制御基板９１および表示制御基板８０も示されている。
主基板３１には、プログラムに従ってパチンコ遊技機１
を制御する基本回路５３と、ゲートスイッチ１２、始動
口スイッチ１７、Ｖカウントスイッチ２２、カウントス
イッチ２３および入賞口スイッチ１９ａ，２４ａからの
信号を基本回路５３に与えるスイッチ回路５８と、可変
入賞球装置１５を開閉するソレノイド１６および開閉板
２０を開閉するソレノイド２１を基本回路５３からの指
令に従って駆動するソレノイド回路５９と、始動記憶表
示器１８の点灯および滅灯を行うとともに７セグメント
ＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動
するランプ・ＬＥＤ回路６０とが搭載されている。

【００３７】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示部
９の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
をホール管理コンピュータ等のホストコンピュータに対
して出力する情報出力回路６４を含む。

【００３８】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れる記憶手段の一例であるＲＡＭ５５、制御用のプログ
ラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポ
ート部５７を含む。この実施の形態では、ＲＯＭ５４，
ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、
ＣＰＵ５６は、１チップマイクロコンピュータである。
なお、１チップマイクロコンピュータは、少なくともＲ
ＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ
／Ｏポート部５７は外付けであっても内蔵されていても
よい。また、Ｉ／Ｏポート部５７は、マイクロコンピュ
ータにおける情報入出力可能な端子である。

【００３９】さらに、主基板３１には、電源投入時に基
本回路５３をリセットするための初期リセット回路６５
と、基本回路５３から与えられるアドレス信号をデコー
ドしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポ
ートを選択するための信号を出力するアドレスデコード
回路６７とが設けられている。なお、玉払出装置９７か
ら主基板３１に入力されるスイッチ情報もあるが、図４
ではそれらは省略されている。

【００４０】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。

【００４１】図５は、表示制御基板８０内の回路構成
を、可変表示部９の一実現例であるＣＲＴ８２および主
基板３１の出力ポート（ポートＡ，Ｂ）５７１，５７２
および出力バッファ回路６３とともに示すブロック図で
ある。出力ポート５７１からは８ビットのデータが出力
され、出力ポート５７２からは１ビットのストローブ信
号（ＩＮＴ信号）が出力される。

【００４２】表示制御用ＣＰＵ１０１は、制御データＲ
ＯＭ１０２に格納されたプログラムに従って動作し、主
基板３１からノイズフィルタ１０７および入力バッファ
回路１０５を介してストローブ信号が入力されると、入
力バッファ回路１０５を介して表示制御コマンドを受信
する。入力バッファ回路１０５として、例えば汎用ＩＣ
である７４ＨＣ２４４を使用することができる。なお、
表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していな
い場合には、入力バッファ回路１０５と表示制御用ＣＰ
Ｕ１０１との間に、Ｉ／Ｏポートが設けられる。

【００４３】そして、表示制御用ＣＰＵ１０１は、受信
した表示制御コマンドに従って、ＣＲＴ８２に表示され
る画面の表示制御を行う。具体的には、表示制御コマン
ドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３
は、キャラクタＲＯＭ８６から必要なデータを読み出
す。ＶＤＰ１０３は、入力したデータに従ってＣＲＴ８
２に表示するための画像データを生成し、その画像デー
タをＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内
の画像データは、Ｒ，Ｇ，Ｂ信号に変換され、Ｄ−Ａ変
換回路１０４でアナログ信号に変換されてＣＲＴ８２に
出力される。この例では、可変表示装置としてＣＲＴを
例示するが、可変表示部は、他の装置、例えば液晶表示
装置で実現されていてもよい。

【００４４】なお、図５には、ＶＤＰ１０３をリセット
するためのリセット回路８３、ＶＤＰ１０３に動作クロ
ックを与えるための発振回路８５、および使用頻度の高
い画像データを格納するキャラクタＲＯＭ８６も示され
ている。キャラクタＲＯＭ８６に格納される使用頻度の
高い画像データとは、例えば、ＣＲＴ８２に表示される
人物、動物、または、文字、図形もしくは記号等からな
る画像などである。この実施の形態では、表示制御用Ｃ
ＰＵ１０１は、１チップマイクロコンピュータであり、
少なくともＲＡＭが内蔵されている。

【００４５】図６は、賞球制御基板３７および玉払出装
置９７の構成要素などの賞球に関連する構成要素を示す
ブロック図である。図６に示すように、満タンスイッチ
４８からの検出信号は、中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。満タンスイッチ４
８は、余剰玉受皿４の満タンを検出するスイッチであ
る。

【００４６】球切れスイッチ１８７（１８７ａ，１８７
ｂ）からの検出信号は、中継基板７２および中継基板７
１を介して主基板３１のＩ／Ｏポート５７に入力され
る。球切れスイッチ１８７は、景品玉通路内の景品玉の
有無を検出するスイッチである。

【００４７】主基板３１のＣＰＵ５６は、球切れスイッ
チ１８７からの検出信号が球切れ状態を示しているか、
または、満タンスイッチ４８からの検出信号が満タン状
態を示していると、球貸し禁止を指示する賞球制御コマ
ンドを送出する。球貸し禁止を指示する賞球制御コマン
ドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ
３７１は、球貸し処理を停止する。

【００４８】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号も、中継基板７２および中継基板７１を介
して主基板３１のＩ／Ｏポート５７に入力される。ま
た、主基板３１のＩ／Ｏポート５７から入賞球排出ソレ
ノイド１２７への駆動信号は、中継基板７１を介して入
賞球排出ソレノイド１２７に供給される。なお、賞球カ
ウントスイッチ３０１Ａは、玉払出装置９７の賞球機構
部分に設けられ、実際に払い出された賞球を検出する。

【００４９】入賞があると、賞球制御基板３７には、主
基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８
から賞球個数を示す賞球制御コマンドが入力される。出
力ポート５７７は８ビットのデータを出力し、出力ポー
ト５７８は１ビットのストローブ信号（ＩＮＴ信号）を
出力する。賞球個数を示す賞球制御コマンドは、入力バ
ッファ回路３７３を介してＩ／Ｏポート３７２ａに入力
される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７
２ａを介して賞球制御コマンドを入力し、賞球制御コマ
ンドに応じて玉払出装置９７を駆動して賞球払出を行
う。なお、この実施の形態では、賞球制御用ＣＰＵ３７
１は、１チップマイクロコンピュータであり、少なくと
もＲＡＭが内蔵されている。

【００５０】また、賞球制御用ＣＰＵ３７１は、出力ポ
ート３７２ｇを介して、貸し玉数を示す球貸し個数信号
をターミナル基板１６０に出力し、ブザー駆動信号をブ
ザー基板７５に出力する。ブザー基板７５にはブザーが
搭載されている。さらに、出力ポート３７２ｅを介し
て、エラー表示用ＬＥＤ３７４にエラー信号を出力す
る。

【００５１】さらに、賞球制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して、賞球カウントスイ
ッチ３０１Ａの検出信号および球貸しカウントスイッチ
３０１Ｂの検出信号が入力される。球貸しカウントスイ
ッチ３０１Ｂは、実際に貸し出された遊技球を検出す
る。賞球制御基板３７からの払出モータ２８９への駆動
信号は、出力ポート３７２ｃおよび中継基板７２を介し
て玉払出装置９７の賞球機構部分における払出モータ２
８９に伝えられる。

【００５２】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット５０には、端数表示スイッチ１５２、連
結台方向表示器１５３、カード投入表示ランプ１５４お
よびカード挿入口１５５が設けられている（図１参
照）。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤ、球貸しスイッチおよび返
却スイッチが接続される。

【００５３】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が賞球制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が賞球制御基板３７を介して
与えられる。カードユニット５０と賞球制御基板３７の
間では、ユニット操作信号（ＢＲＤＹ信号）、球貸し要
求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）
およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポ
ート３７２ｆを介してやりとりされる。

【００５４】パチンコ遊技機１の電源が投入されると、
賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。カードユニッ
ト５０においてカードが受け付けられ、球貸しスイッチ
が操作され球貸しスイッチ信号が入力されると、カード
ユニット制御用マイクロコンピュータは、賞球制御基板
３７にＢＲＤＹ信号を出力する。この時点から所定の遅
延時間が経過すると、カードユニット制御用マイクロコ
ンピュータは、賞球制御基板３７にＢＲＱ信号を出力す
る。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７
１は、払出モータ２８９を駆動し、所定個の貸し玉を遊
技者に払い出す。そして、払出が完了したら、賞球制御
用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を
出力する。

【００５５】以上のように、カードユニット５０からの
信号は全て賞球制御基板３７に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。なお、主基板３１お
よび賞球制御基板３７には、ソレノイドおよびモータや
ランプを駆動するためのドライバ回路が搭載されている
が、図６では、それらの回路は省略されている。

【００５６】この実施の形態では、少なくとも主基板３
１および賞球制御基板３７において、ＣＰＵが内蔵する
ＲＡＭの一部が電源バックアップされている。すなわ
ち、遊技機に対する電力供給が停止しても、バックアッ
プＲＡＭ領域のデータは保存される。また、表示制御用
ＣＰＵ１０１、音声制御用ＣＰＵ７０１、ランプ制御用
ＣＰＵ３５１においても、ＲＡＭの一部が電源バックア
ップされるように構成されていてもよい。

【００５７】図７は、電源監視および電源バックアップ
のためのＣＰＵ５６周りの一構成例を示すブロック図で
ある。図７に示すように、第１の電源監視回路（第１の
電源監視手段）からの電圧低下信号が、バッファ回路９
００を介してＣＰＵ５６のマスク不能割込端子（ＮＭＩ
端子）に接続されている。第１の電源監視回路は、遊技
機が使用する各種直流電源のうちのいずれかの電源の電
圧を監視して電源電圧低下を検出する回路である。この
実施の形態では、ＶSLの電源電圧を監視して電圧値が所
定値以下になるとローレベルの電圧低下信号を発生す
る。ＶSLは、遊技機で使用される直流電圧のうちで最も
高い電圧であり、この例では＋３０Ｖである。従って、
ＣＰＵ５６は、割込処理によって電源断の発生を確認す
ることができる。なお、この実施の形態では、第１の電
源監視回路は、後述する電源基板に搭載されている。

【００５８】電気部品制御基板には、初期リセット回路
６５も示されているが、この実施の形態では、初期リセ
ット回路６５は、第２の電源監視回路（第２の電源監視
手段）も兼ねている。すなわち、リセットＩＣ６５１
は、電源投入時に、外付けのコンデンサに容量で決まる
所定時間だけ出力をローレベルとし、所定時間が経過す
ると出力をハイレベルにする。また、リセットＩＣ６５
１は、第１の電源監視回路が監視する電源電圧と等しい
電源電圧であるＶSLの電源電圧を電圧低下監視用端子に
導入し、その端子の電圧を監視して電圧値が所定値以下
になるとローレベルの電圧低下信号を発生する。なお、
図７に示すように、この電圧低下信号はリセット信号と
同じ出力信号である。

【００５９】図７に示すように、リセットＩＣ６５１か
らのリセット信号は、ＮＡＮＤ回路９４７に入力される
とともに、反転回路（ＮＯＴ回路）９４４を介してカウ
ンタＩＣ９４１のクリア端子に入力される。カウンタＩ
Ｃ９４１は、クリア端子への入力がローレベルになる
と、発振器９４３からのクロック信号をカウントする。
そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９
４５，９４６を介してＮＡＮＤ回路９４７に入力され
る。また、カウンタＩＣ９４１のＱ６出力は、フリップ
フロップ（ＦＦ）９４２のクロック端子に入力される。
フリップフロップ９４２のＤ入力はハイレベルに固定さ
れ、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力され
る。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９
４７の出力がＮＯＴ回路９４８を介して導入される。そ
して、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端
子に接続されている。

【００６０】そして、例えば、第１の電源監視回路の検
出電圧（電圧低下信号を出力することになる電圧）を＋
２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖと
する。そのように構成した場合には、第１の電源監視回
路と第２の電源監視回路とは、同一の電源ＶSLの電圧を
監視するので、第１の電圧監視回路が電圧低下信号を出
力するタイミングと第２の電圧監視回路が電圧低下信号
を出力するタイミングの差を所望の所定期間に確実に設
定することができる。所望の所定期間とは、第１の電源
監視回路からの電圧低下信号に応じて電力供給停止時処
理を開始してから電力供給停止時処理が確実に完了する
までの期間である。

【００６１】この例では、第１の電源監視手段が検出信
号を出力することになる第１検出条件は＋３０Ｖ電源電
圧が＋２２Ｖにまで低下したことであり、第２の電源監
視手段が検出信号を出力することになる第２検出条件は
＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。
ただし、ここで用いられている電圧値は一例であって、
他の値を用いてもよい。

【００６２】ただし、監視範囲が狭まるが、第１の電圧
監視回路および第２の電圧監視回路の監視電圧として＋
５Ｖ電源電圧を用いることも可能である。その場合に
も、第１の電圧監視回路の検出電位は、第２の電圧監視
回路の検出電位よりも高く設定される。

【００６３】ＣＰＵ５６等の駆動電源である＋５Ｖ電源
から電力が供給されていない間、ＲＡＭの少なくとも一
部は、電源基板から供給されるバックアップ電源によっ
てバックアップされ、遊技機に対する電源が断しても内
容は保存される。そして、＋５Ｖ電源が復旧すると、初
期リセット回路６５からリセット信号が発せられるの
で、ＣＰＵ５６は、通常の動作状態に復帰する。そのと
き、必要なデータがバックアップされているので、停電
等からの復旧時には停電発生時の遊技状態に復帰するこ
とができる。

【００６４】図８は、遊技機の電源基板９１０の一構成
例を示すブロック図である。電源基板９１０は、主基板
３１、表示制御基板８０、音声制御基板７０、ランプ制
御基板３５および賞球制御基板３７等の電気部品制御基
板と独立して設置され、遊技機内の各電気部品制御基板
および機構部品が使用する電圧を生成する。この例で
は、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１
Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、
バックアップ電源となるコンデンサ９１６は、ＤＣ＋５
Ｖすなわち各基板上のＩＣ等を駆動する電源のラインか
ら充電される。

【００６５】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３およびコネクタ９１５に出力する。ＤＣ−Ｄ
Ｃコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５
Ｖを生成してコネクタ９１５に出力する。コネクタ９１
５は例えば中継基板に接続され、中継基板から各電気部
品制御基板および機構部品に必要な電圧の電力が供給さ
れる。なお、トランス９１１の入力側には、遊技機に対
する電源供給を停止したり開始させたりするための電源
スイッチ９１８が設置されている。

【００６６】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの電気部品制御基板のバックアップＲＡＭ（電源
バックアップされているＲＡＭすなわち記憶内容保持状
態となりうる記憶手段）に対して記憶状態を保持できる
ように電力を供給するバックアップ電源となる。また、
＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆
流防止用のダイオード９１７が挿入される。

【００６７】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。

【００６８】また、電源基板９１０には、上述した第１
の電源回路を構成する電源監視用ＩＣ９０２が搭載され
ている。電源監視用ＩＣ９０２は、ＶSL電源電圧を導入
し、ＶSL電源電圧を監視することによって電源断の発生
を検出する。具体的には、ＶSL電源電圧が所定値（この
例では＋２２Ｖ）以下になったら、電源断が発生するこ
とを知らせるために電圧低下信号を出力する。なお、監
視対象の電源電圧は、各電気部品制御基板に搭載されて
いる回路素子の電源電圧（この例では＋５Ｖ）よりも高
い電圧であることが好ましい。この例では、交流から直
流に変換された直後の電圧であるＶSLが用いられてい
る。電源監視用ＩＣ９０２からの電圧低下信号は、主基
板３１や賞球制御基板３７等に供給される。

【００６９】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、各電気部品
制御基板上のＣＰＵが暫くの間動作しうる程度の電圧で
ある。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路
素子を駆動するための電圧（この例では＋５Ｖ）よりも
高く、また、交流から直流に変換された直後の電圧を監
視するように構成されているので、ＣＰＵが必要とする
電圧に対して監視範囲を広げることができる。従って、
より精密な監視を行うことができる。さらに、監視電圧
としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各
種スイッチに供給される電圧が＋１２Ｖであることか
ら、電源瞬断時のスイッチオン誤検出の防止も期待でき
る。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３
０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の
段階でそれの低下を検出できる。よって、＋１２Ｖ電源
の電圧が低下するとスイッチ出力がオン状態を呈するよ
うになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電
圧を監視して電源断を認識すれば、スイッチ出力がオン
状態を呈する前に電源復旧待ちの状態に入ってスイッチ
出力を検出しない状態となることができる。

【００７０】また、電源監視用ＩＣ９０２は、電気部品
制御基板とは別個の電源基板９１０に搭載されているの
で、第１の電源監視回路から複数の電気部品制御基板に
電圧低下信号を供給することができる。電圧低下信号を
必要とする電気部品制御基板が幾つあっても第１の電源
監視手段は１つ設けられていればよいので、各電気部品
制御基板における各電気部品制御手段が後述する復帰制
御を行っても、遊技機のコストはさほど上昇しない。

【００７１】なお、図８に示された構成では、電源監視
用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ
回路９１８，９１９を介してそれぞれの電気部品制御基
板（例えば主基板３１と賞球制御基板３７）に伝達され
るが、例えば、１つの検出出力を中継基板に伝達し、中
継基板から各電気部品制御基板に同じ信号を分配する構
成でもよい。また、電圧低下信号を必要とする基板数に
応じたバッファ回路を設けてもよい。

【００７２】図９は、図７に示された初期リセット回路
６５のリセットＩＣ６５１とその周辺のＩＣの出力信号
の様子を示すタイミング図である。図９に示すように、
リセットＩＣ６５１の出力は、＋５Ｖ電源電圧のレベル
が所定値を越えるとハイレベルになる。リセットＩＣ６
５１の出力がハイレベルになると、カウンタＩＣ９４１
のクリア状態が解除されるので、カウンタＩＣ９４１は
発振器９４３の出力クロック信号のカウントを開始す
る。発振器９４３の発振周波数は例えば１１．７７６Ｍ
Ｈｚである。なお、発振器９４３の出力クロック信号
は、ＣＰＵ９０１の外部クロック端子にも供給されてい
る。

【００７３】カウンタＩＣ９４１が１６クロックをカウ
ントするとＱ５出力が立ち上がる。また、３２クロック
をカウントするとＱ６出力がハイレベルに立ち上がる。
カウンタＩＣ９４１のＱ６出力が立ち上がると、ＦＦ９
４２の出力がハイレベルになる。ＩＣ９４７は、カウン
タＩＣ９４１のＱ６出力とリセットＩＣ６５１の出力と
の論理積を反転して、図９に示すような信号を出力す
る。ＯＲ回路９４９は、ＩＣ９４７の出力を反転するＩ
Ｃ９４８の出力とＦＦ９４２の出力との論理和をとっ
て、図９に示すような信号を出力する。

【００７４】従って、遊技機の電源オン時には、ＣＰＵ
９０１のリセット端子に対して、一旦リセット解除状態
（ハイレベル）になってから、再度リセット状態（ロー
レベル）になるような信号が供給される。すなわち、電
源オン時には、ＣＰＵ９０１をリセット状態とするよう
なローレベル信号が２回発生することになる。また、リ
セット解除を示すハイレベルが２回発生しているという
こともできる。その結果、ＣＰＵ９０１は、最初のリセ
ット解除を示すローレベルからハイレベルへの変化によ
って起動しなかったとしても、２回目のローレベルから
ハイレベルへの変化によって確実に起動することができ
る。よって、遊技機の電源投入時に、確実に遊技制御が
開始される。

【００７５】なお、ＩＣ９４９が出力するハイレベルパ
ルス（リセット解除状態に相当）およびローレベルパル
ス（リセット状態に相当）の幅は、カウンタＩＣ９４１
の出力端子を変更するによって任意に設定することがで
きる。ただし、ＩＣ９４９が出力するハイレベルパルス
の幅は、ＣＰＵ９０１にも供給されている発振器９４３
の出力クロックの数クロック分（例えば４クロック）以
上であることが好ましいが、この例では、１６クロック
分となっている。また、ＩＣ９４９が出力するローレベ
ルパルスの幅は、発振器９４３の出力クロックの数クロ
ック分（例えば４クロック）以上であることが好ましい
が、この例では、１６クロック分となっている。

【００７６】ＣＰＵ９０１は、リセット状態が解除され
て動作を開始すると、本来の制御処理を開始する前に、
セキュリティチェックなどの所定の起動時処理を行うよ
うに構成されている場合がある。すると、ＩＣ９４９が
出力するハイレベルパルスの終了時点（立ち下がり時
点）は、所定の起動時処理の完了前（本来の制御処理開
始前）であることが望ましい。さもないと、ＩＣ９４９
の出力が立ち上がって所定の起動時処理が行われ、さら
に本来の制御処理が開始されてからＩＣ９４９の出力が
ローレベルになることになり、本来の処理開始後に、再
度ＣＰＵ９０１がリセットされる状況になるからであ
る。ＩＣ９４９が出力するハイレベルパルスの終了時点
（立ち下がり時点）は、例えば立ち上がり時点から１０
０ｍｓ以内であることが好ましいが、図７に示された回
路構成では、１００ｍｓ以内になっている。

【００７７】また、電源断時には、リセットＩＣ６５１
に入力されているＶSL（この例では＋３０Ｖ電源電圧）
の電位が所定値（この例では＋９Ｖ）を下回ると、リセ
ットＩＣ６５１の出力がローレベルになる。すると、Ｆ
Ｆ９４２のクリア端子（ＣＬＲ）にローレベルが入力さ
れＦＦ９４２のＱ出力はローレベルになる。よって、Ｏ
Ｒ回路９４９の出力はローレベルになり、ＣＰＵ９０１
のリセット端子にリセット状態を示すレベルが供給され
る。すなわち、図７に示された回路構成では、リセット
ＩＣ６５１の出力がローレベルになると、直ちにＣＰＵ
９０１のリセット端子の入力状態がローレベルに固定さ
れる。換言すれば、電源断時には、２回のリセットパル
スがＣＰＵ９０１に与えられるようなことはない。

【００７８】なお、この実施の形態では、図９の最下段
に示されたような信号状態を作成するために図７に示さ
れたような回路構成を用いたが、そのような信号状態を
作成するために他の回路構成を用いてもよい。

【００７９】また、リセット状態を示すレベルを２回与
えなくても確実に起動することが補償されているＣＰＵ
５６を用いる場合には、図７における符号９４１〜９４
９で示されている回路要素は不要であり、リセットＩＣ
６５１の出力をそのままＣＰＵ５６のリセット端子に供
給すればよい。また、この実施の形態では、第２の電源
監視手段は初期リセット手段と兼用されているが、それ
らを別々の回路要素で実現してもよい。

【００８０】図１０は、遊技機の電源断時の電源低下や
ＮＭＩ信号（＝電源断信号：第１の電圧低下信号）の様
子を示すタイミング図である。遊技機に対する電力供給
が断たれると、最も高い直流電源電圧であるＶSLの電圧
値は徐々に低下する。そして、この例では、＋２２Ｖに
まで低下すると、電源基板９１０に搭載されてる電源監
視用ＩＣ９０２から電源断信号（電圧低下信号）が出力
される（ローレベルになる）。

【００８１】電源断信号は、電気部品制御基板（この実
施の形態では主基板３１および賞球制御基板３７）に導
入され、ＣＰＵ５６および賞球制御用ＣＰＵ３７１のＮ
ＭＩ端子に入力される。ＣＰＵ５６および賞球制御用Ｃ
ＰＵ３７１は、後述するＮＭＩ処理によって、所定の電
力供給停止時処理を実行する。

【００８２】ＶSLの電圧値がさらに低下して所定値（こ
の例では＋９Ｖ）にまで低下すると、主基板３１や賞球
制御基板３７に搭載されているリセットＩＣ６５１の出
力がローレベルになり、ＣＰＵ５６および賞球制御用Ｃ
ＰＵ３７１がシステムリセット状態になる。なお、ＣＰ
Ｕ５６および賞球制御用ＣＰＵ３７１は、システムリセ
ット状態とされる前に、電力供給停止時処理を完了して
いる。

【００８３】ＶSLの電圧値がさらに低下してＶcc（各種
回路を駆動するための＋５Ｖ）を生成することが可能な
電圧を下回ると、各基板において各回路が動作できない
状態となる。しかし、少なくとも主基板３１や賞球制御
基板３７では、電力供給停止時処理が実行され、ＣＰＵ
５６および賞球制御用ＣＰＵ３７１がシステムリセット
状態とされている。

【００８４】以上のように、この実施の形態では、第１
の電源監視回路は、遊技機で使用される直流電圧のうち
で最も高い電源ＶSLの電圧を監視して、その電源の電圧
が所定値を下回ったら電圧低下信号（電源断検出信号）
を発生する。図１０に示すように、電源断検出信号が出
力されるタイミングでは、ＩＣ駆動電圧は、まだ各種回
路素子を十分駆動できる電圧値になっている。従って、
ＩＣ駆動電圧で動作する主基板３１のＣＰＵ５６が所定
の電力供給停止時処理を行うための動作時間が確保され
ている。

【００８５】なお、ここでは、第１の電源監視回路は、
遊技機で使用される直流電圧のうちで最も高い電源ＶSL
の電圧を監視したが、電源断検出信号を発生するタイミ
ングが、ＩＣ駆動電圧で動作する電気部品制御手段が所
定の電力供給停止時処理を行うための動作時間が確保さ
れるようなタイミングであれば、監視対象電圧は、最も
高い電源ＶSLの電圧でなくてもよい。すなわち、少なく
ともＩＣ駆動電圧よりも高い電圧を監視すれば、電気部
品制御手段が所定の電力供給停止時処理を行うための動
作時間が確保されるようなタイミングで電源断検出信号
を発生することができる。

【００８６】その場合、上述したように、監視対象電圧
は、遊技機の各種スイッチに供給される電圧が＋１２Ｖ
であることから、電源断時のスイッチオン誤検出の防止
も期待できる電圧であることが好ましい。すなわち、ス
イッチに供給される電圧（スイッチ電圧）である＋１２
Ｖ電源電圧が落ち始める以前の段階で、電圧低下を検出
できることが好ましい。よって、少なくともスイッチ電
圧よりも高い電圧を監視することが好ましい。

【００８７】以下、遊技機の制御動作について説明す
る。図１１は、主基板３１におけるＣＰＵ５６が実行す
るメイン処理を示すフローチャートである。遊技機に対
する電源が投入されると、メイン処理において、ＣＰＵ
５６は、まず、停電からの復旧時であったか否か確認す
る（ステップＳ１）。停電からの復旧時であったか否か
は、例えば、電源断時にバックアップＲＡＭ領域に設定
される電源断フラグによって確認される。

【００８８】停電からの復旧時であった場合には、バッ
クアップＲＡＭ領域のデータチェック（この例ではパリ
ティチェック）を行う（ステップＳ３）。不測の電源断
が生じた後に復旧した場合には、バックアップＲＡＭ領
域のデータは保存されていたはずであるから、チェック
結果は正常になる。チェック結果が正常でない場合に
は、内部状態を電源断時の状態に戻すことができないの
で、停電復旧時でない電源投入時に実行される初期化処
理を実行する（ステップＳ４，Ｓ２）。

【００８９】チェック結果が正常であれば、ＣＰＵ５６
は、内部状態を電源断時の状態に戻すための遊技状態復
旧処理を行うとともに（ステップＳ５）、電源断フラグ
をクリアする（ステップＳ６）。

【００９０】停電からの復旧時でない場合には、ＣＰＵ
５６は、通常の初期化処理を実行する（ステップＳ１，
Ｓ２）。その後、メイン処理では、タイマ割込フラグの
監視（ステップＳ６）の確認が行われるループ処理に移
行する。なお、ループ内では、表示用乱数更新処理（ス
テップＳ７）も実行される。

【００９１】なお、ここでは、ステップＳ１で停電から
の復旧か否かを確認し、停電からの復旧時であればパリ
ティチェックを行ったが、最初に、パリティチェックを
実行し、チェック結果が正常でなければ停電からの復旧
ではないと判断してステップＳ２の初期化処理を実行
し、チェック結果が正常であれば遊技状態復帰処理を行
ってもよい。すなわち、パリティチェックの結果をもっ
て停電からの復旧であるか否かを判断してもよい。

【００９２】また、停電復旧処理を実行するか否か判断
する場合に、すなわち、遊技状態を復旧するか否か判断
する際に、保存されていたＲＡＭデータにおける特別プ
ロセスフラグ等や始動入賞記憶数データによって、遊技
機が遊技待機状態（図柄変動中でなく、大当り遊技中で
なく、確変中でなく、また、始動入賞記憶がない状態）
であることが確認されたら、遊技状態復旧処理を行わず
に初期化処理を実行するようにしてもよい。

【００９３】通常の初期化処理では、図１２に示すよう
に、レジスタおよびＲＡＭのクリア処理（ステップＳ２
ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行
われた後に、２ｍｓ毎に定期的にタイマ割込がかかるよ
うにＣＰＵ５６に設けられているタイマレジスタの初期
設定（タイムアウトが２ｍｓであることと繰り返しタイ
マが動作する設定）が行われる（ステップＳ２ｃ）。す
なわち、ステップＳ２ｃで、タイマ割込を能動化する処
理と、タイマ割込インタバルを設定する処理とが実行さ
れる。

【００９４】従って、この実施の形態では、ＣＰＵ５６
の内部タイマが繰り返しタイマ割込を発生するように設
定される。この実施の形態では、繰り返し周期は２ｍｓ
に設定される。そして、図１３に示すように、タイマ割
込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセ
ットする（ステップＳ１１）。

【００９５】ＣＰＵ５６は、ステップＳ８において、タ
イマ割込フラグがセットされたことを検出すると、タイ
マ割込フラグをリセットするとともに（ステップＳ
９）、遊技制御処理を実行する（ステップＳ１０）。以
上の制御によって、この実施の形態では、遊技制御処理
は２ｍｓ毎に起動されることになる。なお、この実施の
形態では、タイマ割込処理ではフラグセットのみがなさ
れ、遊技制御処理はメイン処理において実行されるが、
タイマ割込処理で遊技制御処理を実行してもよい。

【００９６】図１４は、ステップＳ１０の遊技制御処理
を示すフローチャートである。遊技制御処理において、
ＣＰＵ５６は、まず、表示制御基板８０に送出される表
示制御コマンドをＲＡＭ５５の所定の領域に設定する処
理を行った後に（表示制御データ設定処理：ステップＳ
２１）、表示制御コマンドを出力する処理を行う（表示
制御データ出力処理：ステップＳ２２）。

【００９７】次いで、各種出力データの格納領域の内容
を各出力ポートに出力する処理を行う（データ出力処
理：ステップＳ２３）。また、ホール管理用コンピュー
タに出力される大当り情報、始動情報、確率変動情報な
どの出力データを格納領域に設定する出力データ設定処
理を行う（ステップＳ２４）。さらに、パチンコ遊技機
１の内部に備えられている自己診断機能によって種々の
異常診断処理が行われ、その結果に応じて必要ならば警
報が発せられる（エラー処理：ステップＳ２５）。

【００９８】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ２６）。

【００９９】さらに、ＣＰＵ５６は、特別図柄プロセス
処理を行う（ステップＳ２７）。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機１を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う（ステッ
プＳ２８）。普通図柄プロセス処理では、７セグメント
ＬＥＤによる可変表示器１０を所定の順序で制御するた
めの普通図柄プロセスフラグに従って該当する処理が選
び出されて実行される。そして、普通図柄プロセスフラ
グの値は、遊技状態に応じて各処理中に更新される。

【０１００】さらに、ＣＰＵ５６は、スイッチ回路５８
を介して、ゲートセンサ１２、始動口センサ１７、カウ
ントセンサ２３および入賞口スイッチ１９ａ，２４ａの
状態を入力し、各入賞口や入賞装置に対する入賞があっ
たか否か判定する（スイッチ処理：ステップＳ２９）。
ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数
等の表示用乱数を更新する処理を行う（ステップＳ３
０）。

【０１０１】また、ＣＰＵ５６は、賞球制御基板３７と
の間の信号処理を行う（ステップＳ３１）。すなわち、
所定の条件が成立すると賞球制御基板３７に賞球制御コ
マンドを出力する。賞球制御基板３７に搭載されている
賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出
装置９７を駆動する。

【０１０２】以上のように、メイン処理には遊技制御処
理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ
５６の内部タイマが定期的に発生するタイマ割込にもと
づくタイマ割込処理で遊技制御処理に移行すべきか否か
を判定するためのフラグがセットされるので、遊技制御
処理の全てが確実に実行される。つまり、遊技制御処理
の全てが実行されるまでは、次回の遊技制御処理に移行
すべきか否かの判定が行われないので、遊技制御処理中
の全ての各処理が実行完了することは保証されている。

【０１０３】従来の一般的な遊技制御処理は、定期的に
発生する外部割込によって、強制的に最初の状態に戻さ
れていた。図１４に示された例に則して説明すると、例
えば、ステップＳ３１の処理中であっても、強制的にス
テップＳ２１の処理に戻されていた。つまり、遊技制御
処理中の全ての各処理が実行完了する前に、次回の遊技
制御処理が開始されてしまう可能性があった。

【０１０４】なお、ここでは、主基板３１のＣＰＵ５６
が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが
定期的に発生するタイマ割込にもとづくタイマ割込処理
でセットされるフラグに応じて実行されたが、定期的に
（例えば２ｍｓ毎）信号を発生するハードウェア回路を
設け、その回路からの信号をＣＰＵ５６の外部割込端子
に導入し、割込信号によって遊技制御処理に移行すべき
か否かを判定するためのフラグをセットするようにして
もよい。

【０１０５】そのように構成した場合にも、遊技制御処
理の全てが実行されるまでは、フラグの判定が行われな
いので、遊技制御処理中の全ての各処理が実行完了する
ことが保証される。

【０１０６】図１５は、電源基板９１０の第１の電源監
視回路からの電圧低下信号にもとづくＮＭＩに応じて実
行される停電発生ＮＭＩ処理の一例を示すフローチャー
トである。停電発生ＮＭＩ処理において、ＣＰＵ５６
は、まず、割込禁止に設定する（ステップＳ４１）。停
電発生ＮＭＩ処理ではＲＡＭ内容の保存を確実にするた
めにチェックサムの生成処理を行う。その処理中に他の
割込処理が行われたのではチェックサムの生成処理が完
了しないうちにＣＰＵが動作し得ない電圧にまで低下し
てしまうことがことも考えられるので、まず、他の割込
が生じないような設定がなされる。停電発生ＮＭＩ処理
におけるステップＳ４４〜Ｓ５０は、電力供給停止時処
理の一例である。

【０１０７】なお、割込処理中では他の割込がかからな
いような仕様のＣＰＵを用いている場合には、ステップ
Ｓ４１の処理は不要である。

【０１０８】次いで、ＣＰＵ５６は、電源断フラグが既
にセットされているか否か確認する（ステップＳ４
２）。電源断フラグが既にセットされていれば、以後の
処理を行わない。電源断フラグがセットされていなけれ
ば、以下の電力供給停止時処理を実行する。すなわち、
ステップＳ４４からステップＳ５０の処理を実行する。

【０１０９】まず、ＣＰＵ５６は、必要ならば各レジス
タの内容をバックアップＲＡＭ領域に格納する（ステッ
プＳ４４）。さらに、バックアップＲＡＭ領域のバック
アップチェックデータ領域に適当な初期値を設定し（ス
テップＳ４５）、初期値およびバックアップＲＡＭ領域
のデータについて順次排他的論理和をとって（ステップ
Ｓ４６）、最終的な演算値をバックアップパリティデー
タ領域に設定する（ステップＳ４７）。その後、電源断
フラグをセットする（ステップＳ４８）。また、ＲＡＭ
アクセス禁止状態にする（ステップＳ４９）。そして、
全ての出力ポートをオフ状態にする（ステップＳ５
０）。電源電圧が低下していくときには、各種信号線の
レベルが不安定になってＲＡＭ内容が化ける可能性があ
るが、このようにＲＡＭアクセス禁止状態にしておけ
ば、バックアップＲＡＭ内のデータが化けることはな
い。

【０１１０】次いで、ＣＰＵ５６は、ループ処理にはい
る。すなわち、何らの処理もしない状態になる。従っ
て、図７に示されたリセットＩＣ６５１からのリセット
信号によって外部から動作禁止状態にされる前に、内部
的に動作停止状態になる。よって、電源断時に確実にＣ
ＰＵ５６は動作停止する。その結果、上述したＲＡＭア
クセス禁止の制御および動作停止制御によって、電源電
圧が低下していくことに伴って生ずる可能性がある異常
動作に起因するＲＡＭの内容破壊等を確実に防止するこ
とができる。

【０１１１】なお、この実施の形態では、停電発生ＮＭ
Ｉ処理では最終部でプログラムをループ状態にしたが、
ホールト（ＨＡＬＴ）命令を発行するように構成しても
よい。

【０１１２】また、ＲＡＭアクセス禁止にする前にセッ
トされる電源断フラグは、上述したように、電源投入時
において停電からの復旧か否かを判断する際に使用され
る。また、ステップＳ４１からＳ５０の処理は、第２の
電源監視手段が電圧低下信号を発生する前に完了する。
換言すれば、第２の電源監視手段が電圧低下信号を発生
する前に完了するように、第１の電圧監視手段および第
２の電圧監視手段の検出電圧の設定が行われている。

【０１１３】この実施の形態では、電力供給停止時処理
開始時に、電源断フラグの確認が行われる。そして、電
源断フラグが既にセットされている場合には電力供給停
止時処理を実行しない。上述したように、電源断フラグ
は、電力供給停止時処理が完了したことを示すフラグで
ある。従って、例えば、リセット待ちのループ状態で何
らかの原因で再度ＮＭＩが発生したとしても、電力供給
停止時処理が重複して実行されてしまうようなことはな
い。

【０１１４】ただし、割込処理中では他の割込がかから
ないような仕様のＣＰＵを用いている場合には、ステッ
プＳ４２の判断は不要である。

【０１１５】図１６は、バックアップパリティデータ作
成方法を説明するための説明図である。ただし、図１６
に示す例では、簡単のために、バックアップデータＲＡ
Ｍ領域のデータのサイズを３バイトとする。電源電圧低
下にもとづく停電発生処理において、図１６（Ａ）に示
すように、バックアップチェックデータ領域に、初期デ
ータ（この例では００Ｈ）が設定される。次に、「００
Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と
「１６Ｈ」の排他的論理和がとられる。さらに、その結
果と「ＤＦＨ」の排他的論理和がとられる。そして、そ
の結果（この例では「３９Ｈ」）がバックアップパリテ
ィデータ領域に設定される。

【０１１６】電源が再投入されたときには、停電復旧処
理においてパリティ診断が行われるが、図１６（Ｂ）は
パリティ診断の例を示す説明図である。バックアップ領
域の全データがそのまま保存されていれば、電源再投入
時に、図１６（Ａ）に示すようなデータがバックアップ
領域に設定されている。

【０１１７】ステップＳ５１の処理において、ＣＰＵ５
６は、バックアップＲＡＭ領域のバックアップパリティ
データ領域に設定されていたデータ（この例では「３９
Ｈ」）を初期データとして、バックアップデータ領域の
各データについて順次排他的論理和をとる処理を行う。
バックアップ領域の全データがそのまま保存されていれ
ば、最終的な演算結果は、「００Ｈ」、すなわちバック
アップチェックデータ領域に設定されているデータと一
致する。バックアップＲＡＭ領域内のデータにビット誤
りが生じていた場合には、最終的な演算結果は「００
Ｈ」にならない。

【０１１８】よって、ＣＰＵ５６は、最終的な演算結果
とバックアップチェックデータ領域に設定されているデ
ータとを比較して、一致すればパリティ診断正常とす
る。一致しなければ、パリティ診断異常とする。

【０１１９】以上のように、この実施の形態では、遊技
制御手段には、遊技機の電源が断しても、所定期間電源
バックアップされる記憶手段（この例ではバックアップ
ＲＡＭ）が設けられ、電源投入時に、ＣＰＵ５６（具体
的にはＣＰＵ５６が実行するプログラム）は、記憶手段
がバックアップ状態にあればバックアップデータにもと
づいて遊技状態を回復させる遊技状態復旧処理（ステッ
プＳ５）を行うように構成される。

【０１２０】この実施の形態では、図８に示されたよう
に電源基板９１０に第１の電源監視手段が搭載され、図
７に示されたように主基板３１に第２の電源監視手段が
搭載されている。そして、電源電圧が低下していくとき
に、第２の電源監視手段（この例ではリセットＩＣ６５
１）が電圧低下信号を発生する時期は、第１の電源監視
手段（この例では電源監視用ＩＣ９０２）が電圧低下信
号を発生する時期よりも遅くなるように設定されてい
る。さらに、第２の電源監視手段からの電圧低下信号
は、ＣＰＵ５６のリセット端子に入力されている。

【０１２１】すると、ＣＰＵ５６は、第１の電源監視手
段（電源監視用ＩＣ９０２）からの電圧低下信号にもと
づいて停電発生処理（電力供給停止時処理）を実行した
後にループ状態に入るのであるが、ループ状態におい
て、リセット状態に入ることになる。すなわち、ＣＰＵ
５６の動作が完全に停止する。ループ状態においては＋
５Ｖ電源電圧値が徐々に低下するので入出力状態が不定
になるが、ＣＰＵ５６はリセット状態になるので、不定
データにもとづいて異常動作してしまうことは防止され
る。

【０１２２】このように、この実施の形態では、ＣＰＵ
５６が、第１の電源監視手段からの検出出力の入力に応
じてループ状態に入るとともに、第２の電源監視手段か
らの検出出力の入力に応じてシステムリセットされるよ
うに構成したので、電源断時に確実なデータ保存を行う
ことができ、遊技者に不利益がもたらされることを防止
することができる。

【０１２３】なお、この実施の形態では、第１の電源監
視手段と第２の電源監視手段とは、同一の電源電圧を監
視しているが、異なる電源電圧を監視してもよい。例え
ば、電源基板９１０の第１の電源監視回路が＋３０Ｖ電
源電圧を監視し、主基板３１の第２の電源監視回路が＋
１２Ｖ電源電圧を監視してもよい。そして、第２の電源
監視回路がローレベルの電圧低下信号を発生するタイミ
ングは第１の電源監視回路が電圧低下信号を発生するタ
イミングに対して遅くなるように、主基板３１の第２の
電源監視手段のしきい値レベル（電圧低下信号を発生す
る電圧レベル）が設定される。

【０１２４】また、上記の実施の形態では、ＣＰＵ５６
は、マスク不能割込端子（ＮＭＩ端子）を介して電源基
板からの第１の電圧低下信号（第１の電源監視手段から
の電圧低下信号）を検知したが、第１の電圧低下信号を
マスク可能割込割込端子（ＩＲＱ端子）に導入してもよ
い。その場合には、割込処理（ＩＲＱ処理）で電力供給
停止時処理が実行される。また、入力ポートを介して電
源基板からの第１の電圧低下信号を検知してもよい。そ
の場合には、メイン処理において入力ポートの監視が行
われる。

【０１２５】また、ＩＲＱ端子を介して電源基板からの
第１の電圧低下信号を検知する場合に、メイン処理のス
テップＳ１０の遊技制御処理の開始時にＩＲＱ割込マス
クをセットし、遊技制御処理の終了時にＩＲＱ割込マス
クを解除するようにしてもよい。そのようにすれば、遊
技制御処理の開始前および終了後に割込がかかることに
なって、遊技制御処理が中途で中断されることはない。
従って、賞球制御コマンドを賞球制御基板３７に送出し
ているときなどにコマンド送出が中断されてしまうよう
なことはない。よって、停電が発生するようなときで
も、賞球制御コマンド等は確実に送出完了する。

【０１２６】以下、遊技制御手段以外の制御手段の一例
としての賞球制御手段について説明する。この例では、
遊技機の電源が遮断しても、賞球制御用ＣＰＵ３７１の
内蔵ＲＡＭの一部が、電源基板５６のコンデンサ９１６
から電源供給を受ける。例えば、賞球制御用ＣＰＵ３７
１のバックアップ端子（ＶBB）にコンデンサ９１６の出
力が接続される。

【０１２７】図１７は、主基板３１から賞球制御基板３
７に送信される賞球制御コマンドのビット構成の一例を
示す説明図である。図１７に示すように、１バイト中の
上位４ビットが制御指定部として使用され、下位４ビッ
トが賞球数を示す領域として用いられる。

【０１２８】図１８に示すように、制御指定部におい
て、ビット７，６，５，４が「０，１，０，０」であれ
ば払出個数指定コマンドであることを示し、「０，１，
０，１」であれば払出指定コマンドであることを示す。
払出個数指定コマンドは、主基板３１のＣＰＵ５６が入
賞を検出すると直ちに賞球制御基板３７に送出される。

【０１２９】ビット７，６，５，４が「１，０，０，
０」である払出停止指定コマンドは、補給玉がなくなっ
たことが検出されたとき、または余剰玉受皿４が満タン
が検出されたときに主基板３１から送信される。また、
ビット７，６，５，４が「１，０，１，０」である払出
停止解除指定コマンドは、補給玉が存在し余剰玉受皿４
の満タンが解除されているときに主基板３１から送信さ
れる。

【０１３０】賞球制御コマンドは、主基板３１から賞球
制御基板３７に、１バイト（８ビット：賞球制御コマン
ドＤ７〜Ｄ０）のデータとして出力される。また、賞球
制御コマンドＤ７〜Ｄ０が出力されたときには、賞球制
御ＩＮＴ信号が出力される。

【０１３１】図６に示されたように、賞球制御コマンド
は、出力ポート５７７を介して送信される。そして、こ
の実施の形態では、図１９に示すように、主基板３１か
ら賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞
球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球
制御ＩＮＴ信号は、賞球制御基板３７において、賞球制
御用ＣＰＵ３７１の割込端子に接続されている。よっ
て、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞
球制御コマンドＤ７〜Ｄ０が主基板３１から送出された
ことを認識でき、割込処理において賞球制御コマンド受
信処理を行う。

【０１３２】なお、図１７に示されたコマンド構成は一
例であって、他の構成にしてもよい。例えば、１バイト
中の上位下位を、図１７に示された構成とは逆にしても
よい。

【０１３３】図２０は、電源監視および電源バックアッ
プのための賞球制御用ＣＰＵ３７１周りの一構成例を示
すブロック図である。図２０に示すように、第１の電源
監視回路（第１の電源監視手段）からの電圧低下信号
が、バッファ回路９６０を介して賞球制御用ＣＰＵ３７
１のマスク不能割込端子（ＮＭＩ端子）に接続されてい
る。第１の電源監視回路は、遊技機が使用する各種直流
電源のうちのいずれかの電源の電圧を監視して電源電圧
低下を検出する回路である。この実施の形態では、ＶSL
の電源電圧を監視して電圧値が所定値以下になるとロー
レベルの電圧低下信号を発生する。ＶSLは、遊技機で使
用される直流電圧のうちで最大のものであり、この例で
は＋３０Ｖである。従って、賞球制御用ＣＰＵ３７１
は、割込処理によって電源断の発生を確認することがで
きる

【０１３４】賞球制御基板３７には、初期リセット回路
９７５も搭載されているが、この実施の形態では、初期
リセット回路９７５は、第２の電源監視回路（第２の電
源監視手段）も兼ねている。すなわち、リセットＩＣ９
７６は、電源投入時に、外付けのコンデンサに容量で決
まる所定時間だけ出力をローレベルとし、所定時間が経
過すると出力をハイレベルにする。また、リセットＩＣ
９７６は、電源基板９１０に搭載されている第１の電源
監視回路が監視する電源電圧と等しい電源電圧であるＶ
SLの電源電圧を監視して電圧値が所定値（例えば＋９
Ｖ）以下になるとローレベルの電圧低下信号を発生す
る。従って、電源断時には、リセットＩＣ９７６からの
電圧低下信号がローレベルになることによって賞球制御
用ＣＰＵ３７１がシステムリセットされる。なお、図２
０に示すように、電圧低下信号はリセット信号と同じ出
力信号である。

【０１３５】リセットＩＣ９７６が電源断を検知するた
めの所定値は、通常時の電圧より低いが、賞球制御用Ｃ
ＰＵ３７１が暫くの間動作しうる程度の電圧である。ま
た、リセットＩＣ９７６が、賞球制御用ＣＰＵ３７１が
必要とする電圧（この例では＋５Ｖ）よりも高い電圧を
監視するように構成されているので、賞球制御用ＣＰＵ
３７１が必要とする電圧に対して監視範囲を広げること
ができる。従って、より精密な監視を行うことができ
る。

【０１３６】＋５Ｖ電源から電力が供給されていない
間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも
一部は、電源基板から供給されるバックアップ電源がバ
ックアップ端子に接続されることによってバックアップ
され、遊技機に対する電源が断しても内容は保存され
る。そして、＋５Ｖ電源が復旧すると、初期リセット回
路９７５からリセット信号が発せられるので、賞球制御
用ＣＰＵ３７１は、通常の動作状態に復帰する。そのと
き、必要なデータがバックアップされているので、停電
等からの復旧時には停電発生時の遊技状態に復帰するこ
とができる。

【０１３７】以上のように、この実施の形態では、電源
基板９１０に搭載されている第１の電源監視回路が、遊
技機で使用される直流電圧のうちで最も高い電源ＶSLの
電圧を監視して、その電源の電圧が所定値を下回ったら
電圧低下信号（電源断検出信号）を発生する。図１０に
示すように、電源断検出信号が出力されるタイミングで
は、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動でき
る電圧値になっている。従って、ＩＣ駆動電圧で動作す
る賞球制御基板３７の賞球制御用ＣＰＵ３７１が所定の
電力供給停止時処理を行うための動作時間が確保されて
いる。

【０１３８】なお、ここでも、第１の電源監視回路は、
遊技機で使用される直流電圧のうちで最も高い電源ＶSL
の電圧を監視することになるが、電源断検出信号を発生
するタイミングが、ＩＣ駆動電圧で動作する電気部品制
御手段が所定の電力供給停止時処理を行うための動作時
間が確保されるようなタイミングであれば、監視対象電
圧は、最も高い電源ＶSLの電圧でなくてもよい。すなわ
ち、少なくともＩＣ駆動電圧よりも高い電圧を監視すれ
ば、電気部品制御手段が所定の電力供給停止時処理を行
うための動作時間が確保されるようなタイミングで電源
断検出信号を発生することができる。

【０１３９】その場合、上述したように、監視対象電圧
は、賞球カウントスイッチ３０１Ａ等の遊技機の各種ス
イッチに供給される電圧が＋１２Ｖであることから、電
源断時のスイッチオン誤検出の防止も期待できる電圧で
あることが好ましい。すなわち、スイッチに供給される
電圧（スイッチ電圧）である＋１２Ｖ電源電圧が落ち始
める以前の段階で、電圧低下を検出できることが好まし
い。よって、少なくともスイッチ電圧よりも高い電圧を
監視することが好ましい。

【０１４０】なお、図２０に示された構成では、初期リ
セット回路９７５は、電源投入時に、コンデンサの容量
で決まる期間のローレベルを出力し、その後ハイレベル
を出力する。すなわち、リセット解除タイミングは１回
だけである。しかし、図７に示された主基板３１の場合
と同様に、複数回のリセット解除タイミングが発生する
ような回路構成を用いてもよい。

【０１４１】図２１は、賞球制御用ＣＰＵ３７１のメイ
ン処理を示すフローチャートである。メイン処理では、
賞球制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリア
する等の初期値設定処理を行う（ステップＳ７０１）。
なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域
（バックアップ領域）にデータが設定されている場合に
は、それらの領域のクリア処理はなされない。その後、
この実施の形態では、賞球制御用ＣＰＵ３７１は、所定
期間（例えば２ｍｓ）毎に発生するタイマ割込による割
込処理で賞球払出制御を行う（ステップＳ７０２）。タ
イマ割込処理では、図２２に示すように、賞球制御用Ｃ
ＰＵ３７１は、賞球払出制御処理を実行する（ステップ
Ｓ７１１）。

【０１４２】図２３は、賞球制御用ＣＰＵ３７１が内蔵
するＲＡＭの使用例を示す説明図である。この例では、
バックアップＲＡＭ領域に総合個数記憶が（例えば２バ
イト）が形成されている。総合個数記憶は、主基板３１
の側から指示された払出個数の総数を記憶するものであ
る。

【０１４３】図２４〜図３０は、賞球制御用ＣＰＵ３７
１が実行する賞球払出制御処理を示すフローチャートで
ある。なお、この実施の形態では、賞球払出制御処理は
タイマ割込処理で実行されるように構成されているが、
そのような構成ではなく、通常の処理（割込処理ではな
い）によって実行されるように構成してもよい。

【０１４４】賞球払出制御処理において、賞球制御用Ｃ
ＰＵ３７１は、賞球制御コマンドが受信されているか否
か確認する（ステップＳ４８０）。受信されていれば、
ステップＳ５１１に移行する。受信されていなければ、
現在エラー状態中であるか否か確認する（ステップＳ４
８１）。エラー状態中であればエラー処理を行う。エラ
ー状態中でない場合には、賞球中（または補正払出中）
であるか否か確認する（ステップＳ４８２）。賞球中で
ない場合には、玉貸し処理中であるか否か確認する（ス
テップＳ４８３）。玉貸し中であれば、玉貸し中の処理
に移行する。

【０１４５】玉貸し中でもなければ、総合個数記憶およ
び補正個数カウンタの値が０であるか否か確認する（ス
テップＳ４８４）。それらが０であれば、すなわち、賞
球払出を行う必要がない場合には、遊技機の外部機器と
してのカードユニット５０からの玉貸し要求信号である
ＢＲＱ信号がオンになっているかどうか確認する（ステ
ップＳ４９１）。なお、補正個数カウンタとは、払出個
数不足が検出されたときに不足分を補正個数として払い
出すように構成された場合に、補正個数が設定されるカ
ウンタである。そのような補正制御を行わない場合には
使用されない。

【０１４６】ＢＲＱ信号がオンになっていれば、玉貸し
開始のための処理を行って（ステップＳ４９２）、玉貸
し中の処理に移行する。なお、玉貸し制御のためのカウ
ンタも、バックアップＲＡＭ領域に形成されていること
が好ましい。

【０１４７】ステップＳ４８４において、総合個数記憶
および補正個数カウンタの値が全て０になっていなけれ
ば、ステップＳ５００の処理を行う。

【０１４８】ステップＳ５００において、補正払出フラ
グがオンしていれば、すなわち、補正払出をすべきこと
に決定されていた場合には、ステップＳ５０７に移行す
る。補正払出フラグがオンしていなければ、賞球制御用
ＣＰＵ３７１は、賞球処理中フラグをオンし（ステップ
Ｓ５０３）、払出モータ２８９をオンする（ステップＳ
５０７）。そして、賞球払出中処理に移行する。

【０１４９】賞球制御コマンド（払出個数指示コマン
ド）を受信した場合には、ステップＳ５１１の処理が開
始される。ステップＳ５１１において、賞球制御用ＣＰ
Ｕ３７１は、払出個数指示コマンドで指示された個数を
総合個数記憶に加算する（ステップＳ５１２）。

【０１５０】以上のように、賞球制御基板３７に搭載さ
れた賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５
６から送られた払出個数指示コマンドに含まれる賞球数
をバックアップＲＡＭ領域（総合個数記憶）に記憶す
る。

【０１５１】なお、賞球制御コマンドには払出個数指示
コマンド以外のコマンドもあるが、図２６では、それら
のコマンドの受信処理は省略されている。

【０１５２】図２７に示すステップＳ５３２以降の処理
は賞球払出中の処理である。賞球払出中の処理におい
て、まず、状態チェックが行われる（ステップＳ５３
２）。賞球制御用ＣＰＵ３７１は、払出モータ位置セン
サおよび賞球カウントスイッチ３０１Ａを監視すること
によって賞球払出が正常に行われているか否かチェック
する。状態チェックとは、現在、払出モータ位置センサ
のオンを監視している状態にあるのか、払出モータ位置
センサのオフを監視している状態にあるのかを判定する
処理である。

【０１５３】この実施の形態では、払出モータ位置セン
サおよび賞球カウントスイッチ３０１Ａの監視のため
に、以下のタイマを用いる。 （１）タイマＴ１１：払出モータ位置センサのオン監視
用 （２）タイマＴ１２：払出モータ位置センサのオフ監視
用 （３）タイマＴ１３：賞球カウントスイッチ３０１Ａの
オン監視用 （４）タイマＴ１４：賞球カウントスイッチ３０１Ａの
オフ監視用

【０１５４】また、払出モータ位置センサによって払出
個数が確認されてから、賞球カウントスイッチ３０１Ａ
が実際の払出球を検出するまでに遊技球数個分の流下に
要する遅れ時間があり、その時間を待つために以下のタ
イマを用いる。 （５）タイマＴ１５：最後の払出球が払出モータ位置セ
ンサによって確認されてから、その球が賞球カウントス
イッチ３０１Ａを通過するまでの時間待ち用

【０１５５】ここでは、それらのタイマが動作中である
ことを確認することによって状態チェックを行う。ステ
ップＳ５３２では、タイマＴ１１が動作中であるときに
は、払出モータ位置センサのオン待ち処理（ステップＳ
５３４）に移行し、タイマＴ１２が動作中であるときに
は、払出モータ位置センサのオフ待ち処理（ステップＳ
５４２）に移行する。タイマ１５が動作中であるときに
は、タイマ１５のタイムアウト待ち（ステップＳ５７
３）に移行する。いずれのタイマも動作中でないときに
は、タイマＴ１１をスタートさせる（ステップＳ５３
３）。

【０１５６】ステップＳ５３４において、賞球制御用Ｃ
ＰＵ３７１は、払出モータ位置センサがオンするのを待
つ。オンする前にタイマＴ１１がタイムアウトするとエ
ラー処理に移行する（ステップＳ５３５，Ｓ５３６）。
払出モータ位置センサがオンすると、タイマＴ１１を停
止して（ステップＳ５３７）、タイマＴ１２を起動する
（ステップＳ５４１）。その後、賞球制御用ＣＰＵ３７
１は、払出モータ位置センサがオフするのを待つ（ステ
ップＳ５４２）。オフする前にタイマＴ１２がタイムア
ウトするとエラー処理に移行する（ステップＳ５４３，
Ｓ５４５）。なお、タイマＴ１１，Ｔ１２がタイムアウ
トしていない間、賞球カウントスイッチチェックサブル
ーチンを実行する（ステップＳ５４７）。

【０１５７】払出モータ位置センサがオフすると、タイ
マＴ１２を停止して（ステップＳ５４６）、補正払出中
でなければ（ステップＳ５４９）、払出カウンタを＋１
するとともに（ステップＳ５５０）、総合個数記憶を−
１する（ステップＳ５５１）。そして、総合個数記憶の
値が０になったら（ステップＳ５５２）、ステップＳ５
７１に移行する。補正払出中であれば、補正個数カウン
タの値を−１し（ステップＳ５６０）、補正個数カウン
タの値が０になったら（ステップＳ５６１）、ステップ
Ｓ５７１に移行する。ステップＳ５７１では、払出モー
タ２８９の駆動が停止される。また、タイマＴ１５が起
動される（ステップＳ５７２）。

【０１５８】その後、タイマＴ１５のタイムアウトを待
つ（ステップＳ５７３）。タイムアウトしていない間、
賞球カウントスイッチチェックサブルーチンを実行する
（ステップＳ５７６）。

【０１５９】タイマＴ１５がタイムアウトすると、補正
払出中でなければ（ステップＳ５７４）、払出カウンタ
の値とと賞球数カウンタの値を比較する（ステップＳ５
７５）。

【０１６０】なお、賞球数カウンタは、賞球カウントス
イッチチェックサブルーチンで、払出モータ位置センサ
の下部に位置する賞球カウントスイッチ３０１Ａの１回
のオンが検出される度にカウントアップされる。タイマ
Ｔ１５がタイムアウトしたとき、玉払出が正常に行われ
ていれば、賞球数カウンタの値は、払出モータ位置セン
サのオン回数に一致する。例えば、ｎ個賞球が行われて
いたときには、払出モータ位置センサのオン回数がｎに
なると、ステップＳ５５２で総合個数記憶の値が０にな
り、その後、Ｔ１５の時間だけ経過すると賞球数カウン
タの値がｎになるはずである。

【０１６１】ステップＳ５７５の判断結果が不一致の場
合には、賞球不足数（賞球予定数−賞球数カウンタ値）
を払出個数カウンタに設定し（ステップＳ５８３）、払
出モータ２８９をオンし（ステップＳ５８４）、補正払
出中フラグをオンする（ステップＳ５８５）。その後
に、補正払出を開始した旨を示す報知（例えばブザー報
知）を例えば２０秒間行う（ステップＳ５８６）。この
報知は、遊技店員に賞球装置の異常があるかもしれない
ことを知らせる目的で行われるとともに、賞球カウント
スイッチ３０１Ａの故障または引き抜き（不正）の可能
性を示唆するために行われる。なお、賞球不足数は補正
予定数として記憶される。

【０１６２】補正払出が行われていた場合には、賞球数
カウンタの値が補正予定数と一致しているか否か確認し
（ステップＳ５８１）、一致していなければ、ステップ
Ｓ５８６に移行する。一致していれば、補正払出中フラ
グをリセットして（ステップＳ５８２）、この回の処理
を終了する。

【０１６３】ステップＳ５７５の判断結果が一致であっ
た場合には、賞球処理中フラグをリセットして（ステッ
プＳ５８７）、処理を終了する。

【０１６４】以上のように、賞球制御用ＣＰＵ３７１
は、総合記憶個数の値によって、賞球が完了したか否か
認識し、完了したら、所定時間経過後に賞球カウントス
イッチ３０１Ａによる検出回数を確認し、賞球カウント
スイッチ３０１Ａを通過した遊技球数が予定払出数に満
たないことを検出した場合には補正払出処理を開始す
る。

【０１６５】なお、総合記憶個数はバックアップＲＡＭ
領域に形成されているので、停電等による電源断が生じ
ても保存される。よって、停電等からの復旧時に、賞球
制御用ＣＰＵ３７１は、保存されているデータにもとづ
いて賞球払出制御を継続することができる。例えば、停
電からの復旧時に、総合記憶個数が設定されていること
を検知して、賞球制御用ＣＰＵ３７１は、賞球払出処理
を再開することができる。

【０１６６】さらに、補正個数カウンタ等もバックアッ
プＲＡＭ領域に形成すれば、補正払出処理中に停電等が
生じても、停電等からの復旧時に、賞球制御用ＣＰＵ３
７１は、保存されているデータにもとづいて補正払出制
御を継続することができる。

【０１６７】図３０は、賞球カウントスイッチチェック
サブルーチンを示すフローチャートである。賞球カウン
トスイッチチェックにおいて、まず、状態チェックが行
われる（ステップＳ５１１）。ステップＳ５１１におい
て、タイマＴ１３が動作中であるときには、賞球カウン
トスイッチ３０１Ａのオン待ち処理（ステップＳ５１
３）に移行し、タイマＴ１４が動作中であるときには、
賞球カウントスイッチ３０１Ａのオフ待ち処理（ステッ
プＳ５１８）に移行する。いずれのタイマも動作中でな
いときには、タイマＴ１３をスタートさせる（ステップ
Ｓ５１２）。

【０１６８】そして、賞球カウントスイッチ３０１Ａが
オンするのを待つ（ステップＳ５１３）。賞球カウント
スイッチ３０１Ａの出力がオンする前にタイマＴ１３が
タイムアウトするとエラー処理に移行する（ステップＳ
５１４，Ｓ５１５）。

【０１６９】賞球カウントスイッチ３０１Ａの出力がオ
ン状態になると、タイマＴ１３を停止して（ステップＳ
５１６）、タイマＴ１４を起動する（ステップＳ５１
７）。そして、賞球カウントスイッチ３０１Ａがオフす
るのを待つ（ステップＳ５１８）。賞球カウントスイッ
チ３０１Ａがオフする前にタイマＴ１４がタイムアウト
するとエラー処理に移行する（ステップＳ５１９，Ｓ５
２０）。タイマＴ１４がタイムアウトする前に賞球カウ
ントスイッチ３０１Ａがオフした場合には、タイマＴ１
４を停止する（ステップＳ５２１）。そして、賞球数カ
ウンタの値を＋１する（ステップＳ５２２）。

【０１７０】なお、この実施の形態では、遊技制御手段
から賞球指示を受けると、総合個数記憶に賞球数を加算
して、総合個数記憶の値を用いて払出制御を行ったが、
遊技制御手段からの賞球指示に対して、賞球対応に設け
られた個数カウンタに賞球回数を記憶するようにしても
よい。

【０１７１】図３１は、賞球制御用ＣＰＵ３７１が第１
の電源監視手段からの割込に応じて実行される停電発生
割込処理を示すフローチャートである。電源基板９１０
の電源監視用ＩＣ９０２が電源電圧の低下を検出すると
電圧低下信号が電圧低下を示す状態となり、停電発生割
込処理が開始される。停電発生割込処理において、賞球
制御用ＣＰＵ３７１は、割込禁止に設定し（ステップＳ
８０１）、ＲＡＭアクセス禁止状態に設定して（ステッ
プＳ８０２）、ループ処理に入る。すなわち、何らの処
理もしない状態になる。

【０１７２】従って、図２０に示されたリセットＩＣ９
７６からのリセット信号によって外部から動作禁止状態
（システムリセット）にされる前に、内部的に動作停止
状態になる。よって、電源断時に確実に賞球制御用ＣＰ
Ｕ３７１は動作停止する。その結果、電源電圧が低下し
ていくことに伴って生ずる可能性がある異常動作に起因
するＲＡＭの内容破壊等を確実に防止することができ
る。

【０１７３】なお、図３１に示された処理は電力供給停
止時処理の一例である。また、この実施の形態では、停
電発生ＮＭＩ処理では最終部でプログラムをループ状態
にしたが、ホールト（ＨＡＬＴ）命令を発行するように
構成してもよい。また、割込処理中には他の割込がかか
らないような仕様のＣＰＵを用いた場合にはステップＳ
８０１の処理は不要である。

【０１７４】図３２は、賞球制御用ＣＰＵ３７１が電源
投入時に実行する初期化処理（ステップＳ７０１）の一
部を示すフローチャートである。電源が投入され、また
は、電源が復旧したときには、賞球制御用ＣＰＵ３７１
は、まず、バックアップＲＡＭ領域に形成されている総
合個数記憶または貸し玉個数記憶の値が０でないかどう
か確認する（ステップＳ９０１）。０である場合には、
前回の電源オフ時に未払出賞球はなかったことになるの
で、通常の初期設定処理を行う。すなわち、レジスタお
よび全ＲＡＭ領域をクリアして（ステップＳ９０３）、
スタックポインタの初期設定を行う（ステップＳ９０
４）。なお、貸し玉個数記憶とは、貸し玉個数について
もバックアップＲＡＭに保存するように構成した場合
に、バックアップＲＡＭに形成される記憶領域である。
また、上述した補正払出制御を行う場合には、ステップ
Ｓ９０１において、バックアップＲＡＭに形成されてい
る補正個数カウンタの値を確認するようにしてもよい。

【０１７５】総合個数記憶または貸し玉個数記憶の値が
０でない場合には、アドレスを指定してレジスタと非バ
ックアップＲＡＭ領域をクリアする（ステップＳ９０
５）。そして、賞球再開のための設定を行う。例えば、
賞球中処理中フラグのセット等を行う（ステップＳ９０
６）。なお、バックアップＲＡＭ領域であっても、賞球
個数に関わらない領域であるならば、それらのアドレス
を指定してクリアするようにしてもよい。

【０１７６】このように、賞球制御用ＣＰＵ３７１は、
電源投入時に、バックアップＲＡＭ領域のデータを確認
するだけで、通常の初期設定処理を行うのか賞球中の状
態を復元するのか決定できる。すなわち、簡単な判断に
よって、未払出賞球について賞球処理再開を行うことが
できる。

【０１７７】図３２に示された処理では、賞球制御用Ｃ
ＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域
のデータを確認したが、そのような判断を行わなくても
よい。すなわち、図３３に示すように、電源投入時に、
電源バックアップされていないＲＡＭ領域のみをアドレ
スを指定してクリアする（ステップＳ９１０）。なお、
ここで、レジスタのクリア処理も行う。

【０１７８】そして、上記の初期化処理を行うように構
成されている場合、電源断時に、レジスタの退避は行わ
れない。

【０１７９】なお、賞球制御用ＣＰＵ３７１も、主基板
３１のＣＰＵ５６と同様に、電源断フラグによって初期
化処理を行うか否か決定してもよい。また、主基板３１
のＣＰＵ５６と同様に、パリティチェックコードによっ
て記憶内容保存の確実化を図ってもよい。

【０１８０】また、この実施の形態では、賞球制御用Ｃ
ＰＵ３７１は、マスク不能外部割込端子（ＮＭＩ端子）
を介して電源基板からの第１の電圧低下信号（第１の電
源監視手段からの電圧低下信号）を検知したが、第１の
電圧低下信号をマスク可能割込割込端子（ＩＲＱ端子）
に導入してもよい。その場合には、ＩＲＱ処理によって
図２７に示された停電発生割込処理が実行される。ま
た、入力ポートを介して第１の電圧低下信号を検知して
もよい。その場合には、賞球制御用ＣＰＵ３７１が実行
するメイン処理において、入力ポートの監視が行われ
る。

【０１８１】なお、上記の各実施の形態では、主基板３
１のＣＰＵ５６および賞球制御基板３７の賞球制御用Ｃ
ＰＵ３７１について割込による電力供給停止時処理を説
明したが、他の各基板（表示制御基板８０、音声制御基
板７０およびランプ制御基板３５）に搭載されているＣ
ＰＵも、割込による電力供給停止時処理を行ってもよ
い。その際、電圧低下を示す信号は、マスク可能な外部
割込端子に接続されていてもよいし、ＮＭＩ端子に接続
されていてもよい。

【０１８２】また、遊技制御手段および賞球制御手段に
おけるＲＡＭと同様に、音声制御手段、ランプ制御手段
および表示制御手段におけるＲＡＭも、電源バックアッ
プされる部分があるようにしてもよい。

【０１８３】また、上記の実施の形態では、第１の電源
監視手段は電源基板９１０に設けられ、第２の電源監視
手段は電気部品制御基板に設けられたが、第１の電源監
視手段および第２の電源監視手段がともに電気部品制御
基板に設けられていてもよい。

【０１８４】

【発明の効果】以上のように、本発明によれば、遊技機
を、遊技機に設けられる電気部品を制御するための処理
を行う電気部品制御手段と、遊技機で使用される所定電
位電源を監視し第１検出条件が成立した場合に検出信号
を出力する第１の電源監視手段とを備え、電気部品制御
手段が、第１の電源監視手段からの検出信号に応じて所
定の電力供給停止時処理を行い、第１の電源監視手段が
監視する所定電位電源は、遊技機に設けられているスイ
ッチに供給される電圧よりも高い直流電圧の電源である
ように構成したので、停電等による不測の電源断が発生
しても、そのことを確実に検出できる効果がある。ま
た、所定電位電源がスイッチに供給される電圧よりも高
い直流電圧の電源であることから、電源断時のスイッチ
オン誤検出も確実に防止される。

【０１８５】電気部品制御手段が、第２の電源監視手段
からの検出信号の入力に応じてシステムリセットされる
ように構成されている場合には、電気部品制御手段が所
定の電力供給停止時処理を完了した後に電気部品制御手
段の動作を停止させることができるので、電源電圧低下
時にデータを破壊したりしないようにすることができ
る。

【０１８６】第１の電源監視手段と第２の電源監視手段
とが同一の所定電位電源を監視し、第２の電源監視手段
が検出信号を出力することになる所定電位電源の電圧は
第１の電源監視手段が検出信号を出力することになる電
圧よりも低いように構成されている場合には、同一の電
源電圧を監視することから、第１の電圧監視手段が電圧
低下信号を出力するタイミングと第２の電圧監視手段が
電圧低下信号を出力するタイミングの差である所定期間
を所望の値に確実に設定することができる。

【０１８７】電気部品制御手段が、電力供給停止直前の
内容を保持することが可能な記憶手段に保持されている
保持データにもとづいて制御を再開させることが可能で
あるように構成されている場合には、停電等の不測の電
源断が生じても、遊技者に不利益を与えないようにする
ことができる。

【０１８８】電気部品制御手段がマイクロコンピュータ
を含み、第１の電源監視手段からの検出信号がマイクロ
コンピュータの割込端子に入力され、マイクロコンピュ
ータが、割込端子への入力にもとづいて電力供給停止時
処理を実行するように構成されている場合には、優先度
の高い処理によって、電力供給停止時処理を速やかに開
始できる。

【０１８９】割込端子がマスク可能割り込みの割込端子
である場合には、優先度の高いマスク不能割込端子への
信号にもとづくマスク不能割込を他の緊急処理で使用す
ることができ、例えば、遊技制御において緊急性を要す
る制御のためにマスク不能割込を割り当てることができ
る。

【０１９０】また、割込端子がマスク不能割り込みの割
込端子である場合には、最も優先度の高い処理によっ
て、電力供給停止時処理を直ちに開始できる。

【０１９１】払出制御手段におけるマイクロコンピュー
タが、電源投入時の初期化処理で、少なくとも記憶手段
のうちの電源バックアップされていない領域をクリアす
る処理を行うように構成されている場合には、初期化処
理が簡単でよいという効果がある。

【０１９２】払出制御手段におけるマイクロコンピュー
タが、電力供給開始時の初期化処理で、バックアップ領
域に払出個数に関わる情報が記憶されていた場合には、
記憶手段のうちの少なくとも電源バックアップされてい
ない領域をクリアする処理を行うとともに前記情報にも
とづいて払出制御を行い、バックアップ領域に賞球個数
に関わる情報が記憶されていない場合には記憶手段の全
領域を初期化するように構成されている場合には、バッ
クアップ記憶手段領域のデータを確認するだけで、通常
の初期設定処理を行うのか払出制御中の状態を復元する
のか決定できるので、簡単な判断によって未払出個数に
ついて払出処理再開を行うことができる状態になる。

【図面の簡単な説明】

【図１】 パチンコ遊技機を正面からみた正面図であ
る。

【図２】 パチンコ遊技機の遊技盤を正面からみた正面
図である。

【図３】 パチンコ遊技機を背面からみた背面図であ
る。

【図４】 遊技制御基板（主基板）の回路構成例を示す
ブロック図である。

【図５】 表示制御基板の回路構成例を示すブロック図
である。

【図６】 賞球制御基板の回路構成例を示すブロック図
である。

【図７】 電源監視および電源バックアップのためのＣ
ＰＵ周りの一構成例を示すブロック図である。

【図８】 電源基板の一構成例を示すブロック図であ
る。

【図９】 電源投入時のリセット信号の様子を示すタイ
ミング図である。

【図１０】 遊技機の電源断時の電源低下やＮＭＩ信号
の様子を示すタイミング図である。

【図１１】 主基板におけるメイン動作を示すフローチ
ャートである。

【図１２】 主基板のＣＰＵが実行する初期化処理を示
すフローチャートである。

【図１３】 ２ｍｓタイマ割込処理を示すフローチャー
トである。

【図１４】 遊技制御処理を示すフローチャートであ
る。

【図１５】 電源断時の割込処理を示すフローチャート
である。

【図１６】 バックアップパリティデータ作成方法を説
明するための説明図である。

【図１７】 賞球制御コマンドの構成例を示す説明図で
ある。

【図１８】 賞球制御コマンドのビット構成を示す説明
図である。

【図１９】 賞球制御コマンドデータの出力の様子を示
すタイミング図である。

【図２０】 電源監視および電源バックアップのための
賞球制御用ＣＰＵ周りの一構成例を示すブロック図であ
る。

【図２１】 賞球制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。

【図２２】 賞球制御用ＣＰＵの２ｍｓタイマ割込処理
を示すフローチャートである。

【図２３】 賞球制御手段におけるＲＡＭの一構成例を
示す説明図である。

【図２４】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。

【図２５】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。

【図２６】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。

【図２７】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。

【図２８】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。

【図２９】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。

【図３０】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。

【図３１】 賞球制御用のＮＭＩ割込処理を示すフロー
チャートである。

【図３２】 賞球制御用ＣＰＵが実行する初期化処理処
理を示すフローチャートである。

【図３３】 賞球制御用ＣＰＵが実行する初期化処理処
理の他の例を示すフローチャートである。

【符号の説明】

１ パチンコ遊技機 ３１ 主基板 ３７ 賞球制御基板 ５３ 基本回路 ５６ ＣＰＵ ６５ 初期リセット回路 ６５１ リセットＩＣ ９０２ 電源監視用ＩＣ ９１０ 電源基板 ９１６ コンデンサ

Claims (9)

【特許請求の範囲】
1. 【請求項１】 遊技者が所定の遊技を行うことが可能な
   遊技機であって、 遊技機に設けられる電気部品を制御するための処理を行
   う電気部品制御手段と、遊技機で使用される所定電位電
   源を監視し第１検出条件が成立した場合に検出信号を出
   力する第１の電源監視手段とを備え、 前記電気部品制御手段は、前記第１の電源監視手段から
   の検出信号に応じて所定の電力供給停止時処理を行い、 前記第１の電源監視手段が監視する所定電位電源は、遊
   技機に設けられているスイッチに供給される電圧よりも
   高い直流電圧の電源であることを特徴とする遊技機。
2. 【請求項２】 所定電位電源と同一、または異なる電位
   電源を監視し、第１の電源監視手段における第１検出条
   件の成立から少なくとも電力供給停止時処理の実行が完
   了した後に成立するように設定された第２検出条件が成
   立した場合に検出信号を出力する第２の電源監視手段を
   備え、 前記電気部品制御手段は、前記第２の電源監視手段から
   の検出信号の入力に応じてシステムリセットされる請求
   項１記載の遊技機。
3. 【請求項３】 第１の電源監視手段と第２の電源監視手
   段とは同一の所定電位電源を監視し、前記第２の電源監
   視手段が検出信号を出力することになる所定電位電源の
   電圧は前記第１の電源監視手段が検出信号を出力するこ
   とになる電圧よりも低い請求項２記載の遊技機。
4. 【請求項４】 電気部品制御手段は、電力供給開始時
   に、電力供給停止直前の内容を保持することが可能な記
   憶手段に保持されている保持データにもとづいて制御を
   再開させることが可能である請求項１ないし請求項３記
   載の遊技機。
5. 【請求項５】 電気部品制御手段はマイクロコンピュー
   タを含み、 第１の電源監視手段からの検出信号は、前記マイクロコ
   ンピュータの割込端子に入力され、 前記マイクロコンピュータは、割込端子への入力にもと
   づいて電力供給停止時処理を実行する請求項１ないし請
   求項４記載の遊技機。
6. 【請求項６】 割込端子は、マスク可能割り込みの割込
   端子である請求項５記載の遊技機。
7. 【請求項７】 割込端子は、マスク不能割り込みの割込
   端子である請求項５記載の遊技機。
8. 【請求項８】 電気部品制御手段は、遊技媒体の払出制
   御を行う払出制御手段であって、少なくとも払出個数に
   関わる情報は電源バックアップされている記憶手段の領
   域であるバックアップ領域に記憶され、 払出制御手段におけるマイクロコンピュータは、電力供
   給開始時の初期化処理で、少なくとも記憶手段のうちの
   電源バックアップされていない領域をクリアする処理を
   行う請求項５ないし請求項７記載の遊技機。
9. 【請求項９】 払出制御手段におけるマイクロコンピュ
   ータは、電力供給開始時の初期化処理で、バックアップ
   領域に払出個数に関わる情報が記憶されていた場合に
   は、記憶手段のうちの少なくとも電源バックアップされ
   ていない領域をクリアする処理を行うとともに前記情報
   にもとづいて払出制御を行い、バックアップ領域に賞球
   個数に関わる情報が記憶されていない場合には記憶手段
   の全領域を初期化する請求項８記載の遊技機。