JPH09253312A - 遊技機制御用マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 遊技場に搬入された、マイクロコンピュータ
制御の遊技機に関し、合格プログラム以外の不正プログ
ラムにより動作させる不都合を防止する。 【解決手段】 セキュリティチェック回路６２が、リー
ドオンリーメモリ６４上のセキュリティ情報の有無又は
記憶されている制御用プログラムから変換フォーマット
により算出されるセキュリティ情報が他のセキュリティ
情報と一致するか否かの判定を行なうための適否判定手
段を含み、前記セキュリティチェック回路６２が、リー
ドオンリーメモリ６４から該メモリーに記憶されている
制御用プログラムを内部記憶手段に書き込んだ後適否判
定を行なうための所定の条件が成立したことに基づいて
前記適否判定手段によって適否判定を行ない、その判定
結果が適正であった場合に、前記内部記憶手段に書き込
まれた制御プログラムに従って所定の制御動作を行なう
遊技機制御用マイクロコンピュータ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ遊技機や
アレンジ式パチンコ遊技機あるいはスロットマシーン等
で代表される遊技機を制御するためのマイクロコンピュ
ータに関する。

【０００２】

【従来の技術】従来、遊技機を制御するための遊技機制
御用マイクロコンピュータのプログラムは、開発製造会
社がプログラムを開発してマイクロコンピュータのリー
ドオンリーメモリ（ＲＯＭ）に記憶させた後その開発プ
ログラムが一定の基準に合格するか否かを決めるための
第三者機関による試験を受ける。そして第三者機関の試
験に合格した合格プログラムが記憶されたリードオンリ
ーメモリを有するマイクロコンピュータのみが遊技機に
搭載されて遊技場に搬入され、遊技場においては一定の
基準に合格した健全な遊技が行なうことのできる遊技機
のみが設置されることになる。しかし、遊技場に出荷さ
れる遊技機が一定の基準に合格した健全な遊技のできる
遊技機のみであったとしても、遊技場に搬入された遊技
機に関し、合格プログラム以外の不正プログラムを作り
その不正プログラムにより中央処理装置を動作させる不
正改造が行なえる場合があり、そのような不正改造が行
なわれた場合には、せっかく第三者機関が試験を行なっ
たとしても実際の遊技場において一定の基準に適合しな
い動作をする遊技機が出回る不都合が生ずる欠点があっ
た。そこで、合格プログラム以外の不正に改造されたプ
ログラムによる遊技機の制御を極力防止することができ
る遊技機制御用マイクロコンピュータを提供することを
目的として遊技機を制御するための制御用プロクラムが
記憶されたメインのリードオンリーメモリを含む遊技機
制御用マイクロコンピュータであって、前記リードオン
リーメモリに記憶されている前記制御用プログラムが適
正のものであるか否かの判定を行うための適否判定手段
を含み、前記適否判定を行なうための所定の条件が成立
したことに基づいて前記適否判定手段によって適否判定
を行ない、その判定結果が適正であった場合に、前記リ
ードオンリーメモリに記憶されている制御用プログラム
に従って所定の制御動作を行なうことを特徴とする遊技
機制御用マイクロコンピュータが発明された（特開平０
６−１６５８６３号）。

【０００３】

【発明が解決しようとする課題】かかる従来の発明で
は、不正なプログラムを記憶させたリードオンリーメモ
リ（以下ＲＯＭと呼ぶ）を遊技機に使用するとき遊技機
の作動を制御して停止させるためにかなりの部分におい
てプログラム改変などの不正を防止することができる等
の効果を有する。しかしながら、第三者が制御プログラ
ムを組み込んだＲＯＭと並列に改変プログラムを組み込
んだＲＯＭとを接続し、前記適否判定手段による判定が
終了するまで正規ＲＯＭと接続し、適正判定後に改変Ｒ
ＯＭに切り換えて実質的に遊技機を違法に制御しようと
する場合には、これを回避しきれないという不都合があ
る。

【０００４】そこで、本発明は係る実情に鑑みなされた
もので、従来のプログラムの改変等の不正行為を防止す
ることができると共に正規のＲＯＭと並列に改変ＲＯＭ
を接続し、これらを適宜切り換える違法行為をも防止で
きるものを提供することを目的とする。

【０００５】

【課題を解決するための手段】すなわち請求項１の発明
は、遊技機を制御するための制御用プロクラムとセキュ
リティ情報が記憶されたリードオンリーメモリと、該リ
ードオンリーメモリーに格納された制御プログラムから
セキュリティ情報に変換するフォーマットが記憶された
セキュリティチェック回路と、前記リードオンリーメモ
リの遊技機制御用プログラムを書き込むための内部記憶
手段とを含む遊技機制御用マイクロコンピュータであっ
て、前記セキュリティチェック回路が、リードオンリー
メモリ上のセキュリティ情報の有無又は記憶されている
前記制御用プログラムから変換フォーマットにより算出
されるセキュリティ情報が他のセキュリティ情報と一致
するか否かの判定を行なうための適否判定手段を含み、
前記セキュリティチェック回路が、リードオンリーメモ
リから該メモリーに記憶されている制御用プログラムを
前記内部記憶手段に書き込んだ後適否判定を行なうため
の所定の条件が成立したことに基づいて前記適否判定手
段によって適否判定を行ない、その判定結果が適正であ
った場合に、前記内部記憶手段に書き込まれた制御プロ
グラムに従って所定の制御動作を行なうことを特徴とす
る遊技機制御用マイクロコンピュータにより本目的を達
成する。請求項２の発明は、リードオンリーメモリに記
憶されたセキュリティ情報を含む制御プログラムを一旦
内部記憶手段に書き込み、内部記憶手段のデータをセキ
ュリティチェック回路が所定のフォーマットに従い変換
することによりプログラムの適否を判定するように構成
したものである。また請求項３の発明は、リードオンリ
ーメモリの適否を判定した後にリードオンリーメモリー
上のプログラムを内部記憶手段に書き込み、該書き込ん
だプログラムに基づいて遊技機を制御しようとするもの
である。

【０００６】

【作用】本発明によれば、遊技機を制御するための制御
用プログラムとセキュリティ情報が記憶されたリードオ
ンリーメモリが、制御用プログラムからセキュリティ情
報に変換するフォーマットが記憶されたセキュリティチ
ェック回路とを含む遊技機制御用マイクロコンピュータ
に実装される。次に遊技機を作動した場合に、リードオ
ンリーメモリから制御用プログラムが内部記憶手段に書
き込まれる。その後遊技機制御用マイクロコンピュータ
の判定手段は、遊技機のスイッチがＯＮされた場合にリ
ードオンリーメモリに記憶されている制御用プログラム
からセキュリティ情報に変換を行い、リードオンリーメ
モリー又はセキュリティチェック回路に記憶されたセキ
ュリティ情報との比較又はセキュリティ情報の有無の確
認を行いそれが適正なものであるかどうかの判定を行な
う。そして、判定結果が適正であった場合に、遊技機の
作動に関してはＣＰＵが内部記憶手段にアクセスしてリ
ードオンリーメモリにはアクセスしないようにプログラ
ムされているために、セキュリティチェック回路におい
て適正と判定されたプログラムのみが利用されることに
なる。請求項２の発明では、内部記憶手段に読み込んだ
プログラムについてセキュリティ情報の有無又はプログ
ラムの適否の判定を行い、該判定されたプログラムをそ
のまま実行することができる。請求項３の発明では、セ
キュリティチェック回路においてリードオンリーメモリ
ーの制御プログラムが適正と判定された場合にリードオ
ンリーメモリーから内部記憶手段にプログラムが格納さ
れ、セキュリティチェック回路において適正と判定され
たプログラムのみが利用されることになる。

【０００７】

【発明の実施の形態】次に、本発明の実施例を図面に基
づいて詳細に説明する。

【０００８】図１は、本発明に係る遊技用のワンチップ
マイクロコンピュータを用いたセキュリティシステムを
示す全体システムブロック図である。

【０００９】本発明に係るマイクロコンピュータのチッ
プは半導体チップメーカ１により製造される。半導体チ
ップメーカ１は、マイクロコンピュータにおけるＭＰＵ
(Micro Processing Unit)，ＲＡＭ(Random Access Memo
ry)，入出力ポート（Ｉ／Ｏポート）をワンチップ化し
た半導体チップを製造する。この半導体チップメーカ１
により製造されるチップには、後に詳しく説明するが、
量産用チップ２３ａと開発用チップ２３ｂとがある。量
産用チップ２３ａとは、この量産用チップ２３ａに接続
されたＲＯＭに記憶されているプログラムが後述する第
三者試験機関１１による試験に合格した適正なものであ
るか否かを判定する判定機能を有するものである。開発
用チップ２３ｂは、前述した判定機能を有しないチップ
であり、判定機能を有しない点を除いては量産用チップ
２３ａと同じものである。

【００１０】半導体チップメーカ１からチップ流通会社
２に入荷されたチップのうち量産用チップ２３ａは量産
用チップ流通部門２８によって流通されチップ流通管理
機関３に搬入される。一方、開発用チップ２３ｂの方
は、チップ流通会社２の開発用チップ流通部門２９によ
って流通されてチップ流通管理機関３に搬入される。な
おこのチップ流通会社２は、完全な民営の会社でもよ
く、また国が出資して作った公共の企業団体であっても
よい。チップ流通管理機関３は、チップが適正に流通し
ているか否かを管理して所定の遊技機メーカ等にチップ
の流通を斡旋するための機関である。このチップ流通管
理機関３を省いてチップ流通会社２から遊技機メーカー
に直接チップを搬入してもよい。

【００１１】チップ流通管理機関３に搬入された量産用
チップ２３ａと開発用チップ２３ｂとは、それぞれ遊技
機メーカ４の量産部門６と開発部門５とに搬入される。
遊技機メーカ４の開発部門５では、図示７に示すように
搬入された開発用チップ２３ｂを用いてプログラムを開
発し、製品開発を行なう。そして開発部門５は開発した
開発プログラムが記憶された申請マスターＲＯＭ１０ａ
を搭載して申請用遊技機を作成するとともに、申請用の
書類を作成し、それら申請マスターＲＯＭ１０ａが搭載
された申請用遊技機・作成書類９等からなる申請用提出
物８を提出して第三者試験機関１１に試験を申請する。

【００１２】第三者試験機関１１は、たとえば警察等の
公的な監督機関の依託機関等で構成されている。この第
三者試験機関１１には、試験業務部門１２と鑑定業務部
門１３とがあり、試験業務部門１２に前記試験用提出物
８が搬入され、図示１４に示すようにその試験申請を受
付ける。試験業務部門１２では、その受付けた試験用提
出物８を図示１５に示すように試験し、図示１６で示す
ようにその試験結果の合否の判定を行なう。不合格と判
定された場合には試験業務部門１２は図示１７に示すよ
うに遊技機メーカにその申請用提出物８を差戻して不合
格である旨の通知を行なう。

【００１３】一方、各都道府県の警察等で構成された管
轄監督機関２５も申請用遊技機について検定を行い、第
三者試験機関１１により合格と判断されかつ管轄監督機
関２５により適正と判断された場合には図示１８で示す
ようにセキュリティコードを発行して量産用マスターＲ
ＯＭ１０ｂに記憶させる作業を行なう。この第三者試験
機関１１と管轄監督機関２５とにより、前記リードオン
リーメモリ（ＲＯＭ）に記憶されている前記開発プログ
ラムが一定の基準に合格するか否かを試験する第三者機
関が構成されている。前記セキュリティコードとは、第
三者機関により合格と判断されて市場に出回った遊技機
に搭載されたＲＯＭに記憶されているプログラムが前記
第三者機関の試験に合格した適正なものであるか否かを
判定するために用いられるセキュリティ情報である。

【００１４】このセキュリティコードは、例えば合格し
たプログラムのプログラムデータを所定の変換フォーマ
ットに従って変換されたものをセキュリティコードとす
る方法が考えられる。この場合において、プログラムデ
ータすべてをセキュリティコード作成の基準としてもよ
いし、プログラムデータのうち、特に重要な部分（例え
ば大当り確率や可変入賞球装置の開放時間などのデータ
部分）をセキュリテイーコード作成の基準としてもよ
い。このセキュリテイーコードは、管轄監督機関２５の
検定結果を待つことなく第三者試験機関が試験に合格し
たと判断した時点で発行するようにしてもよい。

【００１５】第三者試験機関１１の試験業務部門１２に
よってセキュリティコードが付与された量産用マスター
ＲＯＭ１０ｂは、遊技機メーカ４の量産部門６に搬入さ
れる。量産部門６は量産用マスターＲＯＭ１０ｂに記憶
されている記憶情報を図示１９に示すようにコピーす
る。量産用マスターＲＯＭ１０ｂの記憶情報がコピーさ
れたＲＯＭが基板２２に実装される。さらに、チップ流
通管理機関３から搬入されてきた量産用チップを図示２
０に示すように基板２２に実装する。この基板２２に実
装された実装チップ２３と実装ＲＯＭ１０ｃとにより、
遊技機を制御するためのマイクロコンピュータが構成さ
れる。

【００１６】基板２２にチップ２３とＲＯＭ１０ｃとを
実装した後に、最初に電源を投入した段階で、実装ＲＯ
Ｍ１０ｃの記憶情報に含まれている前記セキュリティコ
ードが後述するように実装チップ２３に記憶される。量
産用チップ２３ａからなる実装チップ２３は、基板２２
に装着されて一番最初に接続されたＲＯＭ１０ｃに記憶
されているセキュリティコードのみを記憶する機能を有
する。そしてこの記憶したセキュリティコードに基づい
て実装ＲＯＭ１０ｃに記憶されているプログラムが第三
者機関の試験を合格した適正なものであるか否かの判定
が行なわれる。一旦ＲＯＭを実装した後そのＲＯＭに記
憶されているプログラムを改ざんしたり、実装ＲＯＭ１
０ｃを不正に作られたプログラムが記憶されたＲＯＭに
交換したりした場合には、実装チップ２３に記憶されて
いる前記セキュリティコードとＲＯＭに記憶されている
セキュリティコードとが食違って整合性を失う。そのた
めに、プログラムが不正に改造されたことを判定するこ
とが可能となる。

【００１７】このプログラムおよびセキュリティコード
のＲＯＭへのコピーおよび基板への実装作業を遊技機メ
ーカ４に行なわせる代わりに、量産用マスターＲＯＭ１
０ｂをチップ流通会社２に搬入してチップ流通会社２で
ＲＯＭコピーとＲＯＭの基板への実装作業を行ない、そ
の後基板を遊技機メーカ４に搬入するようにしてもよ
い。この遊技機メーカ４により、遊技機を制御するため
のマイクロコンピュータの中央処理装置を動作させるた
めのプログラムを開発して該開発プログラムを前記マイ
クロコンピュータのリードオンリーメモリに記憶させる
開発製造会社が構成されている。なおこの開発製造会社
は、遊技機メーカに限らず、その遊技機メーカの下請け
であるプログラム開発製造会社で構成してもよい。

【００１８】前述したように、量産用チップ２３ａは、
接続されたＲＯＭに記憶されているプログラムを改造等
して最初のプログラムと異なったものにした場合にはプ
ログラムが不正に改造された旨の判定を行なってマイク
ロコンピュータが通常の状態では動作しないようにする
機能を有している。そのため量産用チップ２３ａを用い
て前述した開発部門５による開発を行なった場合には、
ＲＯＭに記憶されているプログラムのデバッグ等を行な
ってプログラムを変更する度に不適正である旨の判定が
行なわれてマイクロコンピュータが正常に動作しなくな
る不都合が生じる。しかし、前述したように開発用チッ
プ２３ｂは前記セキュリティチェック機能を有しない。
したがって、開発用チップ２３ｂを用いて前記デバッグ
等を行なえばマイクロコンピュータが通常状態で動作
し、プログラム開発に好都合となる。また、量産用チッ
プ２３ａのパッケージをたとえばプラスチックとし、開
発用チップ２３ｂのパッケージをたとえばセラミックで
構成し、チップの外観から量産用チップ２３ａと開発用
チップ２３ｂとの区別ができるようにしている。

【００１９】チップとＲＯＭが実装された基板が組付け
られた遊技機２１は、遊技場２４に搬入される。遊技場
２４では、搬入されてきた遊技機２１を複数台設置して
遊技者による遊技が可能な状態にする。

【００２０】管轄監督機関２５は、遊技場２４に設置さ
れた遊技機２１を抜打ち的に検査して図示２６で示すよ
うに動作がおかしいと思われる遊技機のＲＯＭの照合処
理を行なう。そしてＲＯＭの照合を行なったにもかかわ
らず適否を決めがたいものについて、第三者試験機関１
１の鑑定業務部門１３に鑑定依頼を行なう。たとえば、
実装チップ２３と実装ＲＯＭ１０ｃとの両者を不正に作
られた別のものに取替えた場合には、前述したセキュリ
ティチェックが行われることなく改造プログラムに従っ
て遊技機が動作することになるのであり、そのような場
合に鑑定業務部門１３に鑑定依頼を行なうのである。

【００２１】鑑定業務部門１３では、鑑定依頼された実
装チップ２３と実装ＲＯＭ１０ｃとが搭載された基板２
２を検査して図示３３で示すように遊技機検証・照合を
行なう。この遊技機検証・照合３３は、基板２２に実装
されたＲＯＭ１０ｃを取去ってその代わりに適正なプロ
グラムが記憶されている量産用マスターＲＯＭ１０ｂを
実装して実装チップ２３が正常に動作するか否かの検証
・照合をすることにより行なう。その結果、図示２８に
示すように鑑定作業・書類の作成を行ない、管轄監督機
関２５に鑑定結果を報告する。前述した申請マスタＲＯ
Ｍ１０ａ，量産用マスタＲＯＭ１０ｂ，実装ＲＯＭ１０
ｃはたとえばＥＰＲＯＭで構成されている。

【００２２】図２は、量産用チップが基板に実装された
状態の実装チップおよびそれに接続される各種装置や回
路を示すブロック図である。

【００２３】この実装チップ２３は、制御動作を所定の
手順で実行することのできる中央処理装置すなわちＣＰ
Ｕ(Central Processing Unit)４０と、必要なデータの
書込みおよび呼出しができるＲＡＭ４１と、入力信号を
受けてＣＰＵ４０に入力データを与えるとともにＣＰＵ
４０からの出力データを受けて外部に出力するＩ／Ｏポ
ート４４等がワンチップ化されて構成されている。実装
チップ２３に設けられているクロック発生回路４６に
は、外部に設けられた水晶発振子４５からの水晶振動信
号が入力される。この水晶発振子４５からの水晶振動信
号は動作クロックの２倍の振動数のものである。なお、
水晶発振子４５に変えてセラミックを発振子としたセラ
ミック発振子による振動信号をクロック発生回路４６に
入力してもよい。

【００２４】クロック発生回路４６からのクロック信号
が入力されたプログラマブルクロック分周回路４７は、
入力されたクロック信号を分周して所定のクロック信号
をサウンドジェネレータ４８や可変表示装置表示駆動用
ＩＣ４９に出力する。このサウンドジェネレータ４８は
遊技機に設けられたスピーカに音発生用の制御信号を出
力するものである。

【００２５】プログラマブル割込要求タイマ０（５
０），１（５１）は、１６ｂｉｔのプログラマブルカウ
ンタタイマで構成されており、フリー・ランニング・カ
ウンタ，コンペア・レジスタ（２組）を内蔵している。
このプログラマブル割込要求タイマ０（５０），１（５
１）は、主要機能として、インターバル・タイマ機能，
イベント・カウント機能，ワンショット出力機能，ＰＷ
Ｍ（パルス幅変調）出力機能を有するばかりでなく、パ
ルス幅測定機能と時間差測定機能とを有する。

【００２６】パルス幅測定機能とは、たとえば遊技機に
設けられた始動入賞スイッチや１０カウント検出スイッ
チの検出信号の波形長さを測定する機能である。時間差
測定機能とは、前述した各種のスイッチからの検出信号
があった後次回の検出信号があるまでの時間を測定する
機能である。このパルス幅測定機能と時間差測定機能と
は、プログラマブル割込要求タイマ０（５０），１（５
１）のカウンタのクロックソースを外部入力に選択した
場合に達成可能となる。

【００２７】カウンタのクロックソースとしては、クロ
ックを選択してリフレッシュカウンタとして利用するこ
ともでき、また、他方のプログラマブル割込要求タイマ
からの出力をクロックソースに選択して３２ｂｉｔのカ
ウンタとして使用することもできる。これらのクロック
ソースを選択する方法としては、プログラム内部で選択
するやり方を採用する。つまり、ある番地にレジスタが
あり、ここに所定の数字を書込み、その書込まれた数字
の種類によってクロックソースを選択するようにする。

【００２８】このプログラマブル割込要求タイマ０（５
０），１（５１）は、カウンタ出力およびコンペア出力
により割込みの設定が可能であり、また、割込みを、ユ
ーザリセット，マスカブル割込み，ノンマスカブル割込
みのいずれかの例外処理にルーティング設定できる。さ
らに、プリスケーラの働きにより、タイマのクロック単
位時間を任意に設定できるとともに、コンペア・レジス
タ（２組）の値を任意に設定できる。このプログラマブ
ル割込要求タイマ０（５０），１（５１）からの出力信
号がリセット／割込みコントローラ５２に入力される。

【００２９】このリセット／割込みコントローラ５２
は、システムリセット機能とユーザリセット機能とを有
する。システムリセットとは、Ｉ／Ｏポート４４を含む
実装チップ２３全体を初期化して電源立上げ状態からの
リスタートを行なうことである。一方ユーザリセットと
は、ＣＰＵ４０のみをリセットして実装チップ２３のウ
ォームリスタートを行なうことである。このユーザリセ
ットは、たとえば２ｍｓｅｃ毎に１回行なわれて割込み
処理が可能となる。このリセット／割込みコントローラ
５２には、割込み要求信号発生回路５４から、システム
リセット信号、ウォームリスタートを行なうためのユー
ザリセット信号，ノンマスカブル割込み要求信号，マス
カブル割込み要求信号が入力される。リセット／割込み
コントローラ５２から割込み要求信号発生回路５４に対
してはシステムリセット出力信号が出力される。

【００３０】このリセット／割込みコントローラ５２に
入力されるシステムリセット信号は、ロウアクティブで
レベル入力となっている。つまり、入力される信号がハ
イレベルからロウレベルに切替わったときにリセットさ
れるようになっている。リセット／割込みコントローラ
５２に入力されるユーザリセット信号も同様にロウアク
ティブでレベル入力となっている。なお、この割込み要
求信号発生回路５４は設けない場合もある。

【００３１】実装チップ２３にはアドレス・デコード回
路５７とデータ出力時間調整回路５８とが設けられてい
る。アドレス・デコード回路５７には、外部Ｉ／Ｏ６７
と外部ＲＯＭ１０ｃとが接続されている。また４１ｂは
チップ内蔵ＲＡＭであり、外部ＲＯＭ１０ｃと同一のア
ドレスを有し、あらかじめ外部ＲＯＭ１０ｃのプログラ
ムを読み込んでおき、セキュリティチェック回路の指示
によるバンク切り換えにより、該チェック回路が適正と
判断した場合に能動するための記憶手段である。この実
装チップ２３と外部ＲＯＭ１０ｃによってマイクロコン
ピュータが構成される。アドレス・デコード回路５７
は、外部入出力マップエリアと外部ＲＯＭエリアとをメ
モリ（物理アドレス）上の空間へ設定するアドレス・デ
コード（チップセレクト信号生成）機能を有している。

【００３２】外部入出力マップエリアは外部入出力マッ
プエリア・サイズを２５６Ｂ〜２ＫＢまで設定できると
ともに、８分割したエリア毎にチップセレクト信号（６
本）を割当てることができる。また、外部ＲＯＭエリア
は、外部ＲＯＭ１０ｃのチップセレクト信号を生成す
る。

【００３３】データ出力時間調整回路５８は、低速の入
出力機器とのインターフェイスを行なうために、マシン
サイクルを延ばすウエイト機能を提供する。設定によ
り、最大４マシンサイクル分のウエイト・ステートが可
能となる。このアドレス・デコード回路５７からの出力
信号はＩ／Ｏポート４４にも入力され、出力されたアド
レスに応じてＩ／Ｏポート４４のｂｉｔを指定して入出
力ポートを特定できるように構成されている。

【００３４】Ｉ／Ｏポート４４は、８ｂｉｔ（ポートＡ
用）および４ｂｉｔ（ポートＢ用）の周辺機器インター
フェイスポート（ＰＩＰ）を、各１ポート有する。これ
らのポート端子は、汎用入出力ポート機能のほかに、外
部入出力のチップセレクト端子およびハンドシェイク端
子（１ポート分）とを兼ねている。図４に示すように、
ａ，ｂ，ｃの３つのモードを有し、その３つのモードの
いずれを選択するかの選択命令が外部ＲＯＭ１０ｃから
ＣＰＵ４０を介してＩ／Ｏポート４４に与えられる。そ
して、ｃのモードが選択された場合には、ｂｉｔ単位で
入出力設定のできる８ｂｉｔの汎用入出力ポートと６ｂ
ｉｔのチップセレクト機能が提供される。ハンドシェイ
ク機能を持たせたい場合にはａまたはｂのモードを選択
する。すると、Ｂｙｔｅ単位で入出力設定のできる８ｂ
ｉｔ汎用入出力ポートが提供される。ただしポートＡ用
のハンドシェイク用端子として２端子（Ｐ８，Ｐ９）が
設定され、このハンドシェイク端子Ｐ８，Ｐ９は、タイ
ミング信号とリード，ライト信号が入出力される。この
ハンドシェイク用端子は割込み設定が可能である。さら
に、ハンドシェイク用端子の割込みをマスカブル割込み
の例外処理にルーティング設定できる。また、モードａ
を選択した場合には、Ｐ１０〜Ｐ１３の端子がチップセ
レクト信号ポートとなり、モードｂを選択した場合に
は、Ｐ１０〜Ｐ１３の端子はポートＢのためのハンドシ
ェイク機能なしのＰＩＰとなる。

【００３５】このＩ／Ｏポート４４に対し遊技機の各種
駆動回路５５と各種スイッチ回路５６とが接続されてい
る。そして、Ｉ／Ｏポート４４を介して各種スイッチ回
路５６からの信号がＣＰＵ４０に与えられ、Ｉ／Ｏポー
ト４４を介してＣＰＵ４０からの制御信号が各種駆動回
路５５に与えられる。

【００３６】実装チップ２３に設けられたウォッチドッ
グタイマ６０は、ノイズや電源電圧の低下等の原因によ
る誤動作（暴走）を検出して正常な状態に戻す機能を提
供するものである。このウォッチドッグタイマ６０から
の信号がシステムチェック回路６１とリセット／割込み
コントローラ５２とに与えられる。このウォッチドッグ
タイマ６０は、タイマのリセットタイミングが最大許容
リセット・インターバル・タイム以上になったときにウ
ォッチ・ドッグ・タイマ信号が出力されるように構成さ
れている。この最大許容リセット・インターバル・タイ
ムは遊技機メーカ４が所望の時間に設定することができ
る。さらにこのウォッチドッグタイマ６０は、８ｂｉｔ
プリスケーラの働きにより、タイマのクロック単位時間
が設定できる。このウォッチドッグタイマ信号の出力
を、ユーザリセット，マスカブル割込み，ノンマスカブ
ル割込みのいずれかの例外処理にルーティング設定でき
る。なおシステムチェック回路６１は設けない場合もあ
る。

【００３７】実装チップ２３に設けられた外部バスイン
ターフェイス４３にはアドレスバス端子（１６端子）と
データバス端子（８端子）とが接続されており、アドレ
スバス信号とデータバス信号とがそれぞれ出力される。
また外部バスインターフェイス４３からは、データバス
がリードサイクルであることを示す信号，データバスが
ライトサイクルであることを示す信号，メモリ空間への
アクセスであることを示す信号，オペコードフェッチサ
イクル実行中であることを示す信号が出力される。これ
らの出力信号は、プログラム開発の際にワンチップマイ
クロコンピュータＩＣＥ用アダプタボード５９（図５参
照）に出力される。このワンチップマイクロコンピュー
タＩＣＥ用アダプタボード５９には、セキュリティチェ
ック回路６２からモニタ装置６０への出力端子を除くこ
の実装チップ２３の入出力端子の全てが接続される。ま
た、アドレス端子からのアドレスバス信号とデータバス
端子からのデータバス信号とはそれぞれ外部Ｉ／Ｏポー
ト６７、外部ＲＯＭ１０ｃにも出力される。

【００３８】図中６９は大容量のコンデンサであり、Ｒ
ＡＭ４１及びＲＡＭ４１ｂの電源をバックアップするた
めのものである。なおこのコンデンサ６９を設けない場
合もある。このＲＡＭ４１は、セキュリティチェック回
路６２からのバンク切替え信号によりバンク切替えが可
能に構成されている。このことを図３に基づいて説明す
る。

【００３９】図３は、メモリマップを示す説明図であ
る。図３に示すように、アドレス００００から７ＦＦＦ
までが外部ＲＯＭ１０ｃ及び内部記憶手段であるＲＡＭ
４１ｂに割り振られたアドレスであり、８０００から８
１ＦＦまでがＲＡＭ４１に割り振られたアドレスであ
り、Ｆ０００からＦ７ＦＦまでが外部Ｉ／Ｏ６７に割り
振られたアドレスであり、ＦＦ００からＦＦＦＦまでが
内部Ｉ／Ｏ４４に割り振られたアドレスである。そし
て、ＲＡＭ４１は、アドレス８０００から８１ＦＦまで
の同じアドレスに２５６／５１２Ｂ（コンデンサ６９に
よるバックアップが可能）と２５６Ｂとの２つの領域を
有している。ただし、ＲＡＭ４１の容量が２５６Ｂの時
は、そのアドレスは８０００から８０ＦＦまでである。
そして、後述する一般ユーザモードの場合には２５６／
５１２Ｂのワーキングエリアが用いられ、後述するユー
ザテストモードの場合にはバンク切替えが行なわれて２
５６Ｂの方のワーキングエリアが用いられる。なお、２
５６／５１２Ｂの内、２５６の方がパチンコ遊技機用で
あり５１２の方がスロットマシーン用である。

【００４０】また、外部ＲＯＭ１０ｃ及びＲＡＭ４１ｂ
には、前述のようにアドレス００００から７ＦＦＦが割
り当てられており、このアドレス内に収まるように適正
プログラムが作成される。もしもこのアドレス外の命令
を実行するようにプログラムが作成されている場合、こ
のプログラムは不正に改造されたものと判断される。そ
のような場合には、ＣＰＵ４０は自動的に停止し、命令
を実行することがないように構成されている。

【００４１】ＲＡＭ４１及びＲＡＭ４１ｂは、コンデン
サ６９によりバックアップされている。しかし、何らか
の原因で電源の瞬断等があった場合には、ＣＰＵ動作が
不安定となり、ＲＡＭ４１及びＲＡＭ４１ｂへの異常な
アクセスにより、ＲＡＭ４１及びＲＡＭ４１ｂのデータ
が破壊されるおそれがある。そのため、ＲＡＭ４１及び
ＲＡＭ４１ｂには、電源瞬断時のバックアップ電源から
の出力に応答して、ＲＡＭ４１及びＲＡＭ４１ｂへのア
クセスを禁止するためのアクセス制御機能が付加されて
いる。

【００４２】すなわち、ＲＡＭ４１及びＲＡＭ４１ｂに
は、アクセス制御レジスタが設けられており、その所定
のビットの値に応じてＲＡＭ４１及びＲＡＭ４１ｂへの
アクセスの可否を制御する。このビットの書換えは、Ｃ
ＰＵ４０が、電源の瞬断時にバックアップ電源が発生す
るノンマスカブル割込などに応答して、まだ動作が安定
している間に行なう。このビットがアクセス不可を示す
値であるときには、ＲＡＭ４１及びＲＡＭ４１ｂからの
データ読出しも、書込みも行なうことができず、遊技機
が異常な動作に陥ることを予防できる。

【００４３】実装チップ２３に設けられているセキュリ
ティチェック回路６２は、ＣＰＵ６３，ＲＯＭ６４，Ｒ
ＡＭ６５を有し、ＲＯＭ６４には後述する図５に示すプ
ログラムが記憶されている。

【００４４】また、そのプログラムを図５に示された実
施例に基づいて説明する。電源が投入され、システムリ
セットがされてステップＳ（以下単にＳという）０にお
いて外部ＲＯＭ１０ｃの制御プログラムが内蔵ＲＡＭ４
１ｂに書き込まれる。次にＳ１により、外部ＲＯＭ１０
ｃに書き込まれているセキュリティコードと外部ＲＯＭ
１０ｃのプログラムデータとの整合性をチェックする処
理が行なわれる。この外部ＲＯＭ１０ｃに書込まれてい
るセキュリティコードとは、図１で説明したように、第
三者試験機関や管轄監督機関２５によって合格と見なさ
れた開発プログラムに付与されるセキュリティコードで
あり、たとえば外部ＲＯＭ１０ｃのプログラムデータを
一定の変換フォーマットに従って変換したコードであ
る。そしてその変換フォーマットが既にセキュリティチ
ェック回路６２のＲＯＭ６４に記憶されており、その記
憶された変換フォーマットに従って判定手段である内部
ＣＰＵ６３が外部ＲＯＭ１０ｃに書込まれているセキュ
リティコードとプログラムデータとの整合性をチェック
するのである。なお、前記変換フォーマットを前もって
セキュリティチェック回路６２のＲＯＭ６４に書込む代
わりに、第三者試験機関等によって合格と判断されたＲ
ＯＭ１０ｂにその変換フォーマットを書込んでおいても
よい。その場合には、その変換フォーマットとセキュリ
ティコードとに基づいて、セキュリティチェック回路６
２がＲＯＭ１０ｂに書込まれているセキュリティコード
とプログラムデータとの整合性をチェックすることにな
る。次に、Ｓ２に進み、チェックの結果適正であるか否
かの判断がなされ、適正である場合にはＳ３に進み、セ
キュリティチェック回路６２にセキュリティコードが書
込まれているか否かの判断が行なわれる。実装チップ２
３が実装されている基板２２と同一基板にＲＯＭ１０ｃ
が実装されて初めて電源が投入された段階では、セキュ
リティチェック回路６２にセキュリティコードがまだ書
込まれていないためにＳ６に進む。Ｓ６では、セキュリ
ティチェック回路６２にセキュリティコードを書込む処
理がなされた後にＳ７に進む。なお、この場合において
ＲＯＭのプログラムデータをそのままセキュリティデー
タとしてセキュリティチェック回路６２に書込むように
してもよい。Ｓ７では、ＣＰＵ４０を時間制限なしで能
動化すると共にセキュリティチェック回路６２の指示に
より外部ＲＯＭ１０ｃから内部ＲＡＭ４１ｂへのデータ
バンク切り換えと一般ユーザモードにする処理が行なわ
れＲＡＭ４１ｂに記憶された制御プログラムに基づいて
通常の遊技機制御が行なわれる。この場合においても、
システム暴走等があった場合にはシステムリセットが行
なわれて再度Ｓ１以降の処理が行なわれる。なお、本実
施例では、実装チップ２３が実装されている基板２２と
同一基板にＲＯＭ１０ｃが実装されて初めて電源が投入
された時にセキュリティチェック回路６２にセキュリテ
ィコードを書込むようにしたが、遊技機メーカー４が第
三者試験機関１１から量産用マスタＲＯＭ１０ｂに対応
するセキュリティコードが書込まれた量産用マスタチッ
プを受けとり、それを量産用チップ２３ａにコピーして
基板２２に実装するようにしてもよい。また、専用のセ
キュリティコード書込装置によって実装チップ２３（量
産用チップ２３ａ）にセキュリティコードを書込むよう
にしてもよい。

【００４５】一方、セキュリティチェック回路６２に既
にセキュリティコードが書込まれている場合にはＳ３に
よりＹＥＳの判断がなされて制御はＳ４に進み、ＲＯＭ
１０ｃのセキュリティコードとセキュリティチェック回
路６２に既に書込まれているセキュリティコードとの整
合性のチェックを行なう。次に制御はＳ５に進み、その
チェックの結果適正であったか否かの判断が行なわれ、
適正であった場合には制御はＳ７に進むが、適正でなか
った場合にはＳ８に進み、ＣＰＵ４０を一定時間（たと
えば６０秒間）に限りＲＯＭを能動化する処理すなわち
ユーザテストモードに移行する。そして一定時間が経過
した場合またはシステム暴走等があった場合には再度シ
ステムリセットが行なわれてＳ１以降の処理が行なわれ
る。このＳ１，Ｓ２およびＳ４，Ｓ５により、リードオ
ンリーメモリに記憶されている制御用プログラムが前記
第三者機関の試験に合格した適正なものか否かを判定す
る適否判定手段が構成されている。一方、Ｓ２，Ｓ５に
よるチェックの結果適正である旨の判断が行なわれた場
合には、前述したようにＲＡＭ４１が２５６／５１２Ｂ
のワーキングエリアを使用することになり、一方Ｓ２，
Ｓ５によるチェックの結果不適正である旨の判断が行な
われた場合にはセキュリティチェック回路６２からＲＡ
Ｍ４１に対し図２で示すようにバンク切替え信号が出力
され、ＲＡＭ４１が２５６Ｂの方のワーキングエリアに
切替えられる。そして、Ｓ８による制限時間（たとえば
６０秒間）内に限ってＣＰＵが能動化された場合には、
その制限時間内におけるマイクロコンピュータの動作は
ＲＡＭ４１の２５６Ｂの方のワーキングエリアで行なわ
れることになる。

【００４６】このチェックの結果不適正であった場合に
も所定時間（たとえば６０秒間）に限りＣＰＵ４０を能
動化する理由の１つは、たとえば図１に示す２１で示し
た遊技機の遊技場２４への出荷前に再度基板チェックや
遊技盤に設けられている可変表示装置等の制御のチェッ
クを行なう場合があり、その場合には既に基板２２に実
装されている実装ＲＯＭ１０ｃを一端引抜き他のチェッ
ク用のプログラムが記憶されたＲＯＭを差込んでチェッ
クを行なうためであり、合格プログラムとは異なったプ
ログラムが記憶されたＲＯＭを実装したとしても所定時
間（たとえば６０秒間）だけはマイクロコンピュータが
動作して前述したチェックが行なえるようにするためで
ある。また、他の理由は、遊技機制御用のプログラム開
発会社がプログラムを作成して第三者試験機関１１の試
験を受けて合格した後その合格プロクラムが記憶された
ＲＯＭ１０ｃとチップ２３とを基板２２に実装して遊技
機メーカー４に出荷する前に基板チェックを行う場合が
あるためである。この場合の基板チェックは、たとえば
大当り時の可変入賞球装置の開成期間を通常より短くす
る等のように制御時間を短縮させたテスト用のプログラ
ムが組込まれたテスト用ＲＯＭを合格ＲＯＭの代わりに
基板２２に装着して短い制限時間（たとえば６０秒間）
内で迅速に入出力のテストが行えるようにする。そのよ
うなユーザテストモードの場合に、ＲＡＭ４１のワーキ
ングエリアを２５６Ｂの方に切替える理由は、仮に一般
ユーザモードとユーザテストモードとのワーキングエリ
アを同一にした場合にはプログラム改造用のプログラム
が記憶されたＲＯＭを不正に基板２２に差込み、制限時
間（たとえば６０秒間）だけそのプログラム改造用のプ
ログラムに従ってマイクロコンピュータを動作させてＲ
ＡＭ４１を介して記憶されている種々の定数等を書替え
てしまい、後に合格プログラムが記憶された外部ＲＯＭ
１０ｃを基板２２に実装したとしても既に定数等が書替
えられているためにマイクロコンピュータが不正に動作
してしまう不都合が生ずるのであり、そのような不都合
を生じさせないためにユーザテストモードの場合には一
般ユーザモードとは異なったワーキングエリアで動作さ
せるようにするためである。

【００４７】さらに、図５に示すＳ０〜Ｓ５またはＳ０
〜Ｓ３，Ｓ６の制御プログラムの書き込み、セキュリテ
ィチェックに要する時間はたとえば３〜５秒程度に設定
されている。このような３〜５秒程度の比較的長い時間
になるように構成した理由は、合格プログラム以外の不
正に改造されたプログラムが記憶されたＲＯＭを基板２
２に実装した場合に制限時間が経過する毎に前記３〜５
秒程度のセキュリティチェックを行なってその間ＣＰＵ
が動作できない状態にし、３〜５秒程度の長い期間に渡
ってＣＰＵの動作が停止して遊技機をあえて正常に動作
しないように構成し、不正改造されたプログラムでは遊
技に支障が生ずるようにするためである。

【００４８】なお、Ｓ８において制限時間（たとえば６
０秒間）が経過した場合には次に電源が投入されるまで
ＣＰＵを能動化しないようにしてもよい。また、制限時
間経過後にはシステムリセットを行なう、という処理を
所定回繰り返した後にはＣＰＵ４０を停止し、以後不適
正ＲＯＭによっては電源の再投入によっても二度とユー
ザテストモードでの動作を行なわないように構成しても
良い。尚、本実施例ではＲＯＭ１０ｃにプログラムをチ
ェックするように構成したが、これに限定されるもので
はなく内部記憶手段であるＲＯＭ４０ｂに書き込んだプ
ログラムを判定するように構成しても良い。また、この
実施例では外部ＲＯＭ１０ｃの内容をセキュリティチェ
ック前にＲＡＭ４１ｂに書き込むように構成したが、こ
れに限定されるものではなく、図８に示すようにステッ
プ２の工程でチェックＯＫとされた場合にのみＲＡＭ４
１ｂに書き込むように構成しても良い。

【００４９】この３〜５秒程度のプログラムの書き込
み、セキュリティチェック処理時間や前記制限時間（た
とえば６０秒間）は、水晶発振子４５の発信周波数が高
くなれば時間が短くなり発信周波数が低くなれば時間が
長くなる。図２に示すようにセキュリティチェック回路
６２にモニタ装置６０を接続した場合には、チップの今
現在のモードが一般ユーザモードかユーザテストモード
かの判定が可能となる。なお、図中６６，６８はデータ
バスである。

【００５０】開発用チップ２３ｂの場合には、図２に示
したセキュリティチェック回路６２が存在しない以外は
すべて量産用チップ２３ａのものと同様である。なお、
開発用チップ２３ｂにもセキュリティチェック回路６２
を設け、セキュリティチェックを行なうためのプログラ
ムをＲＯＭ６４に記憶させないようにしてもよい。尚、
セキュリティチェック回路６２全てをランダム回路に置
き換えても良いし、又プログラムで処理するように構成
しても良い。さらにランダム回路プログラムの組合せで
処理しても良い。

【００５１】この量産用チップ２３ａや開発用チップ２
３ｂは、いわゆるＡＳＩＣ(application specific inte
grated circuit)であり、パチンコ遊技機やスロットマ
シーン専用のチップである。また遊技機メーカ４を限定
するチップであってもよい。なお、上述の実施例におい
ては、各種機能がワンチップ化されていたが、これら各
機能を、それぞれ単独部品で構成しても良い。

【００５２】図６は、遊技機メーカーの開発部門におい
て開発用チップを用いてプログラム開発を行なう場合の
マイクロコンピュータ開発システムの一部を示すブロッ
ク図である。

【００５３】図中８０はＣＰＵ用ＩＣＥであり市販品で
ある。ＩＣＥ(in-circuit emulator)とは、ＭＤＳ(micr
ocomputer development system)のもとでマイクロコン
ピュータシステムのハードウェアのエミュレートを行な
うものである。このＣＰＵ用ＩＣＥ８０は、ワンチップ
化される以前の遊技機制御用マイクロコンピュータのた
めのＩＣＥであり、この市販品である従来から一般的な
ＣＰＵ用ＩＣＥ８０を有効利用してマイクロコンピュー
タのプログラム開発を行なうためには、ワンチップマイ
クロコンピュータＩＣＥ用アダプタボード５９が必要と
なる。このワンチップマイクロコンピュータＩＣＥ用ア
ダプタボード５９は、図１に示したチップ流通会社２が
発売している。ＣＰＵ用ＩＣＥ８０のＣＰＵプローブ８
１とワンチップマイクロコンピュータＩＣＥ用アダプタ
ボード５９のＣＰＵソケット８４とを接続し、さらにワ
ンチップマイクロコンピュータＩＣＥ用アダプタボード
５９のワンチップマイクロコンピュータ用プローブ８２
と製品開発用ボード８３のワンチップマイクロコンピュ
ータ用ソケット８４とを続した状態でマイクロコンピュ
ータのプログラム開発が可能となる。なお１０は開発用
チップ２３ｂに接続されるＲＯＭである。

【００５４】また図７に示すものは、本発明に係る遊技
機制御用マイクロコンピュータのセキュリティチェック
回路に設けられている内蔵ＲＯＭ６２に記憶されている
制御プログラムの第２の実施例を示すフローチャートで
あり、該実施例では前述図５の実施例におけるＳ３〜Ｓ
５のステップ（セキュリティチェック回路に記憶された
セキュリティ情報との整合性チェック）を省略して、Ｓ
７又はＳ８に移行するように構成されたものである。

【００５５】図９に示すものは、前記図５の実施例にお
いて、外部ＲＯＭ１０ｃの内容を内部ＲＡＭ４１ｂに書
き込む作業を行っている関係から、セキュリティチェッ
ク回路６２による判定を内部ＲＡＭ４１ｂに書き込んだ
プログラムに基づいて行おうとするものである。これに
より遊技機制御に使用されるプログラムは必ずセキュリ
ティチェックを受けたプログラムで制御されるという保
証を得ることができる。

【００５６】本実施例において内部記憶手段として、Ｒ
ＡＭ４１ｂを用いたが、電気的に消却・書き込み・再書
き込みが可能な、フラッシュメモリやＥＥＲＯＭ等で置
き換えることも可能である。

【発明の効果】本発明は、遊技場に搬入された遊技機を
制御するためのワンチップマイクロコンピュータに関
し、合格プログラム以外の不正プログラムが記憶された
リードオンリーメモリにより動作させる不正改造が行な
われた場合には、適否判定手段により適正でないことが
判定されて遊技の実行が行なわれないために、不正プロ
グラムによる遊技機の制御を防止しやすくなる。

【図面の簡単な説明】

【図１】 本発明に係る遊技機制御用マイクロコンピュ
ータを用いたセキュリティシステムの概略を示すシステ
ムブロック図である。

【図２】 本発明に係る遊技機制御用マイクロコンピュ
ータを構成する実装チップおよびそれに接続される周辺
機器の回路を示すブロック図である。

【図３】 本発明に係る遊技機制御用マイクロコンピュ
ータのメモリマップを示す説明図である。

【図４】 Ｉ／Ｏポートのモードに対応した機能を説明
するための説明図である。

【図５】 遊技機制御用マイクロコンピュータのセキュ
リティチェック回路に設けられているＲＯＭに記憶され
ているプログラムの第１実施例を示すフローチャートで
ある。

【図６】 遊技機制御用マイクロコンピュータの開発シ
ステムの一部を示すブロック図である。

【図７】 遊技機制御用マイクロコンピュータのセキュ
リティチェック回路に設けられているＲＯＭに記憶され
ているプログラムの第２実施例を示すフローチャートで
ある。

【図８】 遊技機制御用マイクロコンピュータのセキュ
リティチェック回路に設けられているＲＯＭに記憶され
ているプログラムの第３実施例を示すフローチャートで
ある。

【図９】 遊技機制御用マイクロコンピュータのセキュ
リティチェック回路に設けられているＲＯＭに記憶され
ているプログラムの第４実施例を示すフローチャートで
ある。

【符号の説明】

２１ 遊技機の一例のパチンコ遊技機 ２３ 実装チップ １０ｃ 実装ＲＯＭ ４ 開発製造会社の一例の遊技機メーカー １１ 第三者試験機関 ２５ 管轄監督機関 ２４ 遊技場

Claims (3)

【特許請求の範囲】
1. 【請求項１】 遊技機を制御するための制御用プロクラ
   ムとセキュリティ情報が記憶されたリードオンリーメモ
   リと、該リードオンリーメモリーに格納された制御プロ
   グラムからセキュリティ情報に変換するフォーマットが
   記憶されたセキュリティチェック回路と、前記リードオ
   ンリーメモリの遊技機制御用プログラムを書き込むため
   の内部記憶手段とを含む遊技機制御用マイクロコンピュ
   ータであって、 前記セキュリティチェック回路が、リードオンリーメモ
   リ上のセキュリティ情報の有無又は記憶されている前記
   制御用プログラムから変換フォーマットにより算出され
   るセキュリティ情報が他のセキュリティ情報と一致する
   か否かの判定を行なうための適否判定手段を含み、 前記セキュリティチェック回路が、リードオンリーメモ
   リから該メモリーに記憶されている制御用プログラムを
   前記内部記憶手段に書き込んだ後適否判定を行なうため
   の所定の条件が成立したことに基づいて前記適否判定手
   段によって適否判定を行ない、その判定結果が適正であ
   った場合に、前記内部記憶手段に書き込まれた制御プロ
   グラムに従って所定の制御動作を行なうことを特徴とす
   る遊技機制御用マイクロコンピュータ。
2. 【請求項２】 遊技機を制御するための制御用プロクラ
   ムとセキュリティ情報が記憶されたリードオンリーメモ
   リと、該リードオンリーメモリーに格納された制御プロ
   グラムからセキュリティ情報に変換するフォーマットが
   記憶されたセキュリティチェック回路と、前記リードオ
   ンリーメモリの遊技機制御用プログラムを書き込むため
   の内部記憶手段とを含む遊技機制御用マイクロコンピュ
   ータであって、 前記セキュリティチェック回路が、内部記憶手段に書き
   込まれたプログラム上のセキュリティ情報の有無又は記
   憶されている遊技機制御プログラムから変換フォーマッ
   トにより算出されるセキュリティ情報と他のセキュリテ
   ィ情報とが一致するか否かの判定を行なうための適否判
   定手段を含み、 前記セキュリティチェック回路が、リードオンリーメモ
   リから該メモリーに記憶されている制御用プログラムを
   前記内部記憶手段に書き込んだ後適否判定を行なうため
   の所定の条件が成立したことに基づいて前記適否判定手
   段によって適否判定を行ない、その判定結果が適正であ
   った場合に、前記内部記憶手段に書き込まれた制御プロ
   グラムに従って所定の制御動作を行なうことを特徴とす
   る遊技機制御用マイクロコンピュータ。
3. 【請求項３】 遊技機を制御するための制御用プロクラ
   ムとセキュリティ情報が記憶されたリードオンリーメモ
   リと、該リードオンリーメモリーに格納された制御プロ
   グラムからセキュリティ情報に変換するフォーマットが
   記憶されたセキュリティチェック回路と、前記リードオ
   ンリーメモリの遊技機制御用プログラムを書き込むため
   の内部記憶手段とを含む遊技機制御用マイクロコンピュ
   ータであって、 前記セキュリティチェック回路が、リードオンリーメモ
   リ上のセキュリティ情報の有無又は記憶されている前記
   制御用プログラムから変換フォーマットにより算出され
   るセキュリティ情報が他のセキュリティ情報と一致する
   か否かの判定を行なうための適否判定手段を含み、 前記セキュリティチェック回路が、適否判定を行なうた
   めの所定の条件が成立したことに基づいて前記適否判定
   手段によって適否判定を行ない、その判定結果が適正で
   あった場合に、リードオンリーメモリから該メモリーに
   記憶されている制御用プログラムを前記内部記憶手段に
   書き込んだ後、前記内部記憶手段に書き込まれた制御プ
   ログラムに従って所定の制御動作を行なうことを特徴と
   する遊技機制御用マイクロコンピュータ。