JPH08186224A - リードフレームおよびそれを用いた半導体集積回路装置 - Google Patents

リードフレームおよびそれを用いた半導体集積回路装置

Info

Publication number
JPH08186224A
JPH08186224A JP13295A JP13295A JPH08186224A JP H08186224 A JPH08186224 A JP H08186224A JP 13295 A JP13295 A JP 13295A JP 13295 A JP13295 A JP 13295A JP H08186224 A JPH08186224 A JP H08186224A
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
circuit device
semiconductor integrated
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13295A
Other languages
English (en)
Inventor
Takashi Miwa
孝志 三輪
Masayuki Shirai
優之 白井
Atsushi Honda
厚 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13295A priority Critical patent/JPH08186224A/ja
Publication of JPH08186224A publication Critical patent/JPH08186224A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 多ピン、高速または高発熱の半導体素子を容
易に高密度実装することができるリードフレームおよび
それを用いた半導体集積回路装置を提供する。 【構成】 半導体素子３を樹脂封止した本体部４から外
部へ延在するリードフレーム１のリード部１ｄが、間に
絶縁部材２を介して張り合わされた２つの導体部材から
なる２層構造を有し、前記２層構造が複数個の線状の信
号線からなる信号層１ａと信号層１ａのほぼ全面に渡る
面積を有しかつ半導体素子搭載部が設けられた平板状の
グランド層１ｂとからなり、リード部１ｄにおける２層
構造のアウタリード部１ｃが樹脂封止後に切断成形さ
れ、リードフレーム１の半導体素子搭載側だけが樹脂封
止されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に、リードフレームが２層もしくは３層構造を有
する樹脂封止形の半導体集積回路装置に関するものであ
る。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体集積回路装置の一例であるＱＦＰ(Q
uad Flat Package) タイプの半導体集積回路装置におい
て、グランド層と信号層とからなる２層構造のリードフ
レームを用いたＱＦＰタイプの半導体集積回路装置は、
樹脂封止後に、モールド樹脂とリードフレームとの界面
に亀裂が入ることを防ぐため、モールド樹脂とグランド
層との接触面積を少なくする必要がある。
【０００４】その結果、グランド層にスリットを設けた
り、または、グランド層をヒトデ状にすることによっ
て、モールド樹脂とグランド層とを結合しているため、
完全な平板のグランド層は用いていない。
【０００５】なお、前記したグランド層（ここでは、リ
ードフレームのダイパッド部）にスリットを設けること
によって半導体素子とその裏面の一部をモールド樹脂と
直接接触させ、半導体素子とモールド樹脂とを密着させ
る技術については、例えば、特開平４−２２１６２号公
報に開示されている。
【０００６】
【発明が解決しようとする課題】ところが、前記した技
術において、２層構造のリードフレームを用いたＱＦＰ
タイプの半導体集積回路装置のグランド層におけるグラ
ンド線は、信号層のリード部（以降、信号線という）と
同じ程度の幅の細いアウタリード部に繋いで本体部の外
部に突出させているため、前記グランド線のインダクタ
ンスを低減できない、あるいは、信号線間の寄生容量が
低減できないという問題があり、信号の高速伝送が妨げ
られている。
【０００７】また、全てのリード部を各辺とも１列に並
べる構造であるため、半導体集積回路装置の外形サイズ
を低減できないという問題があり、半導体集積回路装置
の高密度実装には大きな制約がある。
【０００８】さらに、熱抵抗の低減のためには、伝熱板
であるヒートスプレッダを埋め込むことが必要であり、
高発熱の半導体素子に対して、２層構造のリードフレー
ムを用いることは構造的に難しいという問題がある。
【０００９】また、リードフレームの多ピン化が進むに
つれてリード部が微細化されるため、実装基板搭載時な
どのハンドリングの際に、リード部が変形しやすいとい
う問題もある。
【００１０】その上、モールド樹脂が吸湿した状態で実
装基板に実装すると、モールド樹脂とリードフレームと
の界面の剥離部において、水蒸気圧上昇によってモール
ド樹脂にクラックが入るポップコーン現象が発生すると
いう問題もある。
【００１１】そこで、本発明の目的は、多ピン、高速ま
たは高発熱の半導体素子を容易に高密度実装することが
できるリードフレームおよびそれを用いた半導体集積回
路装置を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明によるリードフレーム
は、リード部が、その間に絶縁部材を介して張り合わさ
れた少なくとも２つの導体部材からなる多層構造を有
し、前記多層構造が複数個の線状の信号線からなる信号
層と前記信号層のほぼ全面に渡る面積を有しかつ半導体
素子搭載部が設けられた少なくとも１枚の平板状の電源
層もしくはグランド層とからなるものである。
【００１５】また、本発明による半導体集積回路装置
は、半導体素子を樹脂封止した本体部から外部へ延在す
るリードフレームのリード部が、間に絶縁部材を介して
張り合わされた２つの導体部材からなる２層構造を有
し、前記２層構造が複数個の線状の信号線からなる信号
層と前記信号層のほぼ全面に渡る面積を有しかつ半導体
素子搭載部が設けられた平板状の電源層もしくはグラン
ド層とからなり、前記リード部における２層構造のアウ
タリード部が樹脂封止後に切断成形されたリード部であ
る。
【００１６】さらに、本発明による半導体集積回路装置
は、前記リードフレームの少なくとも半導体素子搭載側
が樹脂封止されているものである。
【００１７】また、本発明による半導体集積回路装置
は、前記２層構造における平板状の電源層もしくはグラ
ンド層が、前記半導体集積回路装置を実装する実装基板
側に位置するように切断成形されているものである。
【００１８】なお、本発明による半導体集積回路装置
は、前記２層構造における平板状の電源層もしくはグラ
ンド層が、前記半導体集積回路装置を実装する実装基板
側と反対側に位置するように切断成形されているもので
ある。
【００１９】また、本発明による半導体集積回路装置
は、前記平板状の電源層もしくはグランド層に放熱フィ
ンが取り付けられているものである。
【００２０】さらに、半導体素子を樹脂封止した本体部
から外部へ延在するリードフレームのリード部が、各々
の間に絶縁部材を介して張り合わされた３つの導体部材
からなる３層構造を有し、前記３層構造が複数個の線状
の信号線からなる信号層と前記信号層のほぼ全面に渡る
面積を有する平板状の電源層と前記信号層のほぼ全面に
渡る面積を有しかつ半導体素子搭載部が設けられた平板
状のグランド層とからなり、前記信号層が前記電源層と
前記グランド層とによって挟まれ、前記リード部におけ
る３層構造のアウタリード部が樹脂封止後に切断成形さ
れたリード部である。
【００２１】
【作用】上記した手段によれば、本発明のリードフレー
ムのリード部を多層構造とし、前記多層構造が複数個の
線状の信号線からなる信号層と信号層のほぼ全面に渡る
面積を有しかつ半導体素子搭載部が設けられた少なくと
も１枚の平板状の電源層もしくはグランド層とからなる
ことにより、信号層における信号線をほぼ全長に渡って
グランド層または電源層との２層構造とすることができ
る。
【００２２】これによって、ノイズ源となる信号線間の
容量を低減することができる。
【００２３】また、信号線とその近くに形成されたグラ
ンド層との間でリターン電流が流れることにより、お互
いに誘電作用を引き起こすため、電源層またはグランド
層のインダクタンスを低減することが可能になる。
【００２４】さらに、半導体集積回路装置内に複数個存
在する電源層またはグランド層のリード部を、信号線と
は別の層として取り出せるため、配線の引き回し時に信
号層に余裕ができる。
【００２５】その結果、半導体集積回路装置の小形化も
しくは多ピン化を実現することができる。
【００２６】また、アウタリード部が微細化されても、
信号線が絶縁部材を介して平板状の電源層またはグラン
ド層と張り合わされて保持されるため、切断成形後でも
アウタリード部が変形しにくい。
【００２７】なお、２層構造のリードフレームの少なく
とも半導体素子搭載側が樹脂封止されていることによ
り、リードフレームにおける片面だけの樹脂封止とする
ことができる。その結果、リードフレームの半導体素子
搭載側と反対側のモールド樹脂を無くすことができるた
め、モールド樹脂にクラックが入るポップコーン現象の
発生を防止することができる。
【００２８】また、２層構造のリードフレームにおける
平板状の電源層もしくはグランド層が、前記半導体集積
回路装置を実装する実装基板側に位置するように切断成
形されていることにより、モールド樹脂を介さずに、直
接リードフレームから放熱することができる。
【００２９】さらに、２層構造のリードフレームにおけ
る平板状の電源層もしくはグランド層が、前記半導体集
積回路装置を実装する実装基板側と反対側に位置するよ
うに切断成形されていることにより、半導体集積回路装
置の高さを低くすることができる。
【００３０】また、２層構造のリードフレームにおける
平板状の電源層もしくはグランド層が、前記半導体集積
回路装置を実装する実装基板側と反対側に位置するよう
に切断成形されていることにより、前記実装基板側と反
対側に放熱フィンを取り付けることができる。
【００３１】これによって、半導体集積回路装置の放熱
性をさらに向上することが可能になる。
【００３２】なお、リードフレームのリード部が３層構
造を有し、３層構造が複数個の線状の信号線からなる信
号層と前記信号層のほぼ全面に渡る面積を有する平板状
の電源層と前記信号層のほぼ全面に渡る面積を有しかつ
半導体素子搭載部が設けられた平板状のグランド層とか
らなることにより、信号線とその近くに形成されたグラ
ンド層または電源層との間でリターン電流が流れる。
【００３３】これにより、グランド層だけでなく、電源
層も信号層との間で誘電作用を引き起こすため、電源側
のインダクタンスも低減することができる。
【００３４】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００３５】（実施例１）図１は本発明によるリードフ
レームの構造の一実施例を示す部分拡大断面図、図２は
本発明によるリードフレームを用いた半導体集積回路装
置の構造の一実施例を示す部分断面図、図３は本発明に
よるリードフレームを用いた半導体集積回路装置の構造
の一実施例を示す断面図である。
【００３６】まず、本実施例１のリードフレーム１の構
成について説明すると、リード部１ｄが、その間に絶縁
部材２を介して張り合わされた２つの導体部材からなる
２層構造を有し、前記２層構造が複数個の線状の信号線
からなる信号層１ａと信号層１ａのほぼ全面に渡る面積
を有しかつ半導体素子搭載部１ｈが設けられた１枚の平
板状のグランド層１ｂとからなるものである。
【００３７】ここで、絶縁部材２はその両面に接着性を
有した絶縁性のポリイミドテープなどである。
【００３８】なお、導体部材である信号層１ａは、複数
個の線状の信号線からなるものであり、半導体素子３か
らの信号を各々に外部に伝達するものである。
【００３９】また、他の導体部材であるグランド層１ｂ
は、１枚のべたの平板状のものであり、そのほぼ中央部
に半導体素子搭載部１ｈが設けられ、かつ信号層１ａの
ほぼ全面に渡る面積を有するものである。
【００４０】ただし、グランド層１ｂは信号層１ａの全
面の面積よりも、実装基板上の電極と接続が可能な程度
にその外周部が小さく形成されている。
【００４１】したがって、本実施例１のリードフレーム
１は、信号層１ａとグランド層１ｂとが絶縁部材２を介
して張り合わされているものであり、リード部１ｄが２
層構造を有するものである。
【００４２】次に、本実施例１の半導体集積回路装置の
構成について説明する。なお、前記半導体集積回路装置
は、前記２層構造のリードフレーム１を用いたものであ
り、その一例として、ＱＦＰタイプのものを取り上げ
る。
【００４３】まず、前記ＱＦＰタイプの半導体集積回路
装置の構成について説明すると、半導体素子３を樹脂封
止した本体部４から外部へ延在するリードフレーム１の
リード部１ｄが、間に絶縁部材２を介して張り合わされ
た２つの導体部材からなる２層構造を有し、前記２層構
造が複数個の線状の信号線からなる信号層１ａと信号層
１ａのほぼ全面に渡る面積を有しかつ半導体素子搭載部
１ｈが設けられた平板状のグランド層１ｂとからなり、
リード部１ｄにおける２層構造のアウタリード部１ｃが
樹脂封止後に切断成形されたものである。
【００４４】なお、前記半導体集積回路装置は、リード
フレーム１の半導体素子搭載側１ｅだけが樹脂封止され
ているものである。
【００４５】さらに、前記２層構造のリードフレーム１
におけるグランド層１ｂが、前記半導体集積回路装置を
実装する実装基板側（裏側）５に位置するように切断成
形されているものである。
【００４６】次に、本実施例１の半導体集積回路装置の
製造方法について説明する。
【００４７】まず、２層構造のリードフレーム１におけ
るグランド層１ｂのほぼ中央付近の半導体素子搭載部１
ｈに、半導体素子３をＡｇフィラー入りのエポキシ接着
剤などによって貼り付け固定する。
【００４８】その後、半導体素子３の電極部とリードフ
レーム１の対応するボンディング電極との間をＡｕなど
のボンディングワイヤ６によってボンディング接続す
る。
【００４９】ただし、グランド配線用のボンディングワ
イヤ６だけはグランド層１ｂの中央開口部に接続する。
【００５０】その後、モールド樹脂７によって、リード
フレーム１の半導体素子搭載側１ｅだけを樹脂封止す
る。
【００５１】さらに、樹脂封止後のリードフレーム１は
成形プレスによって、信号層１ａとグランド層１ｂとか
らなる２層ごと一緒に切断成形を行なう。
【００５２】この時、２層構造のリードフレーム１にお
けるグランド層１ｂが、該半導体集積回路装置を実装す
る実装基板側（裏側）５に位置するようにアウタリード
部１ｃの切断成形を行う。
【００５３】なお、本実施例１の半導体集積回路装置を
実装基板に実装する際には、はんだペーストを印刷した
実装基板に位置合わせして仮付け後、リフロー炉を流す
ことによって行う。
【００５４】ここで、本実施例１の半導体集積回路装置
においては、リードフレーム１が２層構造であり、２列
になっているため、前記実装基板上の電極の印刷もそれ
に合わせたパターンで行う。次に、本実施例１によるリ
ードフレームおよびそれを用いた半導体集積回路装置の
作用およびその効果について説明する。
【００５５】まず、本実施例１のリードフレーム１は、
そのリード部１ｄを２層構造とし、前記２層構造が複数
個の線状の信号線からなる信号層１ａと信号層１ａのほ
ぼ全面に渡る面積を有しかつ半導体素子搭載部１ｈが設
けられた１枚の平板状のグランド層１ｂとからなること
により、信号層１ａにおける信号線をほぼ全長に渡って
グランド層１ｂとの２層構造とすることができる。
【００５６】これにより、ノイズ源となる前記信号線間
の容量を低減することができる。
【００５７】また、前記信号線とその近くに形成された
グランド層１ｂとの間でリターン電流が流れることによ
り、お互いに誘電作用を引き起こすため、グランド層１
ｂのインダクタンスを低減することが可能になる。
【００５８】これによって、信号の高速伝達が可能にな
り、その結果、半導体集積回路装置の電気的特性を向上
することができる。
【００５９】さらに、半導体集積回路装置内に複数個存
在するグランド層１ｂのリード部１ｄを前記信号線とは
別の層として取り出せるため、配線の引き回し時に信号
層１ａに余裕ができる。
【００６０】その結果、半導体集積回路装置の小形化も
しくは多ピン化を実現することができ、さらに、半導体
集積回路装置の高密度実装を可能にできる。
【００６１】また、アウタリード部１ｃが微細化されて
も、前記信号線が絶縁部材２を介して平板状のグランド
層１ｂと張り合わされて保持されるため、切断成形後で
もアウタリード部１ｃが変形しにくい。
【００６２】したがって、半導体集積回路装置を実装基
板へ実装する際のアウタリード部１ｃの変形を防止する
ことができ、その結果、ハンドリング性を向上すること
ができる。
【００６３】なお、２層構造のリードフレーム１の半導
体素子搭載側１ｅが樹脂封止されていることにより、リ
ードフレーム１における片面だけの樹脂封止とすること
ができる。その結果、リードフレーム１の半導体素子搭
載側１ｅと反対側のモールド樹脂７を無くすことができ
るため、モールド樹脂７にクラックが入るポップコーン
現象の発生を防止することができる。
【００６４】また、２層構造のリードフレーム１におけ
る平板状のグランド層１ｂが、前記半導体集積回路装置
を実装する実装基板側（裏側）５に位置するように切断
成形されていることにより、モールド樹脂７を介さず
に、直接リードフレーム１から放熱することができる。
その結果、半導体集積回路装置の放熱性を向上すること
が可能になる。
【００６５】（実施例２）図４および図５は、本発明に
よるリードフレームを用いた半導体集積回路装置の他の
実施例の構造の一例を示す断面図である。
【００６６】なお、本実施例２で用いるリードフレーム
１の構成は、実施例１で説明したものと同様であるた
め、その重複説明は省略する。
【００６７】続いて、本実施例２の半導体集積回路装置
の構成について説明する。ここで、前記半導体集積回路
装置は、実施例１と同様に、その一例であるＱＦＰタイ
プのものである。
【００６８】まず、図４に示すＱＦＰタイプの半導体集
積回路装置の構成について説明すると、半導体素子３を
樹脂封止した本体部４から外部へ延在するリードフレー
ム１のリード部１ｄが、間に絶縁部材２を介して張り合
わされた２つの導体部材からなる２層構造を有し、前記
２層構造が複数個の線状の信号線からなる信号層１ａと
信号層１ａのほぼ全面に渡る面積を有しかつ半導体素子
搭載部１ｈ（図１参照）が設けられた平板状のグランド
層１ｂとからなり、リード部１ｄにおける２層構造のア
ウタリード部１ｃが樹脂封止後に切断成形されたもので
ある。
【００６９】ここで、前記半導体集積回路装置は、リー
ドフレーム１の半導体素子搭載側１ｅだけが樹脂封止さ
れているものである。
【００７０】さらに、２層構造のリードフレーム１にお
けるグランド層１ｂが、前記半導体集積回路装置を実装
する実装基板側（裏側）５と反対側（表側）５ａに位置
するように切断成形されているものである。
【００７１】なお、図５に示す半導体集積回路装置は、
図４に示した半導体集積回路装置のグランド層１ｂの露
出した側の面に、放熱フィン８を取り付けたものであ
る。
【００７２】次に、本実施例２の半導体集積回路装置の
製造方法について説明する。
【００７３】まず、２層構造のリードフレーム１におけ
るグランド層１ｂのほぼ中央付近の半導体素子搭載部１
ｈ（図１参照）に、半導体素子３をＡｇフィラー入りの
エポキシ接着剤などによって貼り付け固定する。
【００７４】その後、半導体素子３の電極部とリードフ
レーム１の対応するボンディング電極との間をＡｕなど
のボンディングワイヤ６によってボンディング接続す
る。
【００７５】ただし、グランド配線用のボンディングワ
イヤ６だけはグランド層１ｂの中央開口部に接続する。
【００７６】その後、モールド樹脂７によって、リード
フレーム１の半導体素子搭載側１ｅだけを樹脂封止す
る。
【００７７】さらに、樹脂封止後のリードフレーム１は
成形プレスによって、信号層１ａとグランド層１ｂとか
らなる２層ごと一緒に成形切断を行う。
【００７８】この時、２層構造のリードフレーム１にお
けるグランド層１ｂが、前記半導体集積回路装置を実装
する実装基板側（裏側）５と反対側（表側）５ａに位置
するようにアウタリード部１ｃの切断成形を行う。
【００７９】また、図５に示す半導体集積回路装置の場
合は、この後、放熱フィン８をグランド層１ｂの露出し
た側の面に取り付ける。
【００８０】なお、本実施例２による半導体集積回路装
置のその他の製造方法については、実施例１で説明した
ものと同様であるため、その重複説明は省略する。
【００８１】次に、本実施例２によるリードフレームお
よびそれを用いた半導体集積回路装置の作用およびその
効果について説明する。
【００８２】まず、リードフレーム１の２層構造におけ
る平板状のグランド層１ｂが、前記半導体集積回路装置
を実装する実装基板側（裏側）５と反対側（表側）５ａ
に位置するように切断成形されている（実施例１で説明
した半導体集積回路装置と、リードフレーム１の成形方
向が逆になっている）ことにより、モールド樹脂７を介
さずに、直接リードフレーム１のグランド層１ｂにおけ
る反対側５ａから放熱することができる。
【００８３】その結果、実施例１で説明した半導体集積
回路装置よりも、さらに放熱性を向上することが可能に
なる。
【００８４】また、２層構造のリードフレーム１におけ
る平板状のグランド層１ｂが、前記実装基板側（裏側）
５と反対側（表側）５ａに位置するように切断成形され
ていることにより、半導体集積回路装置の高さを低くす
ることができる。その結果、半導体集積回路装置の高密
度実装を実現することができる。
【００８５】さらに、リードフレーム１のグランド層１
ｂ、すなわち、グランド層１ｂの露出した側の面に放熱
フィン８を取り付けることにより、前記半導体集積回路
装置の放熱性をさらに向上することが可能になる。
【００８６】なお、本実施例２によるリードフレームお
よびそれを用いた半導体集積回路装置のその他の作用お
よび効果については、実施例１で説明したものと同様で
あるため、その重複説明は省略する。
【００８７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００８８】例えば、前記実施例で説明した半導体集積
回路装置は、２層構造のリードフレームの片側だけを樹
脂封止するものであったが、図６および図７の本発明の
他の実施例の半導体集積回路装置の構造に示すように、
２層構造のリードフレーム１の両側が樹脂封止されるも
のであってもよい。
【００８９】この場合、リードフレーム１を挟んだ両側
のモールド樹脂７が、半導体集積回路装置の本体部４の
角部９において、リードフレーム１の切り欠き部１ｆを
介して結合する。
【００９０】これによって、モールド樹脂７のリードフ
レーム１からの剥離を防止することができる。さらに、
前記実施例と同様に、グランド層１ｂのインダクタンス
を低減することができ、その結果、半導体集積回路装置
の電気的特性を向上することができる。
【００９１】また、前記実施例で説明した半導体集積回
路装置の樹脂封止は、トランスファーモールドによる封
止であっても、また、ゲル状樹脂を用いたポッティング
による封止であってもよい。
【００９２】ここで、前記ゲル状樹脂を用いてポッティ
ングによって樹脂封止を行った本発明の他の実施例の半
導体集積回路装置の構造を図８に示す。
【００９３】図８に示す半導体集積回路装置の構造につ
いて説明すると、２層構造のリードフレーム１の半導体
素子搭載側１ｅにおいて、半導体素子３とその周辺部を
囲むダム部１０が形成され、かつ樹脂封止がダム部１０
の内部にポッティング樹脂１１またはゲル状樹脂を充填
した封止である。
【００９４】これは、２層構造のリードフレーム１の半
導体素子搭載側１ｅにエポキシ系の樹脂などからなるダ
ム部１０を接着し、半導体素子３と信号線、半導体素子
３とグランド層１ｂとをボンディングワイヤ６によって
ボンディング接続する。
【００９５】さらに、封止は予め形成したダム部１０内
にエポキシ系のポッティング樹脂１１を充填させて行
う。その後、アウタリード部１ｃの切断成形は前記実施
例と同様にして行う。なお、ダム部１０は予め成形した
ものではなく、リードフレーム１に直接ポッティングし
てベークする方法でも製造可能である。
【００９６】図８に示す半導体集積回路装置によれば、
モールドの為の金型を製作しなくて済むため、前記半導
体集積回路装置の組み立てを容易にすることと、金型コ
ストを省略することができる。また、その他の効果につ
いては、前記実施例で説明したものと同様であるため、
その重複説明は省略する。
【００９７】また、前記実施例および図４，５，６，７
または８に示した半導体集積回路装置は、ベタの平板を
グランド層として説明したが、前記ベタの平板を電源層
としても、グランド層の場合と同様の効果を得ることが
できる。
【００９８】さらに、図９の本発明の他の実施例である
半導体集積回路装置の構造に示すように、リードフレー
ム１を３層構造としてもよい。
【００９９】ここで、図９に示す半導体集積回路装置の
構成について説明すると、半導体素子３を樹脂封止した
本体部４から外部へ延在するリードフレーム１のリード
部１ｄが、各々の間に絶縁部材２を介して張り合わされ
た３つの導体部材からなる３層構造を有し、前記３層構
造が複数個の線状の信号線からなる信号層１ａと信号層
１ａのほぼ全面に渡る面積を有する平板状の電源層１ｇ
と信号層１ａのほぼ全面に渡る面積を有しかつ半導体素
子搭載部１ｈ（図１参照）が設けられた平板状のグラン
ド層１ｂとからなり、信号層１ａが電源層１ｇとグラン
ド層１ｂとによって挟まれ、リード部１ｄにおける３層
構造のアウタリード部１ｃが樹脂封止後に切断成形され
たリード部１ｄである。
【０１００】なお、図９に示す半導体集積回路装置から
得られる効果は、グランド側だけでなく、電源側のイン
ダクタンスも低減できることである。これによって、電
源側の電気特性も向上させることができる。また、その
他の効果については、前記実施例で説明したものと同様
であるため、その重複説明は省略する。
【０１０１】また、前記実施例および図４，５，６，
７，８または９に示した半導体集積回路装置では、ＱＦ
Ｐタイプのものを用いて説明したが、本発明による半導
体集積回路装置は、樹脂封止が行われるものであれば、
例えば、ＳＯＰ、ＳＯＪまたはＱＦＪタイプなどの他の
半導体集積回路装置であってもよい。
【０１０２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１０３】（１）．リードフレームのリード部を多層
構造とし、前記多層構造が複数個の線状の信号線からな
る信号層と信号層のほぼ全面に渡る面積を有しかつ半導
体素子搭載部が設けられた少なくとも１枚の平板状の電
源層もしくはグランド層とからなることにより、信号層
における信号線をほぼ全長に渡ってグランド層または電
源層との２層構造とすることができる。
【０１０４】これによって、ノイズ源となる信号線間の
容量を低減することができる。
【０１０５】（２）．信号線とその近くに形成されたグ
ランド層との間でリターン電流が流れることにより、お
互いに誘電作用を引き起こすため、電源層またはグラン
ド層のインダクタンスを低減することが可能になる。
【０１０６】これによって、信号の高速伝送が可能にな
り、その結果、半導体集積回路装置の電気的特性を向上
することができる。
【０１０７】（３）．半導体集積回路装置内に複数個存
在する電源層またはグランド層のリード部を、信号線と
は別の層として取り出せるため、配線の引き回し時に信
号層に余裕ができる。
【０１０８】その結果、半導体集積回路装置の小形化も
しくは多ピン化を実現することができ、さらに、半導体
集積回路装置の高密度実装を可能にできる。
【０１０９】（４）．アウタリード部が微細化されて
も、信号線が絶縁部材を介して平板状の電源層またはグ
ランド層と張り合わされて保持されるため、切断成形後
でもアウタリード部が変形しにくい。したがって、半導
体集積回路装置を実装基板へ実装する際のアウタリード
部の変形を防止することができ、その結果、ハンドリン
グ性を向上することができる。
【０１１０】（５）．２層構造のリードフレームの少な
くとも半導体素子搭載側が樹脂封止されていることによ
り、リードフレームにおける片面だけの樹脂封止とする
ことができる。その結果、リードフレームの半導体素子
搭載側と反対側のモールド樹脂を無くすことができるた
め、モールド樹脂にクラックが入るポップコーン現象の
発生を防止することができる。
【０１１１】（６）．２層構造のリードフレームにおけ
る平板状の電源層もしくはグランド層が、前記半導体集
積回路装置を実装する実装基板側に位置するように切断
成形されていることにより、モールド樹脂を介さずに、
直接リードフレームから放熱することができる。その結
果、半導体集積回路装置の放熱性を向上することが可能
になる。
【０１１２】（７）．２層構造のリードフレームにおけ
る平板状の電源層もしくはグランド層が、前記半導体集
積回路装置を実装する実装基板側と反対側に位置するよ
うに切断成形されていることにより、半導体集積回路装
置の高さを低くすることができる。その結果、半導体集
積回路装置の高密度実装を実現することができる。
【０１１３】（８）．２層構造のリードフレームにおけ
る平板状の電源層もしくはグランド層が、前記半導体集
積回路装置を実装する実装基板側と反対側に位置するよ
うに切断成形されていることにより、前記実装基板側と
反対側に放熱フィンを取り付けることができる。
【０１１４】その結果、半導体集積回路装置の放熱性を
さらに向上することができる。
【０１１５】（９）．リードフレームのリード部が３層
構造を有し、３層構造が複数個の線状の信号線からなる
信号層と前記信号層のほぼ全面に渡る面積を有する平板
状の電源層と前記信号層のほぼ全面に渡る面積を有しか
つ半導体素子搭載部が設けられた平板状のグランド層と
からなることにより、信号線とその近くに形成されたグ
ランド層または電源層との間でリターン電流が流れる。
【０１１６】これにより、グランド層だけでなく、電源
層も信号層との間で誘電作用を引き起こすため、電源側
のインダクタンスも低減することができる。
【０１１７】その結果、２層構造のリードフレームを用
いた場合よりも、さらに半導体集積回路装置の電気的特
性を向上することが可能になる。
【図面の簡単な説明】
【図１】本発明によるリードフレームの構造の一実施例
を示す部分拡大断面図である。
【図２】本発明によるリードフレームを用いた半導体集
積回路装置の構造の一実施例を示す部分断面図である。
【図３】本発明によるリードフレームを用いた半導体集
積回路装置の構造の一実施例を示す断面図である。
【図４】本発明によるリードフレームを用いた半導体集
積回路装置の他の実施例の構造の一例を示す断面図であ
る。
【図５】本発明によるリードフレームを用いた半導体集
積回路装置の他の実施例の構造の一例を示す断面図であ
る。
【図６】本発明によるリードフレームを用いた半導体集
積回路装置の他の実施例の構造の一例を示す部分断面図
である。
【図７】本発明によるリードフレームを用いた半導体集
積回路装置の他の実施例の構造の一例を示す断面図であ
る。
【図８】本発明によるリードフレームを用いた半導体集
積回路装置の他の実施例の構造の一例を示す断面図であ
る。
【図９】本発明によるリードフレームを用いた半導体集
積回路装置の他の実施例の構造の一例を一部破断して示
す斜視図である。
【符号の説明】
１ リードフレーム １ａ 信号層 １ｂ グランド層 １ｃ アウタリード部 １ｄ リード部 １ｅ 半導体素子搭載側 １ｆ 切り欠き部 １ｇ 電源層 １ｈ 半導体素子搭載部 ２ 絶縁部材 ３ 半導体素子 ４ 本体部 ５ 実装基板側（裏側） ５ａ 反対側（表側） ６ ボンディングワイヤ ７ モールド樹脂 ８ 放熱フィン ９ 角部 １０ ダム部 １１ ポッティング樹脂

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を搭載するリードフレームで
    あって、前記リードフレームのリード部が、間に絶縁部
    材を介して張り合わされた少なくとも２つの導体部材か
    らなる多層構造を有し、前記多層構造が複数個の線状の
    信号線からなる信号層と前記信号層のほぼ全面に渡る面
    積を有しかつ半導体素子搭載部が設けられた少なくとも
    １枚の平板状の電源層もしくはグランド層とからなるこ
    とを特徴とするリードフレーム。
  2. 【請求項２】 半導体素子を樹脂封止した本体部から外
    部へ延在するリードフレームのリード部が、間に絶縁部
    材を介して張り合わされた２つの導体部材からなる２層
    構造を有し、前記２層構造が複数個の線状の信号線から
    なる信号層と前記信号層のほぼ全面に渡る面積を有しか
    つ半導体素子搭載部が設けられた平板状の電源層もしく
    はグランド層とからなり、前記リード部における２層構
    造のアウタリード部が樹脂封止後に切断成形されたリー
    ド部であることを特徴とする半導体集積回路装置。
  3. 【請求項３】 請求項２記載の半導体集積回路装置であ
    って、前記リードフレームの少なくとも半導体素子搭載
    側が樹脂封止されていることを特徴とする半導体集積回
    路装置。
  4. 【請求項４】 請求項３記載の半導体集積回路装置であ
    って、前記２層構造における平板状の電源層もしくはグ
    ランド層が、前記半導体集積回路装置を実装する実装基
    板側に位置するように切断成形されていることを特徴と
    する半導体集積回路装置。
  5. 【請求項５】 請求項３記載の半導体集積回路装置であ
    って、前記２層構造における平板状の電源層もしくはグ
    ランド層が、前記半導体集積回路装置を実装する実装基
    板側と反対側に位置するように切断成形されていること
    を特徴とする半導体集積回路装置。
  6. 【請求項６】 請求項３，４または５記載の半導体集積
    回路装置であって、前記平板状の電源層もしくはグラン
    ド層に放熱フィンが取り付けられていることを特徴とす
    る半導体集積回路装置。
  7. 【請求項７】 請求項２，３，４，５または６記載の半
    導体集積回路装置であって、前記樹脂封止がトランスフ
    ァーモールドによる封止であることを特徴とする半導体
    集積回路装置。
  8. 【請求項８】 請求項２，３，４，５または６記載の半
    導体集積回路装置であって、前記リードフレームの半導
    体素子搭載側において、前記半導体素子とその周辺部を
    囲むダム部が形成され、かつ前記樹脂封止が前記ダム部
    の内部にポッティング樹脂またはゲル状樹脂を充填した
    封止であることを特徴とする半導体集積回路装置。
  9. 【請求項９】 半導体素子を樹脂封止した本体部から外
    部へ延在するリードフレームのリード部が、各々の間に
    絶縁部材を介して張り合わされた３つの導体部材からな
    る３層構造を有し、前記３層構造が複数個の線状の信号
    線からなる信号層と前記信号層のほぼ全面に渡る面積を
    有する平板状の電源層と前記信号層のほぼ全面に渡る面
    積を有しかつ半導体素子搭載部が設けられた平板状のグ
    ランド層とからなり、前記信号層が前記電源層と前記グ
    ランド層とによって挟まれ、前記リード部における３層
    構造のアウタリード部が樹脂封止後に切断成形されたリ
    ード部であることを特徴とする半導体集積回路装置。
JP13295A 1995-01-05 1995-01-05 リードフレームおよびそれを用いた半導体集積回路装置 Pending JPH08186224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13295A JPH08186224A (ja) 1995-01-05 1995-01-05 リードフレームおよびそれを用いた半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13295A JPH08186224A (ja) 1995-01-05 1995-01-05 リードフレームおよびそれを用いた半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH08186224A true JPH08186224A (ja) 1996-07-16

Family

ID=11465512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13295A Pending JPH08186224A (ja) 1995-01-05 1995-01-05 リードフレームおよびそれを用いた半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH08186224A (ja)

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP3034180B2 (ja) 半導体装置及びその製造方法及び基板
US6002165A (en) Multilayered lead frame for semiconductor packages
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US5910682A (en) Semiconductor chip stack package
US6566164B1 (en) Exposed copper strap in a semiconductor package
US5032895A (en) Semiconductor device and method of producing the same
JP2744685B2 (ja) 半導体装置
JP3483720B2 (ja) 半導体装置
JPH0810744B2 (ja) 半導体装置
JPH1074795A (ja) 半導体装置およびその製造方法
US5331511A (en) Electrically and thermally enhanced integrated-circuit package
JP2905609B2 (ja) 樹脂封止型半導体装置
JP2850462B2 (ja) 半導体装置及びその製造方法
JP2620611B2 (ja) 電子部品搭載用基板
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH08186224A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP2612468B2 (ja) 電子部品搭載用基板
JP3408375B2 (ja) 半導体装置
JPH10321670A (ja) 半導体装置
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JPH0786335A (ja) 半導体の実装構造とこれに用いる樹脂封止型半導体装置