JPH08181364A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08181364A JPH08181364A JP6318594A JP31859494A JPH08181364A JP H08181364 A JPH08181364 A JP H08181364A JP 6318594 A JP6318594 A JP 6318594A JP 31859494 A JP31859494 A JP 31859494A JP H08181364 A JPH08181364 A JP H08181364A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- substrate
- discotic
- solid phase
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Substances (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 高温処理及び高価な基板材料を必要としない
半導体装置を得る。 【構成】 基板１上にゲート電極層４、ソース電極層５
及びゲート絶縁層６を形成し、半導体層１３を積層する
半導体装置の半導体層１３を、常温において固相を示
し、ディスコティック相−固相なる温度系列を有し、デ
ィスコティック相において板状低分子の柱状構造を有す
る物質、例えば下記式（化１）で示される２，３，６，
７，１０，１１−ヘキサヘキシルチオトリフェニレン
を、等方的液体相で基板上に塗布し、磁力線を基板面に
実質的に垂直に印加しつつ、前記物質がディスコティッ
ク相から固相になるまで急速に冷却して柱状構造の方向
を基板表面に平行になるようにする。メタルマスクによ
り、チタン層１４及び金層１５を蒸着して、ソース電極
とドレイン電極を形成する。
半導体装置を得る。 【構成】 基板１上にゲート電極層４、ソース電極層５
及びゲート絶縁層６を形成し、半導体層１３を積層する
半導体装置の半導体層１３を、常温において固相を示
し、ディスコティック相−固相なる温度系列を有し、デ
ィスコティック相において板状低分子の柱状構造を有す
る物質、例えば下記式（化１）で示される２，３，６，
７，１０，１１−ヘキサヘキシルチオトリフェニレン
を、等方的液体相で基板上に塗布し、磁力線を基板面に
実質的に垂直に印加しつつ、前記物質がディスコティッ
ク相から固相になるまで急速に冷却して柱状構造の方向
を基板表面に平行になるようにする。メタルマスクによ
り、チタン層１４及び金層１５を蒸着して、ソース電極
とドレイン電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に薄膜
トランジスターに関する。
トランジスターに関する。
【０００２】
【従来の技術】現在の薄膜トランジスター群や、その他
の半導体装置群は、おもに、単結晶シリコンや、多結晶
シリコンや、非晶質シリコンを基礎材料とした半導体プ
ロセスから製造される。これには、半導体層として単結
晶シリコン層、多結晶シリコン層、非晶質シリコン層等
を形成するための沈積装置、即ちＣＶＤ装置やプラズマ
ＣＶＤ装置等が必要となる。
の半導体装置群は、おもに、単結晶シリコンや、多結晶
シリコンや、非晶質シリコンを基礎材料とした半導体プ
ロセスから製造される。これには、半導体層として単結
晶シリコン層、多結晶シリコン層、非晶質シリコン層等
を形成するための沈積装置、即ちＣＶＤ装置やプラズマ
ＣＶＤ装置等が必要となる。
【０００３】
【発明が解決しようとする課題】しかしながら、この沈
積には高度な制御を要する。さらに、この沈積の際の温
度は、非晶質シリコン薄層の場合でも、約３５０℃以上
となる。従って、この種の沈積装置を用いて半導体層を
形成すると、非常にコスト高となる。
積には高度な制御を要する。さらに、この沈積の際の温
度は、非晶質シリコン薄層の場合でも、約３５０℃以上
となる。従って、この種の沈積装置を用いて半導体層を
形成すると、非常にコスト高となる。
【０００４】また、高温度でアルカリ元素が基板から基
板表面に拡散しないように、低アルカリガラス、通常、
低アルカリホウ硅酸ガラスや溶融石英基板が基板として
使われるため、基板の価格がソーダライムガラスに比べ
て上昇する。この２点から、この半導体装置群、すなわ
ち薄膜トランジスター群を使った液晶表示装置は、高価
となる。
板表面に拡散しないように、低アルカリガラス、通常、
低アルカリホウ硅酸ガラスや溶融石英基板が基板として
使われるため、基板の価格がソーダライムガラスに比べ
て上昇する。この２点から、この半導体装置群、すなわ
ち薄膜トランジスター群を使った液晶表示装置は、高価
となる。
【０００５】本発明は前記課題を解決するために、高温
処理及び高価な基板材料を必要としない半導体装置及び
その製造方法を提供することを目的とする。
処理及び高価な基板材料を必要としない半導体装置及び
その製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置は、半導体層が、常温において
固相を示す物質でディスコティック相−固相なる温度系
列を有し、ディスコティック相において板状低分子の柱
状構造を有する物質からなり、かつ固相における前記板
状低分子面の法線が基板面に実質的に平行であるという
構成を備えたものである。
め、本発明の半導体装置は、半導体層が、常温において
固相を示す物質でディスコティック相−固相なる温度系
列を有し、ディスコティック相において板状低分子の柱
状構造を有する物質からなり、かつ固相における前記板
状低分子面の法線が基板面に実質的に平行であるという
構成を備えたものである。
【０００７】前記構成においては、常温において固相を
示し、ディスコティック相−固相なる温度系列を有し、
ディスコティック相において板状低分子の柱状構造を有
する物質が前記式（化１）で示される２，３，６，７，
１０，１１−ヘキサヘキシルチオトリフェニレンである
ことが好ましい。
示し、ディスコティック相−固相なる温度系列を有し、
ディスコティック相において板状低分子の柱状構造を有
する物質が前記式（化１）で示される２，３，６，７，
１０，１１−ヘキサヘキシルチオトリフェニレンである
ことが好ましい。
【０００８】次に本発明の半導体装置の製造方法は、基
板上にゲート電極層、ドレイン電極層及びゲート絶縁層
を形成し、半導体層を積層する半導体装置の製造方法に
おいて、前記半導体層を、常温において固相を示す物質
でディスコティック相−固相なる温度系列を有し、ディ
スコティック相において板状低分子の柱状構造を有する
物質を等方的液体相で基板上に塗布し、磁力線を基板面
に実質的に垂直に印加しつつ、前記物質がディスコティ
ック相から固相になるまで急速に冷却して形成すること
を特徴とする。
板上にゲート電極層、ドレイン電極層及びゲート絶縁層
を形成し、半導体層を積層する半導体装置の製造方法に
おいて、前記半導体層を、常温において固相を示す物質
でディスコティック相−固相なる温度系列を有し、ディ
スコティック相において板状低分子の柱状構造を有する
物質を等方的液体相で基板上に塗布し、磁力線を基板面
に実質的に垂直に印加しつつ、前記物質がディスコティ
ック相から固相になるまで急速に冷却して形成すること
を特徴とする。
【０００９】前記構成においては、半導体層がディスコ
ティック相から固相になるまで基板を電磁石を用いて揺
動させることが好ましい。また前記構成においては、磁
力線が５０以上８０キロガウス以下であることが好まし
い。また前記構成においては、ソース電極層又はドレイ
ン電極層と、半導体層との接触面に、チタン又はチタン
合金を用いてオーミック接触を形成することが好まし
い。
ティック相から固相になるまで基板を電磁石を用いて揺
動させることが好ましい。また前記構成においては、磁
力線が５０以上８０キロガウス以下であることが好まし
い。また前記構成においては、ソース電極層又はドレイ
ン電極層と、半導体層との接触面に、チタン又はチタン
合金を用いてオーミック接触を形成することが好まし
い。
【００１０】
【作用】前記本発明の半導体装置によれば、半導体層
が、常温において固相を示す物質でディスコティック相
−固相なる温度系列を有し、ディスコティック相におい
て板状低分子の柱状構造を有する物質からなり、かつ固
相における前記板状低分子面の法線が基板面に実質的に
平行であることにより、十分大きな移動度を有する半導
体層を約３００℃程度の高温処理を行うことなく実現で
きる。
が、常温において固相を示す物質でディスコティック相
−固相なる温度系列を有し、ディスコティック相におい
て板状低分子の柱状構造を有する物質からなり、かつ固
相における前記板状低分子面の法線が基板面に実質的に
平行であることにより、十分大きな移動度を有する半導
体層を約３００℃程度の高温処理を行うことなく実現で
きる。
【００１１】常温において固相を示し、ディスコティッ
ク相−固相なる温度系列を有し、ディスコティック相に
おいて板状低分子の柱状構造を有する物質が前記式（化
１）で示される２，３，６，７，１０，１１−ヘキサヘ
キシルチオトリフェニレンであるという本発明の好まし
い例によれば、ディスコティック液晶相を容易に配向で
きる。
ク相−固相なる温度系列を有し、ディスコティック相に
おいて板状低分子の柱状構造を有する物質が前記式（化
１）で示される２，３，６，７，１０，１１−ヘキサヘ
キシルチオトリフェニレンであるという本発明の好まし
い例によれば、ディスコティック液晶相を容易に配向で
きる。
【００１２】また前記本発明の半導体装置の製造方法に
よれば、基板上にゲート電極層、ドレイン電極層及びゲ
ート絶縁層を形成し、半導体層を積層する半導体装置の
製造方法において、前記半導体層を、常温において固相
を示す物質でディスコティック相−固相なる温度系列を
有し、ディスコティック相において板状低分子の柱状構
造を有する物質を等方的液体相で基板上に塗布し、磁力
線を基板面に実質的に垂直に印加しつつ、前記物質がデ
ィスコティック相から固相になるまで急速に冷却して形
成することにより、本発明の半導体装置を効率よく合理
的に製造できる。
よれば、基板上にゲート電極層、ドレイン電極層及びゲ
ート絶縁層を形成し、半導体層を積層する半導体装置の
製造方法において、前記半導体層を、常温において固相
を示す物質でディスコティック相−固相なる温度系列を
有し、ディスコティック相において板状低分子の柱状構
造を有する物質を等方的液体相で基板上に塗布し、磁力
線を基板面に実質的に垂直に印加しつつ、前記物質がデ
ィスコティック相から固相になるまで急速に冷却して形
成することにより、本発明の半導体装置を効率よく合理
的に製造できる。
【００１３】また、半導体層がディスコティック相から
固相になるまで基板を電磁石を用いて揺動させるという
本発明の好ましい例によれば、板状低分子の配向性を向
上させることができる。
固相になるまで基板を電磁石を用いて揺動させるという
本発明の好ましい例によれば、板状低分子の配向性を向
上させることができる。
【００１４】また、磁力線が５０以上８０キロガウス以
下であるという本発明の好ましい例によれば、ディスコ
ティック液晶相の配向性を向上させることができる。ま
た、ソース電極層又はドレイン電極層と、半導体層との
接触面に、チタン又はチタン合金を用いてオーミック接
触を形成するという本発明の好ましい例によれば、低抵
抗のオーミックコンタクトを形成できるので、半導体装
置の性能を向上させることができる。
下であるという本発明の好ましい例によれば、ディスコ
ティック液晶相の配向性を向上させることができる。ま
た、ソース電極層又はドレイン電極層と、半導体層との
接触面に、チタン又はチタン合金を用いてオーミック接
触を形成するという本発明の好ましい例によれば、低抵
抗のオーミックコンタクトを形成できるので、半導体装
置の性能を向上させることができる。
【００１５】
【実施例】以下実施例を用いて本発明を具体的に説明す
る。棒状低分子からなるネマティック液晶相等は一般に
よく知られているが、本実施例では板状低分子からなる
系の液晶相−ディスコティック液晶相を用いた。例え
ば、板状低分子の一例を下記式（化２）に示す。
る。棒状低分子からなるネマティック液晶相等は一般に
よく知られているが、本実施例では板状低分子からなる
系の液晶相−ディスコティック液晶相を用いた。例え
ば、板状低分子の一例を下記式（化２）に示す。
【００１６】
【化２】
【００１７】このような板状分子が積層されて、ディス
コティック液晶相が構成される。ディスコティック液晶
相のうち、最も秩序度の小さい相は、各板状分子の重心
位置が無秩序であるが、各板状分子面の法線が一致して
いるような配列をなす。図１は板状分子の配列の例を示
す図である。この板状低分子の配列より秩序度が高ま
り、板状低分子が柱状構造に積層されたディスコティッ
ク液晶相が形成される。
コティック液晶相が構成される。ディスコティック液晶
相のうち、最も秩序度の小さい相は、各板状分子の重心
位置が無秩序であるが、各板状分子面の法線が一致して
いるような配列をなす。図１は板状分子の配列の例を示
す図である。この板状低分子の配列より秩序度が高ま
り、板状低分子が柱状構造に積層されたディスコティッ
ク液晶相が形成される。
【００１８】ディスコティック相−固相なる温度系列を
有する物質で、かつ、ディスコティック相において板状
低分子の柱状構造を有する物質をディスコティック液晶
状態で配向させ、そのまま急速に冷却すると柱状構造を
もった固相が得られる。この柱状構造において、板状低
分子間の伝導には、かなりの大きさの移動度が期待され
る。
有する物質で、かつ、ディスコティック相において板状
低分子の柱状構造を有する物質をディスコティック液晶
状態で配向させ、そのまま急速に冷却すると柱状構造を
もった固相が得られる。この柱状構造において、板状低
分子間の伝導には、かなりの大きさの移動度が期待され
る。
【００１９】板状低分子化合物として、前記式（化１）
に示す２，３，６，７，１０，１１−ヘキサヘキシルチ
オトリフェニレンを使用した場合、図１に示した柱状構
造をもった固相が得られる。この固相での柱状構造はＸ
線回折を使った結晶解析で明かである。この場合、柱状
内では板状分子間での方向のホール移動度は約０．１ｃ
ｍ2Ｖ-1ｓ-1であり、ある種の分野への半導体装置、例
えば、液晶表示装置における薄膜トランジスター群に対
しては満足できるものである。
に示す２，３，６，７，１０，１１−ヘキサヘキシルチ
オトリフェニレンを使用した場合、図１に示した柱状構
造をもった固相が得られる。この固相での柱状構造はＸ
線回折を使った結晶解析で明かである。この場合、柱状
内では板状分子間での方向のホール移動度は約０．１ｃ
ｍ2Ｖ-1ｓ-1であり、ある種の分野への半導体装置、例
えば、液晶表示装置における薄膜トランジスター群に対
しては満足できるものである。
【００２０】従って、この固相の薄膜を使って半導体装
置を構成した場合、キャリアの伝導様式は柱状構造に平
行に伝導するようなものであるべきである。絶縁性基板
の上に多数の半導体装置を設ける場合にはプレーナー構
造が容易であり、伝導の方向は基板表面に平行であるべ
きである。従って、柱状方向が基板表面に平行になるよ
うな固相薄膜を得ることが要請される。
置を構成した場合、キャリアの伝導様式は柱状構造に平
行に伝導するようなものであるべきである。絶縁性基板
の上に多数の半導体装置を設ける場合にはプレーナー構
造が容易であり、伝導の方向は基板表面に平行であるべ
きである。従って、柱状方向が基板表面に平行になるよ
うな固相薄膜を得ることが要請される。
【００２１】通常平坦な基板表面には、ディスコティッ
ク液晶相は板状低分子面の法線が垂直になるように配向
するので、柱状構造の方向が基板表面に垂直となりやす
い。従って、この事態を避け、柱状構造の方向が基板表
面に平行にすることが必要となる。
ク液晶相は板状低分子面の法線が垂直になるように配向
するので、柱状構造の方向が基板表面に垂直となりやす
い。従って、この事態を避け、柱状構造の方向が基板表
面に平行にすることが必要となる。
【００２２】ディスコティック液晶相を示す板状低分子
は、一般には、この分子面内に芳香環を有する。この芳
香環には豊富なπ電子雲があり、これが反磁性を示す。
この板状低分子に磁場を印加した場合、板状低分子は磁
力線が芳香環を貫通しないように、即ち、磁力線に芳香
環の面が平行になるような配置を取ろうとし、柱状構造
の方向が基板表面に平行になる。
は、一般には、この分子面内に芳香環を有する。この芳
香環には豊富なπ電子雲があり、これが反磁性を示す。
この板状低分子に磁場を印加した場合、板状低分子は磁
力線が芳香環を貫通しないように、即ち、磁力線に芳香
環の面が平行になるような配置を取ろうとし、柱状構造
の方向が基板表面に平行になる。
【００２３】また、前記固相薄膜は暗抵抗が高い。従っ
て、半導体装置には必須の、低抵抗オーミックコンタク
トの形成が難しい。そこで本発明者は種々のコンタクト
について検討したところ、チタン又はチタン系合金が低
抵抗コンタクトの形成に優れていることを見いだした。
て、半導体装置には必須の、低抵抗オーミックコンタク
トの形成が難しい。そこで本発明者は種々のコンタクト
について検討したところ、チタン又はチタン系合金が低
抵抗コンタクトの形成に優れていることを見いだした。
【００２４】（実施例）図２〜１０は本実施例の半導体
装置の製造工程を示す断面図である。図２に示す錫添加
酸化インディウム（以下、ＩＴＯ）層２を表面に有する
石英基板１は、表面研磨され平滑性が向上させてある。
次に図３に示すように、ＩＴＯ層２を公知の技術で微細
加工し、画素電極３、ゲート電極４、ゲート配線パター
ン、ソース配線５を形成し、さらに公知のスパッター法
および湿式蝕刻法によりゲート絶縁膜６を二酸化硅素を
用いて形成した。
装置の製造工程を示す断面図である。図２に示す錫添加
酸化インディウム（以下、ＩＴＯ）層２を表面に有する
石英基板１は、表面研磨され平滑性が向上させてある。
次に図３に示すように、ＩＴＯ層２を公知の技術で微細
加工し、画素電極３、ゲート電極４、ゲート配線パター
ン、ソース配線５を形成し、さらに公知のスパッター法
および湿式蝕刻法によりゲート絶縁膜６を二酸化硅素を
用いて形成した。
【００２５】次に図４のように、約２μｍ径の球状スペ
ーサー７を石英基板１上に散布した。次に図５のよう
に、スパッター法によりポリフッ化ビニリデン９で被覆
したもう一方の石英基板８を石英基板１に対向させて、
貼り合わせた。次に図６のように、この上下石英基板の
間隙に、等方的液体状態に加温した２，３，６，７，１
０，１１−ヘキサヘキシルチオトリフェニレン１０をキ
ャピラリー法で充填し、充填セルを得た。この低分子化
合物、２，３，６，７，１０，１１−ヘキサヘキシルチ
オトリフェニレンは、偏光顕微鏡とＸ線回折によれば、
融点は約６２℃であり、約６２℃から約９３℃まで、板
状分子が柱状構造にスタックされたディスコティック液
晶相を示す化合物である。約９３℃以上では等方的液晶
状態を示す。
ーサー７を石英基板１上に散布した。次に図５のよう
に、スパッター法によりポリフッ化ビニリデン９で被覆
したもう一方の石英基板８を石英基板１に対向させて、
貼り合わせた。次に図６のように、この上下石英基板の
間隙に、等方的液体状態に加温した２，３，６，７，１
０，１１−ヘキサヘキシルチオトリフェニレン１０をキ
ャピラリー法で充填し、充填セルを得た。この低分子化
合物、２，３，６，７，１０，１１−ヘキサヘキシルチ
オトリフェニレンは、偏光顕微鏡とＸ線回折によれば、
融点は約６２℃であり、約６２℃から約９３℃まで、板
状分子が柱状構造にスタックされたディスコティック液
晶相を示す化合物である。約９３℃以上では等方的液晶
状態を示す。
【００２６】次に図７に示すように、２，３，６，７，
１０，１１−ヘキサヘキシルチオトリフェニレン層１０
が等方的液体になるまで赤外線ヒーターを用いて充填セ
ルを約１００℃まで加温したのち、基板を鉄板に接触さ
せて室温まで急冷した。冷却速度は、例えば約５５℃ま
では約１５℃／分であった。急冷と同時に約５５ガウス
の平行磁場を石英基板にほぼ垂直に、基板の垂線から約
１５゜傾けて印加し続けた。次に、石英基板８を剥離さ
せると図８に示すような素子となった。
１０，１１−ヘキサヘキシルチオトリフェニレン層１０
が等方的液体になるまで赤外線ヒーターを用いて充填セ
ルを約１００℃まで加温したのち、基板を鉄板に接触さ
せて室温まで急冷した。冷却速度は、例えば約５５℃ま
では約１５℃／分であった。急冷と同時に約５５ガウス
の平行磁場を石英基板にほぼ垂直に、基板の垂線から約
１５゜傾けて印加し続けた。次に、石英基板８を剥離さ
せると図８に示すような素子となった。
【００２７】図１１は、Ｘ線回折による解析の結果推測
された柱状構造の基板面に対する配向を示す断面図であ
る。等方的液体１０を冷却した後の固相膜１３をＸ線回
折により解析した結果、図１１のように、印加された磁
場の基板１６への射影の方向と、有機低分子１７の柱状
構造１８の柱の方向とが一致しており、しかも柱状構造
の柱の方向は基板１６に平行であった。また、この固相
膜１３のキャリアはホールであり、移動度は約０．１ｃ
ｍ2Ｖ-1ｓ-1程度であった。
された柱状構造の基板面に対する配向を示す断面図であ
る。等方的液体１０を冷却した後の固相膜１３をＸ線回
折により解析した結果、図１１のように、印加された磁
場の基板１６への射影の方向と、有機低分子１７の柱状
構造１８の柱の方向とが一致しており、しかも柱状構造
の柱の方向は基板１６に平行であった。また、この固相
膜１３のキャリアはホールであり、移動度は約０．１ｃ
ｍ2Ｖ-1ｓ-1程度であった。
【００２８】次に図９のように、適当なマスク材を使用
してＯ2アッシャーにより微細加工した。次に図１０の
ように、メタルマスクにより、チタン層１４及び金層１
５を蒸着して、ソース電極とドレイン電極を形成した。
電気的測定の結果、ドレイン電流のＯＮ−ＯＦＦ比は、
１０5であり、表示装置用の画素制御用の薄膜トランジ
スターとしては十分な特性を有していた。
してＯ2アッシャーにより微細加工した。次に図１０の
ように、メタルマスクにより、チタン層１４及び金層１
５を蒸着して、ソース電極とドレイン電極を形成した。
電気的測定の結果、ドレイン電流のＯＮ−ＯＦＦ比は、
１０5であり、表示装置用の画素制御用の薄膜トランジ
スターとしては十分な特性を有していた。
【００２９】なお基板として、ソーダライムガラスをス
パッター法により二酸化硅素層で被覆したものを使用し
ても、初期特性や信頼性も満足のいくものであった。こ
の例から分かるように、使用される最高温度は１００℃
強であった。
パッター法により二酸化硅素層で被覆したものを使用し
ても、初期特性や信頼性も満足のいくものであった。こ
の例から分かるように、使用される最高温度は１００℃
強であった。
【００３０】また、２，３，６，７，１０，１１−ヘキ
サヘキシルチオトリフェニレン層に対する磁場を、磁力
線が石英基板主面に垂直な平面内で揺動するように、充
填セルを市販の電磁石を用いた装置により周波数約２０
Ｈｚで揺動させた点を除いて、実施例１と同様に半導体
装置を作製したところ、解析結果や電気的測定結果は実
施例１と同様であった。
サヘキシルチオトリフェニレン層に対する磁場を、磁力
線が石英基板主面に垂直な平面内で揺動するように、充
填セルを市販の電磁石を用いた装置により周波数約２０
Ｈｚで揺動させた点を除いて、実施例１と同様に半導体
装置を作製したところ、解析結果や電気的測定結果は実
施例１と同様であった。
【００３１】なお、本実施例の半導体装置には、電界効
果トランジスター（ＦＥＴ）、ＭＩＳトランジスター、
ダイオード等の２端子素子等も含まれる。
果トランジスター（ＦＥＴ）、ＭＩＳトランジスター、
ダイオード等の２端子素子等も含まれる。
【００３２】
【発明の効果】以上説明した通り、前記本発明の半導体
装置によれば、半導体層が、常温において固相を示す物
質でディスコティック相−固相なる温度系列を有し、デ
ィスコティック相において板状低分子の柱状構造を有す
る物質からなり、かつ固相における前記板状低分子面の
法線が基板面に実質的に平行であることにより、十分大
きな移動度を有する半導体層を約３００℃程度の高温処
理を行うことなく提供できる。前記構成において、常温
において固相を示し、ディスコティック相−固相なる温
度系列を有し、ディスコティック相において板状低分子
の柱状構造を有する物質が前記式（化１）で示される
２，３，６，７，１０，１１−ヘキサヘキシルチオトリ
フェニレンであると、ディスコティック液晶相を容易に
配向できる。
装置によれば、半導体層が、常温において固相を示す物
質でディスコティック相−固相なる温度系列を有し、デ
ィスコティック相において板状低分子の柱状構造を有す
る物質からなり、かつ固相における前記板状低分子面の
法線が基板面に実質的に平行であることにより、十分大
きな移動度を有する半導体層を約３００℃程度の高温処
理を行うことなく提供できる。前記構成において、常温
において固相を示し、ディスコティック相−固相なる温
度系列を有し、ディスコティック相において板状低分子
の柱状構造を有する物質が前記式（化１）で示される
２，３，６，７，１０，１１−ヘキサヘキシルチオトリ
フェニレンであると、ディスコティック液晶相を容易に
配向できる。
【００３３】また前記本発明の半導体装置の製造方法に
よれば、基板上にゲート電極層、ドレイン電極層及びゲ
ート絶縁層を形成し、半導体層を積層する半導体装置の
製造方法において、前記半導体層を、常温において固相
を示す物質でディスコティック相−固相なる温度系列を
有し、ディスコティック相において板状低分子の柱状構
造を有する物質を等方的液体相で基板上に塗布し、磁力
線を基板面に実質的に垂直に印加しつつ、前記物質がデ
ィスコティック相から固相になるまで急速に冷却して形
成することにより、本発明の半導体装置を効率よく合理
的に製造できる。また、半導体層がディスコティック相
から固相になるまで基板を電磁石を用いて揺動させる
と、板状低分子の配向性を向上させることができる。ま
た、磁力線が５０以上８０キロガウス以下であると、デ
ィスコティック液晶相の配向性を向上させることができ
る。また、ソース電極層又はドレイン電極層と、半導体
層との接触面に、チタン又はチタン合金を用いてオーミ
ック接触を形成すると、低抵抗のオーミックコンタクト
を形成できるので、半導体装置の性能を向上させること
ができる。
よれば、基板上にゲート電極層、ドレイン電極層及びゲ
ート絶縁層を形成し、半導体層を積層する半導体装置の
製造方法において、前記半導体層を、常温において固相
を示す物質でディスコティック相−固相なる温度系列を
有し、ディスコティック相において板状低分子の柱状構
造を有する物質を等方的液体相で基板上に塗布し、磁力
線を基板面に実質的に垂直に印加しつつ、前記物質がデ
ィスコティック相から固相になるまで急速に冷却して形
成することにより、本発明の半導体装置を効率よく合理
的に製造できる。また、半導体層がディスコティック相
から固相になるまで基板を電磁石を用いて揺動させる
と、板状低分子の配向性を向上させることができる。ま
た、磁力線が５０以上８０キロガウス以下であると、デ
ィスコティック液晶相の配向性を向上させることができ
る。また、ソース電極層又はドレイン電極層と、半導体
層との接触面に、チタン又はチタン合金を用いてオーミ
ック接触を形成すると、低抵抗のオーミックコンタクト
を形成できるので、半導体装置の性能を向上させること
ができる。
【図１】板状分子が積載された柱状構造を有するディス
コティック液晶相の、板状分子の配列を示す図。
コティック液晶相の、板状分子の配列を示す図。
【図２】本発明の一実施例の半導体装置の一製造工程を
示す断面図。
示す断面図。
【図３】本発明の一実施例の半導体装置の一製造工程を
示す断面図。
示す断面図。
【図４】本発明の一実施例の半導体装置の一製造工程を
示す断面図。
示す断面図。
【図５】本発明の一実施例の半導体装置の一製造工程を
示す断面図。
示す断面図。
【図６】本発明の一実施例の半導体装置の一製造工程を
示す断面図。
示す断面図。
【図７】本発明の一実施例の半導体装置の一製造工程を
示す断面図。
示す断面図。
【図８】本発明の一実施例の半導体装置の一製造工程を
示す断面図。
示す断面図。
【図９】本発明の一実施例の半導体装置の一製造工程を
示す断面図。
示す断面図。
【図１０】本発明の一実施例の半導体装置の一製造工程
を示す断面図。
を示す断面図。
【図１１】本発明の一実施例の半導体装置において推測
された柱状構造の基板面に対する配向を示す断面図。
された柱状構造の基板面に対する配向を示す断面図。
１ 石英基板 ２ 錫添加酸化インディウム層 ３ 画素電極 ４ ゲート電極 ５ ソース配線 ６ ゲート絶縁膜 ７ 球状真絲球スペーサ ８ 石英基板 ９ ポリフッ化ビニリデン膜 １０ 2,3,6,7,10,11-ヘキサヘキシルチオトリフェニレ
ン層 １１ 加熱用赤外線ヒーター １２ 電磁石のポールピース １３ 微細加工された2,3,6,7,10,11-ヘキサヘキシルチ
オトリフェニレン層 １４ チタン層 １５ 金層 １６ 基板 １７ 板状低分子 １８ 柱状構造
ン層 １１ 加熱用赤外線ヒーター １２ 電磁石のポールピース １３ 微細加工された2,3,6,7,10,11-ヘキサヘキシルチ
オトリフェニレン層 １４ チタン層 １５ 金層 １６ 基板 １７ 板状低分子 １８ 柱状構造
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786
Claims (6)
- 【請求項１】 半導体層が、常温において固相を示す物
質でディスコティック相−固相なる温度系列を有し、デ
ィスコティック相において板状低分子の柱状構造を有す
る物質からなり、かつ固相における前記板状低分子面の
法線が基板面に実質的に平行である半導体装置。 - 【請求項２】 常温において固相を示し、ディスコティ
ック相−固相なる温度系列を有し、ディスコティック相
において板状低分子の柱状構造を有する物質が下記式
（化１）で示される２，３，６，７，１０，１１−ヘキ
サヘキシルチオトリフェニレンである請求項１に記載の
半導体装置。 【化１】 - 【請求項３】 基板上にゲート電極層、ドレイン電極層
及びゲート絶縁層を形成し、半導体層を積層する半導体
装置の製造方法において、前記半導体層を、常温におい
て固相を示す物質でディスコティック相−固相なる温度
系列を有し、ディスコティック相において板状低分子の
柱状構造を有する物質を等方的液体相で基板上に塗布
し、磁力線を基板面に実質的に垂直に印加しつつ、前記
物質がディスコティック相から固相になるまで冷却して
形成することを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体層がディスコティック相から固相
になるまで基板を電磁石を用いて揺動させる請求項３に
記載の半導体装置の製造方法。 - 【請求項５】 磁力線が５０以上８０キロガウス以下の
範囲である請求項３に記載の半導体装置の製造方法。 - 【請求項６】 ソース電極層又はドレイン電極層と、半
導体層との接触面に、チタン又はチタン合金を用いてオ
ーミック接触を形成する請求項３に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6318594A JPH08181364A (ja) | 1994-12-21 | 1994-12-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6318594A JPH08181364A (ja) | 1994-12-21 | 1994-12-21 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181364A true JPH08181364A (ja) | 1996-07-12 |
Family
ID=18100887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6318594A Pending JPH08181364A (ja) | 1994-12-21 | 1994-12-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181364A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067667A1 (fr) * | 2002-02-08 | 2003-08-14 | Dai Nippon Printing Co., Ltd. | Structure de semiconducteur organique, procede de production et dispositif a semiconducteur organique |
| JP2003536260A (ja) * | 2000-06-03 | 2003-12-02 | ザ・ユニバーシティ・オブ・リバプール | 電子構成部品の製造方法及び電子構成部品 |
| JP2006156983A (ja) * | 2004-10-29 | 2006-06-15 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| US7259390B2 (en) * | 2003-02-27 | 2007-08-21 | Dai Nippon Printing Co., Ltd. | Organic semiconductor material |
| JP2008085289A (ja) * | 2006-08-30 | 2008-04-10 | National Institute Of Advanced Industrial & Technology | 液晶性有機半導体材料およびこれを用いた有機半導体デバイス |
| JP2009076585A (ja) * | 2007-09-19 | 2009-04-09 | Iwate Univ | 薄膜の製造方法及び半導体装置 |
-
1994
- 1994-12-21 JP JP6318594A patent/JPH08181364A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003536260A (ja) * | 2000-06-03 | 2003-12-02 | ザ・ユニバーシティ・オブ・リバプール | 電子構成部品の製造方法及び電子構成部品 |
| WO2003067667A1 (fr) * | 2002-02-08 | 2003-08-14 | Dai Nippon Printing Co., Ltd. | Structure de semiconducteur organique, procede de production et dispositif a semiconducteur organique |
| US7102154B2 (en) | 2002-02-08 | 2006-09-05 | Dai Nippon Printing Co. Ltd | Organic semiconductor structure, process for producing the same, and organic semiconductor device |
| CN100459164C (zh) * | 2002-02-08 | 2009-02-04 | 大日本印刷株式会社 | 有机半导体结构物、其制造方法和有机半导体装置 |
| US7638795B2 (en) | 2002-02-08 | 2009-12-29 | Dai Nippon Printing Co., Ltd. | Organic semiconductor structure, process for producing the same, and organic semiconductor device |
| US7259390B2 (en) * | 2003-02-27 | 2007-08-21 | Dai Nippon Printing Co., Ltd. | Organic semiconductor material |
| JP2006156983A (ja) * | 2004-10-29 | 2006-06-15 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| JP2008085289A (ja) * | 2006-08-30 | 2008-04-10 | National Institute Of Advanced Industrial & Technology | 液晶性有機半導体材料およびこれを用いた有機半導体デバイス |
| US9059410B2 (en) | 2006-08-30 | 2015-06-16 | National Institute Of Advanced Industrial Science And Technology | Liquid crystalline organic semiconductor material and organic semiconductor device using same |
| JP2009076585A (ja) * | 2007-09-19 | 2009-04-09 | Iwate Univ | 薄膜の製造方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2900229B2 (ja) | 半導体装置およびその作製方法および電気光学装置 | |
| JP3096573B2 (ja) | シリコン層の成長方法 | |
| US8018560B2 (en) | Method and system for improving ion beam alignment for liquid crystal displays by forming an alignment layer over grooved surface profile | |
| JPH08201814A (ja) | 反強誘電性液晶を用いた液晶パネル体及びその製造方法 | |
| JP2530432B2 (ja) | 液晶素子 | |
| JPH08181364A (ja) | 半導体装置及びその製造方法 | |
| CN108376691A (zh) | 显示面板和显示装置 | |
| JPH04199638A (ja) | 電界効果型薄膜トランジスタ、これを用いた表示装置及びその製造方法 | |
| JPS61156025A (ja) | 表示装置 | |
| JPS6236634A (ja) | 液晶表示素子 | |
| CN101388414B (zh) | 塑料基板上的阻热结构 | |
| JPH04284423A (ja) | 配向制御膜と液晶素子 | |
| JP2003186018A (ja) | 液晶装置の製造方法、及び蒸着基板の製造装置 | |
| KR100650402B1 (ko) | 실리콘 박막의 금속 불순물 제거 방법 | |
| JP2001130994A (ja) | 結晶薄膜の製造方法 | |
| JP2537454B2 (ja) | 液晶電気光学装置作製方法 | |
| JPS63271417A (ja) | 液晶表示素子 | |
| TW200405106A (en) | Liquid crystal display and manufacturing method thereof | |
| JP2002217421A (ja) | 携帯型電子機器 | |
| CN100428493C (zh) | 塑料基板上的阻热结构的形成方法 | |
| JP2018072794A (ja) | 液晶表示装置 | |
| JP2000047241A (ja) | 液晶表示装置の製造方法 | |
| KR20040090302A (ko) | 박막트랜지스터 및 그 형성방법 | |
| JP2000147535A (ja) | 透明導電膜 | |
| JP2004069870A (ja) | 液晶用配向制御膜並びにこれを用いた液晶配向方法及び液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |