JPH0817962A - 半導体装置及び半導体パッケージ - Google Patents
半導体装置及び半導体パッケージInfo
- Publication number
- JPH0817962A JPH0817962A JP6152124A JP15212494A JPH0817962A JP H0817962 A JPH0817962 A JP H0817962A JP 6152124 A JP6152124 A JP 6152124A JP 15212494 A JP15212494 A JP 15212494A JP H0817962 A JPH0817962 A JP H0817962A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- semiconductor substrate
- semiconductor device
- gallium arsenide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置及び半導体パッケージに関し、材
料の異なった半導体基板を接合してなり、熱サイクルの
間に反りのない、確実に動作できるようにすることを目
的とする。 【構成】 電子部品を形成した第１の半導体基板１２
と、該第１の半導体基板とは別に形成され且つ該第１の
半導体基板の一方の表面に取りつけられた第２の半導体
基板１４と、該第１の半導体基板の他方の表面に取りつ
けられた支持基板１６とからなり、該第１の半導体基板
は該第２の半導体基板及び該支持基板よりも薄くされ、
該支持基板は熱膨張係数が該第１の半導体基板の熱膨張
係数よりも該第２の半導体基板の熱膨張係数に近い材料
で形成されている構成とする。
料の異なった半導体基板を接合してなり、熱サイクルの
間に反りのない、確実に動作できるようにすることを目
的とする。 【構成】 電子部品を形成した第１の半導体基板１２
と、該第１の半導体基板とは別に形成され且つ該第１の
半導体基板の一方の表面に取りつけられた第２の半導体
基板１４と、該第１の半導体基板の他方の表面に取りつ
けられた支持基板１６とからなり、該第１の半導体基板
は該第２の半導体基板及び該支持基板よりも薄くされ、
該支持基板は熱膨張係数が該第１の半導体基板の熱膨張
係数よりも該第２の半導体基板の熱膨張係数に近い材料
で形成されている構成とする。
Description
【０００１】
【産業上の利用分野】本発明は材料の異なった２つの半
導体基板を組み合わせてなる半導体装置及び半導体パッ
ケージに関する。
導体基板を組み合わせてなる半導体装置及び半導体パッ
ケージに関する。
【０００２】
【従来の技術】材料の異なった２つの半導体基板を組み
合わせて使用できれば、それぞれの半導体材料の特性を
備えた半導体装置を得ることができる。例えば、シリコ
ン基板を使用した半導体装置はメモリに適し、ガリウム
砒素基板を使用した半導体装置はロジックに適している
ので、シリコン基板を使用した半導体装置とガリウム砒
素基板を使用した半導体装置とを組み合わせて１つの半
導体装置を形成すれば、小型で高性能、高密度実装の半
導体装置を得ることができる。
合わせて使用できれば、それぞれの半導体材料の特性を
備えた半導体装置を得ることができる。例えば、シリコ
ン基板を使用した半導体装置はメモリに適し、ガリウム
砒素基板を使用した半導体装置はロジックに適している
ので、シリコン基板を使用した半導体装置とガリウム砒
素基板を使用した半導体装置とを組み合わせて１つの半
導体装置を形成すれば、小型で高性能、高密度実装の半
導体装置を得ることができる。
【０００３】このような半導体装置を得るため、特開平
１─２５９５８０号公報は、シリコン基板の上にガリウ
ム砒素の層をエピタキシャル成長させることにより、シ
リコン基板とガリウム砒素層とを組み合わせた半導体装
置を開示している。しかし、シリコン基板の上にガリウ
ム砒素の層をエピタキシャル成長させるプロセスでは、
非常に長い時間が必要であり、適切なプロセス条件を設
定し、維持するのが難しいという問題がある。
１─２５９５８０号公報は、シリコン基板の上にガリウ
ム砒素の層をエピタキシャル成長させることにより、シ
リコン基板とガリウム砒素層とを組み合わせた半導体装
置を開示している。しかし、シリコン基板の上にガリウ
ム砒素の層をエピタキシャル成長させるプロセスでは、
非常に長い時間が必要であり、適切なプロセス条件を設
定し、維持するのが難しいという問題がある。
【０００４】そこで、特開平４─１１６８６１号公報
は、電子部品を形成したシリコン基板と、電子部品を形
成したガリウム砒素基板とを別個に形成し、両基板をそ
れぞれの金属バンプを当接することにより張り合わせる
ことを開示している。
は、電子部品を形成したシリコン基板と、電子部品を形
成したガリウム砒素基板とを別個に形成し、両基板をそ
れぞれの金属バンプを当接することにより張り合わせる
ことを開示している。
【０００５】
【発明が解決しようとする課題】しかし、シリコン基板
とガリウム砒素基板とは熱膨張係数が異なるために、両
基板をそれぞれの金属バンプを当接することにより張り
合わせて作動させると、熱サイクルの間に応力を受け、
繰り返し応力によってシリコン基板に反りが発生し、動
作不良が生じるという問題点があった。そのような半導
体装置を組み込んだ半導体パッケージでも同様の問題点
があった。
とガリウム砒素基板とは熱膨張係数が異なるために、両
基板をそれぞれの金属バンプを当接することにより張り
合わせて作動させると、熱サイクルの間に応力を受け、
繰り返し応力によってシリコン基板に反りが発生し、動
作不良が生じるという問題点があった。そのような半導
体装置を組み込んだ半導体パッケージでも同様の問題点
があった。
【０００６】本発明の目的は、材料の異なった半導体基
板を接合してなり、熱サイクルの間に反りのない、確実
に動作できる半導体装置及び半導体パッケージを提供す
ることである。
板を接合してなり、熱サイクルの間に反りのない、確実
に動作できる半導体装置及び半導体パッケージを提供す
ることである。
【０００７】
【課題を解決するための手段】本発明による半導体装置
は、電子部品を形成した第１の半導体基板１２と、該第
１の半導体基板とは別に形成され且つ該第１の半導体基
板の一方の表面に取りつけられた第２の半導体基板１４
と、該第１の半導体基板の他方の表面に取りつけられた
支持基板１６とからなり、該第１の半導体基板は該第２
の半導体基板及び該支持基板よりも薄くされ、該支持基
板は熱膨張係数が該第１の半導体基板の熱膨張係数より
も該第２の半導体基板の熱膨張係数に近い材料で形成さ
れていることを特徴とするものである。
は、電子部品を形成した第１の半導体基板１２と、該第
１の半導体基板とは別に形成され且つ該第１の半導体基
板の一方の表面に取りつけられた第２の半導体基板１４
と、該第１の半導体基板の他方の表面に取りつけられた
支持基板１６とからなり、該第１の半導体基板は該第２
の半導体基板及び該支持基板よりも薄くされ、該支持基
板は熱膨張係数が該第１の半導体基板の熱膨張係数より
も該第２の半導体基板の熱膨張係数に近い材料で形成さ
れていることを特徴とするものである。
【０００８】また、本発明による半導体パッケージは、
上記記載の半導体装置と、該半導体装置を取りつけるハ
ウジングとからなることを特徴とするものである。
上記記載の半導体装置と、該半導体装置を取りつけるハ
ウジングとからなることを特徴とするものである。
【０００９】
【作用】上記構成においては、例えば第１の半導体基板
はシリコン基板からなり、第２の半導体基板はガリウム
砒素基板からなる。第１の半導体基板と第２の半導体基
板とは互いに接合され、支持基板が第１の半導体基板の
第２の半導体基板とは反対側に接合される。つまり、第
１の半導体基板は第２の半導体基板と支持基板との間に
サンドイッチされる。支持基板の熱膨張係数は第２の半
導体基板の熱膨張係数に近いので、支持基板と第２の半
導体基板との間の熱膨張によるひずみの差が小さい。第
１の半導体基板はこれらの間に挟まれ且つ非常に薄いの
で、熱サイクルの間に反りにくく、動作不良を生じな
い。
はシリコン基板からなり、第２の半導体基板はガリウム
砒素基板からなる。第１の半導体基板と第２の半導体基
板とは互いに接合され、支持基板が第１の半導体基板の
第２の半導体基板とは反対側に接合される。つまり、第
１の半導体基板は第２の半導体基板と支持基板との間に
サンドイッチされる。支持基板の熱膨張係数は第２の半
導体基板の熱膨張係数に近いので、支持基板と第２の半
導体基板との間の熱膨張によるひずみの差が小さい。第
１の半導体基板はこれらの間に挟まれ且つ非常に薄いの
で、熱サイクルの間に反りにくく、動作不良を生じな
い。
【００１０】本発明による上記半導体装置においては、
該第１の半導体基板の厚さが５０μｍよりも小さいと、
上記作用をよりよく発揮することができる。該第１の半
導体基板がシリコンで作られ、該第２の半導体基板ガリ
ウム砒素で作られ、該支持基板がサファイアで作られる
のが、実施の上で好ましい。該第１の半導体基板と該第
２の半導体基板とがそれぞれの金属バンプを当接するこ
とにより張り合わせられていると、製造及び高密度実装
の上で望ましい。
該第１の半導体基板の厚さが５０μｍよりも小さいと、
上記作用をよりよく発揮することができる。該第１の半
導体基板がシリコンで作られ、該第２の半導体基板ガリ
ウム砒素で作られ、該支持基板がサファイアで作られる
のが、実施の上で好ましい。該第１の半導体基板と該第
２の半導体基板とがそれぞれの金属バンプを当接するこ
とにより張り合わせられていると、製造及び高密度実装
の上で望ましい。
【００１１】本発明による上記半導体パッケージにおい
ては、該半導体装置が該支持基板を外側に向けて該ハウ
ジングに取りつけられていると、半導体装置の保護並び
に半導体装置とハウジングとの電気的な接続を行う上で
好ましい。該半導体装置と該ハウジングとがそれぞれの
金属バンプを当接することにより接合されていると、製
造及び高密度実装の上で望ましい。
ては、該半導体装置が該支持基板を外側に向けて該ハウ
ジングに取りつけられていると、半導体装置の保護並び
に半導体装置とハウジングとの電気的な接続を行う上で
好ましい。該半導体装置と該ハウジングとがそれぞれの
金属バンプを当接することにより接合されていると、製
造及び高密度実装の上で望ましい。
【００１２】
【実施例】図１は、本発明の実施例の半導体装置１０を
示す図である。半導体装置１０は第１の半導体基板であ
るシリコン基板１２と、シリコン基板１２とは別に形成
され且つシリコン基板１２の一方の表面に取りつけられ
た第２の半導体基板であるガリウム砒素基板１４と、シ
リコン基板１２の他方の表面に取りつけられた支持基板
１６とからなる。
示す図である。半導体装置１０は第１の半導体基板であ
るシリコン基板１２と、シリコン基板１２とは別に形成
され且つシリコン基板１２の一方の表面に取りつけられ
た第２の半導体基板であるガリウム砒素基板１４と、シ
リコン基板１２の他方の表面に取りつけられた支持基板
１６とからなる。
【００１３】シリコン基板１２は例えばＣＭＯＳ等の電
子部品１８、リード導体２０、及びＩｎ化合物や鉛半田
等の金属バンプ２２、２４を有する。金属バンプ２２は
シリコン基板１２の両端部に設けられている。金属バン
プ２４はシリコン基板１２の中央部に設けられ、ガリウ
ム砒素基板１４の対応する金属バンプと当接するように
なっている。
子部品１８、リード導体２０、及びＩｎ化合物や鉛半田
等の金属バンプ２２、２４を有する。金属バンプ２２は
シリコン基板１２の両端部に設けられている。金属バン
プ２４はシリコン基板１２の中央部に設けられ、ガリウ
ム砒素基板１４の対応する金属バンプと当接するように
なっている。
【００１４】シリコン基板１２はガリウム砒素基板１４
及び支持基板１６よりも薄くされている。例えば、ガリ
ウム砒素基板１４の厚さは約５００μｍ、支持基板１６
の厚さは約３００μｍであるのに対して、シリコン基板
１２の厚さは５０μｍ以下である。シリコン基板１２の
厚さは好ましくは１０〜２０μｍである。
及び支持基板１６よりも薄くされている。例えば、ガリ
ウム砒素基板１４の厚さは約５００μｍ、支持基板１６
の厚さは約３００μｍであるのに対して、シリコン基板
１２の厚さは５０μｍ以下である。シリコン基板１２の
厚さは好ましくは１０〜２０μｍである。
【００１５】さらに、支持基板１６は熱膨張係数がシリ
コン基板１２の熱膨張係数よりもガリウム砒素基板１４
の熱膨張係数に近い材料で形成されている。支持基板１
６は熱膨張係数が第２の半導体基板（ガリウム砒素基板
１４）の熱膨張係数にできるだけ近い材料で作られるの
がより好ましい。実施例においては、第２の半導体基板
がガリウム砒素基板１４であるので、支持基板１６はサ
ファイアで作られる。支持基板１６は例えばエポキシ接
着剤によってシリコン基板１２に全面的に接着される。
コン基板１２の熱膨張係数よりもガリウム砒素基板１４
の熱膨張係数に近い材料で形成されている。支持基板１
６は熱膨張係数が第２の半導体基板（ガリウム砒素基板
１４）の熱膨張係数にできるだけ近い材料で作られるの
がより好ましい。実施例においては、第２の半導体基板
がガリウム砒素基板１４であるので、支持基板１６はサ
ファイアで作られる。支持基板１６は例えばエポキシ接
着剤によってシリコン基板１２に全面的に接着される。
【００１６】使用においては、ガリウム砒素基板１４及
び支持基板１６の熱膨張係数は互いに近いので、ガリウ
ム砒素基板１４及び支持基板１６との間の熱膨張による
ひずみの差が小さい。シリコン基板１２はガリウム砒素
基板１４と支持基板１６との間にサンドイッチされてお
り、且つ非常に薄いので、熱サイクルの間に反りにく
く、動作不良を生じない。
び支持基板１６の熱膨張係数は互いに近いので、ガリウ
ム砒素基板１４及び支持基板１６との間の熱膨張による
ひずみの差が小さい。シリコン基板１２はガリウム砒素
基板１４と支持基板１６との間にサンドイッチされてお
り、且つ非常に薄いので、熱サイクルの間に反りにく
く、動作不良を生じない。
【００１７】図２は、図１の半導体装置１０を製造する
工程を示す図である。（Ａ）においては、シリコン基板
１２の原形であるシリコンウエハ１２ａの表面に、複数
の半導体装置１０に相当する数の電子部品１８やリード
導体２０を形成する。８Ｂ）において、厚さ約５００μ
ｍのシリコンウエハ１２ａの裏面を研削し、厚さ約１０
〜２０μｍのシリコン基板１２にする。研削は、研磨や
エッチング等によって実施する。
工程を示す図である。（Ａ）においては、シリコン基板
１２の原形であるシリコンウエハ１２ａの表面に、複数
の半導体装置１０に相当する数の電子部品１８やリード
導体２０を形成する。８Ｂ）において、厚さ約５００μ
ｍのシリコンウエハ１２ａの裏面を研削し、厚さ約１０
〜２０μｍのシリコン基板１２にする。研削は、研磨や
エッチング等によって実施する。
【００１８】次に、（Ｃ）において、厚さ約３００μｍ
のサファイアの支持基板１６をエポキシ樹脂によりシリ
コン基板１２の裏面に接着する。陽極接合等の他の手段
によって支持基板１６をシリコン基板１２に接合するこ
ともできる。次に、（Ｄ）において、電子部品１８及び
リード導体２０の所定位置にリフトオフによって高さ矢
９１０〜２０μｍの金属バンプ２２、２４を形成する。
次に、（Ｅ）において、シリコン基板１２及び支持基板
１６をダイシングし、所定の大きさにする。
のサファイアの支持基板１６をエポキシ樹脂によりシリ
コン基板１２の裏面に接着する。陽極接合等の他の手段
によって支持基板１６をシリコン基板１２に接合するこ
ともできる。次に、（Ｄ）において、電子部品１８及び
リード導体２０の所定位置にリフトオフによって高さ矢
９１０〜２０μｍの金属バンプ２２、２４を形成する。
次に、（Ｅ）において、シリコン基板１２及び支持基板
１６をダイシングし、所定の大きさにする。
【００１９】シリコン基板１２の製造と平行して、ガリ
ウム砒素基板１４が製造される。ガリウム砒素基板１４
には所定のロジック回路やリード導体（図示せず）が形
成され、さらにロジック回路やリード導体の端部に金属
バンプ２６が形成された後、ガリウム砒素基板１４も所
定の大きさにダイシングされる。
ウム砒素基板１４が製造される。ガリウム砒素基板１４
には所定のロジック回路やリード導体（図示せず）が形
成され、さらにロジック回路やリード導体の端部に金属
バンプ２６が形成された後、ガリウム砒素基板１４も所
定の大きさにダイシングされる。
【００２０】次に、（Ｆ）において、ガリウム砒素基板
１４の金属バンプ２６とシリコン基板１２の金属バンプ
２４とを当接（フリップチップ接合）することによりガ
リウム砒素基板１４をシリコン基板１２に張り合わせ
る。この場合、シリコン基板１２側から赤外線透過を行
って金属バンプ２４、２６を観察しながら、金属バンプ
２４と金属バンプ２６との位置合わせを行い、常温で加
熱圧着、あるいは１２０°Ｃ程度の温度で金属バンプ２
４、２６を溶融接合する。こうして、図１の半導体装置
１０が得られる。
１４の金属バンプ２６とシリコン基板１２の金属バンプ
２４とを当接（フリップチップ接合）することによりガ
リウム砒素基板１４をシリコン基板１２に張り合わせ
る。この場合、シリコン基板１２側から赤外線透過を行
って金属バンプ２４、２６を観察しながら、金属バンプ
２４と金属バンプ２６との位置合わせを行い、常温で加
熱圧着、あるいは１２０°Ｃ程度の温度で金属バンプ２
４、２６を溶融接合する。こうして、図１の半導体装置
１０が得られる。
【００２１】図３及び図４は図１の半導体装置１０を含
む半導体パッケージ４０を示す図である。半導体パッケ
ージ４０は半導体装置１０と、半導体装置１０を取りつ
ける絶縁ハウジング４２とからなる。この半導体パッケ
ージ４０はピングリッドアレイ（ＰＧＡ）と呼ばれるタ
イプのものであり、絶縁ハウジング４２は上面周辺部に
多数のピン４４を有するとともに、中央部に段付きの凹
部４６を備え、段付きの凹部４６の中間段面４８に半導
体装置１０の金属バンプ２２に相当する金属バンプ５０
を有する。絶縁ハウジング４２内には、ピン４４と金属
バンプ５０とを接続する導体パターン（図示せず）が設
けられている。
む半導体パッケージ４０を示す図である。半導体パッケ
ージ４０は半導体装置１０と、半導体装置１０を取りつ
ける絶縁ハウジング４２とからなる。この半導体パッケ
ージ４０はピングリッドアレイ（ＰＧＡ）と呼ばれるタ
イプのものであり、絶縁ハウジング４２は上面周辺部に
多数のピン４４を有するとともに、中央部に段付きの凹
部４６を備え、段付きの凹部４６の中間段面４８に半導
体装置１０の金属バンプ２２に相当する金属バンプ５０
を有する。絶縁ハウジング４２内には、ピン４４と金属
バンプ５０とを接続する導体パターン（図示せず）が設
けられている。
【００２２】半導体パッケージ４０は支持基板１６を外
側に向けて絶縁ハウジング４２の上段部内に挿入され、
半導体装置１０の金属バンプ２２と絶縁ハウジング４２
の金属バンプ５０とを当接（フリップチップ接合）する
ことにより半導体装置１０を絶縁ハウジング４２に取り
つけるようになっている。このようにして、確実に動作
できる高密度実装の半導体パッケージ４０を得ることが
できる。なお、支持基板１６の表面は半導体パッケージ
４０の外側に露出しているので、支持基板１６の表面に
例えばフィン構造等の冷却構造を設けることができる。
側に向けて絶縁ハウジング４２の上段部内に挿入され、
半導体装置１０の金属バンプ２２と絶縁ハウジング４２
の金属バンプ５０とを当接（フリップチップ接合）する
ことにより半導体装置１０を絶縁ハウジング４２に取り
つけるようになっている。このようにして、確実に動作
できる高密度実装の半導体パッケージ４０を得ることが
できる。なお、支持基板１６の表面は半導体パッケージ
４０の外側に露出しているので、支持基板１６の表面に
例えばフィン構造等の冷却構造を設けることができる。
【００２３】図５は同じくピングリッドアレイ（ＰＧ
Ａ）と呼ばれる半導体パッケージ４０を示し、この例で
は、ピン４４が絶縁ハウジング４２の下面周辺部に設け
られている。その他の構成は図４の半導体パッケージ４
０と同様である。従って、半導体パッケージ４０は支持
基板１６を外側に向けて絶縁ハウジング４２の上段部内
に挿入され、半導体装置１０の金属バンプ２２と絶縁ハ
ウジング４２の金属バンプ５０とを当接（フリップチッ
プ接合）することにより半導体装置１０を絶縁ハウジン
グ４２に取りつける。
Ａ）と呼ばれる半導体パッケージ４０を示し、この例で
は、ピン４４が絶縁ハウジング４２の下面周辺部に設け
られている。その他の構成は図４の半導体パッケージ４
０と同様である。従って、半導体パッケージ４０は支持
基板１６を外側に向けて絶縁ハウジング４２の上段部内
に挿入され、半導体装置１０の金属バンプ２２と絶縁ハ
ウジング４２の金属バンプ５０とを当接（フリップチッ
プ接合）することにより半導体装置１０を絶縁ハウジン
グ４２に取りつける。
【００２４】図６はリードレスチップキャリヤ（ＬＣ
Ｐ）と呼ばれる半導体パッケージ４０を示している。こ
の例では、端子５０が絶縁ハウジング４２の側面に設け
られている。その他の構成は図４の半導体パッケージ４
０と同様である。従って、半導体パッケージ４０は支持
基板１６を外側に向けて絶縁ハウジング４２の上段部内
に挿入され、半導体装置１０の金属バンプ２２と絶縁ハ
ウジング４２の金属バンプ５０とを当接（フリップチッ
プ接合）することにより半導体装置１０を絶縁ハウジン
グ４２に取りつける。
Ｐ）と呼ばれる半導体パッケージ４０を示している。こ
の例では、端子５０が絶縁ハウジング４２の側面に設け
られている。その他の構成は図４の半導体パッケージ４
０と同様である。従って、半導体パッケージ４０は支持
基板１６を外側に向けて絶縁ハウジング４２の上段部内
に挿入され、半導体装置１０の金属バンプ２２と絶縁ハ
ウジング４２の金属バンプ５０とを当接（フリップチッ
プ接合）することにより半導体装置１０を絶縁ハウジン
グ４２に取りつける。
【００２５】なお、上記各実施例において、１つのシリ
コン基板１２に対して複数のガリウム砒素基板１４を取
りつけることがてきる。あるいは、第１の半導体基板に
対して第２の半導体基板として複数の半導体基板を取り
つけることができる。この場合、第２の半導体基板とし
て複数の半導体基板は同種のもの、あるいは異種のもの
であってよい。このようにして、さらに実装度を高くす
ることができる。
コン基板１２に対して複数のガリウム砒素基板１４を取
りつけることがてきる。あるいは、第１の半導体基板に
対して第２の半導体基板として複数の半導体基板を取り
つけることができる。この場合、第２の半導体基板とし
て複数の半導体基板は同種のもの、あるいは異種のもの
であってよい。このようにして、さらに実装度を高くす
ることができる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
材料の異なった２つの半導体基板を組み合わせてなり、
熱サイクルの間に反りのない、確実に動作できる半導体
装置及び半導体パッケージを提供することであることが
できる。
材料の異なった２つの半導体基板を組み合わせてなり、
熱サイクルの間に反りのない、確実に動作できる半導体
装置及び半導体パッケージを提供することであることが
できる。
【図１】本発明の実施例の半導体装置を示す斜視図であ
る。
る。
【図２】図１の半導体装置を製造工程を示す図である。
【図３】図１の半導体装置を含む半導体パッケージを示
す分解斜視図である。
す分解斜視図である。
【図４】図４の半導体パッケージ示す断面図である。
【図５】半導体パッケージの他の例を示す断面図であ
る。
る。
【図６】半導体パッケージのさらに他の例を示す断面図
である。
である。
１２…シリコン基板 １４…ガリウム砒素基板 １６…支持基板 １８…電子部品 ２２、２４…バンプ
Claims (7)
- 【請求項１】 電子部品（１８）を形成した第１の半導
体基板（１２）と、該第１の半導体基板とは別に形成さ
れ且つ該第１の半導体基板の一方の表面に取りつけられ
た第２の半導体基板（１４）と、該第１の半導体基板の
他方の表面に取りつけられた支持基板（１６）とからな
り、該第１の半導体基板は該第２の半導体基板及び該支
持基板よりも薄くされ、該支持基板は熱膨張係数が該第
１の半導体基板の熱膨張係数よりも該第２の半導体基板
の熱膨張係数に近い材料で形成されていることを特徴と
する半導体装置。 - 【請求項２】 該第１の半導体基板の厚さが５０μｍよ
りも小さいことを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 該第１の半導体基板がシリコンで作ら
れ、該第２の半導体基板ガリウム砒素で作られ、該支持
基板がサファイアで作られることを特徴とする請求項１
に記載の半導体装置。 - 【請求項４】 該第１の半導体基板と該第２の半導体基
板とがそれぞれの金属バンプを当接することにより張り
合わせられていることを特徴とする請求項１に記載の半
導体装置。 - 【請求項５】 請求項１に記載の半導体装置と、該半導
体装置を取りつけるハウジングとからなる半導体パッケ
ージ。 - 【請求項６】 該半導体装置が該支持基板を外側に向け
て該ハウジングに取りつけられていることを特徴とする
請求項５に記載の半導体パッケージ。 - 【請求項７】 該半導体装置と該ハウジングとがそれぞ
れの金属バンプを当接することにより接合されているこ
とを特徴とする請求項６に記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6152124A JPH0817962A (ja) | 1994-07-04 | 1994-07-04 | 半導体装置及び半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6152124A JPH0817962A (ja) | 1994-07-04 | 1994-07-04 | 半導体装置及び半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817962A true JPH0817962A (ja) | 1996-01-19 |
Family
ID=15533592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6152124A Pending JPH0817962A (ja) | 1994-07-04 | 1994-07-04 | 半導体装置及び半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817962A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001150399A (ja) * | 1999-10-08 | 2001-06-05 | Agilent Technol Inc | 熱張係数の異なる材料間の低応力界面及びその製造方法 |
| JP2007242864A (ja) * | 2006-03-08 | 2007-09-20 | Oki Electric Ind Co Ltd | 半導体装置 |
| US7705466B2 (en) * | 1997-04-04 | 2010-04-27 | Elm Technology Corporation | Three dimensional multi layer memory and control logic integrated circuit structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536966A (ja) * | 1991-07-19 | 1993-02-12 | Fujitsu Ltd | 半導体装置 |
| JPH05129516A (ja) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | 半導体装置 |
| JPH05259430A (ja) * | 1992-03-13 | 1993-10-08 | Fujitsu Ltd | 半導体装置 |
-
1994
- 1994-07-04 JP JP6152124A patent/JPH0817962A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536966A (ja) * | 1991-07-19 | 1993-02-12 | Fujitsu Ltd | 半導体装置 |
| JPH05129516A (ja) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | 半導体装置 |
| JPH05259430A (ja) * | 1992-03-13 | 1993-10-08 | Fujitsu Ltd | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7705466B2 (en) * | 1997-04-04 | 2010-04-27 | Elm Technology Corporation | Three dimensional multi layer memory and control logic integrated circuit structure |
| JP2001150399A (ja) * | 1999-10-08 | 2001-06-05 | Agilent Technol Inc | 熱張係数の異なる材料間の低応力界面及びその製造方法 |
| JP2007242864A (ja) * | 2006-03-08 | 2007-09-20 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP4668814B2 (ja) * | 2006-03-08 | 2011-04-13 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910004506B1 (ko) | 반전 칩 캐리어 | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US6084308A (en) | Chip-on-chip integrated circuit package and method for making the same | |
| US5350947A (en) | Film carrier semiconductor device | |
| US5851845A (en) | Process for packaging a semiconductor die using dicing and testing | |
| US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
| JP2002170918A (ja) | 半導体装置及びその製造方法 | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| JP2004128476A (ja) | エリアアレイ配線チップのｔａｂテスト | |
| JP2000269411A (ja) | 半導体装置及びその製造方法 | |
| WO1999034436A1 (fr) | Dispositif semi-conducteur | |
| JP2002270717A (ja) | 半導体装置 | |
| JP2002270720A (ja) | 半導体装置およびその製造方法 | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| US7327044B2 (en) | Integrated circuit package encapsulating a hermetically sealed device | |
| JP2006093679A (ja) | 半導体パッケージ | |
| JPH0817962A (ja) | 半導体装置及び半導体パッケージ | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2004031563A (ja) | 半導体装置およびその製造方法 | |
| KR100769204B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US7298031B1 (en) | Multiple substrate microelectronic devices and methods of manufacture | |
| JP2682200B2 (ja) | 半導体装置 | |
| JP2907195B2 (ja) | 半導体装置の製造方法 | |
| JP2001007277A (ja) | マルチチップパッケージおよびマルチチップパッケージのアセンブリ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020219 |