JPH05259430A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05259430A JPH05259430A JP4054668A JP5466892A JPH05259430A JP H05259430 A JPH05259430 A JP H05259430A JP 4054668 A JP4054668 A JP 4054668A JP 5466892 A JP5466892 A JP 5466892A JP H05259430 A JPH05259430 A JP H05259430A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- thermal expansion
- semiconductor device
- thinned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 ハイブリッド型光検知装置に関し、該装置を
液体窒素温度より室温迄の温度変動の雰囲気に曝した場
合でも金属バンプが位置ずれしない装置の提供を目的と
する。 【構成】 第１の半導体基板１上に形成された半導体装
置３と、第２の半導体基板５上に形成された半導体装置
13とを、金属バンプ9,10を用いて電気的に結合するハイ
ブリッド型半導体装置において、第１、あるいは第２の
何れか一方の半導体基板1,5 を薄層化して、該薄層化し
た半導体基板１に、該薄層化していない半導体基板５に
近い熱膨張係数をもつ支持基板21を接着することで構成
する。
液体窒素温度より室温迄の温度変動の雰囲気に曝した場
合でも金属バンプが位置ずれしない装置の提供を目的と
する。 【構成】 第１の半導体基板１上に形成された半導体装
置３と、第２の半導体基板５上に形成された半導体装置
13とを、金属バンプ9,10を用いて電気的に結合するハイ
ブリッド型半導体装置において、第１、あるいは第２の
何れか一方の半導体基板1,5 を薄層化して、該薄層化し
た半導体基板１に、該薄層化していない半導体基板５に
近い熱膨張係数をもつ支持基板21を接着することで構成
する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
化合物半導体基板に形成した光検知素子と、前記化合物
半導体基板と異なる熱膨張係数を有する半導体基板に形
成され、前記光検知素子で検知された信号を処理する信
号処理素子を金属バンプで接合したハイブリッド型の半
導体装置に関する。
化合物半導体基板に形成した光検知素子と、前記化合物
半導体基板と異なる熱膨張係数を有する半導体基板に形
成され、前記光検知素子で検知された信号を処理する信
号処理素子を金属バンプで接合したハイブリッド型の半
導体装置に関する。
【０００２】従来より、エネルギーギャップが狭く、赤
外線に高感度を有する水銀・カドミウム・テルル（Hg
1-x Cdx Te）のような化合物半導体基板にフォトダイオ
ードのような光検知素子を形成し、該光検知素子で得ら
れた信号を信号処理する電荷転送素子のような信号処理
素子をシリコン（Si）基板に形成し、両者の素子をイン
ジウム（In）のような金属バンプで接合したハイブリッ
ド型の固体撮像素子のような光検知装置が形成されてい
る。
外線に高感度を有する水銀・カドミウム・テルル（Hg
1-x Cdx Te）のような化合物半導体基板にフォトダイオ
ードのような光検知素子を形成し、該光検知素子で得ら
れた信号を信号処理する電荷転送素子のような信号処理
素子をシリコン（Si）基板に形成し、両者の素子をイン
ジウム（In）のような金属バンプで接合したハイブリッ
ド型の固体撮像素子のような光検知装置が形成されてい
る。
【０００３】このような光検知装置は、高感度化、およ
び高解像度化を図るために、前記した光検知素子を一枚
の化合物半導体基板に出来るだけ高密度に形成するとと
もに、該光検知素子自体の面積も大型化を図ることが望
まれ、そのため、前記素子に用いる化合物半導体基板、
或いはSi基板の面積を大型化することが望まれる。
び高解像度化を図るために、前記した光検知素子を一枚
の化合物半導体基板に出来るだけ高密度に形成するとと
もに、該光検知素子自体の面積も大型化を図ることが望
まれ、そのため、前記素子に用いる化合物半導体基板、
或いはSi基板の面積を大型化することが望まれる。
【０００４】
【従来の技術】従来のハイブリッド型の光検知装置の断
面図を図2(a)に示す。図示するように、例えばｐ型のHg
1-x Cdx Te基板１には、所定のパターンでｎ型の不純物
原子であるボロン（Ｂ）原子がイオン注入されてｎ型層
２が形成され、ｐｎ接合が形成されてフォトダイオード
３が形成されている。そして該基板１の表面には硫化亜
鉛(ZnS) より成る絶縁膜４が形成されている。
面図を図2(a)に示す。図示するように、例えばｐ型のHg
1-x Cdx Te基板１には、所定のパターンでｎ型の不純物
原子であるボロン（Ｂ）原子がイオン注入されてｎ型層
２が形成され、ｐｎ接合が形成されてフォトダイオード
３が形成されている。そして該基板１の表面には硫化亜
鉛(ZnS) より成る絶縁膜４が形成されている。
【０００５】一方、ｐ型のSi基板５には前記フォトダイ
オードで得られた信号を処理する電荷転送素子が形成さ
れ、前記ｐ型のSi基板５に燐等の不純物原子をイオン注
入してｎ型層６を形成して該電荷転送素子の入力ダイオ
ード７が形成されている。
オードで得られた信号を処理する電荷転送素子が形成さ
れ、前記ｐ型のSi基板５に燐等の不純物原子をイオン注
入してｎ型層６を形成して該電荷転送素子の入力ダイオ
ード７が形成されている。
【０００６】そして該基板５上にはSiO2膜よりなる絶縁
膜８が形成されている。そしてこの絶縁膜4,8 が開口さ
れ、フォトダイオード３のｎ型層２と、入力ダイオード
のｎ型層６同士がInの金属バンプ9,10を用いて接合され
ている。
膜８が形成されている。そしてこの絶縁膜4,8 が開口さ
れ、フォトダイオード３のｎ型層２と、入力ダイオード
のｎ型層６同士がInの金属バンプ9,10を用いて接合され
ている。
【０００７】
【発明が解決しようとする課題】ところで、このような
固体撮像素子は熱雑音の影響を避けるために、通常77°
K の液体窒素温度で冷却して動作させている。上記した
Si基板５とHg1-x Cdx Te基板１とは熱膨張率が異なって
おり、動作時の液体窒素温度と、非動作時の室温迄の温
度変動で両者の基板1,5 に歪みが生じ、この歪みによる
応力が掛り、この応力が両者の基板1,5 間で異なる値を
示すので、両者の基板1,5 を接合している金属バンプ9,
10に亀裂や、位置ずれを発生したり、或いは甚だしい場
合には、金属バンプ9,10が、両者の基板1,5 より剥がれ
たりする問題がある。
固体撮像素子は熱雑音の影響を避けるために、通常77°
K の液体窒素温度で冷却して動作させている。上記した
Si基板５とHg1-x Cdx Te基板１とは熱膨張率が異なって
おり、動作時の液体窒素温度と、非動作時の室温迄の温
度変動で両者の基板1,5 に歪みが生じ、この歪みによる
応力が掛り、この応力が両者の基板1,5 間で異なる値を
示すので、両者の基板1,5 を接合している金属バンプ9,
10に亀裂や、位置ずれを発生したり、或いは甚だしい場
合には、金属バンプ9,10が、両者の基板1,5 より剥がれ
たりする問題がある。
【０００８】そのため、動作時に冷却が必要なハイブリ
ッド型の光検知装置においては、Si基板５とHg1-x Cdx
Te基板１のような異種半導体基板間の熱膨張係数の差に
より、熱歪みが生じるため、基板の面積を小さくした小
型のハイブリッド型固体撮像素子しか製造できない問題
がある。
ッド型の光検知装置においては、Si基板５とHg1-x Cdx
Te基板１のような異種半導体基板間の熱膨張係数の差に
より、熱歪みが生じるため、基板の面積を小さくした小
型のハイブリッド型固体撮像素子しか製造できない問題
がある。
【０００９】従って、ハイブリッド型の光検知装置で素
子数の大規模化を図った場合、熱歪みにより金属バンプ
に応力が加わり接続不良が発生したり、両者の基板が損
傷し動作不良が起こり、信頼性を低下する問題を生じて
いた。
子数の大規模化を図った場合、熱歪みにより金属バンプ
に応力が加わり接続不良が発生したり、両者の基板が損
傷し動作不良が起こり、信頼性を低下する問題を生じて
いた。
【００１０】そのため、本出願人は上記した問題を解決
するために、特願平3-179301号に於いて図2(b)に示すよ
うに、光検知素子を形成したHg1-x Cdx Te基板１や、信
号処理素子を形成したSi基板５を薄層化し、該薄層化し
た基板1,5 をサファイア基板11に接着剤12を用いて貼着
することで、両者の基板1,5 の熱膨張率差によって金属
バンプ9,10が位置ずれするのを防止する方法を提案して
いる。
するために、特願平3-179301号に於いて図2(b)に示すよ
うに、光検知素子を形成したHg1-x Cdx Te基板１や、信
号処理素子を形成したSi基板５を薄層化し、該薄層化し
た基板1,5 をサファイア基板11に接着剤12を用いて貼着
することで、両者の基板1,5 の熱膨張率差によって金属
バンプ9,10が位置ずれするのを防止する方法を提案して
いる。
【００１１】また図2(c)に示すように、フォトダイオー
ド３を形成したHg1-x Cdx Te基板１を薄層化し、該薄層
化したHg1-x Cdx Te基板１をSi基板５に接着剤を用いて
貼着して、フォトダイオード３を形成したHg1-x Cdx Te
基板１の熱膨張率を信号処理素子13を形成したSi基板５
の熱膨張率に見掛け上合致するようにして金属バンプ9,
10の位置ずれを防止する方法を提案している。
ド３を形成したHg1-x Cdx Te基板１を薄層化し、該薄層
化したHg1-x Cdx Te基板１をSi基板５に接着剤を用いて
貼着して、フォトダイオード３を形成したHg1-x Cdx Te
基板１の熱膨張率を信号処理素子13を形成したSi基板５
の熱膨張率に見掛け上合致するようにして金属バンプ9,
10の位置ずれを防止する方法を提案している。
【００１２】然し、上記した方法は、いずれもSi基板
５、或いはHg1-x Cdx Te基板１を薄層化する必要があ
る。そして図2(b)に示すように薄層化するHg1-x Cdx Te
基板１の研磨、或いはエッチングする寸法は、サファイ
ア基板11と接着した場合は、このサファイア基板11と薄
層化したHg1-x Cdx Te基板１を接着した基板の熱膨張量
が、相手のSi基板５と熱膨張量が合致する程度の寸法に
研磨する必要がある。
５、或いはHg1-x Cdx Te基板１を薄層化する必要があ
る。そして図2(b)に示すように薄層化するHg1-x Cdx Te
基板１の研磨、或いはエッチングする寸法は、サファイ
ア基板11と接着した場合は、このサファイア基板11と薄
層化したHg1-x Cdx Te基板１を接着した基板の熱膨張量
が、相手のSi基板５と熱膨張量が合致する程度の寸法に
研磨する必要がある。
【００１３】また図2(c)に示すように、Hg1-x Cdx Te基
板１を薄層化する場合は、該薄層化したHg1-x Cdx Te基
板１とSi基板５を接着した熱膨張量は、相手の信号処理
素子13を形成したSi基板５の熱膨張量と等しく成る程度
の寸法に研磨、エッチングする必要があり、その作業が
複雑で困難である。
板１を薄層化する場合は、該薄層化したHg1-x Cdx Te基
板１とSi基板５を接着した熱膨張量は、相手の信号処理
素子13を形成したSi基板５の熱膨張量と等しく成る程度
の寸法に研磨、エッチングする必要があり、その作業が
複雑で困難である。
【００１４】本発明は上記した問題点を解決し、例えば
Hg1-x Cdx Te基板を薄層化して他の支持基板に接着して
合成した基板を形成した場合、この合成した基板の熱膨
張量が、相手のSi基板の熱膨張量と略等しくなるよう
に、前記支持基板の熱膨張量が制御できるような半導体
装置の提供を目的とする。
Hg1-x Cdx Te基板を薄層化して他の支持基板に接着して
合成した基板を形成した場合、この合成した基板の熱膨
張量が、相手のSi基板の熱膨張量と略等しくなるよう
に、前記支持基板の熱膨張量が制御できるような半導体
装置の提供を目的とする。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
請求項１に示すように、第１の半導体基板上に形成され
た半導体装置と、第２の半導体基板上に形成された半導
体装置とを、金属電極を用いて電気的に結合するハイブ
リッド型半導体装置において、第１あるいは第２の何れ
か一方の半導体基板を薄層化して、該薄層化した半導体
基板に、該薄層化していない半導体基板に近い熱膨張係
数をもつ支持基板を接着することを特徴とするものであ
る。
請求項１に示すように、第１の半導体基板上に形成され
た半導体装置と、第２の半導体基板上に形成された半導
体装置とを、金属電極を用いて電気的に結合するハイブ
リッド型半導体装置において、第１あるいは第２の何れ
か一方の半導体基板を薄層化して、該薄層化した半導体
基板に、該薄層化していない半導体基板に近い熱膨張係
数をもつ支持基板を接着することを特徴とするものであ
る。
【００１６】更に請求項２に示すように、前記第１、第
２の両方の半導体基板を薄層化して、第１、第２の半導
体基板の中間の熱膨張係数をもつ支持基板を形成し、該
支持基板を前記第１および第２の半導体基板に接着した
ことを特徴とするものである。
２の両方の半導体基板を薄層化して、第１、第２の半導
体基板の中間の熱膨張係数をもつ支持基板を形成し、該
支持基板を前記第１および第２の半導体基板に接着した
ことを特徴とするものである。
【００１７】更に請求項３に示すように、前記支持基板
を熱膨張係数の小さい半導体基板を構成する元素の粉
末、或いは該元素の酸化物を有機樹脂に混合して形成す
ることを特徴とするものである。
を熱膨張係数の小さい半導体基板を構成する元素の粉
末、或いは該元素の酸化物を有機樹脂に混合して形成す
ることを特徴とするものである。
【００１８】
【作用】本発明では、図1(a)の如くフォトダイオード３
を形成し、薄層化したHg1-x Cd x Te基板１に、信号処理
素子13を形成したSi基板５に近い熱膨張係数を持ち、Si
の粉末、或いは二酸化シリコン( SiO2) よりなる粉末を
混合したエポキシ樹脂を固化した支持基板21を、エポキ
シ樹脂のような接着剤12にて貼着する。
を形成し、薄層化したHg1-x Cd x Te基板１に、信号処理
素子13を形成したSi基板５に近い熱膨張係数を持ち、Si
の粉末、或いは二酸化シリコン( SiO2) よりなる粉末を
混合したエポキシ樹脂を固化した支持基板21を、エポキ
シ樹脂のような接着剤12にて貼着する。
【００１９】このようにすると、フォトダイオード３を
形成したHg1-x Cdx Te基板１の熱膨張率は、支持基板21
の熱膨張率が支配的になり、この支持基板21の厚さを変
化させることで、支持基板21とHg1-x Cdx Te基板１とを
貼着した合成基板22の熱膨張率は、信号処理素子13を形
成したSi基板５の熱膨張率に近くなる。
形成したHg1-x Cdx Te基板１の熱膨張率は、支持基板21
の熱膨張率が支配的になり、この支持基板21の厚さを変
化させることで、支持基板21とHg1-x Cdx Te基板１とを
貼着した合成基板22の熱膨張率は、信号処理素子13を形
成したSi基板５の熱膨張率に近くなる。
【００２０】そしてこの合成基板22の熱膨張率を、Si基
板５の熱膨張率に近づけるには、支持基板21の厚さを変
動させることにより可能となる。つまり、合成基板22の
熱膨張率がSi基板５の熱膨張率と隔たっている場合は、
支持基板21の厚さを厚くする方向に持っていくことで可
能となる。
板５の熱膨張率に近づけるには、支持基板21の厚さを変
動させることにより可能となる。つまり、合成基板22の
熱膨張率がSi基板５の熱膨張率と隔たっている場合は、
支持基板21の厚さを厚くする方向に持っていくことで可
能となる。
【００２１】従って、このHg1-x Cdx Te基板１と支持基
板21を接着した合成基板22とSi基板５を金属バンプ9,10
で接合して形成した半導体装置が、動作時の液体窒素温
度より非動作時の室温保管の温度に到る迄の温度変動が
生じても、金属バンプ9,10や両者の基板1,5 に加わる応
力が低減されるため、素子数の大規模化を行った場合で
も、上記した金属バンプ9,10の位置ずれや、剥離等の現
象が防止される。
板21を接着した合成基板22とSi基板５を金属バンプ9,10
で接合して形成した半導体装置が、動作時の液体窒素温
度より非動作時の室温保管の温度に到る迄の温度変動が
生じても、金属バンプ9,10や両者の基板1,5 に加わる応
力が低減されるため、素子数の大規模化を行った場合で
も、上記した金属バンプ9,10の位置ずれや、剥離等の現
象が防止される。
【００２２】
【実施例】以下、図面を用いて本発明の実施例につき詳
細に説明する。図1(a)は本発明の第１実施例の半導体装
置の断面図であり、フォトダイオード３を形成したHg
1-x Cdx Te基板１は20μm 以下にエッチング、或いは研
磨により薄層化されている。このように20μm 以下に薄
層化する理由は、Si基板に近い熱膨張率を持つ支持基板
を形成して、Si基板とHg1-x Cdx Te基板の熱膨張係数差
が小さく保たれるようにするためである。
細に説明する。図1(a)は本発明の第１実施例の半導体装
置の断面図であり、フォトダイオード３を形成したHg
1-x Cdx Te基板１は20μm 以下にエッチング、或いは研
磨により薄層化されている。このように20μm 以下に薄
層化する理由は、Si基板に近い熱膨張率を持つ支持基板
を形成して、Si基板とHg1-x Cdx Te基板の熱膨張係数差
が小さく保たれるようにするためである。
【００２３】またSi基板５に不純物原子をイオン注入し
て信号処理素子13を形成する。そしてこの薄層化された
Hg1-x Cdx Te基板１には、エポキシ樹脂（商品名：アラ
ルダイト、チバガイギー社製）に粒径が10〜50μm のS
i、或いはSiO2を混入して固化した厚さが100 μm 程度
の支持基板21が、上記エポキシ樹脂より成る接着剤12に
て接着されている。このようにエポキシ樹脂にSi、或い
はSiO2の粉末を混合するのは、上記した支持基板21にSi
基板５と同様な熱膨張率を持たすようにするために行
い、この支持基板21の熱膨張係数の値は1.4 ×10
-6(k-1) で、上記したエポキシ樹脂の熱膨張係数は3.4
×10-5(k-1) である。
て信号処理素子13を形成する。そしてこの薄層化された
Hg1-x Cdx Te基板１には、エポキシ樹脂（商品名：アラ
ルダイト、チバガイギー社製）に粒径が10〜50μm のS
i、或いはSiO2を混入して固化した厚さが100 μm 程度
の支持基板21が、上記エポキシ樹脂より成る接着剤12に
て接着されている。このようにエポキシ樹脂にSi、或い
はSiO2の粉末を混合するのは、上記した支持基板21にSi
基板５と同様な熱膨張率を持たすようにするために行
い、この支持基板21の熱膨張係数の値は1.4 ×10
-6(k-1) で、上記したエポキシ樹脂の熱膨張係数は3.4
×10-5(k-1) である。
【００２４】Hg1-x Cdx Te基板１の熱膨張係数は3.87×
10-6(K-1) であるが、その上にSi粉末、或いはSiO2粉末
を混入したエポキシ樹脂よりなる支持基板の熱膨張係数
の値は1.4 ×10-6(k-1) であり、上記Hg1-x Cdx Te基板
１と支持基板21とを接着することで合成した基板の熱膨
張係数は、Siの熱膨張係数の1.21×10-6(K-1) に近い値
を示すようになる。
10-6(K-1) であるが、その上にSi粉末、或いはSiO2粉末
を混入したエポキシ樹脂よりなる支持基板の熱膨張係数
の値は1.4 ×10-6(k-1) であり、上記Hg1-x Cdx Te基板
１と支持基板21とを接着することで合成した基板の熱膨
張係数は、Siの熱膨張係数の1.21×10-6(K-1) に近い値
を示すようになる。
【００２５】またこの支持基板の厚さを変化させること
で、支持基板とHg1-x Cdx Te基板を接着した合成した合
成基板22の熱膨張率を、Si基板の熱膨張率により確実
に、近づけることが可能となる。
で、支持基板とHg1-x Cdx Te基板を接着した合成した合
成基板22の熱膨張率を、Si基板の熱膨張率により確実
に、近づけることが可能となる。
【００２６】このようにすることで、フォトダイオード
３を形成したHg1-x Cdx Te基板１と、信号処理素子13を
形成したSi基板５の両者の基板の熱膨張率が略等しくな
り、金属バンプ9,10の位置ずれや、亀裂を発生すること
が無くなり、高信頼度の半導体装置が得られる効果があ
る。
３を形成したHg1-x Cdx Te基板１と、信号処理素子13を
形成したSi基板５の両者の基板の熱膨張率が略等しくな
り、金属バンプ9,10の位置ずれや、亀裂を発生すること
が無くなり、高信頼度の半導体装置が得られる効果があ
る。
【００２７】上記実施例の他に、第２実施例として図2
(b)に示すように、Hg1-x Cdx Te基板１のみでなく、Si
基板５をも薄層化して、両者の基板1,5 に共に、上記し
たエポキシ樹脂にSi、或いはSiO2の粉末を混入して固化
した支持基板21を接着剤12を用いて接着することで、両
者の基板1,5 の熱膨張率を支持基板21の熱膨張率に近く
することで、半導体装置の温度変動による基板の熱歪み
を緩和してもよい。
(b)に示すように、Hg1-x Cdx Te基板１のみでなく、Si
基板５をも薄層化して、両者の基板1,5 に共に、上記し
たエポキシ樹脂にSi、或いはSiO2の粉末を混入して固化
した支持基板21を接着剤12を用いて接着することで、両
者の基板1,5 の熱膨張率を支持基板21の熱膨張率に近く
することで、半導体装置の温度変動による基板の熱歪み
を緩和してもよい。
【００２８】
【発明の効果】以上説明したように、本発明によれば異
種半導体基板間の熱膨張係数差による熱歪みを緩和で
き、形成された固体撮像素子のような光検知装置を77°
K の低温より、室温の保管温度まで曝した場合でも、両
者の素子間を結合する金属バンプに位置ずれや、亀裂を
発生する現象が少なくなり、高信頼度のハイブリッド型
の光検知装置が得られる効果がある。
種半導体基板間の熱膨張係数差による熱歪みを緩和で
き、形成された固体撮像素子のような光検知装置を77°
K の低温より、室温の保管温度まで曝した場合でも、両
者の素子間を結合する金属バンプに位置ずれや、亀裂を
発生する現象が少なくなり、高信頼度のハイブリッド型
の光検知装置が得られる効果がある。
【図１】 本発明の半導体装置の断面図である。
【図２】 従来の半導体装置の断面図である。
1 Hg1-x Cdx Te基板 3 フォトダイオード 4,8 絶縁膜 5 Si基板 9,10 金属バンプ 12 接着剤 13 信号処理素子 21 支持基板 22 合成基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 成田 正彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (3)
- 【請求項１】 第１の半導体基板(1) 上に形成された半
導体装置(3) と、第２の半導体基板(5) 上に形成された
半導体装置(13)とを、金属バンプ(9,10)を用いて電気的
に結合するハイブリッド型半導体装置において、 第１、あるいは第２の何れか一方の半導体基板(1,5) を
薄層化して、該薄層化した半導体基板(1) に、該薄層化
していない半導体基板(5) に近い熱膨張係数をもつ支持
基板(21)を接着することを特徴とする半導体装置。 - 【請求項２】 第１の半導体基板(1) 上に形成された半
導体装置(3) と、第２の半導体基板(5) 上に形成された
半導体装置(13)とを、金属バンプ(9,10)を用いて電気的
に結合するハイブリッド型半導体装置において、 第１、第２両方の半導体基板(1,5) を薄層化して、該第
１、第２の半導体基板(1,5) の中間の熱膨張係数をもつ
支持基板(21)を形成し、該支持基板(21)を前記第１およ
び第２の半導体基板(1,5) に接着したことを特徴とする
半導体装置。 - 【請求項３】 請求項１、或いは２に記載の支持基板(2
1)を熱膨張係数が小さい半導体基板(5) を構成する元素
の粉末、或いは該元素の酸化物を有機樹脂に混合して形
成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04054668A JP3114759B2 (ja) | 1992-03-13 | 1992-03-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04054668A JP3114759B2 (ja) | 1992-03-13 | 1992-03-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259430A true JPH05259430A (ja) | 1993-10-08 |
| JP3114759B2 JP3114759B2 (ja) | 2000-12-04 |
Family
ID=12977159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04054668A Expired - Fee Related JP3114759B2 (ja) | 1992-03-13 | 1992-03-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3114759B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817962A (ja) * | 1994-07-04 | 1996-01-19 | Fujitsu Ltd | 半導体装置及び半導体パッケージ |
| JPH08255887A (ja) * | 1995-03-17 | 1996-10-01 | Toshiba Corp | ハイブリッド型半導体装置およびその製造方法 |
| JP2001150399A (ja) * | 1999-10-08 | 2001-06-05 | Agilent Technol Inc | 熱張係数の異なる材料間の低応力界面及びその製造方法 |
| EP1134804A3 (en) * | 2000-03-16 | 2003-08-06 | Texas Instruments Incorporated | Thermally enhanced semiconductor carrier |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3057706B1 (fr) | 2016-10-19 | 2018-12-07 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d’une puce microelectronique destinee a etre hybridee a une deuxieme puce |
-
1992
- 1992-03-13 JP JP04054668A patent/JP3114759B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817962A (ja) * | 1994-07-04 | 1996-01-19 | Fujitsu Ltd | 半導体装置及び半導体パッケージ |
| JPH08255887A (ja) * | 1995-03-17 | 1996-10-01 | Toshiba Corp | ハイブリッド型半導体装置およびその製造方法 |
| JP2001150399A (ja) * | 1999-10-08 | 2001-06-05 | Agilent Technol Inc | 熱張係数の異なる材料間の低応力界面及びその製造方法 |
| EP1134804A3 (en) * | 2000-03-16 | 2003-08-06 | Texas Instruments Incorporated | Thermally enhanced semiconductor carrier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3114759B2 (ja) | 2000-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11942501B2 (en) | Solid-state image pickup apparatus and image pickup system | |
| US8003433B2 (en) | Process for fabricating a high-integration-density image sensor | |
| US9231012B2 (en) | Image sensor package | |
| US6630735B1 (en) | Insulator/metal bonding island for active-area silver epoxy bonding | |
| US4286278A (en) | Hybrid mosaic IR/CCD focal plane | |
| US4197633A (en) | Hybrid mosaic IR/CCD focal plane | |
| US4720738A (en) | Focal plane array structure including a signal processing system | |
| US4206470A (en) | Thin film interconnect for multicolor IR/CCD | |
| US4196508A (en) | Durable insulating protective layer for hybrid CCD/mosaic IR detector array | |
| US5236871A (en) | Method for producing a hybridization of detector array and integrated circuit for readout | |
| US11393869B2 (en) | Wafer level shim processing | |
| US5696377A (en) | Hybrid infrared ray detector with an improved bonding structure between an Si-substrate having integrated circuits and an HgCdTe layer having two-dimensional photodiode arrays and method for fabricating the same | |
| US4275407A (en) | Durable insulating protective layer for hybrid CCD/mosaic IR detector array | |
| WO1994017557A1 (en) | Thermally matched readout/detector assembly and method for fabricating same | |
| JPH05259430A (ja) | 半導体装置 | |
| US5470761A (en) | Process for fabricating a front surface resonant mesh array detector | |
| US5959340A (en) | Thermoplastic mounting of a semiconductor die to a substrate having a mismatched coefficient of thermal expansion | |
| JPH0536966A (ja) | 半導体装置 | |
| US6127203A (en) | Thermoplastic mounting of a semiconductor die to a substrate having a mismatched coefficient of thermal expansion | |
| US4137625A (en) | Thin film interconnect for multicolor IR/CCD | |
| US5846850A (en) | Double sided interdiffusion process and structure for a double layer heterojunction focal plane array | |
| US6281039B1 (en) | Hybrid device and a method of producing electrically active components by an assembly operation | |
| US5729020A (en) | Hybrid type infrared detector | |
| JP2827414B2 (ja) | 半導体装置 | |
| JP2705594B2 (ja) | 赤外線検出素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |