JPH0817933A - ダイオード回路 - Google Patents
ダイオード回路Info
- Publication number
- JPH0817933A JPH0817933A JP6146589A JP14658994A JPH0817933A JP H0817933 A JPH0817933 A JP H0817933A JP 6146589 A JP6146589 A JP 6146589A JP 14658994 A JP14658994 A JP 14658994A JP H0817933 A JPH0817933 A JP H0817933A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- well
- drain
- source
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 CMOS構成の集積回路内に、逆バイアスで
の使用が可能であり、製造過程で任意にスレッショルド
電圧を設定できるMOSトランジスタによるダイオード
回路を構成することにある。 【構成】 Pチャネル型のMOSトランジスタ1のゲー
ト1g、ドレイン1dは互いに接続され、ダイオード回
路のカソードとして用いられ、そのソース1sは、MO
Sトランジスタ1のNウェル1nとソース2sを接続さ
れたNチャネル型のMOSトランジスタ2のドレイン2
dとゲート2gと接続され、アノードとして用いられ
る。MOSトランジスタ1のソース1s、ドレイン1d
間を逆バイアスにして使用する際には、MOSトランジ
スタ2のソース2s、ドレイン2dが遮断されているこ
とにより、MOSトランジスタ1のドレイン1dからN
ウェル1nに流れ込む電流がMOSトランジスタ2を介
してソース1sに流れることはなく、すなわち、カソー
ドからアノードに電流が流れることはない。
の使用が可能であり、製造過程で任意にスレッショルド
電圧を設定できるMOSトランジスタによるダイオード
回路を構成することにある。 【構成】 Pチャネル型のMOSトランジスタ1のゲー
ト1g、ドレイン1dは互いに接続され、ダイオード回
路のカソードとして用いられ、そのソース1sは、MO
Sトランジスタ1のNウェル1nとソース2sを接続さ
れたNチャネル型のMOSトランジスタ2のドレイン2
dとゲート2gと接続され、アノードとして用いられ
る。MOSトランジスタ1のソース1s、ドレイン1d
間を逆バイアスにして使用する際には、MOSトランジ
スタ2のソース2s、ドレイン2dが遮断されているこ
とにより、MOSトランジスタ1のドレイン1dからN
ウェル1nに流れ込む電流がMOSトランジスタ2を介
してソース1sに流れることはなく、すなわち、カソー
ドからアノードに電流が流れることはない。
Description
【0001】
【産業上の利用分野】本発明はMOSトランジスタを用
いたダイオード回路に関するものである。
いたダイオード回路に関するものである。
【0002】
【従来の技術】現在、CMOS構成の集積回路におい
て、MOSトランジスタにてダイオード回路を形成した
ものがあり、図2にその一例を示す。同図において、2
1はPチャネル型のMOSトランジスタであり、ここで
は図示しないが、例えば、P型基板ICにおいて、Nウ
ェル上に設けてあることとする。MOSトランジスタ2
1は、そのゲート21gとドレイン21dを接続し、こ
れをカソードとして用い、Nウェル21nとソース21
sを接続し、これをアノードとして用いられる。
て、MOSトランジスタにてダイオード回路を形成した
ものがあり、図2にその一例を示す。同図において、2
1はPチャネル型のMOSトランジスタであり、ここで
は図示しないが、例えば、P型基板ICにおいて、Nウ
ェル上に設けてあることとする。MOSトランジスタ2
1は、そのゲート21gとドレイン21dを接続し、こ
れをカソードとして用い、Nウェル21nとソース21
sを接続し、これをアノードとして用いられる。
【0003】
【発明が解決しようとする課題】しかしながら、図2に
示すような従来のダイオード回路では、カソード側が高
電位となるようにカソード、アノード間に逆バイアスを
印加して用いた場合、図示しないがドレイン21d側の
P+領域からNウェル21nへ電流が流れてしまい、N
ウェル21nに接続されたソース21sを介してそのま
まアノード側に電流が流れてしまう。このため、このよ
うなダイオード回路は逆バイアスを印加して使用するこ
とは難しく、使用の際に逆バイアスを避け得ない場合に
は、このようなダイオード回路を集積化する代わりに、
別途PN接合ダイオードを外付けすることとなり、コス
トの増加は避けることが出来なかった。さらに、PN接
合ダイオードのスレッショルド電圧は、シリコンでは
0.7〜0.8v、ゲルマニュウムでは0.3〜0.4
v等とそれを構成する材質によってほぼ定まっており、
変更することはできず、回路設計の自由度も制限され
る。
示すような従来のダイオード回路では、カソード側が高
電位となるようにカソード、アノード間に逆バイアスを
印加して用いた場合、図示しないがドレイン21d側の
P+領域からNウェル21nへ電流が流れてしまい、N
ウェル21nに接続されたソース21sを介してそのま
まアノード側に電流が流れてしまう。このため、このよ
うなダイオード回路は逆バイアスを印加して使用するこ
とは難しく、使用の際に逆バイアスを避け得ない場合に
は、このようなダイオード回路を集積化する代わりに、
別途PN接合ダイオードを外付けすることとなり、コス
トの増加は避けることが出来なかった。さらに、PN接
合ダイオードのスレッショルド電圧は、シリコンでは
0.7〜0.8v、ゲルマニュウムでは0.3〜0.4
v等とそれを構成する材質によってほぼ定まっており、
変更することはできず、回路設計の自由度も制限され
る。
【0004】そこで、本発明の目的は、CMOS構成の
集積回路内に逆バイアスでの使用が可能であり、製造過
程で任意にスレッショルド電圧を設定できるMOSトラ
ンジスタによるダイオード回路を構成することにある。
集積回路内に逆バイアスでの使用が可能であり、製造過
程で任意にスレッショルド電圧を設定できるMOSトラ
ンジスタによるダイオード回路を構成することにある。
【0005】
【課題を解決するための手段】第1導電型の基板の第1
導電型と異なる第2導電型のウェルに設けられ、ゲート
とドレインを接続した第1導電型の第1のMOSトラン
ジスタと、上記基板上に設けられ、上記第1のMOSト
ランジスタのウエルをソースに接続し、ゲート、ドレイ
ンを共に上記第1のMOSトランジスタのソースに接続
した第2導電型の第2のMOSトランジスタとによりダ
イオード回路を構成することにより上記目的を達成す
る。
導電型と異なる第2導電型のウェルに設けられ、ゲート
とドレインを接続した第1導電型の第1のMOSトラン
ジスタと、上記基板上に設けられ、上記第1のMOSト
ランジスタのウエルをソースに接続し、ゲート、ドレイ
ンを共に上記第1のMOSトランジスタのソースに接続
した第2導電型の第2のMOSトランジスタとによりダ
イオード回路を構成することにより上記目的を達成す
る。
【0006】
【実施例】次に、本発明の一実施例について説明する。
本例は集積回路基板をP型基板とし、ウェルの電位が可
変なPチャネル型のMOSトランジスタおよびNチャン
ネル型のMOSトランジスタを用いてダイオード回路を
構成したものであり、その回路構成を示す図1の電気回
路図を参照しながら以下に説明する。
本例は集積回路基板をP型基板とし、ウェルの電位が可
変なPチャネル型のMOSトランジスタおよびNチャン
ネル型のMOSトランジスタを用いてダイオード回路を
構成したものであり、その回路構成を示す図1の電気回
路図を参照しながら以下に説明する。
【0007】図1において、1はPチャネル型のMOS
トランジスタであり、図示しないがP型基板上のNウェ
ルに設けられており、また、2はNチャネル型のMOS
トランジスタであり、P型基板上に設けられている。す
なわち、第1の導電型をP型、第2の導電型をN型とし
てあり、MOSトランジスタ1は第1のMOSトランジ
スタであり、MOSトランジスタ2は第2のMOSトラ
ンジスタである。ここで、MOSトランジスタ1はその
ドレイン1dとゲート1gを接続してあり、この接続点
1cはカソードとして用いられる。また、MOSトラン
ジスタ1のNウェル1nはMOSトランジスタ2のソー
ス2sに接続している。また、MOSトランジスタ2の
ゲート2gとドレイン2dとはともにMOSトランジス
タ1のソース1sに接続されており、この接続点1aは
アノードとして用いられる。
トランジスタであり、図示しないがP型基板上のNウェ
ルに設けられており、また、2はNチャネル型のMOS
トランジスタであり、P型基板上に設けられている。す
なわち、第1の導電型をP型、第2の導電型をN型とし
てあり、MOSトランジスタ1は第1のMOSトランジ
スタであり、MOSトランジスタ2は第2のMOSトラ
ンジスタである。ここで、MOSトランジスタ1はその
ドレイン1dとゲート1gを接続してあり、この接続点
1cはカソードとして用いられる。また、MOSトラン
ジスタ1のNウェル1nはMOSトランジスタ2のソー
ス2sに接続している。また、MOSトランジスタ2の
ゲート2gとドレイン2dとはともにMOSトランジス
タ1のソース1sに接続されており、この接続点1aは
アノードとして用いられる。
【0008】以上のように構成される本例のダイオード
回路の動作について述べると、まず、順バイアスにて用
いる場合では、MOSトランジスタ2は、ソース2sに
対してゲート2g、ドレイン2dが高電位となるので、
オン状態となる。これにより、ソース2sの電位すなわ
ちNウェル1nの電位は高電位、言い替えればアノード
の電位になろうとする。ここで、MOSトランジスタ1
はソース1s、ウェル1nが高電位となっており、ゲー
ト1g、ドレイン1dが低電位であるので、通常のMO
Sトランジスタの特性により、MOSトランジスタ1は
アノード1a、カソード1c間にスレッショルド電圧以
上の電圧が印加されることによりオン状態となり、本例
のダイオード回路はアノード1aからカソード1cに電
流を流し、ダイオードとして動作する。
回路の動作について述べると、まず、順バイアスにて用
いる場合では、MOSトランジスタ2は、ソース2sに
対してゲート2g、ドレイン2dが高電位となるので、
オン状態となる。これにより、ソース2sの電位すなわ
ちNウェル1nの電位は高電位、言い替えればアノード
の電位になろうとする。ここで、MOSトランジスタ1
はソース1s、ウェル1nが高電位となっており、ゲー
ト1g、ドレイン1dが低電位であるので、通常のMO
Sトランジスタの特性により、MOSトランジスタ1は
アノード1a、カソード1c間にスレッショルド電圧以
上の電圧が印加されることによりオン状態となり、本例
のダイオード回路はアノード1aからカソード1cに電
流を流し、ダイオードとして動作する。
【0009】次に、逆バイアスで用いた場合について述
べる。このとき、MOSトランジスタ1はドレイン1
d、ゲート1gが等しくソース1sより高電位となって
オフ状態であるが、ドレイン1dからNウェル1nにド
レイン側のP+拡散領域(図示せず。)とNウェル1n
の成すPN接合を介して電流が流れようとする。しか
し、MOSトランジスタ2では、ソース2sがゲート2
gおよびドレイン2dより高電位となってオフ状態であ
る。このため、MOSトランジスタ1のNウェル1nか
ら、MOSトランジスタ2のソース2sを介してMOS
トランジスタ1のソース1sへ電流が流れることはな
い。すなわち、本例のダイオード回路は逆バイアスで用
いた場合でも、カソード1cからアノード1aに電流が
流れることはない。
べる。このとき、MOSトランジスタ1はドレイン1
d、ゲート1gが等しくソース1sより高電位となって
オフ状態であるが、ドレイン1dからNウェル1nにド
レイン側のP+拡散領域(図示せず。)とNウェル1n
の成すPN接合を介して電流が流れようとする。しか
し、MOSトランジスタ2では、ソース2sがゲート2
gおよびドレイン2dより高電位となってオフ状態であ
る。このため、MOSトランジスタ1のNウェル1nか
ら、MOSトランジスタ2のソース2sを介してMOS
トランジスタ1のソース1sへ電流が流れることはな
い。すなわち、本例のダイオード回路は逆バイアスで用
いた場合でも、カソード1cからアノード1aに電流が
流れることはない。
【0010】以上のように本例では、逆バイアスにて用
いることが可能なダイオード回路を集積化することが出
来る。このため、従来では免れなかった逆バイアス使用
時の集積回路へのダイオードの外付けの用を省くことが
でき、それに伴うコストを低減することが可能となる。
いることが可能なダイオード回路を集積化することが出
来る。このため、従来では免れなかった逆バイアス使用
時の集積回路へのダイオードの外付けの用を省くことが
でき、それに伴うコストを低減することが可能となる。
【0011】以上のように本例では、P型基板上のNウ
ェルに設けられたPチャネル型のMOSトランジスタ
と、同じP型基板上に設けられたNチャネル型のMOS
トランジスタを用いてダイオード回路を構成することと
したが、これに限るものではなく、N型基板上のPウェ
ルに設けられたNチャンネル型のMOSトランジスタ
と、同じP型基板上に設けられたPチャネル型のMOS
トランジスタとを用いてダイオード回路を構成しても同
様の効果を奏する。
ェルに設けられたPチャネル型のMOSトランジスタ
と、同じP型基板上に設けられたNチャネル型のMOS
トランジスタを用いてダイオード回路を構成することと
したが、これに限るものではなく、N型基板上のPウェ
ルに設けられたNチャンネル型のMOSトランジスタ
と、同じP型基板上に設けられたPチャネル型のMOS
トランジスタとを用いてダイオード回路を構成しても同
様の効果を奏する。
【0012】また、従来用いられていたPN接合ダイオ
ードのスレッショルド電圧は、上述したように、それを
構成する材質によってほぼ定まっており、変更すること
はできなかったが、本発明のダイオード回路のスレッシ
ョルド電圧は、製造工程におけるP、またはN拡散領域
の形成時に注入する不純物イオンの濃度を調整すること
により任意に設定できるという効果をも奏する。
ードのスレッショルド電圧は、上述したように、それを
構成する材質によってほぼ定まっており、変更すること
はできなかったが、本発明のダイオード回路のスレッシ
ョルド電圧は、製造工程におけるP、またはN拡散領域
の形成時に注入する不純物イオンの濃度を調整すること
により任意に設定できるという効果をも奏する。
【0013】
【発明の効果】本発明によれば、逆バイアスにして使用
する際は、第2の導電型の第2のMOSトランジスタの
ソース、ドレインが遮断されているため、第1のMOS
トランジスタのドレインからウェルに流れ込む電流が第
2のMOSトランジスタを介してソースに流れることは
なく、カソードからアノードに電流が流れることはな
い。このため、逆バイアスで使用し得るダイオード回路
を提供することが可能となる。ひいては、CMOS構成
の集積回路上に逆バイアスで使用されるダイオードを集
積化することが可能となり、集積回路にそのようなダイ
オードを外付けする必要がなくなり、コストを低減でき
る。また、本発明のダイオード回路のスレッショルド電
圧は、製造過程にて、第1、第2のMOSトランジスタ
のそれぞれの導電型を決めるP、またはN拡散領域の形
成時に注入する不純物イオンの濃度を調整することによ
り任意に設定でき、回路設計も容易となる。
する際は、第2の導電型の第2のMOSトランジスタの
ソース、ドレインが遮断されているため、第1のMOS
トランジスタのドレインからウェルに流れ込む電流が第
2のMOSトランジスタを介してソースに流れることは
なく、カソードからアノードに電流が流れることはな
い。このため、逆バイアスで使用し得るダイオード回路
を提供することが可能となる。ひいては、CMOS構成
の集積回路上に逆バイアスで使用されるダイオードを集
積化することが可能となり、集積回路にそのようなダイ
オードを外付けする必要がなくなり、コストを低減でき
る。また、本発明のダイオード回路のスレッショルド電
圧は、製造過程にて、第1、第2のMOSトランジスタ
のそれぞれの導電型を決めるP、またはN拡散領域の形
成時に注入する不純物イオンの濃度を調整することによ
り任意に設定でき、回路設計も容易となる。
【図1】本発明の一実施例の構成を示す電気回路図。
【図2】従来のダイオード回路の構成を示す電気回路
図。
図。
1 第1のMOSトランジスタ 2 第2のMOSトランジスタ
Claims (1)
- 【請求項1】 第1導電型の基板上の第1導電型と異な
る第2導電型のウェルに設けられ、ゲートとドレインを
接続した第1導電型の第1のMOSトランジスタと、 上記基板上に設けられ、上記第1のMOSトランジスタ
のウエルをソースに接続し、ゲート、ドレインを共に上
記第1のMOSトランジスタのソースに接続した第2導
電型の第2のMOSトランジスタとを具備することを特
徴とするダイオード回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6146589A JPH0817933A (ja) | 1994-06-28 | 1994-06-28 | ダイオード回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6146589A JPH0817933A (ja) | 1994-06-28 | 1994-06-28 | ダイオード回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0817933A true JPH0817933A (ja) | 1996-01-19 |
Family
ID=15411136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6146589A Pending JPH0817933A (ja) | 1994-06-28 | 1994-06-28 | ダイオード回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0817933A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010080855A3 (en) * | 2009-01-06 | 2010-10-21 | Lakota Technologies Inc. | Self-bootstrapping field effect diode structures and methods |
US9012954B2 (en) | 2007-09-26 | 2015-04-21 | STMicroelectronics International B.V. | Adjustable field effect rectifier |
US9048308B2 (en) | 2007-09-26 | 2015-06-02 | Stmicroelectronics International N.V. | Regenerative building block and diode bridge rectifier and methods |
-
1994
- 1994-06-28 JP JP6146589A patent/JPH0817933A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9012954B2 (en) | 2007-09-26 | 2015-04-21 | STMicroelectronics International B.V. | Adjustable field effect rectifier |
US9029921B2 (en) | 2007-09-26 | 2015-05-12 | Stmicroelectronics International N.V. | Self-bootstrapping field effect diode structures and methods |
US9048308B2 (en) | 2007-09-26 | 2015-06-02 | Stmicroelectronics International N.V. | Regenerative building block and diode bridge rectifier and methods |
WO2010080855A3 (en) * | 2009-01-06 | 2010-10-21 | Lakota Technologies Inc. | Self-bootstrapping field effect diode structures and methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2633746B2 (ja) | 半導体装置 | |
JPH02215154A (ja) | 電圧制御回路 | |
JP3661792B2 (ja) | 超低電圧論理回路にバイアスをかけるための装置 | |
US6628161B2 (en) | Reference voltage circuit | |
US20020190752A1 (en) | High speed semiconductor circuit having low power consumption | |
JPH05308274A (ja) | Cmosレベルシフト回路 | |
JP2674669B2 (ja) | 半導体集積回路 | |
JP2809768B2 (ja) | 基準電位発生回路 | |
US7208798B2 (en) | Semiconductor device with an enhancement type field effect transistor in which threshold voltage is dependent upon substrate bias voltage | |
US5488247A (en) | MOS-type semiconductor clamping circuit | |
JPH0817933A (ja) | ダイオード回路 | |
JPH0653496A (ja) | 半導体装置 | |
JPH04273716A (ja) | アナログスイッチ | |
US6713815B2 (en) | Semiconductor device with transistors that convert a voltage difference into a drain current difference | |
US6639453B2 (en) | Active bias circuit having wilson and widlar configurations | |
JPS62229416A (ja) | 電圧制限回路 | |
JPH1028045A (ja) | Mosトランジスタ回路 | |
JPS6232722A (ja) | プツシユプル出力回路 | |
JP2920061B2 (ja) | 高負荷駆動ドライバ用半導体集積装置及び高負荷駆動ドライバ装置 | |
JPS63252464A (ja) | 半導体装置 | |
JP2555046Y2 (ja) | 出力バッファ回路 | |
US5990523A (en) | Circuit structure which avoids latchup effect | |
JPH01253267A (ja) | 半導体装置のための入力保護回路 | |
JP2000165222A (ja) | アナログスイッチ | |
JP2584500B2 (ja) | Bi−cmos半導体装置 |