JPH0817933A - ダイオード回路 - Google Patents
ダイオード回路Info
- Publication number
- JPH0817933A JPH0817933A JP6146589A JP14658994A JPH0817933A JP H0817933 A JPH0817933 A JP H0817933A JP 6146589 A JP6146589 A JP 6146589A JP 14658994 A JP14658994 A JP 14658994A JP H0817933 A JPH0817933 A JP H0817933A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- well
- drain
- source
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 ＣＭＯＳ構成の集積回路内に、逆バイアスで
の使用が可能であり、製造過程で任意にスレッショルド
電圧を設定できるＭＯＳトランジスタによるダイオード
回路を構成することにある。 【構成】 Ｐチャネル型のＭＯＳトランジスタ１のゲー
ト１ｇ、ドレイン１ｄは互いに接続され、ダイオード回
路のカソードとして用いられ、そのソース１ｓは、ＭＯ
Ｓトランジスタ１のＮウェル１ｎとソース２ｓを接続さ
れたＮチャネル型のＭＯＳトランジスタ２のドレイン２
ｄとゲート２ｇと接続され、アノードとして用いられ
る。ＭＯＳトランジスタ１のソース１ｓ、ドレイン１ｄ
間を逆バイアスにして使用する際には、ＭＯＳトランジ
スタ２のソース２ｓ、ドレイン２ｄが遮断されているこ
とにより、ＭＯＳトランジスタ１のドレイン１ｄからＮ
ウェル１ｎに流れ込む電流がＭＯＳトランジスタ２を介
してソース１ｓに流れることはなく、すなわち、カソー
ドからアノードに電流が流れることはない。
の使用が可能であり、製造過程で任意にスレッショルド
電圧を設定できるＭＯＳトランジスタによるダイオード
回路を構成することにある。 【構成】 Ｐチャネル型のＭＯＳトランジスタ１のゲー
ト１ｇ、ドレイン１ｄは互いに接続され、ダイオード回
路のカソードとして用いられ、そのソース１ｓは、ＭＯ
Ｓトランジスタ１のＮウェル１ｎとソース２ｓを接続さ
れたＮチャネル型のＭＯＳトランジスタ２のドレイン２
ｄとゲート２ｇと接続され、アノードとして用いられ
る。ＭＯＳトランジスタ１のソース１ｓ、ドレイン１ｄ
間を逆バイアスにして使用する際には、ＭＯＳトランジ
スタ２のソース２ｓ、ドレイン２ｄが遮断されているこ
とにより、ＭＯＳトランジスタ１のドレイン１ｄからＮ
ウェル１ｎに流れ込む電流がＭＯＳトランジスタ２を介
してソース１ｓに流れることはなく、すなわち、カソー
ドからアノードに電流が流れることはない。
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳトランジスタを用
いたダイオード回路に関するものである。
いたダイオード回路に関するものである。
【０００２】
【従来の技術】現在、ＣＭＯＳ構成の集積回路におい
て、ＭＯＳトランジスタにてダイオード回路を形成した
ものがあり、図２にその一例を示す。同図において、２
１はＰチャネル型のＭＯＳトランジスタであり、ここで
は図示しないが、例えば、Ｐ型基板ＩＣにおいて、Ｎウ
ェル上に設けてあることとする。ＭＯＳトランジスタ２
１は、そのゲート２１ｇとドレイン２１ｄを接続し、こ
れをカソードとして用い、Ｎウェル２１ｎとソース２１
ｓを接続し、これをアノードとして用いられる。
て、ＭＯＳトランジスタにてダイオード回路を形成した
ものがあり、図２にその一例を示す。同図において、２
１はＰチャネル型のＭＯＳトランジスタであり、ここで
は図示しないが、例えば、Ｐ型基板ＩＣにおいて、Ｎウ
ェル上に設けてあることとする。ＭＯＳトランジスタ２
１は、そのゲート２１ｇとドレイン２１ｄを接続し、こ
れをカソードとして用い、Ｎウェル２１ｎとソース２１
ｓを接続し、これをアノードとして用いられる。
【０００３】
【発明が解決しようとする課題】しかしながら、図２に
示すような従来のダイオード回路では、カソード側が高
電位となるようにカソード、アノード間に逆バイアスを
印加して用いた場合、図示しないがドレイン２１ｄ側の
Ｐ＋領域からＮウェル２１ｎへ電流が流れてしまい、Ｎ
ウェル２１ｎに接続されたソース２１ｓを介してそのま
まアノード側に電流が流れてしまう。このため、このよ
うなダイオード回路は逆バイアスを印加して使用するこ
とは難しく、使用の際に逆バイアスを避け得ない場合に
は、このようなダイオード回路を集積化する代わりに、
別途ＰＮ接合ダイオードを外付けすることとなり、コス
トの増加は避けることが出来なかった。さらに、ＰＮ接
合ダイオードのスレッショルド電圧は、シリコンでは
０．７〜０．８ｖ、ゲルマニュウムでは０．３〜０．４
ｖ等とそれを構成する材質によってほぼ定まっており、
変更することはできず、回路設計の自由度も制限され
る。
示すような従来のダイオード回路では、カソード側が高
電位となるようにカソード、アノード間に逆バイアスを
印加して用いた場合、図示しないがドレイン２１ｄ側の
Ｐ＋領域からＮウェル２１ｎへ電流が流れてしまい、Ｎ
ウェル２１ｎに接続されたソース２１ｓを介してそのま
まアノード側に電流が流れてしまう。このため、このよ
うなダイオード回路は逆バイアスを印加して使用するこ
とは難しく、使用の際に逆バイアスを避け得ない場合に
は、このようなダイオード回路を集積化する代わりに、
別途ＰＮ接合ダイオードを外付けすることとなり、コス
トの増加は避けることが出来なかった。さらに、ＰＮ接
合ダイオードのスレッショルド電圧は、シリコンでは
０．７〜０．８ｖ、ゲルマニュウムでは０．３〜０．４
ｖ等とそれを構成する材質によってほぼ定まっており、
変更することはできず、回路設計の自由度も制限され
る。
【０００４】そこで、本発明の目的は、ＣＭＯＳ構成の
集積回路内に逆バイアスでの使用が可能であり、製造過
程で任意にスレッショルド電圧を設定できるＭＯＳトラ
ンジスタによるダイオード回路を構成することにある。
集積回路内に逆バイアスでの使用が可能であり、製造過
程で任意にスレッショルド電圧を設定できるＭＯＳトラ
ンジスタによるダイオード回路を構成することにある。
【０００５】
【課題を解決するための手段】第１導電型の基板の第１
導電型と異なる第２導電型のウェルに設けられ、ゲート
とドレインを接続した第１導電型の第１のＭＯＳトラン
ジスタと、上記基板上に設けられ、上記第１のＭＯＳト
ランジスタのウエルをソースに接続し、ゲート、ドレイ
ンを共に上記第１のＭＯＳトランジスタのソースに接続
した第２導電型の第２のＭＯＳトランジスタとによりダ
イオード回路を構成することにより上記目的を達成す
る。
導電型と異なる第２導電型のウェルに設けられ、ゲート
とドレインを接続した第１導電型の第１のＭＯＳトラン
ジスタと、上記基板上に設けられ、上記第１のＭＯＳト
ランジスタのウエルをソースに接続し、ゲート、ドレイ
ンを共に上記第１のＭＯＳトランジスタのソースに接続
した第２導電型の第２のＭＯＳトランジスタとによりダ
イオード回路を構成することにより上記目的を達成す
る。
【０００６】
【実施例】次に、本発明の一実施例について説明する。
本例は集積回路基板をＰ型基板とし、ウェルの電位が可
変なＰチャネル型のＭＯＳトランジスタおよびＮチャン
ネル型のＭＯＳトランジスタを用いてダイオード回路を
構成したものであり、その回路構成を示す図１の電気回
路図を参照しながら以下に説明する。
本例は集積回路基板をＰ型基板とし、ウェルの電位が可
変なＰチャネル型のＭＯＳトランジスタおよびＮチャン
ネル型のＭＯＳトランジスタを用いてダイオード回路を
構成したものであり、その回路構成を示す図１の電気回
路図を参照しながら以下に説明する。
【０００７】図１において、１はＰチャネル型のＭＯＳ
トランジスタであり、図示しないがＰ型基板上のＮウェ
ルに設けられており、また、２はＮチャネル型のＭＯＳ
トランジスタであり、Ｐ型基板上に設けられている。す
なわち、第１の導電型をＰ型、第２の導電型をＮ型とし
てあり、ＭＯＳトランジスタ１は第１のＭＯＳトランジ
スタであり、ＭＯＳトランジスタ２は第２のＭＯＳトラ
ンジスタである。ここで、ＭＯＳトランジスタ１はその
ドレイン１ｄとゲート１ｇを接続してあり、この接続点
１ｃはカソードとして用いられる。また、ＭＯＳトラン
ジスタ１のＮウェル１ｎはＭＯＳトランジスタ２のソー
ス２ｓに接続している。また、ＭＯＳトランジスタ２の
ゲート２ｇとドレイン２ｄとはともにＭＯＳトランジス
タ１のソース１ｓに接続されており、この接続点１ａは
アノードとして用いられる。
トランジスタであり、図示しないがＰ型基板上のＮウェ
ルに設けられており、また、２はＮチャネル型のＭＯＳ
トランジスタであり、Ｐ型基板上に設けられている。す
なわち、第１の導電型をＰ型、第２の導電型をＮ型とし
てあり、ＭＯＳトランジスタ１は第１のＭＯＳトランジ
スタであり、ＭＯＳトランジスタ２は第２のＭＯＳトラ
ンジスタである。ここで、ＭＯＳトランジスタ１はその
ドレイン１ｄとゲート１ｇを接続してあり、この接続点
１ｃはカソードとして用いられる。また、ＭＯＳトラン
ジスタ１のＮウェル１ｎはＭＯＳトランジスタ２のソー
ス２ｓに接続している。また、ＭＯＳトランジスタ２の
ゲート２ｇとドレイン２ｄとはともにＭＯＳトランジス
タ１のソース１ｓに接続されており、この接続点１ａは
アノードとして用いられる。
【０００８】以上のように構成される本例のダイオード
回路の動作について述べると、まず、順バイアスにて用
いる場合では、ＭＯＳトランジスタ２は、ソース２ｓに
対してゲート２ｇ、ドレイン２ｄが高電位となるので、
オン状態となる。これにより、ソース２ｓの電位すなわ
ちＮウェル１ｎの電位は高電位、言い替えればアノード
の電位になろうとする。ここで、ＭＯＳトランジスタ１
はソース１ｓ、ウェル１ｎが高電位となっており、ゲー
ト１ｇ、ドレイン１ｄが低電位であるので、通常のＭＯ
Ｓトランジスタの特性により、ＭＯＳトランジスタ１は
アノード１ａ、カソード１ｃ間にスレッショルド電圧以
上の電圧が印加されることによりオン状態となり、本例
のダイオード回路はアノード１ａからカソード１ｃに電
流を流し、ダイオードとして動作する。
回路の動作について述べると、まず、順バイアスにて用
いる場合では、ＭＯＳトランジスタ２は、ソース２ｓに
対してゲート２ｇ、ドレイン２ｄが高電位となるので、
オン状態となる。これにより、ソース２ｓの電位すなわ
ちＮウェル１ｎの電位は高電位、言い替えればアノード
の電位になろうとする。ここで、ＭＯＳトランジスタ１
はソース１ｓ、ウェル１ｎが高電位となっており、ゲー
ト１ｇ、ドレイン１ｄが低電位であるので、通常のＭＯ
Ｓトランジスタの特性により、ＭＯＳトランジスタ１は
アノード１ａ、カソード１ｃ間にスレッショルド電圧以
上の電圧が印加されることによりオン状態となり、本例
のダイオード回路はアノード１ａからカソード１ｃに電
流を流し、ダイオードとして動作する。
【０００９】次に、逆バイアスで用いた場合について述
べる。このとき、ＭＯＳトランジスタ１はドレイン１
ｄ、ゲート１ｇが等しくソース１ｓより高電位となって
オフ状態であるが、ドレイン１ｄからＮウェル１ｎにド
レイン側のＰ＋拡散領域（図示せず。）とＮウェル１ｎ
の成すＰＮ接合を介して電流が流れようとする。しか
し、ＭＯＳトランジスタ２では、ソース２ｓがゲート２
ｇおよびドレイン２ｄより高電位となってオフ状態であ
る。このため、ＭＯＳトランジスタ１のＮウェル１ｎか
ら、ＭＯＳトランジスタ２のソース２ｓを介してＭＯＳ
トランジスタ１のソース１ｓへ電流が流れることはな
い。すなわち、本例のダイオード回路は逆バイアスで用
いた場合でも、カソード１ｃからアノード１ａに電流が
流れることはない。
べる。このとき、ＭＯＳトランジスタ１はドレイン１
ｄ、ゲート１ｇが等しくソース１ｓより高電位となって
オフ状態であるが、ドレイン１ｄからＮウェル１ｎにド
レイン側のＰ＋拡散領域（図示せず。）とＮウェル１ｎ
の成すＰＮ接合を介して電流が流れようとする。しか
し、ＭＯＳトランジスタ２では、ソース２ｓがゲート２
ｇおよびドレイン２ｄより高電位となってオフ状態であ
る。このため、ＭＯＳトランジスタ１のＮウェル１ｎか
ら、ＭＯＳトランジスタ２のソース２ｓを介してＭＯＳ
トランジスタ１のソース１ｓへ電流が流れることはな
い。すなわち、本例のダイオード回路は逆バイアスで用
いた場合でも、カソード１ｃからアノード１ａに電流が
流れることはない。
【００１０】以上のように本例では、逆バイアスにて用
いることが可能なダイオード回路を集積化することが出
来る。このため、従来では免れなかった逆バイアス使用
時の集積回路へのダイオードの外付けの用を省くことが
でき、それに伴うコストを低減することが可能となる。
いることが可能なダイオード回路を集積化することが出
来る。このため、従来では免れなかった逆バイアス使用
時の集積回路へのダイオードの外付けの用を省くことが
でき、それに伴うコストを低減することが可能となる。
【００１１】以上のように本例では、Ｐ型基板上のＮウ
ェルに設けられたＰチャネル型のＭＯＳトランジスタ
と、同じＰ型基板上に設けられたＮチャネル型のＭＯＳ
トランジスタを用いてダイオード回路を構成することと
したが、これに限るものではなく、Ｎ型基板上のＰウェ
ルに設けられたＮチャンネル型のＭＯＳトランジスタ
と、同じＰ型基板上に設けられたＰチャネル型のＭＯＳ
トランジスタとを用いてダイオード回路を構成しても同
様の効果を奏する。
ェルに設けられたＰチャネル型のＭＯＳトランジスタ
と、同じＰ型基板上に設けられたＮチャネル型のＭＯＳ
トランジスタを用いてダイオード回路を構成することと
したが、これに限るものではなく、Ｎ型基板上のＰウェ
ルに設けられたＮチャンネル型のＭＯＳトランジスタ
と、同じＰ型基板上に設けられたＰチャネル型のＭＯＳ
トランジスタとを用いてダイオード回路を構成しても同
様の効果を奏する。
【００１２】また、従来用いられていたＰＮ接合ダイオ
ードのスレッショルド電圧は、上述したように、それを
構成する材質によってほぼ定まっており、変更すること
はできなかったが、本発明のダイオード回路のスレッシ
ョルド電圧は、製造工程におけるＰ、またはＮ拡散領域
の形成時に注入する不純物イオンの濃度を調整すること
により任意に設定できるという効果をも奏する。
ードのスレッショルド電圧は、上述したように、それを
構成する材質によってほぼ定まっており、変更すること
はできなかったが、本発明のダイオード回路のスレッシ
ョルド電圧は、製造工程におけるＰ、またはＮ拡散領域
の形成時に注入する不純物イオンの濃度を調整すること
により任意に設定できるという効果をも奏する。
【００１３】
【発明の効果】本発明によれば、逆バイアスにして使用
する際は、第２の導電型の第２のＭＯＳトランジスタの
ソース、ドレインが遮断されているため、第１のＭＯＳ
トランジスタのドレインからウェルに流れ込む電流が第
２のＭＯＳトランジスタを介してソースに流れることは
なく、カソードからアノードに電流が流れることはな
い。このため、逆バイアスで使用し得るダイオード回路
を提供することが可能となる。ひいては、ＣＭＯＳ構成
の集積回路上に逆バイアスで使用されるダイオードを集
積化することが可能となり、集積回路にそのようなダイ
オードを外付けする必要がなくなり、コストを低減でき
る。また、本発明のダイオード回路のスレッショルド電
圧は、製造過程にて、第１、第２のＭＯＳトランジスタ
のそれぞれの導電型を決めるＰ、またはＮ拡散領域の形
成時に注入する不純物イオンの濃度を調整することによ
り任意に設定でき、回路設計も容易となる。
する際は、第２の導電型の第２のＭＯＳトランジスタの
ソース、ドレインが遮断されているため、第１のＭＯＳ
トランジスタのドレインからウェルに流れ込む電流が第
２のＭＯＳトランジスタを介してソースに流れることは
なく、カソードからアノードに電流が流れることはな
い。このため、逆バイアスで使用し得るダイオード回路
を提供することが可能となる。ひいては、ＣＭＯＳ構成
の集積回路上に逆バイアスで使用されるダイオードを集
積化することが可能となり、集積回路にそのようなダイ
オードを外付けする必要がなくなり、コストを低減でき
る。また、本発明のダイオード回路のスレッショルド電
圧は、製造過程にて、第１、第２のＭＯＳトランジスタ
のそれぞれの導電型を決めるＰ、またはＮ拡散領域の形
成時に注入する不純物イオンの濃度を調整することによ
り任意に設定でき、回路設計も容易となる。
【図１】本発明の一実施例の構成を示す電気回路図。
【図２】従来のダイオード回路の構成を示す電気回路
図。
図。
１ 第１のＭＯＳトランジスタ ２ 第２のＭＯＳトランジスタ
Claims (1)
- 【請求項１】 第１導電型の基板上の第１導電型と異な
る第２導電型のウェルに設けられ、ゲートとドレインを
接続した第１導電型の第１のＭＯＳトランジスタと、 上記基板上に設けられ、上記第１のＭＯＳトランジスタ
のウエルをソースに接続し、ゲート、ドレインを共に上
記第１のＭＯＳトランジスタのソースに接続した第２導
電型の第２のＭＯＳトランジスタとを具備することを特
徴とするダイオード回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6146589A JPH0817933A (ja) | 1994-06-28 | 1994-06-28 | ダイオード回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6146589A JPH0817933A (ja) | 1994-06-28 | 1994-06-28 | ダイオード回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817933A true JPH0817933A (ja) | 1996-01-19 |
Family
ID=15411136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6146589A Pending JPH0817933A (ja) | 1994-06-28 | 1994-06-28 | ダイオード回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817933A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010080855A3 (en) * | 2009-01-06 | 2010-10-21 | Lakota Technologies Inc. | Self-bootstrapping field effect diode structures and methods |
| US9012954B2 (en) | 2007-09-26 | 2015-04-21 | STMicroelectronics International B.V. | Adjustable field effect rectifier |
| US9048308B2 (en) | 2007-09-26 | 2015-06-02 | Stmicroelectronics International N.V. | Regenerative building block and diode bridge rectifier and methods |
-
1994
- 1994-06-28 JP JP6146589A patent/JPH0817933A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9012954B2 (en) | 2007-09-26 | 2015-04-21 | STMicroelectronics International B.V. | Adjustable field effect rectifier |
| US9029921B2 (en) | 2007-09-26 | 2015-05-12 | Stmicroelectronics International N.V. | Self-bootstrapping field effect diode structures and methods |
| US9048308B2 (en) | 2007-09-26 | 2015-06-02 | Stmicroelectronics International N.V. | Regenerative building block and diode bridge rectifier and methods |
| WO2010080855A3 (en) * | 2009-01-06 | 2010-10-21 | Lakota Technologies Inc. | Self-bootstrapping field effect diode structures and methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2633746B2 (ja) | 半導体装置 | |
| JPH02215154A (ja) | 電圧制御回路 | |
| JP3661792B2 (ja) | 超低電圧論理回路にバイアスをかけるための装置 | |
| US6628161B2 (en) | Reference voltage circuit | |
| US20020190752A1 (en) | High speed semiconductor circuit having low power consumption | |
| JPH05308274A (ja) | Ｃｍｏｓレベルシフト回路 | |
| JP2674669B2 (ja) | 半導体集積回路 | |
| JP2809768B2 (ja) | 基準電位発生回路 | |
| US7208798B2 (en) | Semiconductor device with an enhancement type field effect transistor in which threshold voltage is dependent upon substrate bias voltage | |
| US5488247A (en) | MOS-type semiconductor clamping circuit | |
| JPH0817933A (ja) | ダイオード回路 | |
| JPH0653496A (ja) | 半導体装置 | |
| JPH04273716A (ja) | アナログスイッチ | |
| US6713815B2 (en) | Semiconductor device with transistors that convert a voltage difference into a drain current difference | |
| US6639453B2 (en) | Active bias circuit having wilson and widlar configurations | |
| JPS62229416A (ja) | 電圧制限回路 | |
| JPH1028045A (ja) | Ｍｏｓトランジスタ回路 | |
| JPS6232722A (ja) | プツシユプル出力回路 | |
| JP2920061B2 (ja) | 高負荷駆動ドライバ用半導体集積装置及び高負荷駆動ドライバ装置 | |
| JPS63252464A (ja) | 半導体装置 | |
| JP2555046Y2 (ja) | 出力バッファ回路 | |
| US5990523A (en) | Circuit structure which avoids latchup effect | |
| JPH01253267A (ja) | 半導体装置のための入力保護回路 | |
| JP2000165222A (ja) | アナログスイッチ | |
| JP2584500B2 (ja) | Ｂｉ−ｃｍｏｓ半導体装置 |