JPH08179006A - Ｉｃテストハンドラ用テストトレイの機構 - Google Patents
Ｉｃテストハンドラ用テストトレイの機構Info
- Publication number
- JPH08179006A JPH08179006A JP6336070A JP33607094A JPH08179006A JP H08179006 A JPH08179006 A JP H08179006A JP 6336070 A JP6336070 A JP 6336070A JP 33607094 A JP33607094 A JP 33607094A JP H08179006 A JPH08179006 A JP H08179006A
- Authority
- JP
- Japan
- Prior art keywords
- test
- section
- code
- test tray
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ＩＣテストハンドラ用テストトレイの機構に
おいて、ＩＣテスタによる測定結果に基づくカテゴリ区
分別の分類が、正確に行える構成を提供する。 【構成】 テストトレイ７にはＩＤコード４を被測定対
象ＩＣデバイス５個々にもカテゴリデータ６を付与し、
ＩＤコード４を持つテストトレイ７上に収納される各被
測定対象ＩＣデバイス５の周辺に、テスト部３での測定
結果に基づいて書き込み、消去ができる構造のＩＤ板１
３から成るカテゴリデータ６部を設け、テスト部３での
カテゴリ区分判定データによってカテゴリデータ６部の
ＩＤ板１３に書き込み、アンローダ部１０ではテストト
レイ７のＩＤコード４でテスト部３からカテゴリ区分判
定データを呼び出し、それとＩＤコード４とカテゴリデ
ータ６部の３者のデータが一致したときのみカテゴリ区
分別に分類する、機構。
おいて、ＩＣテスタによる測定結果に基づくカテゴリ区
分別の分類が、正確に行える構成を提供する。 【構成】 テストトレイ７にはＩＤコード４を被測定対
象ＩＣデバイス５個々にもカテゴリデータ６を付与し、
ＩＤコード４を持つテストトレイ７上に収納される各被
測定対象ＩＣデバイス５の周辺に、テスト部３での測定
結果に基づいて書き込み、消去ができる構造のＩＤ板１
３から成るカテゴリデータ６部を設け、テスト部３での
カテゴリ区分判定データによってカテゴリデータ６部の
ＩＤ板１３に書き込み、アンローダ部１０ではテストト
レイ７のＩＤコード４でテスト部３からカテゴリ区分判
定データを呼び出し、それとＩＤコード４とカテゴリデ
ータ６部の３者のデータが一致したときのみカテゴリ区
分別に分類する、機構。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣテスタによってＩ
Ｃデバイスの電気的特性を測定する場合に必要なＩＣテ
スタ用ハンドラに使用するテストトレイの機構に関す
る。
Ｃデバイスの電気的特性を測定する場合に必要なＩＣテ
スタ用ハンドラに使用するテストトレイの機構に関す
る。
【０００２】
【従来の技術】従来技術によって、ＩＣテスタのハンド
ラ内を、被測定対象デバイスを載せたテストトレイが、
ハンドリングされ処理されていく状況を図５に示した。 （１）先ず、ＩＣテスタのユーザー側のカストマトレイ
と呼ばれる固有のトレイ上から被測定対象ＩＣデバイス
５を、ローダ部１のテストトレイ７上にハンドラによっ
てハンドリングして搬入する。一個のテストトレイ７に
は例えば、４列×１６個＝６４個が搭載される。 （２）次に、テスト部３で測定し、アンローダ部１０で
はテスト部３での測定結果に基づいた良品、不良品及び
そのランク別等のカテゴリ区分に従って分類処理を行
う。即ち、被測定対象ＩＣデバイス５をカテゴリ別に設
けられた所定のトレイ上にハンドリングして搬出するも
のである。
ラ内を、被測定対象デバイスを載せたテストトレイが、
ハンドリングされ処理されていく状況を図５に示した。 （１）先ず、ＩＣテスタのユーザー側のカストマトレイ
と呼ばれる固有のトレイ上から被測定対象ＩＣデバイス
５を、ローダ部１のテストトレイ７上にハンドラによっ
てハンドリングして搬入する。一個のテストトレイ７に
は例えば、４列×１６個＝６４個が搭載される。 （２）次に、テスト部３で測定し、アンローダ部１０で
はテスト部３での測定結果に基づいた良品、不良品及び
そのランク別等のカテゴリ区分に従って分類処理を行
う。即ち、被測定対象ＩＣデバイス５をカテゴリ別に設
けられた所定のトレイ上にハンドリングして搬出するも
のである。
【０００３】（３）また、テストトレイ７にはそれぞれ
に固有のＩＤコード１（品種、サイズ、シリアルＮｏ．
等）が付与されている。先ずは被測定対象ＩＣデバイス
５に適合する品種、サイズのテストトレイ７であること
をハンドラが確認して測定作業をスタートさせ、その後
はそれぞれのプロセス間のＩＤコード読み取り部２でＩ
Ｄコード４を読み取り、テストトレイ７を判別しながら
進行させている。 （４）すなわち、テスト部３で測定の完了した被測定対
象デバイス５を載せたテストトレイ７がアンローダ部１
０に搬入されてくると、テストトレイ７のＩＤコード４
をキーにして、テスト部３での測定結果のデータを呼び
出し、そのカテゴリ区分判定に基づいてアンローダ部１
０をコントロールして分類作業を行わせるのである。
に固有のＩＤコード１（品種、サイズ、シリアルＮｏ．
等）が付与されている。先ずは被測定対象ＩＣデバイス
５に適合する品種、サイズのテストトレイ７であること
をハンドラが確認して測定作業をスタートさせ、その後
はそれぞれのプロセス間のＩＤコード読み取り部２でＩ
Ｄコード４を読み取り、テストトレイ７を判別しながら
進行させている。 （４）すなわち、テスト部３で測定の完了した被測定対
象デバイス５を載せたテストトレイ７がアンローダ部１
０に搬入されてくると、テストトレイ７のＩＤコード４
をキーにして、テスト部３での測定結果のデータを呼び
出し、そのカテゴリ区分判定に基づいてアンローダ部１
０をコントロールして分類作業を行わせるのである。
【０００４】（５）上記記載のように、従来技術におい
ては、テストトレイ７毎のＩＤコード４を付与している
のみであった。つまり、個々の各被測定対象ＩＣデバイ
ス５に対するＩＤコード４はなく、テストトレイ７上の
例えば４列×１６個＝６４個のマトリックス上に置かれ
ている位置を判断のキーとしていた。 （６）従って、何らかの原因によって測定結果のデータ
がズレていたり、ハンドリングの搬入時に被測定対象Ｉ
Ｃデバイス５の搬入位置がズレてしまったままアンロー
ダ部に送られてくると、テストトレイ７のＩＤコードの
みを基にして、測定結果のデータや搬入位置は正しいも
のとしてカテゴリ分類処理が行われ致命的なミスソート
を発生させてしまうという問題点を有していた。
ては、テストトレイ７毎のＩＤコード４を付与している
のみであった。つまり、個々の各被測定対象ＩＣデバイ
ス５に対するＩＤコード４はなく、テストトレイ７上の
例えば４列×１６個＝６４個のマトリックス上に置かれ
ている位置を判断のキーとしていた。 （６）従って、何らかの原因によって測定結果のデータ
がズレていたり、ハンドリングの搬入時に被測定対象Ｉ
Ｃデバイス５の搬入位置がズレてしまったままアンロー
ダ部に送られてくると、テストトレイ７のＩＤコードの
みを基にして、測定結果のデータや搬入位置は正しいも
のとしてカテゴリ分類処理が行われ致命的なミスソート
を発生させてしまうという問題点を有していた。
【０００５】
【発明が解決しようとする課題】本発明が解決しようと
する課題は、ＩＣテスタのテスト部で被測定対象ＩＣデ
バイスが測定され、測定結果のデータに基づいてカテゴ
リ区分判定し、一旦そのデータはテスト部に格納される
が、アンローダ部でそのデータを呼び出してカテゴリ区
分毎に分類作業を行う際にミスソートが発生するのをよ
り確実に皆無にできる機構の構成を得ることである。従
って、本発明においては、テストトレイのＩＤコードの
みによるのではなく、アンローダ部での各被測定対象Ｉ
Ｃデバイスの個々と、テスト部からテストトレイのＩＤ
コードによって呼び出したカテゴリ区分判定データと
が、それぞれ正しくリンクしていることが確認できた上
で分類作業が行える機構を得ることが目的である。
する課題は、ＩＣテスタのテスト部で被測定対象ＩＣデ
バイスが測定され、測定結果のデータに基づいてカテゴ
リ区分判定し、一旦そのデータはテスト部に格納される
が、アンローダ部でそのデータを呼び出してカテゴリ区
分毎に分類作業を行う際にミスソートが発生するのをよ
り確実に皆無にできる機構の構成を得ることである。従
って、本発明においては、テストトレイのＩＤコードの
みによるのではなく、アンローダ部での各被測定対象Ｉ
Ｃデバイスの個々と、テスト部からテストトレイのＩＤ
コードによって呼び出したカテゴリ区分判定データと
が、それぞれ正しくリンクしていることが確認できた上
で分類作業が行える機構を得ることが目的である。
【０００６】
【課題を解決するための手段】本発明においては、従来
技術ではテストトレイのみに付与していたＩＤコード
を、各被測定対象ＩＣデバイス個々に対してもカテゴリ
データとして付与する。即ち、ＩＤコードを持つテスト
トレイ上に収納される各被測定対象ＩＣデバイスの周辺
に、テスト部での測定結果に基づいて、書き込み、消去
が行える構造のＩＤ板から成るカテゴリデータ部を設け
た。テスト部でのカテゴリ区分判定データによって、カ
テゴリデータ部のＩＤ板に書き込み、次に、アンローダ
部に搬入されると、テストトレイのＩＤコードによって
テスト部からカテゴリ区分判定データを呼び出し、それ
とＩＤコードとカテゴリデータ部の３者のデータが一致
したときのみカテゴリ区分別に分類を行い、一致しない
場合はリテスト、つまり再テストと分類することとし
た。
技術ではテストトレイのみに付与していたＩＤコード
を、各被測定対象ＩＣデバイス個々に対してもカテゴリ
データとして付与する。即ち、ＩＤコードを持つテスト
トレイ上に収納される各被測定対象ＩＣデバイスの周辺
に、テスト部での測定結果に基づいて、書き込み、消去
が行える構造のＩＤ板から成るカテゴリデータ部を設け
た。テスト部でのカテゴリ区分判定データによって、カ
テゴリデータ部のＩＤ板に書き込み、次に、アンローダ
部に搬入されると、テストトレイのＩＤコードによって
テスト部からカテゴリ区分判定データを呼び出し、それ
とＩＤコードとカテゴリデータ部の３者のデータが一致
したときのみカテゴリ区分別に分類を行い、一致しない
場合はリテスト、つまり再テストと分類することとし
た。
【０００７】
【作用】本発明では、各被測定対象ＩＣデバイスにも個
別にカテゴリデータを付与する機構とし、テストトレイ
のＩＤコードとカテゴリデータとが一致することを確認
しながら分類作業を進められるようにしたことで、万が
一にもテスト部から呼び出したデータが何らかの原因で
ズレていたり、被測定対象ＩＣデバイスのテストトレイ
上の位置がオペレートミス他の原因でズレていた様な場
合でも、長時間で大量のカテゴリ分類ミス作業を続行し
てしまうことが防止できた。それは、一致しないものが
１つでも出る場合或いは多発するときにはストップさせ
てアラームが出せるからである。
別にカテゴリデータを付与する機構とし、テストトレイ
のＩＤコードとカテゴリデータとが一致することを確認
しながら分類作業を進められるようにしたことで、万が
一にもテスト部から呼び出したデータが何らかの原因で
ズレていたり、被測定対象ＩＣデバイスのテストトレイ
上の位置がオペレートミス他の原因でズレていた様な場
合でも、長時間で大量のカテゴリ分類ミス作業を続行し
てしまうことが防止できた。それは、一致しないものが
１つでも出る場合或いは多発するときにはストップさせ
てアラームが出せるからである。
【０００８】
【実施例】図１は、本発明の実施例の概念を説明するた
めのプロセスの概念図である。図２は、本発明の実施例
によるカテゴリデータ６部を構成するＩＤ板１３の構造
を示す断面図である。また、図３は、本発明の実施例の
テストトレイ７の構成の概念を示す平面図である。更に
図４は、本発明の他の実施例を示す概念図である。 （１）図１に示すように、各テストトレイ７には従来技
術と同様にＩＤコード４部があるが、各被測定対象ＩＣ
デバイス５にもＩＤ板１３から成るカテゴリデータ６部
を設けた。 （２）ＩＤ板１３の構成は、図２に示す通りであり、テ
スト部３での測定結果に基づいてカテゴリ区分判定が行
われると、当該の被測定対象ＩＣデバイス５周辺に設け
たＩＤ板１３から成るカテゴリデータ６部に、カテゴリ
データ書き込み部８で書き込み、リセット部９では消去
する。図３は、カテゴリデータ６部が各被測定対象ＩＣ
デバイス５毎に１：１にマトリックス状となって、ＩＤ
コード４の付与されたテストトレイ７上に設けられたこ
とを示している。
めのプロセスの概念図である。図２は、本発明の実施例
によるカテゴリデータ６部を構成するＩＤ板１３の構造
を示す断面図である。また、図３は、本発明の実施例の
テストトレイ７の構成の概念を示す平面図である。更に
図４は、本発明の他の実施例を示す概念図である。 （１）図１に示すように、各テストトレイ７には従来技
術と同様にＩＤコード４部があるが、各被測定対象ＩＣ
デバイス５にもＩＤ板１３から成るカテゴリデータ６部
を設けた。 （２）ＩＤ板１３の構成は、図２に示す通りであり、テ
スト部３での測定結果に基づいてカテゴリ区分判定が行
われると、当該の被測定対象ＩＣデバイス５周辺に設け
たＩＤ板１３から成るカテゴリデータ６部に、カテゴリ
データ書き込み部８で書き込み、リセット部９では消去
する。図３は、カテゴリデータ６部が各被測定対象ＩＣ
デバイス５毎に１：１にマトリックス状となって、ＩＤ
コード４の付与されたテストトレイ７上に設けられたこ
とを示している。
【０００９】（３）図１によって、プロセスを追いなが
ら本発明の構成について説明する。先ず、ハンドラの
ローダ部１によってテストトレイ７上に被測定対象ＩＣ
デバイス５が供給されると、テストトレイ７はテスト部
３に搬入される。そのときテストトレイ７のＩＤコー
ド４をＩＤコード読み取り部２が読み取り、正しければ
テスト部３での測定が開始される。テスト部３での測
定結果に基づくカテゴリ区分判定が出ると即時に、各被
測定対象ＩＣデバイス５に対応して設けた各カテゴリデ
ータ部のＩＤ板１３にはカテゴリデータ書き込み部８に
よってカテゴリ区分データが書き込まれる。また、同時
にテストトレイ７のＩＤコード４もＩＤコード読み取り
部２２で読み取る。次に、アンローダ部１０に搬入さ
れると、ＩＤコード４読み取り部３２でテストトレイ７
のＩＤコード４を読み取り、テスト部３に格納された測
定結果に基づくカテゴリ区分判定のデータを呼び出す。
また、カテゴリデータ読み取り部１２でカテゴリデー
タ６部のＩＤ板１３を用いてカテゴリ区分データを読み
取る。
ら本発明の構成について説明する。先ず、ハンドラの
ローダ部１によってテストトレイ７上に被測定対象ＩＣ
デバイス５が供給されると、テストトレイ７はテスト部
３に搬入される。そのときテストトレイ７のＩＤコー
ド４をＩＤコード読み取り部２が読み取り、正しければ
テスト部３での測定が開始される。テスト部３での測
定結果に基づくカテゴリ区分判定が出ると即時に、各被
測定対象ＩＣデバイス５に対応して設けた各カテゴリデ
ータ部のＩＤ板１３にはカテゴリデータ書き込み部８に
よってカテゴリ区分データが書き込まれる。また、同時
にテストトレイ７のＩＤコード４もＩＤコード読み取り
部２２で読み取る。次に、アンローダ部１０に搬入さ
れると、ＩＤコード４読み取り部３２でテストトレイ７
のＩＤコード４を読み取り、テスト部３に格納された測
定結果に基づくカテゴリ区分判定のデータを呼び出す。
また、カテゴリデータ読み取り部１２でカテゴリデー
タ６部のＩＤ板１３を用いてカテゴリ区分データを読み
取る。
【００１０】（４）そして、テストトレイ７のＩＤコ
ード４によって呼び出したデータの内容と各カテゴリデ
ータ６部のデータが一致するものをハンドラでハンドリ
ングしてカテゴリ区分別に分類する。万が一にも一致
しないものが多発する場合にはアラームを発生させる。
最後にカテゴリ区分別の分類が完了したらリセット部
９によってカテゴリデータ６のみ消去され、テストトレ
イ７は再びローダ部１へ搬出される構成である。
ード４によって呼び出したデータの内容と各カテゴリデ
ータ６部のデータが一致するものをハンドラでハンドリ
ングしてカテゴリ区分別に分類する。万が一にも一致
しないものが多発する場合にはアラームを発生させる。
最後にカテゴリ区分別の分類が完了したらリセット部
９によってカテゴリデータ６のみ消去され、テストトレ
イ７は再びローダ部１へ搬出される構成である。
【００１１】（５）図２に示すように、ＩＤ板１３は機
械的にＵＰ／ＤＯＷＮさせてコード化をワンタッチで行
うものである。カテゴリデータ読み取り部１２ではセン
サによってＵＰ／ＤＯＷＮの差を検知することで行う。
また、本発明のＩＤ板１３に代えて書き込み、読み出
し、消去が可能なＥＥＰＲＯＭとすることもできる。 （６）更に、図４に示すような、ＩＣ用のソケット１４
を設けたボード基板１５の方式にも本発明を適用して実
施することが可能である。
械的にＵＰ／ＤＯＷＮさせてコード化をワンタッチで行
うものである。カテゴリデータ読み取り部１２ではセン
サによってＵＰ／ＤＯＷＮの差を検知することで行う。
また、本発明のＩＤ板１３に代えて書き込み、読み出
し、消去が可能なＥＥＰＲＯＭとすることもできる。 （６）更に、図４に示すような、ＩＣ用のソケット１４
を設けたボード基板１５の方式にも本発明を適用して実
施することが可能である。
【００１２】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。 （１）テストトレイ等に被測定対象ＩＣデバイスを載せ
て搬送するハンドラ装置の構成において、テストトレイ
のＩＤコードの他に被測定対象ＩＣデバイス毎のその周
辺にカテゴリデータを持たせ、アンローダ部の読み取り
部で読み取り、それらがテスト部から呼び出したカテゴ
リ区分判定時のデータと一致させた上で分類する機構と
したことで、カテゴリ区分毎に分類するときのソートミ
スが完全に防止できた。 （２）本発明による機構として、テストトレイのＩＤコ
ードのみならず各被測定対象ＩＣデバイス個々に対して
もカテゴリデータを付与したことで、データの保存やマ
ッチングが容易にしかも確実にできるようになったの
で、ハンドラのシステム構成がローダ部、テスト部、ア
ンローダ部を位置的に分離しなければならない場合に
は、極めて有効な機構となった。
ているので、以下に記載されるような効果を奏する。 （１）テストトレイ等に被測定対象ＩＣデバイスを載せ
て搬送するハンドラ装置の構成において、テストトレイ
のＩＤコードの他に被測定対象ＩＣデバイス毎のその周
辺にカテゴリデータを持たせ、アンローダ部の読み取り
部で読み取り、それらがテスト部から呼び出したカテゴ
リ区分判定時のデータと一致させた上で分類する機構と
したことで、カテゴリ区分毎に分類するときのソートミ
スが完全に防止できた。 （２）本発明による機構として、テストトレイのＩＤコ
ードのみならず各被測定対象ＩＣデバイス個々に対して
もカテゴリデータを付与したことで、データの保存やマ
ッチングが容易にしかも確実にできるようになったの
で、ハンドラのシステム構成がローダ部、テスト部、ア
ンローダ部を位置的に分離しなければならない場合に
は、極めて有効な機構となった。
【図面の簡単な説明】
【図１】本発明の実施例を説明するための概念図であ
る。
る。
【図２】本発明の実施例のＩＤ板の構造を示す断面図で
ある。
ある。
【図３】本発明の実施例のテストトレイの構成を示す平
面図である。
面図である。
【図４】本発明の他の実施例を示す概念図である。
【図５】従来技術によるハンドラ並びにテストトレイの
構成を示す概念図である。
構成を示す概念図である。
１ ローダ部 ３２、２２、２ ＩＤコード読み取り部 ３ テスト部 ４ ＩＤコード ５ 被測定対象ＩＣデバイス ６ カテゴリデータ ７ テストトレイ ８ カテゴリデータ書き込み部 ９ リセット部 １０ アンローダ部 １１ 分類 １２ カテゴリデータ読み取り部 １３ ＩＤ板 １４ ソケット １５ ボード基板
Claims (3)
- 【請求項１】 ＩＣテスタ用ハンドラ内で使用し固有の
ＩＤコード（４）をもつテストトレイ（７）上に収納す
る各被測定対象ＩＣデバイス（５）の周辺に、各被測定
対象デバイス（５）の測定結果にもとづいて、書き込
み、消去が行える構造のＩＤ板（１３）から成るカテゴ
リデータ（６）部と、 被測定対象ＩＣデバイス（５）を収納したテストトレイ
（７）が、ローダ部（１）から搬入されるとテストトレ
イ（７）のＩＤコード（４）が所定のものであることを
確認するＩＤコード読み取り部（２、２２、３２）と、 テストトレイ（５）のＩＤコード（４）が所定のもので
あれば、テスト部（３）に搬入して測定を開始し、各被
測定対象ＩＣデバイス（５）の測定結果に基づいてカテ
ゴリデータ（６）部への書き込みを行うカテゴリデータ
書き込み部（８）と、 カテゴリデータ（６）部への書き込み後、テストトレイ
（７）はアンローダ部（１０）に搬入され、テストトレ
イ（７）のＩＤコード（４）でテスト部（３）からデー
タを呼び出し、ＩＤコード（４）とカテゴリデータ
（６）の双方のデータが一致したときのみカテゴリ別に
分類し、一致しない場合にはリテストに分類することを
判定するための、ＩＤコード（４）及びカテゴリデータ
読み取り部（１２）と、 分類（１１）後排出されたテストトレイ（７）上のカテ
ゴリデータ（６）部のデータを消去するリセット部
（９）と、 を具備することを特徴とするＩＣテストハンドラ用テス
トトレイの機構。 - 【請求項２】 カテゴリデータ（６）部のＩＤ板（１
３）に代えてＥＥＰＲＯＭとした請求項１記載のＩＣテ
ストハンドラ用テストトレイの機構。 - 【請求項３】 テストトレイ（７）に代えてボード基板
（１５）方式とした請求項１及び２記載のＩＣテストハ
ンドラ用テストトレイの機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6336070A JPH08179006A (ja) | 1994-12-22 | 1994-12-22 | Ｉｃテストハンドラ用テストトレイの機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6336070A JPH08179006A (ja) | 1994-12-22 | 1994-12-22 | Ｉｃテストハンドラ用テストトレイの機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08179006A true JPH08179006A (ja) | 1996-07-12 |
Family
ID=18295389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6336070A Pending JPH08179006A (ja) | 1994-12-22 | 1994-12-22 | Ｉｃテストハンドラ用テストトレイの機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08179006A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6887723B1 (en) | 1998-12-04 | 2005-05-03 | Formfactor, Inc. | Method for processing an integrated circuit including placing dice into a carrier and testing |
| JP2007120986A (ja) * | 2005-10-25 | 2007-05-17 | Daishinku Corp | 圧電振動デバイスの温度試験装置 |
-
1994
- 1994-12-22 JP JP6336070A patent/JPH08179006A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6887723B1 (en) | 1998-12-04 | 2005-05-03 | Formfactor, Inc. | Method for processing an integrated circuit including placing dice into a carrier and testing |
| US7217580B2 (en) | 1998-12-04 | 2007-05-15 | Formfactor Inc. | Method for processing an integrated circuit |
| JP2007120986A (ja) * | 2005-10-25 | 2007-05-17 | Daishinku Corp | 圧電振動デバイスの温度試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3364390B2 (ja) | 検査装置 | |
| KR100258426B1 (ko) | 반도체 디바이스 시험장치 | |
| US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
| US7595631B2 (en) | Wafer level assemble chip multi-site testing solution | |
| JP3009743B2 (ja) | 半導体デバイス搬送処理装置 | |
| JP3444668B2 (ja) | テスト装置およびテスト方法 | |
| KR19980063277A (ko) | 반도체장치 시험장치 | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JPH0540147A (ja) | 半導体記憶装置の試験方法 | |
| JPH08179006A (ja) | Ｉｃテストハンドラ用テストトレイの機構 | |
| US3644899A (en) | Method for determining partial memory chip categories | |
| US6990387B1 (en) | Test system for identification and sorting of integrated circuit devices | |
| US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
| JPH09318703A (ja) | Ｉｃハンドラ | |
| JPH0574878A (ja) | ウエーハの試験方法 | |
| US6510443B1 (en) | Processing semiconductor devices having some defective input-output pins | |
| US20070061659A1 (en) | Methods for testing a plurality of semiconductor devices in parallel and related apparatus | |
| JPH09178807A (ja) | Ｉｃ検査用オートハンドラ | |
| EP0469705A2 (en) | High speed testing for programmable logic devices | |
| JPH1082828A (ja) | 半導体デバイス試験装置 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| KR20060100852A (ko) | 스마트 카드 칩을 위한 테스트 장치 및 그 방법 | |
| JP2808966B2 (ja) | プローバ | |
| JP2975255B2 (ja) | 半導体試験装置用テストヘッド部のコンタクト特性の自動検査装置及び方法 | |
| JPS63198345A (ja) | プロ−ブ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030422 |