JP3444668B2 - テスト装置およびテスト方法 - Google Patents

テスト装置およびテスト方法

Info

Publication number
JP3444668B2
JP3444668B2 JP25119294A JP25119294A JP3444668B2 JP 3444668 B2 JP3444668 B2 JP 3444668B2 JP 25119294 A JP25119294 A JP 25119294A JP 25119294 A JP25119294 A JP 25119294A JP 3444668 B2 JP3444668 B2 JP 3444668B2
Authority
JP
Japan
Prior art keywords
test
level
level controller
controller
hierarchical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25119294A
Other languages
English (en)
Other versions
JPH07110365A (ja
Inventor
マロ・ラングホフ
アルフレッド・ビヴェール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JPH07110365A publication Critical patent/JPH07110365A/ja
Application granted granted Critical
Publication of JP3444668B2 publication Critical patent/JP3444668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多数のデバイスをテス
トし、取り扱うためのテスト装置に関し、とりわけ、電
子回路、特に、集積回路(以下、ICという)等をテス
トするためのテスト装置に関する。
【0002】
【従来の技術】集積回路または基板テスタのような電子
テスト装置は、この数十年の間にますます複雑さを増し
てきた。これは、とりわけ、テストを受ける回路要素
(例えば、最新のマイクロプロセッサ、RISC(Redu
ced Instrution Set Computer :単純命令セット計算
機)CPU(中央処理装置)、論理/メモリ組み合わせ
IC)の機能性が高まり、複雑なテスト手順及び極めて
精巧なテスト装置が要求されるようになったためであ
る。
【0003】しかし、このテクノロジに関連した別の様
相もある。これは、とりわけ、生産条件下における統合
テスタ環境に対する要求である。すなわち、統合テスト
環境には、テスタ自体が含まれるだけでなく、例えば、
テストを受けるデバイス{DUT(Devices Under Test
:テストを受けるデバイス)}、例えば、集積回路ま
たは負荷または無負荷基板}の自動供給及び交換を行う
プローバ(prober)またはハンドラ(handler )といっ
た支援機械装置も含まれる。さらに、取扱い機械装置
は、DUTを収容するロットまたはカセットのようない
くつかの物理的または論理的エンティティを取り扱い、
それらに正しい順序で処理を施すことが可能でなければ
ならない。テスタ自体が(追加取扱いツールではなく)
取り扱わなければならない論理的または物理的エンティ
ティさえ存在する。一般的な例としては、同じ種類の多
数の集積回路(IC)を含むウェーハがある。後者の場
合、テスト・ヘッドの接点は、最初の1つのテストが済
むと、すぐに、1つのダイから次のダイへと進めなけれ
ばならないし(または、代わりにウェーハを進めなけれ
ばならない)、ウェーハのテストが完了すると、適正な
措置を講じなければならない(例えば、ウェーハを除去
し、次のウェーハと交換しなければならない)。
【0004】実施すべき操作ステップのシーケンスの定
義が容易でないのは明らかである。さらに悪いことに
は、操作ステップは、テストすべきデバイスの種類(例
えば、基板、IC、または、ウェーハ)及び利用可能な
装置(例えば、ICハンドラの種類)によって完全に左
右されることである。従って、テスタの製造業者は、顧
客に対して必要な制御ハードウェア及びソフトウェアの
両方または一方を提供することができず、代わりに、顧
客が、テスタ自体をその特定の要求に適合させなければ
ならない。一方、所定のテスト装置に関する全てのコン
トローラが、セット・アップされると、ちょうど、利用
可能なハードウェア・コンポーネントが、頻繁な修正及
び取り替えを受けることがないように、後で修正する必
要は滅多にない。実際に変更できるのは、ICまたは基
板のテスト仕様であるが、これらは、環境仕様とはほと
んど関係がない。
【0005】
【発明が解決しようとする課題】顧客による制御装置の
初期セット・アップが、労力を要し、時間を浪費するタ
スクであることは明らかである。ICまたは基板テスタ
の製造業者は、従って、構成可能な制御プログラム、す
なわち、特定のテスト環境への適応が可能な制御プログ
ラムを提供することによって、顧客の要求を満たす試み
を既に実施している。しかし、当該技術においてこれま
でに知られている制御装置は、まだ、操作が困難で、複
雑である。これは、主として、支援構造なしで、完全な
制御機能シーケンスを定義しなければならないという事
実及びオペレータは、編集するのがプロセスの特定部分
であるにもかかわらず、プロセス全体を見失うことがな
いように強制されるという事実によるものでる。オペレ
ータのタスクは、従って、ツールが利用可能であるにも
かかわらず、時間及び作業に関する全ての関連要件によ
る、完全な制限付きのプログラミングであるということ
ができる。
【0006】既知の制御プログラムのもう1つの欠点
は、一旦組み込まれると、その複雑な構造のため、修正
が容易でないということである。さらに、まさに、オペ
レータの誰もが、「完全な概念」、すなわち、テスト・
プロセス全体及び彼の仲間の作業に関する知識を備えて
いなければならないので、多数のオペレータ間において
セット・アップのタスクを分割するのは容易ではない。
【0007】従って、上述の欠点を回避する、新規の制
御プロセッサが必要である。
【0008】
【課題を解決するための手段】本発明は、新規のテスト
実行装置(またはテスト・プログラム実行装置、すなわ
ち、テスト操作全体を制御する装置)を含むテスト装置
に関する。このテスト実行装置は、「構造化」セット・
アップを可能にする。基本的に、本発明によるテスト装
置は、個々のテスト・ステップの操作及びできれば、前
記テスト・ステップのシーケンスも制御するために設け
られたテスト実行装置と、テストすべきデバイスを少な
くとも1つ受け入れる少なくとも1つのテスト・アダプ
タと、テストすべきデバイスを配列する多数の物理的ま
たは論理的エンティティから構成され、前記テスト実行
装置に、それぞれ、前記物理的または論理的エンティテ
ィの1つに割り当てられる、少なくとも2つの(できれ
ば、多数の)階層操作レベルが含まれており、さらに、
少なくとも、 − プリ・アクティビィティ・タスク・シーケンスと、 − 低階層操作レベルに対する呼び出しと、 − 前記低階層操作レベルからの復帰と、 − ポスト・アクティビィティ・タスク・シーケンスと
からなる、 操作ステップのシーケンスを実施するようにセット・ア
ップされた、少なくとも1つのテスト・レベル・コント
ローラが設けられていることと、最下位の階層操作レベ
ルが、個々のデバイスのパラメータをテストするために
設けられた、少なくとも1つのデバイス・テスト・プロ
セッサによって処理される。
【0009】本発明は、また、プリ・アクティビィティ
・タスク・シーケンスだけ、または、ポスト・アクティ
ビィティ・タスク・シーケンスだけを組み込んだテスト
・レベル・コントローラを備えた実施例に関する。
【0010】本発明によるテスト装置には、テスト及び
テスト処理の必要なステップを実施し、制御するための
テスト実行装置が含まれる。このため、この装置は、D
UTを受け入れるためのテスト・アダプタ(ICテスタ
の場合、これは、テスト・ソケットとすることが可能で
ある)並びにDUTが配列される物理的または論理的エ
ンティティを処理するための取扱いツールの制御を行
う。もう一度ICテスタに言及すると、こうした取扱い
ツールとしては、プローバまたはハンドラが考えられ
る。
【0011】先行技術のアプローチとは対照的に、本発
明によるテスト実行装置は、極めて精巧な構造セグメン
テーションから構成される。すなわち、この装置は、降
順に各種取扱いエンティティまたはパッケージング・エ
ンティティの全てを反映する「レベル・モデル」を利用
する。テストを受けるデバイスが配列される全ての論理
的または物理的エンティティが、対応する(物理的また
は論理的)階層操作レベルによって反映される。DUT
が配列されるエンティティが、セラミック・パッケージ
ング対プラスチック・パッケージングといったように、
等しい重要性を備えたエンティティではない点に留意す
ることが重要である。その代わり、操作レベルは、ある
レベルのエンティティが、少なくとも1つのエンティテ
ィから成る、すなわち、少なくとも1つのエンティティ
を含むように配列されるが、できれば、多数の下位エン
ティティが望ましい(これは、「階層操作レベル」とい
う用語が、利用されているためである)。例えば、IC
テスタによってテストされるウェーハが、カセット内に
おいて配列されるものと仮定する(この場合、各カセッ
トには、多数のウェーハが収容される)。一方、各ウェ
ーハには、多数の同じICが含まれているので、階層操
作レベルは「カセット−ウェーハ−IC」ということに
なる。カセットがロット内(ところで、これは、これま
で論じてきた物理的エンティティとは対照的に、論理的
エンティティである)において配列される場合、階層操
作レベルは、「ロット−カセット−ウェーハ−IC 」
である。これが本発明の望ましい実施例であるというこ
とは、言及しておくだけの価値がある。しかし、例え
ば、自動車産業における部品テスタを調べてみると、階
層操作レベルは、「ロット−ボックス−パッケージ−部
品」になる可能性がある。
【0012】個々のレベル及びその操作特性が、用途毎
に異なるのは明らかである。従って、顧客が実施しなけ
ればならないことは、その特定の要求に対して、レベル
構造及び各レベルにおける操作ステップを適用すること
である。このタスクを容易にするため、本発明は、テス
ト・レベル・コントローラによって特徴づけられる各レ
ベル毎に、単一化された構造を提供する。全てのテスト
・レベル・コントローラは、それが役立つレベルそのも
のには関係なく、同様の構造を備えている。すなわち、
各テスト・レベル・コントローラには、下記が含まれて
いることが望ましい:いわゆる、プリ・アクティビィテ
ィ・タスク・シーケンスのブロック。望ましい例を挙げ
ると、例えば、次の通りである: − 例えば、プロセス・データ、ユーザ識別(ID)番
号、レベルID番号、サブレベル・カウント等の入力と
いった、ユーザとの通信(対話)、 − 例えば、適合する実行入力ファイルから処理データ
を読み取ることによる、処理データの入力、 − 例えば、テスト・レベル・コントローラをスキップ
または反復し、操作を中止または続行するオペレータ命
令のような、制御指令の入力、 − 例えば、プローバのような取扱いツールの操作。例
えば、テスト・レベル・コントローラが、ICテスタの
「ウェーハ」・レベルを制御するものと仮定する。こう
した場合、プリ・アクティビィティ・シーケンスには、
次のウェーハをテスト・ベッドに配置する命令を含める
ことが可能である。下位(必ずしも、そうでなくてもか
まわないが、できれば、次に低い)操作ベルに対する呼
び出し、前記下位操作レベルからの復帰、ポスト・アク
ティビィティ・タスク・シーケンスのブロックである。
これらは望ましくは、 − データのロギングである。すなわち、得られた処理
データの処理及びデータ・ロギング・ファイルへの記憶
の両方または一方である。 − 再度、取扱いツールの操作である。 ; 「ウェー
ハ」・レベルの上記例の場合、これは、最後のウェーハ
の除去命令とすることも可能である。 − ポスト・アクティビィティ・タスク・シーケンスに
は、ユーザとの通信と適合する指令入力の両方または一
方を含めることも可能である。
【0013】この「テスト・レベル・コントローラ」構
造は、極めて一般的で、均一で、学習しやすい性質を備
えている。テスト・レベル・コントローラは、そのプリ
・アクティビィティ・タスク・シーケンスを完了する
と、すぐに、より下位レベルのテスト・レベル・コント
ローラを呼び出す。適合すれば、このもう1つのテスト
・レベル・コントローラは、さらに深いレベルを呼び出
し、それから、操作を呼び出しテスト・レベル・コント
ローラに戻す。すなわち、テスト操作は、「カスケード
式構造」にセグメント化される。
【0014】ただし、例外が1つある。これは、実際の
デバイス・テストを含む最下位の階層操作レベルであ
り、ICテスタの場合、これには、DUTに対する電気
テスト(「刺激」)信号の印加及びDUTからの応答信
号の受信が考えられる。このレベルの操作は、上述の種
類のテスト・レベル・コントローラによってではなく、
実際のテストに関する命令を納めていて、これを実行す
る、デバイス・テスト・プロセッサによって制御を受け
ることになる。テスト・レベル・コントローラとは対照
的に、デバイス・テスト・プロセッサには、より下位レ
ベルのプロセッサまたはコントローラの呼び出しは含ま
れない(従って、「復帰」機能もない)。さらに、プリ
・アクティビィティ・タスク・シーケンスまたはポスト
・アクティビィティ・タスク・シーケンスは、含むこと
もできるし、含まなくてもよい(通常は、含まない)。
【0015】この操作概念には、多数の傑出した利点が
ある。まず、全てのテスト・レベル・コントローラが、
基本的に同じ種類であり、従って、学習及び応用が容易
である。均一な構造を実現しているので、甚だしい学習
曲線を必要としない。従って、多量の時間及びコストを
節約することができる。
【0016】第2に、生産フロアにいるエンジニアが、
操作環境をエンジニアの要求に簡単に適合させることが
できる。エンジニアは、所与のテスト環境にそっくりそ
のまま合わせてオペレータ(技能が低い)のトレーニン
グを行う必要はない。換言すれば、本発明によって提供
される簡単なカスタム化プロセス(例えば、対話式変
更)によって、関連する生産フロアにおいて既存の知識
及び伝統を固守することが可能になる。この結果、人間
を機械の要求に適応させることが必要になる代わりに、
いわば、テスタが人間の知識に適応することになるの
で、安全性及び信頼性が高くなる。
【0017】第3に、既存のテスト構造を修正し、適合
させるのが極めて容易である。例えば、ウェーハを含む
カセットが、パッケージとして供給されるというだけの
ことで、追加操作レベルの導入が必要になる。追加「パ
ッケージ」操作レベルは、隣接レベルにおける修正がな
くても、あるいは、最小限の修正によって、簡単に実現
することができる。この特徴によって、明らかに、膨大
な時間と金銭が節約されることになる。顧客が適応、す
なわち、修正しさえすればよい、「標準」操作モデルを
備えたテスト装置を供給することさえ可能である。
【0018】第4に、種々のオペレータの間において、
テスタ制御機能をセット・アップする種々のタスクを分
割するのが容易である。これは、まさしく、タスクを簡
単にセグメント化することができるためである。例え
ば、オペレータは、仲間の作業に関して全く知識がなく
ても、あるいは、最小限の知識だけしかなくても、ま
た、完全なテスト手順を把握していなくても、所定の操
作レベルをセット・アップすることが可能である。
【0019】簡単な修正に関した、もう1つの重要な特
徴は、デバイス・テスト・モジュールを簡単に取り替え
ることができ、あるいは、既存の構造の邪魔にならない
ように、追加デバイス・テスト・モジュールを取り入れ
ることができるという点である。ところで、これは最も
一般的な実情であるが、ICまたは他のテストを受ける
デバイスの機能は、絶えず強化されるが、全体としての
テスト装置は、滅多に修正を施されることがない。
【0020】この新規で、有利な概念を簡単に強化する
ことができないのは明らかである。例えば、必ずしも、
所定の操作レベルからすぐ下の操作ルを呼び出す必要は
なく、代わりに、オペレータの命令に関係なく、また
は、自動的に、「ジャンプ」を認めることも可能であ
る。同様に、テスト・レベル・コントローラの操作は、
先行レベルに復帰せずに、反復することも可能であり
(例えば、テストの結果に関係なく)、あるいは、次に
下位レベルの呼び出しをスキップすることも可能であ
る。この機能性は、全て、オペレータまたは自動制御に
よって実現することが可能である。
【0021】既述のように、本発明は、集積回路テスタ
または基板テスタにとりわけ適している。しかし、納入
時の商品テスト、機械テスト、品質テスト等のような、
他の種類の装置テストにも役立てることが可能である。
【0022】また、本発明に係るテスト方法は、多数の
デバイスをテストし、取り扱うためのテスト方法であっ
て、テスト・レベル・コントローラを呼び出すためのス
テップと、利用可能なプリ・アクティビィティ・タスク
・シーケンス(12)を実行するためのステップと、低
階層操作レベルで、次のレベル・コントローラを呼び出
すためのステップと、前記低階層操作レベルから復帰す
るためのステップと、利用可能なポスト・アクティビィ
ティ・タスク・シーケンスを実行するためのステップと
から構成され、前記次のレベル・コントローラが、最下
位の階層操作レベルにおけるデバイス・テスト・プロセ
ッサ(28、33)であり、他の全ての場合には、もう
1つのテスト・レベル・コントローラ(10)であり、
多数の物理的または論理的エンティティが配列された多
数のデバイスをテストし、取り扱うことを特徴とするも
のである。
【0023】本発明が、単独であれ、他の、あるいは、
任意の組み合わせであれ、上で開示の特徴の全ての有効
かつ新規の組み合わに関するものであることは、明らか
であり、特に注目されるところである。
【0024】
【実施例】次に、図1を参照すると、ディスプレイ2、
キー・ボード3及び集積回路のテストに必要な制御回路
要素の全て、とりわけ、テスト・コントローラまたは実
行装置(基本的にはコンピュータ・システム)を含む、
テスト実行装置としての集積回路テスタ(以下、ICテ
スタという)1が、参照番号1で表示されている。外観
は、全く異なる場合もある;例えば、データ・コンソー
ルは、テスタ自体から独立させることも可能である。
【0025】集積回路、または、テストを受けるウェー
ハ(いわゆる、「DUT」、すなわち、テストを受ける
デバイス)に対する適用及び接触のため、リード4によ
って、ICテスタとテストすべきデバイスを受け入れる
テスト・アダプタとしてのテスト・ヘッド5が接続され
ている。
【0026】装置(以下、ハンドラという)6は、テス
トを受けるウェーハを納めたカセットを取り扱うことが
可能なハンドラである(当該技術においては、とにかく
周知のところであるため、図1には、ハンドラ6の機械
的細部は、詳細に示されていない)。ハンドラは、カセ
ットからウェーハを取り出し、ハンドラの真上に位置す
るテスト・ヘッドに供給する。このハンドラは、テスト
・ヘッド5の下のウェーハを前進させることによって、
単一ウェーハのICからICへと移動する(もちろん、
代わりに、テスト・ヘッドを移動させることも可能であ
るが、これは、一般には実施されない)。テスト済みの
ウェーハは、除去され、テストを受けていないウェーハ
に交換される。同じことが、カセットにも当てはまる。
【0027】カセットが、テストを受けるDUTのロッ
トに関係している場合、テスト・プロセスを、階層順に
各種論理的及び物理的エンティティに分割することが可
能である。最高順位のエンティティは、ロット、すなわ
ち、カセット全体である(どのカセットにも、共通のパ
ッケージング、または、カセットを物理的にまとめてお
く他の具体的な手段が与えられていないので、これは、
論理的エンティティである。)降順に続行すると、次の
操作レベルは、カセット・レベル、ウェーハ・レベル及
びIC(ダイ)レベルである。これらのエンティティ
は、全て、物理的手段によってまとめられているので、
物理的エンティティである。
【0028】自動化テスト手順は、明らかに、全ステッ
プが、正確な順序で実施されることを必要とする。例え
ば、カセット内の全ウェーハのテストが済むと、このハ
ンドラは、自動的に、次のカセット内の最初のウェーハ
まで進まなければならない。同様に、(成功か、失敗か
は別にして)ダイのテストが済むと、このハンドラは、
次のダイに進まなければならないが、ただし、ウェーハ
の全てのダイがテスト済みになるまでだけであり、この
場合、ウェーハを交換しなければならない。
【0029】しかし、図1に示すテスト環境は、単なる
典型的な実施例にすぎない。さまざまな代替実施例が存
在することに留意されたい;例えば、「ロット」・レベ
ルを除去することもできるし、ウェーハをカセット以外
のユニット(例えば、ラック)にパックすることもでき
るし、あるいは、全くパックしなくてもかまわない。同
様に、テストを受けるデバイスが、ウェーハでなく、I
C(デュアル・イン・ライン・パッケージのように、パ
ックされていても、いなくても)である場合には、階層
構造が異なる。さらにもう1つの例は、市販の各種テス
ト・アダプタである。これら全ての事例において、テス
ト環境のユーザ(すなわち、テスタの製造業者の観点で
は「顧客」)は、テスト・コントローラをユーザの特定
の実施例及び要求に適合させることができる必要があ
り、これでは、コストがかさみ、時間を浪費し、エラー
を犯しやすくなるのは明らかである。
【0030】本発明は、各レベルにおいて、基本的に同
じ操作特性及び外観を備えたテスト・レベル・コントロ
ーラを含む(対応する操作特性が論理的性質を備えるも
のであれ、あるいは、物理的性質を備えるものであ
れ)、単一化テスト構造を設けることによって、この問
題に関する独自の解決策を提供するものである。図2に
は、こうしたテスト・レベル・コントローラ10の構造
図が示されている。
【0031】操作は、矢印11から開始される。これ
は、次に高い操作レベルからのエントリである(それが
存在する場合;存在しなければ、単に、監視プログラム
またはオペレーティング・システムからの呼び出しであ
る)。12のボックスには、1組のいわゆる「プリ・ア
クティビィティ・タスク・シーケンス12」、すなわ
ち、オペレータとの対話(さらに多くの例について後述
する)のような、次に下位操作レベルが呼び出される前
に、他ならぬこのレベルで実施すべきタスクまたはアク
ションが含まれている。操作は、矢印13で示すよう
に、次に低階層操作レベルに進む。
【0032】次に下位操作レベルのテスト・レベル・コ
ントローラが、そのタスク(さらに下位操作レベルに対
する呼び出しを含むことも可能である)を済ますと、操
作は、テスト・レベル・コントローラ10に戻される
(矢印14を参照のこと)。次に、テスト・レベル・コ
ントローラは、データ・ロギングのような1組の「ポス
ト・アクティビィティ・タスク・シーケンス」15を実
行する(下記のより詳細な論述を参照されたい)。その
後、操作は、呼び出しプロセス、すなわち、次に高い階
層操作レベルに戻る(矢印16)。
【0033】各操作レベルにおけるテスト・レベル・コ
ントローラは、基本的に同様の構造設計であるため、簡
単な修正及び適応を可能にする、単一化された、「スタ
ック式」全体構造が得られる。特に、適応のために、顧
客に「サンプル」・テスト実行装置を提供して、顧客
が、彼自身のテスト手順を生成する際、スクラッチから
開始する必要がないようにすることが可能である。
【0034】本発明に関する上述の解説は、補足説明を
必要とする。まず、最下位の階層操作レベルは、明らか
に、異なる構造を必要とする。これは、まさに、呼び出
すことの可能な、それ以上低いレベルが存在しないため
である。「デバイス・テスト・プロセッサ」、すなわ
ち、特定のICの漏洩電流、DC特性、AC伝送特性、
応答時間等のテストのような、ダイのテストを直接実行
するプロセッサを含むのは、まさにこのレベル − テ
スト・レベルである。デバイス・テスト・プロセッサの
特徴及び特性に関するこれ以上の詳細については、全
て、参考までに本書に組み込まれている、同時係属の欧
州特許出願・・・(代理人のドケット番号:20−93
−009及び20−93−011)並びに欧州特許出願
EP−A−541 840、EP−A−541 837
及びEP−A−541 839を参照されたい。
【0035】第2に、上述のように、テスト・レベル・
コントローラ内における操作の正規の流れを妨げる条件
が存在する可能性がある。例えば、オペレータが、(プ
リ・アクティビィティ・タスク・シーケンス時に)操作
レベルをスキップする命令を与えるものと、あるいは、
この情報が、実行入力ファイルから検索されるものと仮
定する。こうした場合、ダッシュ・ラインによる矢印1
7で示すように、次に下位操作レベルの呼び出しがスキ
ップされる可能性がある。同様に、例えば、特定のテス
トが失敗した場合、テスト・レベルが反復される可能性
がある(ダッシュ・ラインの矢印18)。最後の例外
は、例えば、ポスト・アクティビィティ・タスク・シー
ケンス時に、適合するオペレータまたは指令ファイル命
令に応答して、同じテスト・レベルで継続される場合で
ある(ダッシュ・ラインの矢印19)。
【0036】次に、図1の実施例における各種テスト・
レベル・コントローラ並びにデバイス・テスト・プロセ
ッサの典型的な操作を表した、図3を参照する(時間は
右に進む)。「ロット」・レベルが20で表示されてい
る;同様に、「カセット」・レベル、「ウェーハ」・レ
ベル及び「ダイ」・レベルが、それぞれ、21、22及
び23で表示されている。「テスト」・レベルは、下方
である(23a)。右傾斜のハッチングを施したボック
スが、図3のプリ・アクティビィティ・タスク・シーケ
ンスを表すのに対して、左傾斜のハッチングを施したボ
ックスは、ポスト・アクティビィティ・タスク・シーケ
ンスを表しており、垂直ハッチングは、デバイス・テス
ト・プロセッサに関するものである。
【0037】操作は、「ロット」・レベル、すなわち、
ロット・レベルに割り当てられたテスト・レベル・コン
トローラのプリ・アクティビィティ・タスク・シーケン
ス24から開始される。テスト・レベル・コントローラ
は、各レベル毎に、参照番号25、26及び27で示
す、それぞれのプリ・アクティビィティ・テスト・レベ
ル・コントローラを実行し、次に下位レベルのテスト・
レベル・コントローラに対する呼び出しを実施する。
【0038】この案は、デバイス・テスト・プロセッサ
28がダイの実際のテストを実施する、最下位レベルま
で続行される。対応するテスト・レベル・コントローラ
のポスト・アクティビィティ・タスク・シーケンス29
及び30が実行された後、プリ・アクティビィティ・タ
スク・シーケンス・ボックス31及び32で示すよう
に、後の部分が再開される。その後、デバイス・テスト
・プロセッサ(ボックス33)によって、次のダイがテ
ストされる。この案は、3つのダイのテストが済み(1
つのウェーハが、3つのダイを備えているものと仮定す
る − 実際のウェーハは、もっとかなり多くのダイを
備えているので、これは、あまり妥当な仮定ではなく、
例示を目的として行われただけである)、全てのテスト
・レベル・コントローラがそれぞれのポスト・アクティ
ビィティ・タスク・シーケンス(ボックス34、35、
36及び37参照のこと)を実行するまで、続行され
る。やはり、グラフ上の目的で、図3には、2つ以上の
ウェーハ、または、2つ以上のカセットが示されている
が、こうした処理が、より高レベルの操作ではあるが、
基本的には、多数のダイのテストと同じやり方で実施さ
れるのは明らかである。
【0039】図4には、テスト・レベル・コントローラ
が実施すべきプリ・アクティビィティ・タスク・シーケ
ンスの典型的な例が示されている。プリ・アクティビィ
ティ・タスク・シーケンスへのエントリは、ダッシュ・
ラインの矢印38で示されている。最初の39のボック
スには、レベル識別、サブレベル・カウント、または、
実行入力ファイルからのデータ読み取りといった、プロ
セス・データの入力39、すなわち、処理データの入力
が含まれている。40のボックスは、オペレータとの対
話、すなわち、あるレベルのスキップまたは反復、同じ
レベルでの続行、または、操作の中止命令といった指令
入力40、すなわち、制御指令入力から構成される(図
2と比較参照のこと)。(対話操作の代わりに、指令フ
ァイルからそれぞれの命令を読み取ることも可能であ
る。)最後に、41のボックスには、操作が続行される
(ダッシュ・ラインの矢印42)直前における、ハンド
ラ6(図1)のような取扱い装置、すなわち、取扱いツ
ールの操作41に関する命令が含まれている。
【0040】図5には、ポスト・アクティビィティ・タ
スク・シーケンスに関する同様の例が示されている。エ
ントリ(ダッシュ・ラインの矢印43)の後、取扱い装
置(44のボックス、すなわち、取扱いツールの操作4
4)に、適合する制御指令が与えられる。その後、デー
タ(例えば、DUTから得られるテスト・データ)が、
例えば、データ・ログ・ファイル(45のボックス、す
なわち、データ・ロギング45)にロギングされ、操作
が続行される(ダッシュ・ラインの矢印46)。
【0041】しかし、プリ・アクティビィティ・タスク
・シーケンス及びポスト・アクティビィティ・タスク・
シーケンスを実施するための上記例は、厳密には、本発
明を実施する上において必要ではなく、異なる構造化も
可能であることは明らかである;例えば、ポスト・アク
ティビィティ・タスク・シーケンスに、オペレータとの
対話を含めることも可能である。
【0042】以上、本発明の各実施例について詳述した
が、ここで,各実施例の理解を容易にするために、各実
施例ごとに要約して以下に列挙する。
【0043】(1). 個々のテスト・ステップの操作
を制御するために設けられたテスト実行装置と、テスト
すべきデバイスを少なくとも1つ受け入れる少なくとも
1つのテスト・アダプタ(5)と、テストすべきデバイ
スを配列する多数の物理的または論理的エンティティか
ら構成され、前記テスト実行装置に、それぞれ、前記物
理的または論理的エンティティの1つに割り当てられ
る、少なくとも2つの階層操作レベルが含まれており、
さらに、少なくとも、プリ・アクティビィティ・タスク
・シーケンス(12)と、低階層操作レベルに対する呼
び出し(13)と、前記低階層操作レベルからの復帰
(14)とからなる、操作ステップのシーケンスを実施
するようにセット・アップされた、少なくとも1つのテ
スト・レベル・コントローラ(10)が設けられている
ことと、最下位の階層操作レベルが、個々のデバイスの
パラメータをテストするために設けられた、少なくとも
1つのデバイス・テスト・プロセッサ(28、33)に
よって処理されるテスト装置である。
【0044】(2). 個々のテスト・ステップの操作
を制御するために設けられたテスト実行装置と、テスト
すべきデバイスを少なくとも1つ受け入れる少なくとも
1つのテスト・アダプタ(5)と、テストすべきデバイ
スを配列する多数の物理的または論理的エンティティか
ら構成され、前記テスト実行装置に、それぞれ、前記物
理的または論理的エンティティの1つに割り当てられ
る、少なくとも2つの階層操作レベルが含まれており、
さらに、少なくとも、低階層操作レベルに対する呼び出
し(13)と、前記低階層操作レベルからの復帰(1
4)と、ポスト・アクティビィティ・タスク・シーケン
ス(15)とからなる、操作ステップのシーケンスを実
施するようにセット・アップされた、少なくとも1つの
テスト・レベル・コントローラ(10)が設けられてい
ることと、最下位の階層操作レベルが、個々のデバイス
のパラメータをテストするために設けられた、少なくと
も1つのデバイス・テスト・プロセッサ(28、33)
によって処理されるテスト装置である。
【0045】(3). 低階層操作レベルに対する前記
呼び出しが、次に低階層レベルに対して実施されること
を特徴とする、上記1または2のテスト装置である。
【0046】(4). 少なくとも3つの階層操作レベ
ルがあることと、最上位の階層操作レベルに割り当てら
れたテスト・レベル・コントローラ(10)は、次に低
階層操作レベルに割り当てられたテスト・レベル・コン
トローラ(10)に対する呼び出しを行い、操作が、前
記デバイス・テスト・プロセッサ(28、33)が割り
当てられた最下位の階層操作レベルに達するまで、同様
に呼び出しを続行する上記1または2のテスト装置であ
る。
【0047】(5). 操作が、前記デバイス・テスト
・プロセッサ(28、33)から、次に高い階層操作レ
ベルに割り当てられたテスト・レベル・コントローラ
(10)に復帰し、以下同様に進められる上記4のテス
ト装置である。
【0048】(6). テスト・レベル・コントローラ
(10)には、そのプリ・アクティビィティ・タスク・
シーケンスに、適合する標識がセットされている場合に
は、呼び出しをより低階層操作レベルにスキップする命
令(17)が含まれている上記1のテスト装置である。
【0049】(7). テスト・レベル・コントローラ
(10)には、そのポスト・アクティビィティ・タスク
・シーケンスに、適合する標識がセットされている場合
には、そのプリ・アクティビィティ・タスク・シーケン
スに復帰する命令(18)が含まれている上記2のテス
ト装置である。
【0050】(8). テスト・レベル・コントローラ
(10)には、そのポスト・アクティビィティ・タスク
・シーケンスに、同じ階層操作レベルで、操作を続行す
る命令(19)が含まれている上記2のテスト装置であ
る。
【0051】(9). 前記物理的または論理的エンテ
ィティを処理するための少なくとも1つの取扱いツール
(6)が含まれている上記1または2に記載のテスト装
置てある。
【0052】(10). プリ・アクティビィティ・タ
スク・シーケンス(12)に、プロセス・データの入力
(39)と、指令入力(40)と、少なくとも1つの取
扱いツール(6)の操作(41)とのうちの、少なくと
も1つのタスクが含まれている上記1のテスト装置であ
る。
【0053】(11). ポスト・アクティビィティ・
タスク・シーケンス(15)に、データ・ロギング(4
5)と、少なくとも1つの取扱いツール(6)の操作
(44)とのうちの、少なくとも1つのアクションが含
まれている上記2のテスト装置である。
【0054】(12). 電子コンポーネント用のテス
ト装置である上記1または2のテスト装置である。
【0055】(13). 集積回路用のテスト装置であ
る上記12のテスト装置である。
【0056】(14). 階層操作レベルに、ロット・
レベル(20)と、カセット・レベル(21)と、ウェ
ーハ・レベル(22)と、ダイ・レベル(23)とのう
ちの、少なくとも1つのレベルが含まれている上記12
のテスト装置である。
【0057】(15). テスト・レベル・コントロー
ラ(10)を呼び出すステップと、プリ・アクティビィ
ティ・タスク・シーケンス(12)を実施するステップ
と、低階層操作レベルで、次のレベル・コントローラを
呼び出す(13)ステップと、前記低階層操作レベルか
ら復帰する(14)ステップと、ポスト・アクティビィ
ティ・タスク・シーケンス(15)を実施するステップ
とから構成され、前記次のレベル・コントローラが、最
下位の階層操作レベルにおけるデバイス・テスト・プロ
セッサ(28、33)であり、他の全ての場合には、も
う1つのテスト・レベル・コントローラ(10)である
多数のデバイスをテストし、取り扱うための方法であ
る。
【0058】
【発明の効果】以上のように、本発明によれば、テスト
すべきデバイスの個々のテスト・ステップの操作を制御
するテスト実行装置に、テストすべきデバイスを配列す
る物理的または論理的エンティティの1つに割り当てる
少なくとも2つの階層操作レベルを含むとともに、個々
のテストすべきデバイスのパラメータをテストするテス
ト・レベル・コントローラを設け、このテスト・レベル
・コントローラにプリ・アクティビィティ・タスク・シ
ーケンスと、低階層操作レベルに対する呼び出しと、低
階層操作レベルからの復帰とからなる操作ステップのシ
ーケンスを実施するようにセット・アップし、デバイス
・テスト・プロセッサによってテスト・レベル・コント
ローラにセット・アップされた操作ステップのシーケン
スの最下位の階層操作レベルを処理するようにしたの
で、操作が簡単かつ顧客による制御装置の初期セット・
アップに要する労力を削減でき、かつ時間も大幅に短縮
することができる。さらに、一旦、組み込まれた制御プ
ログラムの修正が容易になり、多数のオペレータ間にお
いてセット・アップのタスクを分割するのが容易になる
等の効果を奏する。
【図面の簡単な説明】
【図1】本発明のテスト装置に適用される統合ICテス
ト環境の全体図である。
【図2】図1のテスト装置におけるICテスタに含まれ
るテスト・レベル・コントローラの構造図である。
【図3】タイミング図の形で、個々の操作レベルにおけ
るテスト・レベル・コントローラ及びデバイス・テスト
・プロセッサのスタッキングを表した図である。
【図4】プリ・アクティビィティ・タスク・シーケンス
の例を示す図である。
【図5】ポスト・アクティビィティ・タスク・シーケン
スの例を示す図である。
【符号の説明】
1 ICテスタ 2 ディスプレイ 3 キー・ボード 4 リード 5 テスト・ヘッド 6 ハンドラ 10 テスト・レベル・コントローラ 12、24 プリ・アクティビィティ・タスク・シーケ
ンス 13 低階層操作レベルに対する呼び出し 14 低階層操作レベルからの復帰 15、29、30、34〜37 ポスト・アクティビィ
ティ・タスク・シーケンス 17〜19 命令 20 ロット・レベル 21 カセット・レベル 22 ウェーハ・レベル 25〜27 プリ・アクティビィティ・テスト・レベル
・コントローラ 28 デバイス・テスト・プロセッサ 31、32 プリ・アクティビィティ・タスク・シーケ
ンス・ボックッス 33 デバイス・テスト・プロセッサ 39 プロセス・データの入力 40 指令入力 41、44 取扱いツールの操作 45 データ・ロギング
フロントページの続き (72)発明者 アルフレッド・ビヴェール ドイツ連邦共和国アンメルバッハ ライ ヒベルクシュトラーセ 19/1 (56)参考文献 特開 昭58−2761(JP,A) 欧州特許出願公開296884(EP,A 2) (58)調査した分野(Int.Cl.7,DB名) G01R 31/28 G01R 31/26 H01L 21/66

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 多数のデバイスをテストし、取り扱う
    ためのテスト装置であって、 個々のテスト・ステップの操作を制御するために設けら
    れたテスト実行装置と、テストすべき少なくとも1つの
    デバイスを受け入れるための少なくとも1つのテスト・
    アダプタ(5)と、 テストすべき前記デバイスの多数の物理的または論理的
    エンティティが配列されて、 前記テスト実行装置が前記物理的または論理的エンティ
    ティの1つにそれぞれ割り当てられる、少なくとも2つ
    の階層操作レベルが含まれており、 少なくとも、利用可能なプリ・アクティビィティ・タス
    ク・シーケンス(12)と、低階層操作レベルに対する
    呼び出し(13)と、前記低階層操作レベルからの復帰
    (14)と、利用可能なポスト・アクティビィティ・タ
    スク・シーケンス(15)とを含む操作ステップのシー
    ケンスを実行するようにセット・アップされた、少なく
    とも1つのテスト・レベル・コントローラ(10)が設
    けられ、 最下位の階層操作レベルが、個々のデバイスのパラメー
    タをテストするために設けられた、少なくとも1つのデ
    バイス・テスト・プロセッサ(28、33)によって処
    理されることを特徴とするテスト装置。
  2. 【請求項2】 前記少なくとも1つのテスト・レベル・
    コントローラ(10)は、次の低階層レベルの呼び出す
    ことにより、低階層レベルに対する呼び出しの操作ステ
    ップを実行するためにセット・アップされることを特徴
    とする請求項1に記載のテスト装置。
  3. 【請求項3】 少なくとも3つの階層操作レベルが備え
    られ、該少なくとも3つの階層操作レベルは、最上位の
    階層操作レベルに割り当てられたテスト・レベル・コン
    トローラ(10)が、次の低階層操作レベルに割り当て
    られたテスト・レベル・コントローラ(10)に対する
    呼び出しを実行するためにセット・アップされ、前記デ
    バイス・テスト・プロセッサ(28、33)が割り当て
    られた最下位の階層操作レベルに達するまで、操作が繰
    り返されることを特徴とする請求項1に記載のテスト装
    置。
  4. 【請求項4】 テスト・レベル・コントローラ(10)
    には、プリ・アクティビィティ・タスク・シーケンス内
    で適合する標識がセットされている場合に、低階層操作
    レベルに対する呼び出しスキップするための命令(1
    7)が含まれていることを特徴とする請求項1に記載の
    テスト装置。
  5. 【請求項5】 テスト・レベル・コントローラ(10)
    には、ポスト・アクティビィティ・タスク・シーケンス
    内で適合する標識がセットされている場合に、前記プリ
    ・アクティビィティ・タスク・シーケンスに復帰するた
    めの命令(18)が含まれていることを特徴とする請求
    項1に記載のテスト装置。
  6. 【請求項6】 テスト・レベル・コントローラ(10)
    には、ポスト・アクティビィティ・タスク・シーケンス
    内に同じ階層操作レベルで操作を続行するための命令
    (19)が含まれていることを特徴とする請求項1に記
    載のテスト装置。
  7. 【請求項7】 電子コンポーネント用のテスト装置であ
    ることを特徴とする請求項1に記載のテスト装置。
  8. 【請求項8】 多数のデバイスをテストし、取り扱うた
    めのテスト方法であって、 テスト・レベル・コントローラ(10)を呼び出すため
    のステップと、利用可能なプリ・アクティビィティ・タ
    スク・シーケンス(12)を実行するためのステップ
    と、低階層操作レベルで、次のレベル・コントローラを
    呼び出す(13)ためのステップと、前記低階層操作レ
    ベルから復帰する(14)するためのステップと、 利用可能なポスト・アクティビィティ・タスク・シーケ
    ンス(15)を実行するためのステップとから構成さ
    れ、 前記次のレベル・コントローラが、最下位の階層操作レ
    ベルにおけるデバイス・テスト・プロセッサ(28、3
    3)であり、他の全ての場合には、もう1つのテスト・
    レベル・コントローラ(10)であり、多数の物理的ま
    たは論理的エンティティが配列された多数のデバイスを
    テストし、取り扱うことを特徴とするテスト方法。
JP25119294A 1993-09-20 1994-09-20 テスト装置およびテスト方法 Expired - Fee Related JP3444668B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP93115094A EP0646801B1 (en) 1993-09-20 1993-09-20 Testing apparatus for testing and handling a multiplicity of devices
DE93115094.0 1993-09-20

Publications (2)

Publication Number Publication Date
JPH07110365A JPH07110365A (ja) 1995-04-25
JP3444668B2 true JP3444668B2 (ja) 2003-09-08

Family

ID=8213279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25119294A Expired - Fee Related JP3444668B2 (ja) 1993-09-20 1994-09-20 テスト装置およびテスト方法

Country Status (4)

Country Link
US (1) US5530370A (ja)
EP (1) EP0646801B1 (ja)
JP (1) JP3444668B2 (ja)
DE (1) DE69326003T2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774368A (en) * 1995-10-20 1998-06-30 Motorola, Inc. Controller structure template and method for designing a controller structure
JPH10142293A (ja) * 1996-11-12 1998-05-29 Advantest Corp Ic試験装置
US6373260B1 (en) * 1998-02-24 2002-04-16 Agilent Technologies, Inc. Single cable, single point, stimulus and response probing system and method
US6493841B1 (en) 1999-03-31 2002-12-10 Synopsys, Inc. Method and apparatus for determining expected values during circuit design verification
US6513144B1 (en) 1999-04-22 2003-01-28 Synopsys, Inc. Method and apparatus for random stimulus generation
US6499127B1 (en) 1999-04-22 2002-12-24 Synopsys, Inc. Method and apparatus for random stimulus generation
US6449745B1 (en) 1999-04-22 2002-09-10 Synopsys, Inc. Method and apparatus for random stimulus generation
US6553531B1 (en) 1999-04-22 2003-04-22 Synopsys, Inc. Method and apparatus for random stimulus generation
US6427223B1 (en) * 1999-04-30 2002-07-30 Synopsys, Inc. Method and apparatus for adaptive verification of circuit designs
KR20030083488A (ko) * 2002-04-23 2003-10-30 삼성전자주식회사 집적 회로의 동작 테스트 방법
DE10227332A1 (de) * 2002-06-19 2004-01-15 Akt Electron Beam Technology Gmbh Ansteuervorrichtung mit verbesserten Testeneigenschaften
DE10253717B4 (de) * 2002-11-18 2011-05-19 Applied Materials Gmbh Vorrichtung zum Kontaktieren für den Test mindestens eines Testobjekts, Testsystem und Verfahren zum Testen von Testobjekten
US7355418B2 (en) * 2004-02-12 2008-04-08 Applied Materials, Inc. Configurable prober for TFT LCD array test
US20060038554A1 (en) * 2004-02-12 2006-02-23 Applied Materials, Inc. Electron beam test system stage
US7319335B2 (en) * 2004-02-12 2008-01-15 Applied Materials, Inc. Configurable prober for TFT LCD array testing
US6833717B1 (en) * 2004-02-12 2004-12-21 Applied Materials, Inc. Electron beam test system with integrated substrate transfer module
US7535238B2 (en) * 2005-04-29 2009-05-19 Applied Materials, Inc. In-line electron beam test system
US20070192346A1 (en) * 2006-01-31 2007-08-16 Carli Connally Apparatus for storing variable values to provide context for test results that are to be formatted
US7519887B2 (en) * 2006-01-31 2009-04-14 Verigy (Singapore) Pte. Ltd. Apparatus for storing and formatting data
US7569818B2 (en) * 2006-03-14 2009-08-04 Applied Materials, Inc. Method to reduce cross talk in a multi column e-beam test system
US7602199B2 (en) * 2006-05-31 2009-10-13 Applied Materials, Inc. Mini-prober for TFT-LCD testing
US7786742B2 (en) * 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
US20090248234A1 (en) * 2008-03-25 2009-10-01 Honeywell International, Inc. Methods and systems for controlling testing in vehicles
CN103189087B (zh) 2010-10-29 2016-03-16 皇家飞利浦电子股份有限公司 雾化器、控制雾化器的控制单元以及雾化器的控制方法
CN110514923B (zh) * 2019-07-24 2022-02-08 北京吉盛机电设备有限公司 风阀执行器多功能检测试验台

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218745A (en) * 1978-09-11 1980-08-19 Lockheed Corporation Microcomputer assisted electrical harness fabrication and testing system
US4417336A (en) * 1981-06-18 1983-11-22 The Bendix Corporation Method of testing with computers
US4593820A (en) * 1984-03-28 1986-06-10 International Business Machines Corporation Robotic, in-transit, device tester/sorter
EP0296884A3 (en) * 1987-06-24 1991-01-16 Schlumberger Technologies, Inc. Method for in-circuit testing of electronic devices
US5023791A (en) * 1990-02-12 1991-06-11 The Boeing Company Automated test apparatus for aircraft flight controls
DE69106713T2 (de) * 1991-11-11 1995-05-11 Hewlett Packard Gmbh Detektorschaltung.
EP0541839B1 (en) * 1991-11-11 1993-07-28 Hewlett-Packard GmbH Apparatus for generating test signals
DE69100176T2 (de) * 1991-11-11 1993-10-28 Hewlett Packard Gmbh Impulsformerschaltung.

Also Published As

Publication number Publication date
EP0646801B1 (en) 1999-08-11
DE69326003D1 (de) 1999-09-16
JPH07110365A (ja) 1995-04-25
US5530370A (en) 1996-06-25
EP0646801A1 (en) 1995-04-05
DE69326003T2 (de) 1999-11-25

Similar Documents

Publication Publication Date Title
JP3444668B2 (ja) テスト装置およびテスト方法
EP1012614B1 (en) Production interface for an integrated circuit test system
EP1849019B1 (en) Method and system for scheduling tests in a parallel test system
US6470227B1 (en) Method and apparatus for automating a microelectric manufacturing process
US20080016396A1 (en) Test emulator, test module emulator and record medium storing program therein
EP1610136B1 (en) Test emulator
US6842022B2 (en) System and method for heterogeneous multi-site testing
JP6761441B2 (ja) ソフトウェアアプリケーションプログラミングインタフェース(api)を用いた自動テスト機能のユーザによる制御
WO2002027340A2 (en) Method and system for testing and/or diagnosing circuits using test controller access data
CN103890595A (zh) 利用多路复用处理机测试单元中的独立控制器进行无索引串行半导体测试的方法和系统
WO2005114239A1 (en) Supporting calibration and diagnostics in an open architecture test system
JPH08263395A (ja) バス状態分析器及びその内部バス試し方法
CN110275833B (zh) 一种通用测试设备及使用方法
EP1012615B1 (en) System for storing and searching named device parameter data in a test system for testing an integrated circuit
WO1990010269A1 (en) System for evaluating the performance of a large scale programmable machine capable of having a plurality of terminals attached thereto
US6732053B1 (en) Method and apparatus for controlling a test cell
CN103454578A (zh) 用于运行被配置为测试器件的自动测试系统的方法
JP2008516205A (ja) フィーチャ指向型テストプログラムの開発と実行
CN111310313A (zh) 基于iap的仿真模拟方法、装置以及晶圆清洗设备
US6289472B1 (en) Method and test system for testing under a plurality of test modes
US20070226574A1 (en) Automated high voltage defibrillator tester
US5968193A (en) Dual site loadboard tester
US20030136840A1 (en) Method and system for managing integrated circuit test programs using bar codes
JPH09318703A (ja) Icハンドラ
JPH0252446A (ja) 集積回路の試験装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees