JPH08172226A - Data exchange switch - Google Patents

Data exchange switch

Info

Publication number
JPH08172226A
JPH08172226A JP6313611A JP31361194A JPH08172226A JP H08172226 A JPH08172226 A JP H08172226A JP 6313611 A JP6313611 A JP 6313611A JP 31361194 A JP31361194 A JP 31361194A JP H08172226 A JPH08172226 A JP H08172226A
Authority
JP
Japan
Prior art keywords
control signal
input
data exchange
input terminal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6313611A
Other languages
Japanese (ja)
Other versions
JP2806815B2 (en
Inventor
Shuichi Tawara
修一 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6313611A priority Critical patent/JP2806815B2/en
Publication of JPH08172226A publication Critical patent/JPH08172226A/en
Application granted granted Critical
Publication of JP2806815B2 publication Critical patent/JP2806815B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

PURPOSE: To provide a small-sized data exchange switch in which power conservation can be obtained by expediting data exchange between processors and the executing performance of a multiprocessor system can be extremely improved. CONSTITUTION: This data exchange switch is formed by providing a predetermined electric terminal by using a coupler for coupling Josephson lines and resistors. A first input signal input from a first input terminal 15 and a second input signal input from a second input terminal 16 become a first output signal and a second output signal by switching the lines for advancing by a first control signal input from input terminals 13, 14 for first control signals and second control signals input from input terminals 8, 11 for second control signals and switching a first output terminal 17 and a second output terminal 18, and hence a fundamental function as the data exchange switch is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、主として高演算機能を
有するコンピュータシステムにおけるプロセッサ及びメ
モリ間のネットワーク等に適用される超伝導スイッチ等
のデータ交換用スイッチに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data exchange switch such as a superconducting switch mainly applied to a network between a processor and a memory in a computer system having a high computing function.

【0002】[0002]

【従来の技術】従来、コンピュータシステムの高性能化
を図るためにはプロセッサ(コンピュータ)単体の性能
を向上させることが不可欠であるが、プロセッサの高性
能化を図るためにはデバイス技術の限界があるため、プ
ロセッサ単体だけでコンピュータシステムの性能向上を
具現するには限界がある。そこで、こうした問題を解決
するため、複数の独立したプロセッサを並列に動作させ
て高性能化を図るマルチプロセッサ方式が実施されてい
る。
2. Description of the Related Art Conventionally, in order to improve the performance of a computer system, it is indispensable to improve the performance of a single processor (computer). Therefore, there is a limit in realizing the performance improvement of the computer system by the processor alone. Therefore, in order to solve such a problem, a multiprocessor system has been implemented in which a plurality of independent processors are operated in parallel to improve performance.

【0003】このマルチプロセッサ方式の場合、各プロ
セッサがそれぞれ有用な仕事をしている場合にマルチプ
ロセッサシステムは最高性能を発揮する。ところが、こ
のように最高性能を発揮するのは一般的には稀であり、
普通は幾つかの原因のために性能が低下してしまう。マ
ルチプロセッサシステムの性能低下の原因としては、例
えばプロセッサ間の通信に伴う遅延や1台のプロセッサ
と他のプロセッサとを同期させるためのオーバーヘッド
の性能面での限界等が挙げられる。マルチプロセッサシ
ステムの性能は基本的にプロセッサ間のネットワークに
よるところが大きい。
In the case of this multiprocessor system, the multiprocessor system exhibits the highest performance when each processor has its own useful work. However, it is rare for the best performance to occur,
There are usually several causes of poor performance. The cause of the performance degradation of the multiprocessor system is, for example, a delay associated with communication between the processors and a performance limit of overhead for synchronizing one processor with another processor. The performance of a multiprocessor system depends largely on the network between the processors.

【0004】一方、このようなプロセッサ間の通信を行
うための回路には、データ交換スイッチが広く用いられ
ている。データ交換スイッチは多数の構成があり、その
一例としては半導体論理素子を用いた場合が挙げられ
る。
On the other hand, a data exchange switch is widely used in a circuit for performing communication between such processors. The data exchange switch has many configurations, and one example thereof is a case where a semiconductor logic element is used.

【0005】図3は、半導体論理素子を用いて構成され
た従来のデータ交換スイッチの回路を示したものであ
る。
FIG. 3 shows a circuit of a conventional data exchange switch formed by using a semiconductor logic element.

【0006】このデータ交換スイッチは、増幅器,送出
要求ビットレジスタ39,2つの論理積回路37a,3
7bと論理和回路38とがそれぞれ所用の端子に接続さ
れて成っている。このデータ交換スイッチでは、動作ク
ロック入力端子36から入力されたクロックの立上がり
において送出要求入力端子34を介して入力された送出
要求信号が送出要求ビットレジスタ39に保持される。
This data exchange switch comprises an amplifier, a transmission request bit register 39, two AND circuits 37a, 3
7b and the OR circuit 38 are connected to the required terminals. In this data exchange switch, the transmission request signal input via the transmission request input terminal 34 is held in the transmission request bit register 39 at the rising edge of the clock input from the operation clock input terminal 36.

【0007】この送出要求信号が0,即ち、データ送出
が要求されていない場合には、データ入力端子33を介
して入力したデータ信号をデータ出力端子31を介して
出力する。又、送出要求信号が1,即ち、データ送出が
要求されている場合には、送出データ入力端子32を介
して入力した送出データ信号をデータ出力端子31を介
して出力する。
When the transmission request signal is 0, that is, when the data transmission is not requested, the data signal input through the data input terminal 33 is output through the data output terminal 31. Further, when the transmission request signal is 1, that is, when data transmission is requested, the transmission data signal input through the transmission data input terminal 32 is output through the data output terminal 31.

【0008】即ち、データ交換スイッチでは、送出要求
に従ってデータ信号と送出データ信号とを交換して出力
することができる。
That is, the data exchange switch can exchange and output the data signal and the transmission data signal according to the transmission request.

【0009】[0009]

【発明が解決しようとする課題】上述したデータ交換ス
イッチの場合、半導体論理素子を用いた構成であるた
め、消費電力を小さくすることには限界がある。一般に
データ交換スイッチは高速の動作を期待されており、こ
うした点からも消費電力を小さくすることが困難になっ
ている。
In the case of the above-mentioned data exchange switch, there is a limit to the reduction of power consumption because it has a configuration using semiconductor logic elements. Generally, the data exchange switch is expected to operate at high speed, and it is difficult to reduce power consumption also from this point.

【0010】又、データ交換スイッチは基本回路である
ため、マルチプロセッサシステム等のプロセッサ間に複
数個で交換器を成して用いる場合、全体では相当な数を
必要とする。ところが、上述した消費電力の問題により
複数個のデータ交換スイッチから成る交換器を高密度に
パッケージすることには困難がある上、全体として要す
る交換器を小型に構成できないという問題がある。従っ
て、複雑なデータ交換を要するマルチプロセッサシステ
ム等ではメディアディレイがボトルネックとなり、シス
テム全体の性能を高めることが困難になっている。
Further, since the data exchange switch is a basic circuit, when a plurality of exchanges are used between processors in a multiprocessor system or the like, a considerable number is required as a whole. However, due to the above-mentioned problem of power consumption, it is difficult to densely package an exchange composed of a plurality of data exchange switches, and there is a problem that the required exchange as a whole cannot be made compact. Therefore, in a multiprocessor system that requires complicated data exchange, the media delay becomes a bottleneck, and it is difficult to improve the performance of the entire system.

【0011】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、プロセッサ間のデ
ータ交換を高速化して省電力化を図り得ると共に、マル
チプロセッサシステムの実行性能を極めて向上し得る小
型のデータ交換スイッチを提供することにある。
The present invention has been made in order to solve such a problem, and its technical problem is that data exchange between processors can be speeded up to save power and execution performance of a multiprocessor system. (EN) Provided is a small data exchange switch capable of significantly improving

【0012】[0012]

【課題を解決するための手段】本発明によれば、上部電
極及び下部電極の間にトンネルバリアを形成して成るジ
ョセフソン線路と抵抗体とを結合した結合体を互いに電
気的に接続して成ると共に、該結合体における両端部及
び結合部分のうちの所定箇所にはそれぞれ所用の電気的
端子が設けられて成るデータ交換用スイッチが得られ
る。
According to the present invention, a combination of a Josephson line formed by forming a tunnel barrier between an upper electrode and a lower electrode and a resistor is electrically connected to each other. In addition, a data exchange switch can be obtained in which electric terminals for use are provided at predetermined positions of both ends and the connecting portion of the combined body.

【0013】又、本発明によれば、上記データ交換用ス
イッチにおいて、結合体のうちの一部は、一端に第1の
入力端子が接続され,且つ他端に第1の出力端子が接続
されると共に、第2の制御信号を入力するための第2の
制御信号用入力端子に接続されたジョセフソン線路を有
するもので、結合体のうちの他部は、一端に第2の入力
端子が接続され,且つ他端に第2の出力端子が接続され
ると共に、第2の制御信号を入力するための上記第2の
制御信号用入力端子とは別な第2の制御信号用入力端子
に接続されたジョセフソン線路を有するもので、結合体
のうちの残部は、一部のものを他部のものにおける第2
の出力端子に接続すると共に、第1の制御信号を入力す
るための第1の制御信号用入力端子に接続されたジョセ
フソン線路を有するものと、他部のものを一部のものに
おける第1の出力端子に接続すると共に、第1の制御信
号を入力するための上記第1の制御信号用入力端子とは
別な第1の制御信号用入力端子に接続されたジョセフソ
ン線路を有するものとを含むものであるデータ交換用ス
イッチが得られる。
Further, according to the present invention, in the above data exchange switch, a part of the combined body has one end connected to the first input terminal and the other end connected to the first output terminal. And has a Josephson line connected to a second control signal input terminal for inputting a second control signal, and the other part of the combined body has a second input terminal at one end. A second control signal input terminal different from the second control signal input terminal for inputting the second control signal, while being connected to the second output terminal at the other end. With connected Josephson lines, the remainder of the combination being partly second
Connected to the output terminal of the first control signal and having a Josephson line connected to the first control signal input terminal for inputting the first control signal; And a Josephson line connected to the first control signal input terminal different from the first control signal input terminal for inputting the first control signal. A switch for exchanging data, which includes

【0014】更に、本発明によれば、上記データ交換用
スイッチにおいて、結合体のうちの一部及び他部には、
所用の電気的端子としてバイアス電流用入力端子を含む
データ交換用スイッチが得られる。
Further, according to the present invention, in the data exchange switch, part and other parts of the combination are
A data exchange switch including a bias current input terminal as a required electrical terminal is obtained.

【0015】[0015]

【作用】一般にプロセッサ間の通信を高速にして効率良
く行わせるためには、データ交換する通信部分を物理的
に接近させることが効果的であるが、多数のプロセッサ
を物理的に近接させることは非常に困難である。そこ
で、インターフェイスだけを抜き出してバスに接近さ
せ、超広帯域なバスをリング状に接続して高速インター
フェイス回路を構成している。この高速インターフェイ
ス回路を用いると、プロセッサ間の通信速度がプロセッ
サの動作速度より高速化される。ここでの超広帯域なバ
スには超伝導線路を用いると、無歪みの信号線路を実現
できる。
In general, in order to perform communication between processors at high speed and efficiently, it is effective to physically bring communication parts for data exchange close to each other, but it is difficult to bring many processors physically close to each other. Very difficult. Therefore, only the interface is extracted and brought close to the bus, and the ultra-wideband bus is connected in a ring to form a high speed interface circuit. By using this high-speed interface circuit, the communication speed between the processors is made higher than the operating speed of the processors. If a superconducting line is used for the ultra-wide band here, a signal line without distortion can be realized.

【0016】本発明のデータ交換スイッチでは、超伝導
線路としてジョセフソン線路を用いているので、無歪み
の超広帯域信号線路という特性を損なうことなく、デー
タ交換を行うことができる。ジョセフソン線路を伝搬す
るフランクソン(ジョセフソン・トンネル電流によって
加速される磁気的渦)は非常に高帯域のパルスであるた
め、高速にデータ交換を行い得るデータ交換スイッチが
実現される。
In the data exchange switch of the present invention, since the Josephson line is used as the superconducting line, data exchange can be performed without deteriorating the characteristic of the distortion-free ultra-wideband signal line. Since Frankson (a magnetic vortex accelerated by the Josephson tunnel current) propagating in the Josephson line is a pulse in a very high band, a data exchange switch capable of performing data exchange at high speed is realized.

【0017】[0017]

【実施例】以下に実施例を挙げ、本発明のデータ交換用
スイッチについて、図面を参照して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A data exchange switch according to the present invention will be described in detail below with reference to the accompanying drawings.

【0018】最初に、本発明のデータ交換用スイッチの
基本構成について簡単に説明する。このデータ交換用ス
イッチは、上部電極及び下部電極の間にトンネルバリア
を形成して成るジョセフソン線路と抵抗体とを結合した
結合体を互いに電気的に接続して成り、更に結合体にお
ける両端部及び結合部分のうちの所定箇所にはそれぞれ
所用の電気的端子が設けられて成るものである。
First, the basic structure of the data exchange switch of the present invention will be briefly described. This data exchange switch is formed by electrically connecting to each other a coupling body in which a Josephson line formed by forming a tunnel barrier between an upper electrode and a lower electrode and a resistor are electrically connected to each other. Also, electrical terminals are provided at predetermined positions of the coupling portion.

【0019】このような基本構成において、データ交換
を行わせるためには、電気的端子に具体的な役割を持た
せることになる。
In such a basic structure, in order to exchange data, the electrical terminal has a specific role.

【0020】図1は、本発明の一実施例に係るデータ交
換用スイッチの基本構成を示したものである。
FIG. 1 shows the basic structure of a data exchange switch according to an embodiment of the present invention.

【0021】このデータ交換用スイッチにおいて、結合
体のうちの一部は一端に第1の入力端子15が接続さ
れ,且つ他端に第1の出力端子17が接続されると共
に、第2の制御信号を入力するための第2の制御信号用
入力端子8に接続されたジョセフソン線路2を有する。
この結合体の一部には、その他にジョセフソン線路1,
2と、抵抗体19,20,21と、バイアス電流用入力
端子7,9とが含まれている。
In this data exchange switch, the first input terminal 15 is connected to one end and the first output terminal 17 is connected to the other end of a part of the combined body, and the second control unit is connected. It has a Josephson line 2 connected to a second control signal input terminal 8 for inputting a signal.
In addition to the Josephson line 1,
2, resistors 19, 20, 21 and bias current input terminals 7, 9 are included.

【0022】又、結合体のうちの他部は、一端に第2の
入力端子16が接続され,且つ他端に第2の出力端子1
8が接続されると共に、第2の制御信号を入力するため
の第2の制御信号用入力端子11に接続されたジョセフ
ソン線路5を有する。この結合体の他部には、その他に
ジョセフソン線路4,6と、抵抗体22,23,24
と、バイアス電流用入力端子10,12とが含まれてい
る。
In the other part of the combined body, the second input terminal 16 is connected to one end and the second output terminal 1 is connected to the other end.
8 has a Josephson line 5 connected to it and a second control signal input terminal 11 for inputting a second control signal. In addition to this part, the Josephson lines 4 and 6 and the resistors 22, 23 and 24
And bias current input terminals 10 and 12 are included.

【0023】更に、結合体のうちの残部は、一部のもの
を他部のものにおける第2の出力端子18に接続すると
共に、第1の制御信号を入力するための第1の制御信号
用入力端子13に接続されたジョセフソン線路29を有
するもの(その他に抵抗体25,28が含まれる)と、
他部のものを一部のものにおける第1の出力端子17に
接続すると共に、第1の制御信号を入力するための第1
の制御信号用入力端子14に接続されたジョセフソン線
路30を有するもの(その他に抵抗体26,27が含ま
れる)とを含んでいる。
Further, the remaining part of the combined body is for connecting the one part to the second output terminal 18 of the other part and for the first control signal for inputting the first control signal. One having a Josephson line 29 connected to the input terminal 13 (in addition, the resistors 25 and 28 are included),
A first part for connecting the other part to the first output terminal 17 of the part and for inputting the first control signal.
And those having a Josephson line 30 connected to the control signal input terminal 14 (including resistors 26 and 27 in addition).

【0024】尚、このデータ交換用スイッチの場合、ジ
ョセフソン線路30のみに関しては上部電極及び下部電
極の双方が接地され、他のジョセフソン線路1,2,
3,4,5,6,29に関しては下部電極が接地されて
いる。
In the case of this data exchange switch, with respect to only the Josephson line 30, both the upper electrode and the lower electrode are grounded, and the other Josephson lines 1, 2 ,.
The lower electrodes of 3, 4, 5, 6, and 29 are grounded.

【0025】以下は、このデータ交換用スイッチによる
動作を説明する。
The operation of the data exchange switch will be described below.

【0026】先ず第1の入力端子15から入力された第
1の入力信号が抵抗体19を介してジョセフソン線路1
に印加されると共に、バイアス電流用入力端子7からバ
イアス電流が供給されると、バイアス電流によりバイア
スされたジョセフソン線路1には第1の入力信号により
発生したフランクソンが伝搬する。フランクソンはジョ
セフソン線路1の端部において抵抗体20,25により
分岐され、ジョセフソン線路2,29に入力電流として
供給される。
First, the first input signal input from the first input terminal 15 is transmitted through the resistor 19 to the Josephson line 1
And a bias current is supplied from the bias current input terminal 7, the Frankson generated by the first input signal propagates to the Josephson line 1 biased by the bias current. Frankson is branched by the resistors 20 and 25 at the end of the Josephson line 1 and supplied to the Josephson lines 2 and 29 as an input current.

【0027】ここで第1の制御信号用入力端子13より
第1の制御信号が入力されていると共に、第2の制御信
号用入力端子8より第2の制御信号が入力されていない
場合、ジョセフソン線路29には新たなフランクソンが
発生するが、ジョセフソン線路2には第2の制御信号が
バイアスとして印加されていないので新たなフランクソ
ンは発生しない。ジョセフソン線路29に発生したフラ
ンクソンは抵抗体28を介してジョセフソン線路6に伝
搬され、ジョセフソン線路6では新たに発生したフラン
クソンが第2の出力端子18から第2の出力信号として
出力される。これにより、第1の入力端子15から入力
された第1の入力信号は第1の制御信号に従って第2の
出力端子18に伝搬されることになる。
Here, when the first control signal is input from the first control signal input terminal 13 and the second control signal is not input from the second control signal input terminal 8, Joseph is input. A new Frankson is generated in the Son line 29, but a new Frankson is not generated in the Josephson line 2 because the second control signal is not applied as a bias. The Frankson generated on the Josephson line 29 is propagated to the Josephson line 6 via the resistor 28, and the newly generated Frankson is output as a second output signal from the second output terminal 18 on the Josephson line 6. To be done. As a result, the first input signal input from the first input terminal 15 is propagated to the second output terminal 18 according to the first control signal.

【0028】又、ここで第2の制御信号用入力端子8に
第2の制御信号が入力されていると共に、第1の制御信
号用入力端子13より第1の制御信号が入力されていな
い場合、ジョセフソン線路2には新たなフランクソンが
発生するが、ジョセフソン線路29には第1の制御信号
がバイアスとして印加されていないので新たなフランク
ソンは発生しない。ジョセフソン線路2に発生したフラ
ンクソンは抵抗体21を介してジョセフソン線路3に伝
搬され、ジョセフソン線路3では新たに発生したフラン
クソンが第1の出力端子17から第1の出力信号として
出力される。これにより、第1の入力端子15から入力
された第1の入力信号は第2の制御信号に従って第1の
出力端子17に伝搬されることになる。
Further, here, when the second control signal is input to the second control signal input terminal 8 and the first control signal is not input from the first control signal input terminal 13. , A new Frankson is generated in the Josephson line 2, but no new Frankson is generated in the Josephson line 29 because the first control signal is not applied as a bias to the Josephson line 29. The Frankson generated in the Josephson line 2 is propagated to the Josephson line 3 via the resistor 21, and the newly generated Frankson is output as the first output signal from the first output terminal 17 in the Josephson line 3. To be done. As a result, the first input signal input from the first input terminal 15 is propagated to the first output terminal 17 according to the second control signal.

【0029】一方、第2の入力端子16から入力された
第2の入力信号が抵抗体22を介してジョセフソン線路
4に印加されると共に、バイアス電流用入力端子10か
らバイアス電流が供給されると、バイアス電流によりバ
イアスされたジョセフソン線路4には第2の入力信号に
より発生したフランクソンが伝搬する。フランクソンは
ジョセフソン線路4の端部において抵抗体23,27に
より分岐され、ジョセフソン線路5,30に入力電流と
して供給される。
On the other hand, the second input signal input from the second input terminal 16 is applied to the Josephson line 4 via the resistor 22, and the bias current is supplied from the bias current input terminal 10. Then, the Frankson generated by the second input signal propagates to the Josephson line 4 biased by the bias current. Frankson is branched by resistors 23 and 27 at the end of the Josephson line 4 and supplied as an input current to the Josephson lines 5 and 30.

【0030】ここで第1の制御信号用入力端子14より
第1の制御信号が入力されていると共に、第2の制御信
号用入力端子11より第2の制御信号が入力されていな
い場合、ジョセフソン線路30には新たなフランクソン
が発生するが、ジョセフソン線路5には第2の制御信号
がバイアスとして印加されていないので新たなフランク
ソンは発生しない。ジョセフソン線路30に発生したフ
ランクソンは抵抗体26を介してジョセフソン線路3に
伝搬され、ジョセフソン線路3では新たに発生したフラ
ンクソンが第1の出力端子17から第1の出力信号とし
て出力される。これにより、第2の入力端子16から入
力された第2の入力信号は第1の制御信号に従って第1
の出力端子17に伝搬されることになる。
Here, when the first control signal is input from the first control signal input terminal 14 and the second control signal is not input from the second control signal input terminal 11, Joseph is input. A new Frankson is generated in the Son line 30, but a new Frankson is not generated in the Josephson line 5 because the second control signal is not applied as a bias. The Frankson generated in the Josephson line 30 is propagated to the Josephson line 3 via the resistor 26, and the newly generated Frankson is output as a first output signal from the first output terminal 17 in the Josephson line 3. To be done. As a result, the second input signal input from the second input terminal 16 becomes the first input signal in accordance with the first control signal.
Will be propagated to the output terminal 17 of.

【0031】又、ここで第2の制御信号用入力端子11
より第2の制御信号が入力されていると共に、第1の制
御信号用入力端子14より第1の制御信号が入力されて
いない場合、ジョセフソン線路5には新たなフランクソ
ンが発生するが、ジョセフソン線路30には第1の制御
信号がバイアスとして印加されていないので新たなフラ
ンクソンは発生しない。ジョセフソン線路5に発生した
フランクソンは抵抗体24を介してジョセフソン線路6
に伝搬され、ジョセフソン線路6では新たに発生したフ
ランクソンが第2の出力端子18から第2の出力信号と
して出力される。これにより、第2の入力端子16から
入力された第2の入力信号は第2の制御信号に従って第
2の出力端子18に伝搬されることになる。
Further, here, the second control signal input terminal 11
When the second control signal is input and the first control signal is not input from the first control signal input terminal 14, a new Frankson is generated in the Josephson line 5, Since the first control signal is not applied as a bias to the Josephson line 30, no new Frankson is generated. Frankson generated on the Josephson line 5 is transmitted through the resistor 24 to the Josephson line 6
And the newly generated Frankson on the Josephson line 6 is output from the second output terminal 18 as a second output signal. As a result, the second input signal input from the second input terminal 16 is propagated to the second output terminal 18 according to the second control signal.

【0032】このように、第1の入力端子15から入力
される第1の入力信号,第2の入力端子16から入力さ
れる第2の入力信号は第1の制御信号や第2の制御信号
により第1の出力端子17,第2の出力端子18を交換
し、データ交換スイッチとしての基本的な機能が得られ
る。
As described above, the first input signal input from the first input terminal 15 and the second input signal input from the second input terminal 16 are the first control signal and the second control signal. Thus, the first output terminal 17 and the second output terminal 18 are exchanged, and a basic function as a data exchange switch can be obtained.

【0033】この実施例のデータ交換スイッチで電圧が
発生するのは、各ジョセフソン線路にフランクソンが発
生する瞬間,及び該当する抵抗体にパルス信号が流れる
ときだけである。従って、消費される電力はnWのオー
ダーと非常に小さく、又フランクソンのパルス幅は数p
sと非常に急峻であるため、高速のパルスを伝搬するこ
とが可能となる。この結果、このデータ交換スイッチは
高速且つ低電力でデータ交換を行うことができるものと
なる。
The voltage is generated in the data exchange switch of this embodiment only at the moment when the Frankson is generated in each Josephson line and when the pulse signal flows through the corresponding resistor. Therefore, the power consumed is very small, on the order of nW, and the Frankson pulse width is a few p.
Since s is very steep, it is possible to propagate a high-speed pulse. As a result, the data exchange switch can exchange data at high speed and low power.

【0034】図2は、本発明の他の実施例に係るデータ
交換用スイッチの基本構成を示したものである。
FIG. 2 shows the basic structure of a data exchange switch according to another embodiment of the present invention.

【0035】このデータ交換用スイッチにおいて、結合
体のうちの一部は一端に第1の入力端子115が接続さ
れ,且つ他端に第1の出力端子117が接続されると共
に、第2の制御信号を入力するための第2の制御信号用
入力端子108に接続されたジョセフソン線路102を
有する。この結合体の一部には、その他に抵抗体11
9,120,121が含まれている。
In this data exchange switch, the first input terminal 115 is connected to one end and the first output terminal 117 is connected to the other end of a part of the combined body, and the second control unit is connected. It has a Josephson line 102 connected to a second control signal input terminal 108 for inputting a signal. In addition to the resistor 11
9,120,121 are included.

【0036】又、結合体のうちの他部は、一端に第2の
入力端子116が接続され,且つ他端に第2の出力端子
118が接続されると共に、第2の制御信号を入力する
ための第2の制御信号用入力端子111に接続されたジ
ョセフソン線路105を有する。この結合体の他部に
は、その他に抵抗体122,123,124が含まれて
いる。
In the other part of the combined body, the second input terminal 116 is connected to one end, the second output terminal 118 is connected to the other end, and the second control signal is input. Has a Josephson line 105 connected to the second control signal input terminal 111. Resistors 122, 123, and 124 are included in the other part of the combined body.

【0037】更に、結合体のうちの残部は、一部のもの
を他部のものにおける第2の出力端子118に接続する
と共に、第1の制御信号を入力するための第1の制御信
号用入力端子113に接続されたジョセフソン線路12
9を有するもの(その他に抵抗体125,128が含ま
れる)と、他部のものを一部のものにおける第1の出力
端子117に接続すると共に、第1の制御信号を入力す
るための第1の制御信号用入力端子114に接続された
ジョセフソン線路130を有するもの(その他に抵抗体
126,127が含まれる)とを含んでいる。
Further, the remaining part of the combined body is connected to the second output terminal 118 of the other part for a part of the other part, and for the first control signal for inputting the first control signal. Josephson line 12 connected to input terminal 113
9 (including resistors 125 and 128 in addition) and another part for connecting the other part to the first output terminal 117 in part and for inputting the first control signal. One having a Josephson line 130 connected to one control signal input terminal 114 (in addition, resistors 126 and 127 are included).

【0038】尚、このデータ交換用スイッチの場合、ジ
ョセフソン線路130のみに関しては上部電極及び下部
電極の双方が接地され、他のジョセフソン線路102,
105,129に関しては下部電極が接地されている。
このデータ交換用スイッチの場合、先の実施例のものと
比べれば、結合体の一部及び他部のものにおけるジョセ
フソン線路が単一で構成され、バイアス電流用入力端子
が設けられていない点が相違している。
In the case of this data exchange switch, with respect to only the Josephson line 130, both the upper electrode and the lower electrode are grounded and the other Josephson line 102,
The lower electrodes of 105 and 129 are grounded.
In the case of this data exchange switch, compared with the one in the previous embodiment, a single Josephson line in part and other parts of the coupling body is configured and a bias current input terminal is not provided. Are different.

【0039】以下は、このデータ交換用スイッチによる
動作を説明する。
The operation of this data exchange switch will be described below.

【0040】先ず第1の入力端子115から抵抗体11
9を介して入力された第1の入力信号は抵抗体120,
125に分岐され、ジョセフソン線路102,129に
入力電流として供給される。
First, from the first input terminal 115 to the resistor 11
The first input signal input via 9 is the resistor 120,
It is branched to 125 and supplied to the Josephson lines 102 and 129 as an input current.

【0041】ここで第1の制御信号用入力端子113よ
り第1の制御信号が入力されていると共に、第2の制御
信号用入力端子108より第2の制御信号が入力されて
いない場合、ジョセフソン線路129には新たなフラン
クソンが発生するが、ジョセフソン線路102には第2
の制御信号がバイアスとして印加されていないので新た
なフランクソンは発生しない。ジョセフソン線路129
に発生したフランクソンは抵抗体128を介して第2の
出力端子118より第2の出力信号として出力される。
これにより、第1の入力端子115から入力される第1
の入力信号は第1の制御信号に従って第2の出力端子1
18に伝搬されることになる。
Here, when the first control signal is input from the first control signal input terminal 113 and the second control signal is not input from the second control signal input terminal 108, the Joseph A new Frankson is generated on the Sonson track 129, but a second Frankson is generated on the Josephson track 102.
Since the control signal of is not applied as the bias, new Frankson does not occur. Josephson Railroad 129
Is generated as a second output signal from the second output terminal 118 via the resistor 128.
As a result, the first input from the first input terminal 115
Input signal of the second output terminal 1 according to the first control signal
18 will be propagated.

【0042】又、ここで第2の制御信号用入力端子10
8より第2の制御信号が入力されていると共に、第1の
制御信号用入力端子113より第1の制御信号が入力さ
れていない場合、ジョセフソン線路102には新たなフ
ランクソンが発生するが、ジョセフソン線路129には
第1の制御信号がバイアスとして印加されていないので
新たなフランクソンは発生しない。ジョセフソン線路1
02に発生したフランクソンは抵抗体121を介して第
1の出力端子117より第1の出力信号として出力され
る。これにより、第1の入力端子115から入力される
第1の入力信号は第2の制御信号に従って第1の出力端
子117に伝搬されることになる。
Further, here, the second control signal input terminal 10 is used.
When the second control signal is input from the control circuit 8 and the first control signal is not input from the first control signal input terminal 113, a new Frankson is generated in the Josephson line 102. No new Frankson is generated because the first control signal is not applied as a bias to the Josephson line 129. Josephson Railroad 1
The Frankson generated in 02 is output as a first output signal from the first output terminal 117 via the resistor 121. As a result, the first input signal input from the first input terminal 115 is propagated to the first output terminal 117 according to the second control signal.

【0043】一方、第2の入力端子116から抵抗体1
22を介して入力された第2の入力信号は抵抗体12
3,127に分岐され、ジョセフソン線路105,13
9に入力電流として供給される。
On the other hand, from the second input terminal 116 to the resistor 1
The second input signal input via 22 is the resistor 12
Branched to 3,127, Josephson line 105,13
9 is supplied as an input current.

【0044】ここで第1の制御信号用入力端子114よ
り第1の制御信号が入力されていると共に、第2の制御
信号用入力端子111より第2の制御信号が入力されて
いない場合、ジョセフソン線路130に新たなフランク
ソンが発生するが、ジョセフソン線路105には制御信
号がバイアスとして印加されていないので新たなフラン
クソンは発生しない。ジョセフソン線路130に発生し
たフランクソンは抵抗体126を介して第1の出力端子
117より第1の出力信号として出力される。これによ
り、第2の入力端子116から入力される第2の入力信
号は第1の制御信号に従って第1の出力端子117に伝
搬されることになる。
Here, when the first control signal is input from the first control signal input terminal 114 and the second control signal is not input from the second control signal input terminal 111, the Joseph A new Frankson is generated in the Son line 130, but no new Frankson is generated in the Josephson line 105 because the control signal is not applied as a bias to the Josephson line 105. The Frankson generated on the Josephson line 130 is output as a first output signal from the first output terminal 117 via the resistor 126. As a result, the second input signal input from the second input terminal 116 is propagated to the first output terminal 117 according to the first control signal.

【0045】又、ここで第2の制御信号用入力端子11
1より第2の制御信号が入力されると共に、第1の制御
信号用入力端子114より第1の制御信号が入力されて
いない場合、ジョセフソン線路105に新たなフランク
ソンが発生するが、ジョセフソン線路130には第1の
制御信号がバイアスとして印加されていないので新たな
フランクソンは発生しない。ジョセフソン線路105に
発生したフランクソンは抵抗体124を介して第2の出
力端子118より第2の出力信号として出力される。こ
れにより、第2の入力端子116から入力される第2の
入力信号は第2の制御信号に従って第2の出力端子11
8に伝搬されることになる。
Further, here, the second control signal input terminal 11
If the first control signal is not input from the first control signal input terminal 114 while the first control signal is input from the first control signal 1 from the first control signal, a new Frankson is generated in the Josephson line 105. No new Frankson is generated because the first control signal is not applied as a bias to the Son line 130. The Frankson generated on the Josephson line 105 is output as a second output signal from the second output terminal 118 via the resistor 124. As a result, the second input signal input from the second input terminal 116 is transmitted to the second output terminal 11 according to the second control signal.
8 will be propagated.

【0046】このように、第1の入力端子115から入
力される第1の入力信号,第2の入力端子116から入
力される第2の入力信号は第1の制御信号や第2の制御
信号により第1の出力端子117,第2の出力端子11
8を交換し、データ交換スイッチとしての基本的な機能
が得られる。
As described above, the first input signal input from the first input terminal 115 and the second input signal input from the second input terminal 116 are the first control signal and the second control signal. The first output terminal 117 and the second output terminal 11
8 is exchanged, and a basic function as a data exchange switch is obtained.

【0047】この実施例のデータ交換スイッチにおいて
も電圧が発生するのは、各ジョセフソン線路にフランク
ソンが発生する瞬間,及び該当する抵抗体にパルス信号
が流れるときだけである。従って、先の実施例のものと
同様に、このデータ交換スイッチも高速且つ低電力でデ
ータ交換を行うことができるものとなる。
In the data exchange switch of this embodiment, the voltage is generated only at the moment when the Frankson is generated in each Josephson line and when the pulse signal flows through the corresponding resistor. Therefore, similar to the previous embodiment, this data exchange switch can exchange data at high speed and low power.

【0048】[0048]

【発明の効果】以上に説明したように、本発明によれ
ば、ジョセフソン線路及び抵抗体を結合した結合体を用
いて所用の電気的端子を設けることでデータ交換スイッ
チを構成しているので、ゲート回路が全く必要なくなっ
て非常に簡素で小型に構成されるようになる。又、この
データ交換スイッチの場合、電圧の発生が各ジョセフソ
ン線路にフランクソンが発生する瞬間及び該当する抵抗
体にパルス信号が流れるときだけとなる上、フランクソ
ンのパルス幅が非常に急峻であるため、データ交換が高
速且つ低消費電力で行われるようになる。この結果、プ
ロセッサ間のデータ交換を高速化して省電力化を図り得
ると共に、マルチプロセッサシステムの実行性能を極め
て向上し得るデータ交換スイッチが具現されるようにな
る。
As described above, according to the present invention, the data exchange switch is constructed by providing the necessary electrical terminals by using the combination body of the Josephson line and the resistor body. , No gate circuit is needed at all, and it becomes very simple and compact. In addition, in the case of this data exchange switch, the voltage is generated only at the moment when the Frankson is generated in each Josephson line and when the pulse signal flows through the corresponding resistor, and the Frankson pulse width is very steep. Therefore, data exchange can be performed at high speed and with low power consumption. As a result, a data exchange switch capable of speeding up data exchange between processors to save power and significantly improving execution performance of a multiprocessor system is realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るデータ交換用スイッチ
の基本構成を示したものである。
FIG. 1 shows a basic configuration of a data exchange switch according to an embodiment of the present invention.

【図2】本発明の他の実施例に係るデータ交換用スイッ
チの基本構成を示したものである。
FIG. 2 shows a basic configuration of a data exchange switch according to another embodiment of the present invention.

【図3】半導体論理素子を用いて構成された従来のデー
タ交換スイッチの回路構成を示したものである。
FIG. 3 shows a circuit configuration of a conventional data exchange switch configured by using a semiconductor logic element.

【符号の説明】 1〜6,29,30,102,105,129,130
ジョセフソン線路 7,9,10,12 バイアス電流用入力端子 8,11,13,14,108,111,113,11
4 制御信号用入力端子 15,16,115,116 入力端子 17,18,117,118 出力端子 19〜28,119〜128 抵抗体 31 データ出力端子 32 送出データ入力端子 33 データ入力端子 34 送出要求入力端子 36 動作クロック入力端子 37a,37b 論理積回路 38 論理和回路 39 送出要求ビットレジスタ
[Explanation of Codes] 1 to 6, 29, 30, 102, 105, 129, 130
Josephson line 7, 9, 10, 12 Bias current input terminal 8, 11, 13, 14, 108, 111, 113, 11
4 Control signal input terminal 15, 16, 115, 116 Input terminal 17, 18, 117, 118 Output terminal 19-28, 119-128 Resistor 31 Data output terminal 32 Transmission data input terminal 33 Data input terminal 34 Transmission request input Terminal 36 Operation clock input terminals 37a, 37b Logical product circuit 38 Logical sum circuit 39 Transmission request bit register

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 上部電極及び下部電極の間にトンネルバ
リアを形成して成るジョセフソン線路と抵抗体とを結合
した結合体を互いに電気的に接続して成ると共に、該結
合体における両端部及び結合部分のうちの所定箇所には
それぞれ所用の電気的端子が設けられて成ることを特徴
とするデータ交換用スイッチ。
1. A combination of a Josephson line formed by forming a tunnel barrier between an upper electrode and a lower electrode and a resistor is electrically connected to each other, and both ends of the combination and A data exchange switch, characterized in that a predetermined electric terminal is provided at a predetermined portion of the coupling portion.
【請求項2】 請求項1記載のデータ交換用スイッチに
おいて、前記結合体のうちの一部は、一端に第1の入力
端子が接続され,且つ他端に第1の出力端子が接続され
ると共に、第2の制御信号を入力するための第2の制御
信号用入力端子に接続されたジョセフソン線路を有する
もので、前記結合体のうちの他部は、一端に第2の入力
端子が接続され,且つ他端に第2の出力端子が接続され
ると共に、前記第2の制御信号を入力するための前記第
2の制御信号用入力端子とは別な第2の制御信号用入力
端子に接続されたジョセフソン線路を有するもので、前
記結合体のうちの残部は、前記一部のものを前記他部の
ものにおける前記第2の出力端子に接続すると共に、第
1の制御信号を入力するための第1の制御信号用入力端
子に接続されたジョセフソン線路を有するものと、前記
他部のものを前記一部のものにおける前記第1の出力端
子に接続すると共に、前記第1の制御信号を入力するた
めの前記第1の制御信号用入力端子とは別な第1の制御
信号用入力端子に接続されたジョセフソン線路を有する
ものとを含むものであることを特徴とするデータ交換用
スイッチ。
2. The data exchange switch according to claim 1, wherein a part of the combined body has a first input terminal connected to one end and a first output terminal connected to the other end. At the same time, it has a Josephson line connected to a second control signal input terminal for inputting a second control signal, and the other part of the combined body has a second input terminal at one end. A second control signal input terminal which is connected to the other end of the second control signal and which is different from the second control signal input terminal for inputting the second control signal. A Josephson line connected to the other part of the coupling body, the remaining part of the coupling body connects the one part to the second output terminal of the other part, and outputs the first control signal. The jog connected to the first control signal input terminal for input A first control signal input terminal for inputting the first control signal while having a Sefson line and connecting the other part to the first output terminal of the part And a switch having a Josephson line connected to a first control signal input terminal, which is different from the switch for data exchange.
【請求項3】 請求項2記載のデータ交換用スイッチに
おいて、前記結合体のうちの前記一部及び前記他部に
は、前記所用の電気的端子としてバイアス電流用入力端
子を含むことを特徴とするデータ交換用スイッチ。
3. The data exchange switch according to claim 2, wherein the part and the other part of the combined body include a bias current input terminal as the required electric terminal. Switch for data exchange.
JP6313611A 1994-12-16 1994-12-16 Data exchange switch Expired - Fee Related JP2806815B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6313611A JP2806815B2 (en) 1994-12-16 1994-12-16 Data exchange switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6313611A JP2806815B2 (en) 1994-12-16 1994-12-16 Data exchange switch

Publications (2)

Publication Number Publication Date
JPH08172226A true JPH08172226A (en) 1996-07-02
JP2806815B2 JP2806815B2 (en) 1998-09-30

Family

ID=18043407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6313611A Expired - Fee Related JP2806815B2 (en) 1994-12-16 1994-12-16 Data exchange switch

Country Status (1)

Country Link
JP (1) JP2806815B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63172480A (en) * 1987-01-12 1988-07-16 Nippon Telegr & Teleph Corp <Ntt> Magnetic flux quantum element
JPH01173676A (en) * 1987-12-28 1989-07-10 Nippon Telegr & Teleph Corp <Ntt> Flux quantum element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63172480A (en) * 1987-01-12 1988-07-16 Nippon Telegr & Teleph Corp <Ntt> Magnetic flux quantum element
JPH01173676A (en) * 1987-12-28 1989-07-10 Nippon Telegr & Teleph Corp <Ntt> Flux quantum element

Also Published As

Publication number Publication date
JP2806815B2 (en) 1998-09-30

Similar Documents

Publication Publication Date Title
JPH0353652B2 (en)
JPH08172226A (en) Data exchange switch
JPH0199314A (en) Synchronizer flip flop circuit apparatus
JPS58147247A (en) Pulse code transmission system
KR100296452B1 (en) Synchronous semiconductor memory device having data input buffers
KR0158640B1 (en) Data bus control circuit
KR100473384B1 (en) Clock switch circuit
JP2655609B2 (en) I / O circuit
JPS6211319A (en) Enable signal generating circuit
JP2001515238A (en) Interface circuit for full custom timing domain and semi-custom timing domain
KR930006896B1 (en) Data input/output distribution system
JP2884994B2 (en) How to add cross-connect function
JPS63105535A (en) Duplex circuit system
JPS5835798A (en) Storage device
JPH05197696A (en) Network
JPS63282820A (en) Clock signal switching system
JPS62141591A (en) Network system for electronic musical apparatus
JPS6022356A (en) Large scale integrated circuit
JPS61165900A (en) Flip-flop circuit
JPS61173521A (en) Multi-input exclusive or circuit
JPH07200114A (en) Bus circuit device
JPH02259954A (en) Input/output bus cycle control circuit
JPS633346B2 (en)
JPS63185254A (en) Data transfer controller
JPS62299152A (en) Serial data source

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070724

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090724

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100724

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees