JP2806815B2 - Data exchange switch - Google Patents

Data exchange switch

Info

Publication number
JP2806815B2
JP2806815B2 JP6313611A JP31361194A JP2806815B2 JP 2806815 B2 JP2806815 B2 JP 2806815B2 JP 6313611 A JP6313611 A JP 6313611A JP 31361194 A JP31361194 A JP 31361194A JP 2806815 B2 JP2806815 B2 JP 2806815B2
Authority
JP
Japan
Prior art keywords
control signal
input terminal
input
data exchange
josephson
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6313611A
Other languages
Japanese (ja)
Other versions
JPH08172226A (en
Inventor
修一 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6313611A priority Critical patent/JP2806815B2/en
Publication of JPH08172226A publication Critical patent/JPH08172226A/en
Application granted granted Critical
Publication of JP2806815B2 publication Critical patent/JP2806815B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、主として高演算機能を
有するコンピュータシステムにおけるプロセッサ及びメ
モリ間のネットワーク等に適用される超伝導スイッチ等
のデータ交換用スイッチに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data exchange switch such as a superconducting switch mainly applied to a network between a processor and a memory in a computer system having a high arithmetic function.

【0002】[0002]

【従来の技術】従来、コンピュータシステムの高性能化
を図るためにはプロセッサ(コンピュータ)単体の性能
を向上させることが不可欠であるが、プロセッサの高性
能化を図るためにはデバイス技術の限界があるため、プ
ロセッサ単体だけでコンピュータシステムの性能向上を
具現するには限界がある。そこで、こうした問題を解決
するため、複数の独立したプロセッサを並列に動作させ
て高性能化を図るマルチプロセッサ方式が実施されてい
る。
2. Description of the Related Art Conventionally, it is indispensable to improve the performance of a processor (computer) alone in order to improve the performance of a computer system. For this reason, there is a limit in realizing the improvement of the performance of the computer system using only the processor alone. In order to solve such a problem, a multiprocessor system has been implemented in which a plurality of independent processors are operated in parallel to achieve high performance.

【0003】このマルチプロセッサ方式の場合、各プロ
セッサがそれぞれ有用な仕事をしている場合にマルチプ
ロセッサシステムは最高性能を発揮する。ところが、こ
のように最高性能を発揮するのは一般的には稀であり、
普通は幾つかの原因のために性能が低下してしまう。マ
ルチプロセッサシステムの性能低下の原因としては、例
えばプロセッサ間の通信に伴う遅延や1台のプロセッサ
と他のプロセッサとを同期させるためのオーバーヘッド
の性能面での限界等が挙げられる。マルチプロセッサシ
ステムの性能は基本的にプロセッサ間のネットワークに
よるところが大きい。
In the case of this multiprocessor system, a multiprocessor system exhibits the highest performance when each processor performs a useful work. However, it is generally rare to exhibit the best performance like this,
Performance is usually degraded for several reasons. Causes of the performance degradation of the multiprocessor system include, for example, a delay associated with communication between the processors and a limit in performance of an overhead for synchronizing one processor with another processor. Basically, the performance of a multiprocessor system largely depends on the network between processors.

【0004】一方、このようなプロセッサ間の通信を行
うための回路には、データ交換スイッチが広く用いられ
ている。データ交換スイッチは多数の構成があり、その
一例としては半導体論理素子を用いた場合が挙げられ
る。
On the other hand, a data exchange switch is widely used as a circuit for performing such communication between processors. The data exchange switch has a number of configurations, and one example is a case where a semiconductor logic element is used.

【0005】図3は、半導体論理素子を用いて構成され
た従来のデータ交換スイッチの回路を示したものであ
る。
FIG. 3 shows a circuit of a conventional data exchange switch formed using semiconductor logic elements.

【0006】このデータ交換スイッチは、増幅器,送出
要求ビットレジスタ39,2つの論理積回路37a,3
7bと論理和回路38とがそれぞれ所用の端子に接続さ
れて成っている。このデータ交換スイッチでは、動作ク
ロック入力端子36から入力されたクロックの立上がり
において送出要求入力端子34を介して入力された送出
要求信号が送出要求ビットレジスタ39に保持される。
The data exchange switch comprises an amplifier, a transmission request bit register 39, two AND circuits 37a, 37
7b and the OR circuit 38 are connected to respective required terminals. In this data exchange switch, a transmission request signal input through the transmission request input terminal 34 at the rise of the clock input from the operation clock input terminal 36 is held in the transmission request bit register 39.

【0007】この送出要求信号が0,即ち、データ送出
が要求されていない場合には、データ入力端子30を介
して入力したデータ信号をデータ出力端子31を介して
出力する。又、送出要求信号が1,即ち、データ送出が
要求されている場合には、送出データ入力端子32を介
して入力した送出データ信号をデータ出力端子31を介
して出力する。
When the transmission request signal is 0, that is, when data transmission is not requested, the data signal input through the data input terminal 30 is output through the data output terminal 31. When the transmission request signal is 1, that is, when data transmission is requested, the transmission data signal input through the transmission data input terminal 32 is output through the data output terminal 31.

【0008】即ち、データ交換スイッチでは、送出要求
に従ってデータ信号と送出データ信号とを交換して出力
することができる。
That is, the data exchange switch can exchange the data signal and the transmission data signal according to the transmission request and output the data signal.

【0009】[0009]

【発明が解決しようとする課題】上述したデータ交換ス
イッチの場合、半導体論理素子を用いた構成であるた
め、消費電力を小さくすることには限界がある。一般に
データ交換スイッチは高速の動作を期待されており、こ
うした点からも消費電力を小さくすることが困難になっ
ている。
In the case of the above-mentioned data exchange switch, since it has a configuration using semiconductor logic elements, there is a limit in reducing power consumption. In general, a data exchange switch is expected to operate at a high speed, and it is difficult to reduce power consumption from these points.

【0010】又、データ交換スイッチは基本回路である
ため、マルチプロセッサシステム等のプロセッサ間に複
数個で交換器を成して用いる場合、全体では相当な数を
必要とする。ところが、上述した消費電力の問題により
複数個のデータ交換スイッチから成る交換器を高密度に
パッケージすることには困難がある上、全体として要す
る交換器を小型に構成できないという問題がある。従っ
て、複雑なデータ交換を要するマルチプロセッサシステ
ム等ではメディアディレイがボトルネックとなり、シス
テム全体の性能を高めることが困難になっている。
Also, since the data exchange switch is a basic circuit, when a plurality of switches are used between processors in a multiprocessor system or the like, a considerable number of switches are required as a whole. However, it is difficult to package an exchange composed of a plurality of data exchange switches at a high density due to the problem of power consumption described above, and there is a problem that the exchange required as a whole cannot be miniaturized. Therefore, in a multiprocessor system or the like that requires complicated data exchange, a media delay becomes a bottleneck, and it is difficult to improve the performance of the entire system.

【0011】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、プロセッサ間のデ
ータ交換を高速化して省電力化を図り得ると共に、マル
チプロセッサシステムの実行性能を極めて向上し得る小
型のデータ交換スイッチを提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and its technical problem is that data exchange between processors can be speeded up to save power, and the execution performance of a multiprocessor system can be improved. Another object of the present invention is to provide a small-sized data exchange switch capable of significantly improving the data exchange.

【0012】[0012]

【課題を解決するための手段】本発明によれば、2つの
電極間にトンネルバリアを形成してなるジョセフソン線
路と抵抗体とを結合した第1、第2、第3、第4の結合
体を有するデータ交換用スイッチであって、第1の結合
体は一端に第1の入力端子が接続され他端に第1の出力
端子が接続されると共に、そのジョセフソン線路の第1
の電極が第2の制御信号用入力端子に接続され、第2の
結合体は一端に第1の入力端子が接続され他端に第2の
出力端子が接続されると共に、そのジョセフソン線路の
第1の電極が第1の制御信号用入力端子に接続され、第
3の結合体は一端に第2の入力端子が接続され他端に第
1の出力端子が接続されると共に、そのジョセフソン線
路の第1の電極が第1の制御信号用入力端子に接続さ
れ、第4の結合体は一端に第2の入力端子が接続され他
端に第2の出力端子が接続されると共に、そのジョセフ
ソン線路の第1の電極が第2の制御信号用入力端子に接
続されているデータ交換用スイッチデータ交換用スイッ
チが得られる。
According to the present invention, a first, second, third, and fourth couplings in which a Josephson line formed by forming a tunnel barrier between two electrodes and a resistor are coupled. A data exchange switch having a first connection terminal, a first input terminal connected to one end and a first output terminal connected to the other end, and a first output terminal of the Josephson line.
Is connected to the second control signal input terminal, the second coupling body has one end connected to the first input terminal, the other end connected to the second output terminal, and the other end of the Josephson line. The first electrode is connected to the first control signal input terminal, the third combination has one end connected to the second input terminal, the other end connected to the first output terminal, and the Josephson. The first electrode of the line is connected to the first control signal input terminal, and the fourth combination has one end connected to the second input terminal and the other end connected to the second output terminal. A data exchange switch in which the first electrode of the Josephson line is connected to the second control signal input terminal is obtained.

【0013】[0013]

【0014】[0014]

【0015】[0015]

【作用】一般にプロセッサ間の通信を高速にして効率良
く行わせるためには、データ交換する通信部分を物理的
に接近させることが効果的であるが、多数のプロセッサ
を物理的に近接させることは非常に困難である。そこ
で、インターフェイスだけを抜き出してバスに接近さ
せ、超広帯域なバスをリング状に接続して高速インター
フェイス回路を構成している。この高速インターフェイ
ス回路を用いると、プロセッサ間の通信速度がプロセッ
サの動作速度より高速化される。ここでの超広帯域なバ
スには超伝導線路を用いると、無歪みの信号線路を実現
できる。
In general, it is effective to make communication between processors physically close to each other in order to achieve high-speed and efficient communication between processors. However, it is effective to make many processors physically close to each other. Very difficult. Therefore, only the interface is extracted and brought close to the bus, and the ultra-wide band bus is connected in a ring to form a high-speed interface circuit. When this high-speed interface circuit is used, the communication speed between the processors is higher than the operation speed of the processors. If a superconducting line is used for the ultra-wide band bus, a distortion-free signal line can be realized.

【0016】本発明のデータ交換スイッチでは、超伝導
線路としてジョセフソン線路を用いているので、無歪み
の超広帯域信号線路という特性を損なうことなく、デー
タ交換を行うことができる。ジョセフソン線路を伝搬す
るフラクソン(ジョセフソン・トンネル電流によって加
速される磁気的渦)は非常に高帯域のパルスであるた
め、高速にデータ交換を行い得るデータ交換スイッチが
実現される。
In the data exchange switch of the present invention, since the Josephson line is used as the superconducting line, data exchange can be performed without deteriorating the characteristic of an undistorted ultra-wide band signal line. Since the fluxon (magnetic vortex accelerated by the Josephson tunnel current) propagating in the Josephson line is a very high-bandwidth pulse, a data exchange switch capable of high-speed data exchange is realized.

【0017】[0017]

【実施例】以下に実施例を挙げ、本発明のデータ交換用
スイッチについて、図面を参照して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The data exchange switch of the present invention will be described in detail below with reference to the drawings.

【0018】最初に、本発明のデータ交換用スイッチの
基本構成について簡単に説明する。このデータ交換用ス
イッチは、上部電極及び下部電極の間にトンネルバリア
を形成して成るジョセフソン線路と抵抗体とを結合した
結合体を互いに電気的に接続して2X2のクロスバース
イッチを構成し、更に結合体における両端部及び結合部
分のうちの所定箇所にはそれぞれ所用の電気的端子が設
けられて成るものである。
First, the basic configuration of the data exchange switch of the present invention will be briefly described. In this data exchange switch, a 2 × 2 crossbar switch is formed by electrically connecting together a combination of a Josephson line formed by forming a tunnel barrier between an upper electrode and a lower electrode, and a resistor. Further, predetermined electrical terminals are provided at both ends of the combined body and at predetermined places in the combined portion, respectively.

【0019】このような基本構成において、データ交換
を行わせるためには、電気的端子に具体的な役割を持た
せることになる。
In such a basic configuration, in order to perform data exchange, the electric terminals have specific roles.

【0020】図1は、本発明の一実施例に係るデータ交
換用スイッチの基本構成を示したものである。
FIG. 1 shows a basic configuration of a data exchange switch according to an embodiment of the present invention.

【0021】このデータ交換用スイッチにおいて、結合
体のうちの一部は一端に第1の入力端子15が接続さ
れ,且つ他端に第1の出力端子17が接続されると共
に、第2の制御信号を入力するための第2の制御信号用
入力端子8に接続されたジョセフソン線路2を有する。
この結合体の一部には、その他にジョセフソン線路1,
2と、抵抗体19,20,21と、バイアス電流用入力
端子7,9とが含まれている。
In this data exchange switch, a part of the combined body has one end connected to the first input terminal 15 and the other end connected to the first output terminal 17, and the second control unit. It has a Josephson line 2 connected to a second control signal input terminal 8 for inputting a signal.
Some of this combination includes a Josephson line 1,
2, resistors 19, 20, 21 and bias current input terminals 7, 9.

【0022】又、結合体のうちの他部は、一端に第2の
入力端子16が接続され,且つ他端に第2の出力端子1
8が接続されると共に、第2の制御信号を入力するため
の第2の制御信号用入力端子11に接続されたジョセフ
ソン線路5を有する。この結合体の他部には、その他に
ジョセフソン線路4,6と、抵抗体22,23,24
と、バイアス電流用入力端子10,12とが含まれてい
る。
The other part of the combined body has one end connected to the second input terminal 16 and the other end connected to the second output terminal 1.
And a Josephson line 5 connected to a second control signal input terminal 11 for inputting a second control signal. Other parts of the combined body include Josephson lines 4 and 6 and resistors 22, 23 and 24.
And input terminals 10 and 12 for bias current.

【0023】更に、結合体のうちの残部は、一部のもの
を他部のものにおける第2の出力端子18に接続すると
共に、第1の制御信号を入力するための第1の制御信号
用入力端子13に接続されたジョセフソン線路29を有
するもの(その他に抵抗体25,28が含まれる)と、
他部のものを一部のものにおける第1の出力端子17に
接続すると共に、第1の制御信号を入力するための第1
の制御信号用入力端子14に接続されたジョセフソン線
路30を有するもの(その他に抵抗体26,27が含ま
れる)とを含んでいる。
Further, the remaining part of the combination is connected to the second output terminal 18 of the other part, and is connected to the first control signal for inputting the first control signal. One having a Josephson line 29 connected to the input terminal 13 (otherwise including resistors 25 and 28);
The other part is connected to the first output terminal 17 of some parts, and the first output terminal 17 for inputting the first control signal is provided.
(Including other resistors 26 and 27) having the Josephson line 30 connected to the control signal input terminal 14 of FIG.

【0024】尚、このデータ交換用スイッチの場合、ジ
ョセフソン線路30のみに関しては上部電極及び下部電
極の双方が接地され、他のジョセフソン線路1,2,
3,4,5,6,29に関しては下部電極が接地されて
いる。
In this data exchange switch, only the upper electrode and the lower electrode of the Josephson line 30 are grounded, and the other Josephson lines 1, 2,
Regarding 3, 4, 5, 6, 29, the lower electrode is grounded.

【0025】以下は、このデータ交換用スイッチによる
動作を説明する。先ず第1の入力端子15から入力され
た第1の入力信号が抵抗体19を介してジョセフソン線
路1に印加されると共に、バイアス電流用入力端子7か
らバイアス電流が供給されると、バイアス電流によりバ
イアスされたジョセフソン線路1には第1の入力信号に
より発生したフラクソンが伝搬する。フラクソンはジョ
セフソン線路1の端部において抵抗体20,25により
分岐され、ジョセフソン線路2,29に入力電流として
供給される。
The operation of the data exchange switch will be described below. First, when the first input signal input from the first input terminal 15 is applied to the Josephson line 1 via the resistor 19 and the bias current is supplied from the bias current input terminal 7, the bias current Fluxon generated by the first input signal propagates through the Josephson line 1 biased by the above. The fluxon is branched by resistors 20 and 25 at the end of the Josephson line 1 and supplied to the Josephson lines 2 and 29 as an input current.

【0026】ここで第1の制御信号用入力端子13より
第1の制御信号が入力されていると共に、第2の制御信
号用入力端子8より第2の制御信号が入力されていない
場合、ジョセフソン線路29には新たなフラクソンが発
生するが、ジョセフソン線路2には第2の制御信号がバ
イアスとして印加されていないので新たなフラクソンは
発生しない。ジョセフソン線路29に発生したフラクソ
ンは抵抗体28を介してジョセフソン線路6に伝搬さ
れ、ジョセフソン線路6では新たに発生したフラクソン
が第2の出力端子18から第2の出力信号として出力さ
れる。これにより、第1の入力端子15から入力された
第1の入力信号は第1の制御信号に従って第2の出力端
子18に伝搬されることになる。
If the first control signal is input from the first control signal input terminal 13 and the second control signal is not input from the second control signal input terminal 8, Joseph A new fluxon is generated on the son line 29, but no new fluxon is generated on the Josephson line 2 because the second control signal is not applied as a bias. The fluxon generated in the Josephson line 29 is propagated to the Josephson line 6 through the resistor 28, and the newly generated fluxon is output from the second output terminal 18 as a second output signal in the Josephson line 6. . Thereby, the first input signal input from the first input terminal 15 is propagated to the second output terminal 18 according to the first control signal.

【0027】又、ここで第2の制御信号用入力端子8に
第2の制御信号が入力されていると共に、第1の制御信
号用入力端子13より第1の制御信号が入力されていな
い場合、ジョセフソン線路2には新たなフラクソンが発
生するが、ジョセフソン線路29には第1の制御信号が
バイアスとして印加されていないので新たなフラクソン
は発生しない。ジョセフソン線路2に発生したフラクソ
ンは抵抗体21を介してジョセフソン線路3に伝搬さ
れ、ジョセフソン線路3では新たに発生したフラクソン
が第1の出力端子17から第1の出力信号として出力さ
れる。これにより、第1の入力端子15から入力された
第1の入力信号は第2の制御信号に従って第1の出力端
子17に伝搬されることになる。
Here, the case where the second control signal is input to the second control signal input terminal 8 and the first control signal is not input from the first control signal input terminal 13 A new fluxon is generated in the Josephson line 2, but no new fluxon is generated in the Josephson line 29 because the first control signal is not applied as a bias. The fluxon generated in the Josephson line 2 is propagated to the Josephson line 3 through the resistor 21, and the newly generated fluxon is output from the first output terminal 17 as a first output signal in the Josephson line 3. . Thereby, the first input signal input from the first input terminal 15 is propagated to the first output terminal 17 according to the second control signal.

【0028】一方、第2の入力端子16から入力された
第2の入力信号が抵抗体22を介してジョセフソン線路
4に印加されると共に、バイアス電流用入力端子10か
らバイアス電流が供給されると、バイアス電流によりバ
イアスされたジョセフソン線路4には第2の入力信号に
より発生したフラクソンが伝搬する。フラクソンはジョ
セフソン線路4の端部において抵抗体23,27により
分岐され、ジョセフソン線路5,30に入力電流として
供給される。
On the other hand, the second input signal input from the second input terminal 16 is applied to the Josephson line 4 via the resistor 22, and a bias current is supplied from the bias current input terminal 10. Then, the fluxon generated by the second input signal propagates through the Josephson line 4 biased by the bias current. The fluxon is branched at the end of the Josephson line 4 by resistors 23 and 27 and supplied to the Josephson lines 5 and 30 as an input current.

【0029】ここで第1の制御信号用入力端子14より
第1の制御信号が入力されていると共に、第2の制御信
号用入力端子11より第2の制御信号が入力されていな
い場合、ジョセフソン線路30には新たなフラクソンが
発生するが、ジョセフソン線路5には第2の制御信号が
バイアスとして印加されていないので新たなフラクソン
は発生しない。ジョセフソン線路30に発生したフラク
ソンは抵抗体26を介してジョセフソン線路3に伝搬さ
れ、ジョセフソン線路3では新たに発生したフラクソン
が第1の出力端子17から第1の出力信号として出力さ
れる。これにより、第2の入力端子16から入力された
第2の入力信号は第1の制御信号に従って第1の出力端
子17に伝搬されることになる。
Here, when the first control signal is input from the first control signal input terminal 14 and the second control signal is not input from the second control signal input terminal 11, Joseph A new fluxon is generated on the son line 30, but no new fluxon is generated on the Josephson line 5 because the second control signal is not applied as a bias. The fluxon generated in the Josephson line 30 is propagated to the Josephson line 3 via the resistor 26, and the newly generated fluxon is output from the first output terminal 17 as a first output signal in the Josephson line 3. . Thereby, the second input signal input from the second input terminal 16 is propagated to the first output terminal 17 according to the first control signal.

【0030】又、ここで第2の制御信号用入力端子11
より第2の制御信号が入力されていると共に、第1の制
御信号用入力端子14より第1の制御信号が入力されて
いない場合、ジョセフソン線路5には新たなフラクソン
が発生するが、ジョセフソン線路30には第1の制御信
号がバイアスとして印加されていないので新たなフラク
ソンは発生しない。ジョセフソン線路5に発生したフラ
クソンは抵抗体24を介してジョセフソン線路6に伝搬
され、ジョセフソン線路6では新たに発生したフラクソ
ンが第2の出力端子18から第2の出力信号として出力
される。これにより、第2の入力端子16から入力され
た第2の入力信号は第2の制御信号に従って第2の出力
端子18に伝搬されることになる。
Here, the second control signal input terminal 11
When the second control signal is input and the first control signal is not input from the first control signal input terminal 14, a new fluxon is generated in the Josephson line 5. Since the first control signal is not applied as a bias to the son line 30, no new fluxon is generated. The fluxon generated in the Josephson line 5 is propagated to the Josephson line 6 via the resistor 24, and the newly generated fluxon is output from the second output terminal 18 as a second output signal in the Josephson line 6. . As a result, the second input signal input from the second input terminal 16 is propagated to the second output terminal 18 according to the second control signal.

【0031】このように、第1の入力端子15から入力
される第1の入力信号,第2の入力端子16から入力さ
れる第2の入力信号は第1の制御信号や第2の制御信号
により第1の出力端子17,第2の出力端子18を交換
し、データ交換スイッチとしての基本的な機能が得られ
る。
As described above, the first input signal input from the first input terminal 15 and the second input signal input from the second input terminal 16 correspond to the first control signal and the second control signal. As a result, the first output terminal 17 and the second output terminal 18 are exchanged, and a basic function as a data exchange switch is obtained.

【0032】この実施例のデータ交換スイッチで電圧が
発生するのは、各ジョセフソン線路にフラクソンが発生
する瞬間,及び該当する抵抗体にパルス信号が流れると
きだけである。従って、消費される電力はnWのオーダ
ーと非常に小さく、又フラクソンのパルス幅は数psと
非常に急峻であるため、高速のパルスを伝搬することが
可能となる。この結果、このデータ交換スイッチは高速
且つ低電力でデータ交換を行うことができるものとな
る。
A voltage is generated in the data exchange switch of this embodiment only at the moment when a fluxon occurs in each Josephson line and when a pulse signal flows through a corresponding resistor. Therefore, the consumed power is very small, on the order of nW, and the pulse width of the fluxon is very steep, several ps, so that a high-speed pulse can be propagated. As a result, the data exchange switch can exchange data at high speed and with low power.

【0033】図2は、本発明の他の実施例に係るデータ
交換用スイッチの基本構成を示したものである。
FIG. 2 shows a basic configuration of a data exchange switch according to another embodiment of the present invention.

【0034】このデータ交換用スイッチにおいて、結合
体のうちの一部は一端に第1の入力端子115が接続さ
れ,且つ他端に第1の出力端子117が接続されると共
に、第2の制御信号を入力するための第2の制御信号用
入力端子108に接続されたジョセフソン線路102を
有する。この結合体の一部には、その他に抵抗体11
9,120,121が含まれている。
In this data exchange switch, a part of the combination has a first input terminal 115 connected to one end, a first output terminal 117 connected to the other end, and a second control terminal. It has a Josephson line 102 connected to a second control signal input terminal 108 for inputting a signal. Some of this combination includes a resistor 11
9, 120 and 121 are included.

【0035】又、結合体のうちの他部は、一端に第2の
入力端子116が接続され,且つ他端に第2の出力端子
118が接続されると共に、第2の制御信号を入力する
ための第2の制御信号用入力端子111に接続されたジ
ョセフソン線路105を有する。この結合体の他部に
は、その他に抵抗体122,123,124が含まれて
いる。
In the other part of the combined body, a second input terminal 116 is connected to one end, and a second output terminal 118 is connected to the other end, and a second control signal is input. And a Josephson line 105 connected to a second control signal input terminal 111. The other parts of the combined body further include resistors 122, 123, and 124.

【0036】更に、結合体のうちの残部は、一部のもの
を他部のものにおける第2の出力端子118に接続する
と共に、第1の制御信号を入力するための第1の制御信
号用入力端子113に接続されたジョセフソン線路12
9を有するもの(その他に抵抗体125,128が含ま
れる)と、他部のものを一部のものにおける第1の出力
端子117に接続すると共に、第1の制御信号を入力す
るための第1の制御信号用入力端子114に接続された
ジョセフソン線路130を有するもの(その他に抵抗体
126,127が含まれる)とを含んでいる。
Further, the remaining part of the combination is connected to the second output terminal 118 of the other part, and is connected to the first control signal for inputting the first control signal. Josephson line 12 connected to input terminal 113
9 (others include the resistors 125 and 128), and the other one is connected to the first output terminal 117 of the other part and receives the first control signal. And one having a Josephson line 130 connected to one control signal input terminal 114 (these include resistors 126 and 127 in addition).

【0037】尚、このデータ交換用スイッチの場合、ジ
ョセフソン線路130のみに関しては上部電極及び下部
電極の双方が接地され、他のジョセフソン線路102,
105,129に関しては下部電極が接地されている。
このデータ交換用スイッチの場合、先の実施例のものと
比べれば、結合体の一部及び他部のものにおけるジョセ
フソン線路が単一で構成され、バイアス電流用入力端子
が設けられていない点が相違している。
In the case of this data exchange switch, with respect to only the Josephson line 130, both the upper electrode and the lower electrode are grounded, and the other Josephson lines 102,
Regarding 105 and 129, the lower electrode is grounded.
In the case of this data exchange switch, the point that the Josephson line in a part and the other part of the coupling unit is formed as a single unit and the bias current input terminal is not provided is different from that of the previous embodiment. Are different.

【0038】以下は、このデータ交換用スイッチによる
動作を説明する。先ず第1の入力端子115から抵抗体
119を介して入力された第1の入力信号は抵抗体12
0,125に分岐され、ジョセフソン線路102,12
9に入力電流として供給される。
The operation of the data exchange switch will be described below. First, a first input signal input from the first input terminal 115 via the resistor 119 is
0, 125, and Josephson lines 102, 12
9 as an input current.

【0039】ここで第1の制御信号用入力端子113よ
り第1の制御信号が入力されていると共に、第2の制御
信号用入力端子108より第2の制御信号が入力されて
いない場合、ジョセフソン線路129には新たなフラク
ソンが発生するが、ジョセフソン線路102には第2の
制御信号がバイアスとして印加されていないので新たな
フラクソンは発生しない。ジョセフソン線路129に発
生したフラクソンは抵抗体128を介して第2の出力端
子118より第2の出力信号として出力される。これに
より、第1の入力端子115から入力される第1の入力
信号は第1の制御信号に従って第2の出力端子118に
伝搬されることになる。
If the first control signal is input from the first control signal input terminal 113 and the second control signal is not input from the second control signal input terminal 108, Joseph A new fluxon is generated on the son line 129, but no new fluxon is generated on the Josephson line 102 because the second control signal is not applied as a bias. Fluxon generated in the Josephson line 129 is output as a second output signal from a second output terminal 118 via a resistor 128. Thereby, the first input signal input from the first input terminal 115 is propagated to the second output terminal 118 according to the first control signal.

【0040】又、ここで第2の制御信号用入力端子10
8より第2の制御信号が入力されていると共に、第1の
制御信号用入力端子113より第1の制御信号が入力さ
れていない場合、ジョセフソン線路102には新たなフ
ラクソンが発生するが、ジョセフソン線路129には第
1の制御信号がバイアスとして印加されていないので新
たなフラクソンは発生しない。ジョセフソン線路102
に発生したフラクソンは抵抗体121を介して第1の出
力端子117より第1の出力信号として出力される。こ
れにより、第1の入力端子115から入力される第1の
入力信号は第2の制御信号に従って第1の出力端子11
7に伝搬されることになる。
Here, the second control signal input terminal 10
When the second control signal is input from the input terminal 8 and the first control signal is not input from the first control signal input terminal 113, a new fluxon is generated in the Josephson line 102. Since the first control signal is not applied as a bias to the Josephson line 129, no new fluxon is generated. Josephson Track 102
Is output from the first output terminal 117 via the resistor 121 as a first output signal. As a result, the first input signal input from the first input terminal 115 changes to the first output terminal 11 according to the second control signal.
7 will be propagated.

【0041】一方、第2の入力端子116から抵抗体1
22を介して入力された第2の入力信号は抵抗体12
3,127に分岐され、ジョセフソン線路105,13
9に入力電流として供給される。
On the other hand, from the second input terminal 116 to the resistor 1
The second input signal input through the resistor 22
3,127, and Josephson lines 105,13
9 as an input current.

【0042】ここで第1の制御信号用入力端子114よ
り第1の制御信号が入力されていると共に、第2の制御
信号用入力端子111より第2の制御信号が入力されて
いない場合、ジョセフソン線路130に新たなフラクソ
ンが発生するが、ジョセフソン線路105には制御信号
がバイアスとして印加されていないので新たなフラクソ
ンは発生しない。ジョセフソン線路130に発生したフ
ラクソンは抵抗体126を介して第1の出力端子117
より第1の出力信号として出力される。これにより、第
2の入力端子116から入力される第2の入力信号は第
1の制御信号に従って第1の出力端子117に伝搬され
ることになる。
If the first control signal is input from the first control signal input terminal 114 and the second control signal is not input from the second control signal input terminal 111, Joseph A new fluxon is generated on the son line 130, but no new fluxon is generated on the Josephson line 105 because the control signal is not applied as a bias. Fluxon generated on the Josephson line 130 is supplied to the first output terminal 117 via the resistor 126.
This is output as a first output signal. Thereby, the second input signal input from the second input terminal 116 is propagated to the first output terminal 117 according to the first control signal.

【0043】又、ここで第2の制御信号用入力端子11
1より第2の制御信号が入力されると共に、第1の制御
信号用入力端子114より第1の制御信号が入力されて
いない場合、ジョセフソン線路105に新たなフラクソ
ンが発生するが、ジョセフソン線路130には第1の制
御信号がバイアスとして印加されていないので新たなフ
ラクソンは発生しない。ジョセフソン線路105に発生
したフラクソンは抵抗体124を介して第2の出力端子
118より第2の出力信号として出力される。これによ
り、第2の入力端子116から入力される第2の入力信
号は第2の制御信号に従って第2の出力端子118に伝
搬されることになる。
Here, the second control signal input terminal 11
When the second control signal is input from the first control signal and the first control signal is not input from the first control signal input terminal 114, a new fluxon is generated in the Josephson line 105. Since the first control signal is not applied as a bias to the line 130, no new fluxon occurs. Fluxon generated in the Josephson line 105 is output as a second output signal from a second output terminal 118 via a resistor 124. Thereby, the second input signal input from the second input terminal 116 is propagated to the second output terminal 118 according to the second control signal.

【0044】このように、第1の入力端子115から入
力される第1の入力信号,第2の入力端子116から入
力される第2の入力信号は第1の制御信号や第2の制御
信号により第1の出力端子117,第2の出力端子11
8を交換し、データ交換スイッチとしての基本的な機能
が得られる。
As described above, the first input signal input from the first input terminal 115 and the second input signal input from the second input terminal 116 are the first control signal and the second control signal. The first output terminal 117 and the second output terminal 11
8 to obtain a basic function as a data exchange switch.

【0045】この実施例のデータ交換スイッチにおいて
も電圧が発生するのは、各ジョセフソン線路にフラクソ
ンが発生する瞬間,及び該当する抵抗体にパルス信号が
流れるときだけである。従って、先の実施例のものと同
様に、このデータ交換スイッチも高速且つ低電力でデー
タ交換を行うことができるものとなる。
In the data exchange switch of this embodiment, a voltage is generated only at the moment when a fluxon occurs in each Josephson line and when a pulse signal flows through a corresponding resistor. Therefore, as in the previous embodiment, this data exchange switch can exchange data at high speed and with low power.

【0046】[0046]

【発明の効果】以上に説明したように、本発明によれ
ば、ジョセフソン線路及び抵抗体を結合した結合体を用
いて所用の電気的端子を設けることでクロスバースイッ
チのデータ交換スイッチを構成しているので、ゲート回
路が全く必要なくなって非常に簡素で小型に構成される
ようになる。又、このデータ交換スイッチの場合、電圧
の発生が各ジョセフソン線路にフラクソンが発生する瞬
間及び該当する抵抗体にパルス信号が流れるときだけと
なる上、フラクソンのパルス幅が非常に急峻であるた
め、データ交換が高速且つ低消費電力で行われるように
なる。即ち、このデータ交換スイッチの場合、既成の半
導体クロスバースイッチに比べてスイッチング速度や消
費電力等が顕著に改善され、しかも少ない構成要素で小
型に構成され得るため、マルチプロセッサシステムへ適
用すればプロセッサ間のデータ交換を高速化して省電力
化が図られ、マルチプロセッサシステムの実行性能が極
めて向上されるようになる。
As described above, according to the present invention, a data exchange switch of a crossbar switch is provided by providing required electric terminals by using a combination of a Josephson line and a resistor. As a result, no gate circuit is required at all, and the configuration becomes very simple and compact. Further, in the case of this data exchange switch, the voltage is generated only at the moment when fluxon occurs in each Josephson line and when a pulse signal flows through the corresponding resistor. In addition, data exchange can be performed at high speed and with low power consumption. That is, in the case of this data exchange switch, the switching speed and power consumption are remarkably improved as compared with the existing semiconductor crossbar switch, and the data exchange switch can be made compact with a small number of components. The speed of data exchange between them is increased to save power, and the execution performance of the multiprocessor system is significantly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係るデータ交換用スイッチ
の基本構成を示したものである。
FIG. 1 shows a basic configuration of a data exchange switch according to an embodiment of the present invention.

【図2】本発明の他の実施例に係るデータ交換用スイッ
チの基本構成を示したものである。
FIG. 2 shows a basic configuration of a data exchange switch according to another embodiment of the present invention.

【図3】半導体論理素子を用いて構成された従来のデー
タ交換スイッチの回路構成を示したものである。
FIG. 3 shows a circuit configuration of a conventional data exchange switch configured using semiconductor logic elements.

【符号の説明】[Explanation of symbols]

1〜6,29,30,102,105,129,130
ジョセフソン線路 7,9,10,12 バイアス電流用入力端子 8,11,13,14,108,111,113,11
4 制御信号用入力端子 15,16,115,116 入力端子 17,18,117,118 出力端子 19〜28,119〜128 抵抗体 30 データ入力端子 31 データ出力端子 32 送出データ入力端子 34 送出要求入力端子 36 動作クロック入力端子 37a,37b 論理積回路 38 論理和回路 39 送出要求ビットレジスタ
1 to 6, 29, 30, 102, 105, 129, 130
Josephson line 7, 9, 10, 12 Input terminal for bias current 8, 11, 13, 14, 108, 111, 113, 11
4 Input terminal for control signal 15, 16, 115, 116 Input terminal 17, 18, 117, 118 Output terminal 19-28, 119-128 Resistor 30 Data input terminal 31 Data output terminal 32 Send data input terminal 34 Send request input Terminal 36 Operation clock input terminal 37a, 37b AND circuit 38 OR circuit 39 Transmission request bit register

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】2つの電極間にトンネルバリアを形成して
なるジョセフソン線路と抵抗体とを結合した第1、第
2、第3、第4の結合体を有するデータ交換用スイッチ
であって、 前記第1の結合体は一端に第1の入力端子が接続され他
端に第1の出力端子が接続されると共に、そのジョセフ
ソン線路の第1の電極が第2の制御信号用入力端子に接
続され、 前記第2の結合体は一端に前記第1の入力端子が接続さ
れ他端に第2の出力端子が接続されると共に、そのジョ
セフソン線路の第1の電極が第1の制御信号用入力端子
に接続され、 前記第3の結合体は一端に第2の入力端子が接続され他
端に前記第1の出力端子が接続されると共に、そのジョ
セフソン線路の第1の電極が第1の制御信号用入力端子
に接続され、 前記第4の結合体は一端に前記第2の入力端子が接続さ
れ他端に前記第2の出力端子が接続されると共に、その
ジョセフソン線路の第1の電極が第2の制御信号用入力
端子に接続されていることを特徴とするデータ交換用ス
イッチ。
1. A data exchange switch having first, second, third, and fourth coupling bodies in which a Josephson line having a tunnel barrier formed between two electrodes and a resistor are coupled. The first coupling body has a first input terminal connected to one end and a first output terminal connected to the other end, and a first electrode of the Josephson line is connected to a second control signal input terminal. The second coupling unit has one end connected to the first input terminal, the other end connected to the second output terminal, and the first electrode of the Josephson line connected to the first control terminal. The third coupling unit is connected to a signal input terminal, the second coupling terminal is connected to one end of the third coupling body, the first output terminal is connected to the other end, and the first electrode of the Josephson line is connected to the third coupling unit. Connected to a first control signal input terminal, wherein the fourth coupling body is connected to one end. The second input terminal is connected, the other end is connected to the second output terminal, and a first electrode of the Josephson line is connected to a second control signal input terminal. Data exchange switch.
JP6313611A 1994-12-16 1994-12-16 Data exchange switch Expired - Fee Related JP2806815B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6313611A JP2806815B2 (en) 1994-12-16 1994-12-16 Data exchange switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6313611A JP2806815B2 (en) 1994-12-16 1994-12-16 Data exchange switch

Publications (2)

Publication Number Publication Date
JPH08172226A JPH08172226A (en) 1996-07-02
JP2806815B2 true JP2806815B2 (en) 1998-09-30

Family

ID=18043407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6313611A Expired - Fee Related JP2806815B2 (en) 1994-12-16 1994-12-16 Data exchange switch

Country Status (1)

Country Link
JP (1) JP2806815B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63172480A (en) * 1987-01-12 1988-07-16 Nippon Telegr & Teleph Corp <Ntt> Magnetic flux quantum element
JPH01173676A (en) * 1987-12-28 1989-07-10 Nippon Telegr & Teleph Corp <Ntt> Flux quantum element

Also Published As

Publication number Publication date
JPH08172226A (en) 1996-07-02

Similar Documents

Publication Publication Date Title
JP2806815B2 (en) Data exchange switch
JPH10124211A (en) Board connection device
JP2739785B2 (en) Test signal input circuit
Ichimiya et al. Josephson two-bit full adder utilizing wide margin functional gates
KR0158640B1 (en) Data bus control circuit
JPH0127306Y2 (en)
JPH0648599B2 (en) Optical shift register circuit
JP2884994B2 (en) How to add cross-connect function
JP2655609B2 (en) I / O circuit
JPS62141591A (en) Network system for electronic musical apparatus
JPH10313091A (en) Semiconductor device
JP2988537B2 (en) Electron wave interference device
JPH07200114A (en) Bus circuit device
JPH0137010B2 (en)
JP2001177303A (en) Semiconductor phase shifter
JPH06334512A (en) Josephson magnetic field coupled type multi-input or circuit
JP2002141702A (en) Semiconductor phase shifter
JPS62266645A (en) Serial interface circuit
JPH063515B2 (en) Optical D flip-flop circuit
JPS6225290B2 (en)
JPH04242962A (en) Ic socket
JPS6022356A (en) Large scale integrated circuit
JPS5951022B2 (en) Incrementor circuit
JPS63105535A (en) Duplex circuit system
JPS61165900A (en) Flip-flop circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070724

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090724

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100724

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees