JPH10124211A - Board connection device - Google Patents

Board connection device

Info

Publication number
JPH10124211A
JPH10124211A JP8274285A JP27428596A JPH10124211A JP H10124211 A JPH10124211 A JP H10124211A JP 8274285 A JP8274285 A JP 8274285A JP 27428596 A JP27428596 A JP 27428596A JP H10124211 A JPH10124211 A JP H10124211A
Authority
JP
Japan
Prior art keywords
circuit board
signal
terminals
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8274285A
Other languages
Japanese (ja)
Inventor
Shigeo Yoshida
茂夫 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8274285A priority Critical patent/JPH10124211A/en
Publication of JPH10124211A publication Critical patent/JPH10124211A/en
Pending legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a board connection device which can appropriately process a terminal that is not used, which is superior in resistance against noise and which can execute a stable operation only by connecting a circuit board. SOLUTION: For connecting the circuit boards 1, 2 and 3, the output buffers 302 and 303 of the circuit board 1 dealing with output signals which are possible to be not used from three state buffers. CPU 320 identifies the circuit board of an opposite party by IDR 307 and IDS 309 and controls the output buffer 302 or 303 of the signal which is not to be used in accordance with the result to an open (high impedance) state. The other end of the signal which is not to be used is grounded on the side of the circuit board 2 or 3. The input signal of the circuit board 1 is grounded on the side of the circuit board 2 or 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は回路基板の接続に用
いられる基板接続装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a board connecting device used for connecting circuit boards.

【0002】[0002]

【従来の技術】電子技術の発展に伴い、電子回路の小
型、軽量化が進んでいるが、ユーザの多岐にわたる需要
に応じて、1つの電子回路基板に求められる機能はます
ます増大している。
2. Description of the Related Art With the development of electronic technology, electronic circuits have been reduced in size and weight, but the functions required of one electronic circuit board have been more and more increased in response to the diverse demands of users. .

【0003】このため、1つの基本的な電子回路基板を
作成し、そこに他の回路部の基板を接続することにより
機能の追加を図る場合が増えている。このような機器構
成としては、たとえばパーソナルコンピュータのマザー
ボードに、種々のインターフェースカードや、特定の機
能を実現するための増設ボード(サウンドカードやイー
サネットカードなど)を装着する構成が知られている。
[0003] For this reason, there is an increasing number of cases in which one basic electronic circuit board is formed and a board of another circuit section is connected to the board to add functions. As such a device configuration, for example, a configuration is known in which various interface cards and additional boards (such as a sound card and an Ethernet card) for realizing specific functions are mounted on a motherboard of a personal computer.

【0004】[0004]

【発明が解決しようとする課題】上記のような構成で
は、1つのコネクタに多種類の基板が接続されるので、
その基板の種類によっては該コネクタに割り当てられて
いる信号のうち、使用されないものが生じる可能性があ
る。
In the above-described configuration, since various types of substrates are connected to one connector,
Depending on the type of the board, some of the signals assigned to the connector may be unused.

【0005】従来、このような未使用となる信号の処理
は入出力によって異なっていた。例えば、入力であれば
回路の入力端子が開放状態にならないように入力側の基
板でプルアップ等の処理をしておき、出力端に関しては
何もしない例が多かった。
Conventionally, the processing of such unused signals differs depending on the input and output. For example, in many cases, a pull-up process or the like is performed on the input side substrate so that the input terminal of the circuit does not become open for input, and nothing is performed on the output end.

【0006】以上の従来技術例を図1に示す。FIG. 1 shows an example of the above prior art.

【0007】図1において符号1、2、および3は、相
互に接続される回路基板であり、ここでは同じ回路基板
1に回路基板2、ないし3を接続する2つの例を示して
いる。回路基板1および2、あるいは回路基板1および
3の接続部は、カードエッジコネクタなどにより構成さ
れる。
In FIG. 1, reference numerals 1, 2, and 3 denote circuit boards connected to each other. Here, two examples of connecting the circuit boards 2 to 3 to the same circuit board 1 are shown. The circuit boards 1 and 2 or the connection portion between the circuit boards 1 and 3 is configured by a card edge connector or the like.

【0008】また、α、β、およびγは各回路基板中で
の回路名であり、図の上の例では、回路基板1の回路中
の端子α1、α2、α3が回路基板2の端子β1、β2
に接続されている。図の下の例では、回路基板1の端子
α1、α2、α3が回路基板3の端子γ1、γ2へ接続
している。A、B、Cはコネクタ部分における信号名で
ある。ここでは全て回路αからβまたはγに信号を出力
しているものとする。
Further, α, β, and γ are circuit names in each circuit board. In the example shown in the figure, terminals α1, α2, and α3 in the circuit of the circuit board 1 correspond to terminals β1 and , Β2
It is connected to the. In the example shown in the lower part of the figure, the terminals α1, α2, α3 of the circuit board 1 are connected to the terminals γ1, γ2 of the circuit board 3. A, B, and C are signal names in the connector portion. Here, it is assumed that all signals are output from the circuit α to β or γ.

【0009】回路基板1と2が接続している場合、信号
Cは使用していないので、開放状態となっている。信号
Cはαからの出力信号なので、開放状態であっても通常
の動作においてはほとんど問題が無い。一方、回路基板
1と3が接続している場合、今度は信号Bが使用されて
いないので、この信号Bが開放状態となっている。
When the circuit boards 1 and 2 are connected, the signal C is not used, so that the circuit boards are open. Since the signal C is an output signal from α, there is almost no problem in normal operation even in the open state. On the other hand, when the circuit boards 1 and 3 are connected, since the signal B is not used this time, the signal B is open.

【0010】しかし、上記の従来構成では、信号として
未使用となる端子は、実際にも何も使用されないので、
スペースの無駄である上に、さらに回路基板上のパター
ンやコネクタ上の信号線が、ある種のアンテナとなって
電磁放射ノイズの増大という悪影響を及ぼしていた。
[0010] However, in the above-mentioned conventional configuration, the terminals which are not used as signals are not actually used at all.
In addition to wasting space, the patterns on the circuit board and the signal lines on the connector have become a kind of antenna and have a bad effect of increasing electromagnetic radiation noise.

【0011】また、最近のマイクロプロセッサに代表さ
れるデジタル回路は数百メガヘルツにもおよぶ高速化と
低電圧化が進んでおり、イミュニティノイズに対する耐
性の点からも接地点の追加による回路の安定性の増加が
望まれている。
In addition, digital circuits typified by recent microprocessors have been operating at high speeds and low voltages of several hundred megahertz, and from the standpoint of resistance to immunity noise, the addition of a ground point has made the circuit more stable. There is a desire for an increase.

【0012】本発明の課題は、上記の問題を解決し、回
路基板を接続するだけで、未使用の端子を適切に処理で
き、ノイズに対する耐性に優れ、安定した動作が可能な
基板接続装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and to provide a substrate connecting apparatus capable of appropriately processing unused terminals by simply connecting a circuit board, having excellent resistance to noise, and capable of performing stable operation. To provide.

【0013】[0013]

【課題を解決するための手段】以上の課題を解決するた
めに、本発明においては、複数の回路基板間の電気信号
を接続する基板接続装置において、接続される相手回路
基板を識別する手段と、回路基板間の接続時に前記識別
手段の出力に応じて、接続により生じる未使用信号端子
を開放状態に制御するとともに接地する制御手段を設け
た構成を採用した。
According to the present invention, there is provided a board connecting apparatus for connecting an electric signal between a plurality of circuit boards. In addition, a configuration is employed in which, when a connection is made between circuit boards, a control means for controlling an unused signal terminal generated by the connection to an open state and grounding according to the output of the identification means.

【0014】[0014]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0015】(基本構成)図2は本発明の基本概念を示
したものであり、回路基板1と2、あるいは1と3を接
続する図1の構成に対応している。
(Basic Configuration) FIG. 2 shows the basic concept of the present invention, and corresponds to the configuration of FIG. 1 for connecting the circuit boards 1 and 2 or 1 and 3.

【0016】回路名、信号名、接続の態様、信号入出力
の方向は全て図1と同様であり、回路基板1と2の接続
においては信号Cが、回路基板1と3の接続においては
信号Bが使用されていない。
The circuit names, signal names, connection modes, and signal input / output directions are all the same as those in FIG. 1. The signal C is applied to the connection between the circuit boards 1 and 3, and the signal C is applied to the connection between the circuit boards 1 and 3. B is not used.

【0017】すなわち、この構成では、回路基板1の端
子α2、α3(信号B、C)は、相手が回路基板2であ
るか3であるかによって使用されたり使用されなかった
りする。
That is, in this configuration, the terminals α2 and α3 (signals B and C) of the circuit board 1 are used or not used depending on whether the other party is the circuit board 2 or 3.

【0018】そこで、このような構成で望ましいのは、
回路基板1側に信号B、Cに切り替えスイッチSW1、
SW2を設け、当該の信号を使用する場合はこれらのス
イッチにより端子α2またはα3に信号線を接続し、使
用しない場合はこれらのスイッチにより信号線を接地す
る。
Therefore, it is desirable for such a configuration to:
On the circuit board 1 side, switches SW1 to B and C are provided.
SW2 is provided, and when the signal is used, the signal line is connected to the terminal α2 or α3 by these switches. When not used, the signal line is grounded by these switches.

【0019】図2の上の例では、回路基板1と2が接続
しており、信号Cは使用していないので、SW2は接地
されている。なお、回路基板2側では、この回路基板1
から出力される信号Cを使用しないことがあらかじめ明
白なので、信号Cのための端子はカードエッジコネクタ
などに装備されてはいるが、この端子は回路基板2の接
地電位に接続されている。すなわち、信号Cのコネクタ
をまたがる両端側は接地されていることになる。
In the upper example of FIG. 2, since the circuit boards 1 and 2 are connected and the signal C is not used, SW2 is grounded. In addition, on the circuit board 2 side, this circuit board 1
Since it is obvious in advance that the signal C output from the circuit board is not used, a terminal for the signal C is provided in a card edge connector or the like, but this terminal is connected to the ground potential of the circuit board 2. In other words, both ends straddling the signal C connector are grounded.

【0020】一方、図2の上の例では、信号Bは、使用
することが前提であり、スイッチSW1は端子α2とβ
2を接続するように切り換えられている。
On the other hand, in the upper example of FIG. 2, it is assumed that the signal B is used, and the switch SW1 is connected to the terminals α2 and β.
2 are connected.

【0021】図2の下の例では、回路基板1と3が接続
されており、これらの接続状態は、信号BとCについて
逆になっている。すなわち、今度は信号Bが使用されて
いないので、スイッチSW1は接地され、回路基板2側
でもB端子は接地される。信号Cは使用されているため
にSW1はα2とCを接続している。
In the example shown in the lower part of FIG. 2, the circuit boards 1 and 3 are connected, and the connection states thereof are reversed for the signals B and C. That is, since the signal B is not used this time, the switch SW1 is grounded, and the B terminal is also grounded on the circuit board 2 side. Since the signal C is used, SW1 connects α2 and C.

【0022】以下の各実施形態では、上記のような接続
切り換えを基板どうしを接続するだけで実現されるよう
構成する。
In the following embodiments, the above connection switching is realized by simply connecting the substrates.

【0023】(第1の実施形態)図3a)およびb)は
第1の実施形態において、回路基板1に回路基板2また
は3を接続する構成を示している。
(First Embodiment) FIGS. 3A and 3B show a structure in which a circuit board 2 or 3 is connected to a circuit board 1 in the first embodiment.

【0024】ここでは、図2のスイッチSW1およびS
W2の機能は、回路基板1の出力回路の3ステートバッ
ファにより実現されている。
Here, the switches SW1 and S in FIG.
The function of W2 is realized by a three-state buffer of the output circuit of the circuit board 1.

【0025】同図において、符号301は出力バッファ
で、端子α1から出力される信号Aを増幅して回路基板
2(または3)へ出力する。
In the figure, reference numeral 301 denotes an output buffer, which amplifies the signal A output from the terminal α1 and outputs the amplified signal A to the circuit board 2 (or 3).

【0026】符号302、303は3ステートバッファ
から成る出力コントロール付きの出力バッファであり、
回路基板1から出力される信号BおよびCをそれぞれ制
御する。
Reference numerals 302 and 303 denote output buffers with output control, which are composed of three-state buffers.
Signals B and C output from the circuit board 1 are controlled respectively.

【0027】バッファ302、303を構成する3ステ
ートバッファは、通常のハイ/ローレベルの論理出力を
行なう出力モードの他、開放(ハイインピーダンス)状
態を出力モードの1つとして持つ。
The three-state buffers constituting the buffers 302 and 303 have an open (high impedance) state as one of the output modes in addition to an output mode for performing a normal high / low level logic output.

【0028】バッファ302、303の出力モード、す
なわち、入力に応じて通常のハイ/ローレベルの論理出
力を行なう状態、または開放状態のいずれかは、レジス
タ306からの信号によって選択される。レジスタ30
6は、回路基板1に実装されたCPU320からの制御
信号により切り換えられる。
The output mode of buffers 302 and 303, that is, a state in which a normal high / low level logic output is performed according to an input or an open state is selected by a signal from register 306. Register 30
6 is switched by a control signal from the CPU 320 mounted on the circuit board 1.

【0029】バッファ302(303)が開放状態の場
合には、その出力端子がハイインピーダンスとなり、電
気的には信号線B(C)と端子α1(α2)の関係は図
2のスイッチが図中下側に切り換えられたのと等価な状
態となる。
When the buffer 302 (303) is open, its output terminal becomes high impedance, and electrically the relationship between the signal line B (C) and the terminal α1 (α2) is determined by the switch shown in FIG. This is equivalent to switching to the lower side.

【0030】なお、図3a)ないしb)では、信号回路
基板2または3側での接地のみが示され、図2のスイッ
チSW1およびSW2の接地回路に相当する構成が明示
されていないが、この構成は、後述の実施形態を併用す
ることにより実現できる。
In FIGS. 3A and 3B, only the ground on the signal circuit board 2 or 3 side is shown, and a configuration corresponding to the ground circuit of the switches SW1 and SW2 in FIG. 2 is not shown. The configuration can be realized by using the embodiments described later.

【0031】さらに図3において、符号304、305
は入力バッファであり、回路基板2からの信号Dまたは
Eを入力する。これらの回路基板1側の入力回路は、図
示のように回路基板2または3側で接地しておく。
Further, in FIG.
Is an input buffer to which a signal D or E from the circuit board 2 is input. These input circuits on the circuit board 1 side are grounded on the circuit board 2 or 3 side as shown in the figure.

【0032】符号307はIDR(ID受信装置)であ
る。接続された回路ブロックからのID信号を回路基板
1のCPU320へ伝達する。符号308は回路基板2
の中心回路β、310は回路基板3の中心回路γであ
る。
Reference numeral 307 denotes an IDR (ID receiving device). The ID signal from the connected circuit block is transmitted to the CPU 320 of the circuit board 1. Reference numeral 308 denotes the circuit board 2
Is a central circuit γ of the circuit board 3.

【0033】符号309は回路基板2のIDS(ID送
信装置)である。該回路基板のIDを回路基板1へ送信
する。符号311は回路基板3のIDS(ID送信装
置)である。該回路基板のIDを回路基板1へ送信す
る。
Reference numeral 309 denotes an IDS (ID transmitting device) of the circuit board 2. The ID of the circuit board is transmitted to the circuit board 1. Reference numeral 311 denotes an IDS (ID transmission device) of the circuit board 3. The ID of the circuit board is transmitted to the circuit board 1.

【0034】本実施形態では、レジスタ306によるバ
ッファ302、303の出力モードは、CPU320に
より制御される。すなわち、CPU320はIDR30
7により、IDS309、ないし311と通信を行な
い、相手の回路基板の種別(ID)を認識することによ
りバッファ302、303の出力モードを決定する。
In the present embodiment, the output mode of the buffers 302 and 303 by the register 306 is controlled by the CPU 320. In other words, the CPU 320
7 to communicate with the IDSs 309 to 311 and recognize the type (ID) of the other circuit board to determine the output mode of the buffers 302 and 303.

【0035】たとえば、図3a)の場合、回路基板1と
2が接続されている。出力バッファ302は、レジスタ
306からの信号により、出力状態となっているので、
端子α2は信号Bとして端子β2へ伝送される。
For example, in the case of FIG. 3A), the circuit boards 1 and 2 are connected. Since the output buffer 302 is in an output state according to a signal from the register 306,
Terminal α2 is transmitted as signal B to terminal β2.

【0036】また、出力バッファ303はレジスタ30
6からの信号により開放状態となっており、端子α3は
信号Cを介して回路基板2側で接地されている。
The output buffer 303 is provided in the register 30.
6, the terminal α3 is grounded on the circuit board 2 side via the signal C.

【0037】端子α4は、信号Dを通じてそのまま回路
基板2の端子β3へ接続されている。入力信号α5は回
路基板2では使用されないので、信号Eを通じて回路基
板2側で接地されている。
The terminal α4 is directly connected to the terminal β3 of the circuit board 2 through the signal D. Since the input signal α5 is not used in the circuit board 2, it is grounded on the circuit board 2 side through the signal E.

【0038】一方図3b)では、回路基板1と3が接続
されており、今度はα2が開放状態となってコネクタ端
子Bを通じて回路基板3で接地されている。また、出力
バッファ303がレジスタ306からの信号により出力
状態となっており、端子α3がコネクタ端子Cを通じて
γ2と接続されている。
On the other hand, in FIG. 3B), the circuit boards 1 and 3 are connected, and α2 is now in an open state and grounded at the circuit board 3 through the connector terminal B. The output buffer 303 is in an output state by a signal from the register 306, and the terminal α3 is connected to γ2 through the connector terminal C.

【0039】また、端子α4は信号Dを通じて回路基板
3側で接地され、端子α5は信号Eを通じて回路基板3
で端子γ3へ接続されている。
The terminal α4 is grounded on the circuit board 3 side through the signal D, and the terminal α5 is grounded on the circuit board 3 through the signal E.
At the terminal γ3.

【0040】CPU320の制御を図4のフローチャー
トに示す。また、図5は回路基板2、3のIDに応じた
制御を行なうためのテーブルを示す。
The control of the CPU 320 is shown in the flowchart of FIG. FIG. 5 shows a table for performing control according to the IDs of the circuit boards 2 and 3.

【0041】ステップS401でパワーオンなどにより
この処理は開始され、ステップS402においてCPU
320はレジスタ306へ値を設定することにより、バ
ッファ302、303を開放状態に設定する。
This processing is started by power-on or the like in step S401.
320 sets the buffers 302 and 303 in an open state by setting a value in the register 306.

【0042】ステップS403では、接続される回路基
板のIDS309(ないし311)より送出されたID
がIDR307で受信され、CPU320に伝達され
る。
In step S403, the ID sent from the IDS 309 (or 311) of the circuit board to be connected is
Is received by the IDR 307 and transmitted to the CPU 320.

【0043】ステップS404では、CPUが受信した
IDを用いて、図5のIDテーブルを用い、参照した出
力端子の制御対応値を取得する。
In step S404, using the ID received by the CPU, the control correspondence value of the referenced output terminal is acquired using the ID table of FIG.

【0044】ステップS405はその制御対応値を用い
てレジスタ306に設定し、対応する出力端子の出力状
態を決める。ステップS406で処理は終了する。
In step S405, the control corresponding value is set in the register 306, and the output state of the corresponding output terminal is determined. The process ends in step S406.

【0045】図5は、回路基板1に接続される基板のI
Dに応じて出力信号B、Cをどのように設定するか規定
したID表である。
FIG. 5 is a circuit diagram showing a circuit board I connected to the circuit board 1.
9 is an ID table defining how output signals B and C are set according to D.

【0046】図5から明かなように回路基板2が接続さ
れた時は、端子α2を扱うバッファ302は出力状態に
設定され、端子α3を扱うバッファ303は開放状態に
設定される。また、回路基板3が接続された時は、端子
α2を扱うバッファ302は開放状態に設定され、端子
α3を扱うバッファ303は出力状態に設定される。
As is clear from FIG. 5, when the circuit board 2 is connected, the buffer 302 handling the terminal α2 is set to the output state, and the buffer 303 handling the terminal α3 is set to the open state. When the circuit board 3 is connected, the buffer 302 that handles the terminal α2 is set to the open state, and the buffer 303 that handles the terminal α3 is set to the output state.

【0047】このように、回路基板1に接続される回路
基板に応じて、その使用形態が変更され得る出力端子を
3ステートバッファにより制御するものとし、使用しな
い出力端子はバッファを開放し、かつ回路基板2または
3側で対応する信号線を接地するようになっている。ま
た、使用しない入力端子については回路基板2または3
側で対応する信号線を接地するようになっている。
As described above, according to the circuit board connected to the circuit board 1, the output terminal whose use form can be changed is controlled by the three-state buffer, and the unused output terminal opens the buffer, and The corresponding signal lines are grounded on the circuit board 2 or 3 side. For unused input terminals, use circuit board 2 or 3
The corresponding signal line is grounded on the side.

【0048】したがって、出力信号に関しては、そのま
ま接地するのではなく、使用しない出力信号のバッファ
を開放した上で接地する構成となっているので、出力バ
ッファを直接接地電位に短絡することがなく、出力バッ
ファの寿命や消費電力へ悪影響を及ぼす問題を生じず
に、電磁放射ノイズを低減し、また未使用の回路を接地
することで接地点が増加し、回路の安定性を向上するこ
とができる。
Therefore, the output signal is not grounded as it is, but is grounded after opening the buffer of the unused output signal, so that the output buffer is not directly short-circuited to the ground potential. Electromagnetic noise can be reduced, and the ground point of unused circuits can be increased, thereby increasing the grounding point and improving the stability of the circuit, without causing problems that adversely affect the life and power consumption of the output buffer. .

【0049】(第2の実施形態)図6、および図7に回
路基板の接続部の具体的な構成を示す。図6および図7
は図3の回路構成を前提とし、図3と同じ信号を用いて
いる。本実施形態は、コネクタ等の接続装置の動作によ
り未使用信号端子を接地するものである。
(Second Embodiment) FIGS. 6 and 7 show a specific configuration of a connection portion of a circuit board. 6 and 7
Is based on the circuit configuration of FIG. 3 and uses the same signals as in FIG. In this embodiment, an unused signal terminal is grounded by the operation of a connection device such as a connector.

【0050】コネクタ部は、図7に示すように雌型のレ
セプタクル701と、雄型のプラグ702から構成され
る。ここでは、レセプタクル701は図3の回路基板1
側、プラグ702は図3の回路基板2ないし3側であ
る。
The connector section comprises a female receptacle 701 and a male plug 702 as shown in FIG. Here, the receptacle 701 is the circuit board 1 of FIG.
The plug 702 is on the circuit board 2 or 3 side in FIG.

【0051】レセプタクル701、およびプラグ702
には信号A〜Dを伝達するための端子が図示のように配
置されている。レセプタクル701側の端子は、図示の
ように2分割され、またプラグ702側の端子の長さは
後述のように2種類ある。ここでは、端子は4組しか示
されておらず、他の端子の図示は簡略化のため省略して
ある。
Receptacle 701 and plug 702
Are provided with terminals for transmitting signals A to D as shown in FIG. The terminal on the receptacle 701 side is divided into two as shown, and the length of the terminal on the plug 702 side is of two types as described later. Here, only four sets of terminals are shown, and other terminals are omitted for simplification.

【0052】図6a)、図6c)、図6e)は図7のP
〜Q線に沿った断面構造、図6b)、図6d)、図6
f)は図7のR〜S線に沿った断面構造をそれぞれ示し
ている。図6a)および図6b)は図3a)の回路基板
2のための構造を、また、図6c)および図6d)は図
3b)の回路基板3のための構造を示している。
FIGS. 6a), 6c) and 6e) show P in FIG.
6B), FIG. 6D), FIG.
f) shows a cross-sectional structure along the R-S line in FIG. 7, respectively. 6a) and 6b) show the structure for the circuit board 2 of FIG. 3a), and FIGS. 6c) and 6d) show the structure for the circuit board 3 of FIG. 3b).

【0053】回路基板2の場合、プラグ702の信号A
〜Dのための端子は図6a)、図6b)のようになって
おり、信号A、BおよびDのための端子602、60
3、605は短く、それぞれ基板の端子β1、β2、β
3にそれぞれ接続される。信号Cのための端子604は
長く、接地されている。
In the case of the circuit board 2, the signal A of the plug 702
6A) and FIG. 6B), and terminals 602, 60 for signals A, B and D.
3, 605 are short and the terminals β1, β2, β
3 respectively. Terminal 604 for signal C is long and grounded.

【0054】回路基板3の場合、プラグ702の信号A
〜Dのための端子は図6c)、図6d)のようになって
おり、信号AおよびCのための端子606、608は短
く、それぞれ基板の端子γ1およびγ2に接続される。
信号BおよびDのための端子607、609は長く、接
地されている。
In the case of the circuit board 3, the signal A of the plug 702
The terminals for .about.D are as shown in FIGS. 6c) and 6d), and the terminals 606 and 608 for the signals A and C are short and are respectively connected to the terminals .gamma.1 and .gamma.2 of the substrate.
Terminals 607, 609 for signals B and D are long and grounded.

【0055】一方、回路基板1側の構造は図6e)、図
6f)の通りであり、レセプタクル701のスロットの
両側に、それぞれ上記の短い方の端子と長い方の端子と
接続する端子が設けてある。
On the other hand, the structure on the circuit board 1 side is as shown in FIGS. 6E) and 6F). On both sides of the slot of the receptacle 701, terminals for connecting the above-mentioned short terminal and long terminal are provided. It is.

【0056】たとえば、信号Bについては、端子616
および617(相互に絶縁されている)が設けられてお
り、このうちスロットの奥側の端子616は、プラグ7
02の長い方の端子(たとえば607)と接続するため
のものである。これは信号A、C、Dの端子615、6
20、621についても同様であり、これらスロットの
奥側の端子615、616、620、621は回路基板
1側で図示のように接地される。
For example, for the signal B, the terminal 616
And 617 (which are insulated from each other), of which the terminal 616 on the back side of the slot is
02 for connection to the longer terminal (for example, 607). These are the terminals 615, 6 of the signals A, C, D.
Similarly, the terminals 615, 616, 620, and 621 on the back side of these slots are grounded on the circuit board 1 side as shown in the figure.

【0057】また、信号Bについて、スロット上端を覆
うようにコの字型に設けられた端子617はプラグ70
2の短い方の端子(たとえば603)と接続するための
ものである。これは信号A、C、Dの端子614、61
9、622についても同様であり、これらの端子61
4、617、619、622は図3の端子α1、α2、
α3、α4に接続される。すなわち、これらの端子61
4、617、619、622は、信号の入出力に用いら
れる。
For the signal B, a terminal 617 provided in a U-shape so as to cover the upper end of the slot is provided with a plug 70.
2 for connection to the shorter terminal (for example, 603). These are the terminals 614, 61 of the signals A, C, D.
The same applies to the terminals 9 and 622.
4, 617, 619, and 622 are terminals α1, α2,
connected to α3 and α4. That is, these terminals 61
4, 617, 619, and 622 are used for input and output of signals.

【0058】以上の構成において、回路基板2と回路基
板1を接続する場合(図6a)、図6b)、図6e)、
図6f))は、端子602と614、端子603と61
7、端子604と620、端子605と622がそれぞ
れ接続される。
In the above configuration, when the circuit board 2 is connected to the circuit board 1 (FIG. 6A), FIG. 6B), FIG.
FIG. 6f)) shows terminals 602 and 614 and terminals 603 and 61.
7, terminals 604 and 620, and terminals 605 and 622 are respectively connected.

【0059】同様に、回路基板3と回路基板1を接続す
る場合(図6c)、図6d)、図6e)、図6f))
は、端子606と614、端子607と616、端子6
08と619、端子609と621がそれぞれ接続され
る。
Similarly, when the circuit board 3 is connected to the circuit board 1 (FIG. 6c), FIG. 6d), FIG. 6e), FIG. 6f))
Are terminals 606 and 614, terminals 607 and 616, terminal 6
08 and 619 and terminals 609 and 621 are connected, respectively.

【0060】なお、プラグ702の長い方の端子60
7、604については端子617、619、622とも
接続され、回路基板1側の回路の出力バッファ(ハイイ
ンピーダンス状態)が接地される。端子609について
(信号D)は、この端子により端子621、622が接
地され、接続される回路基板の両側で回路基板1のα4
が接地されることになる。
The longer terminal 60 of the plug 702
The terminals 7 and 604 are also connected to the terminals 617, 619 and 622, and the output buffer (high impedance state) of the circuit on the circuit board 1 side is grounded. Regarding the terminal 609 (signal D), the terminals 621 and 622 are grounded by these terminals, and α4 of the circuit board 1 is connected to both sides of the circuit board to be connected.
Will be grounded.

【0061】図6、図7のように接続部を構成すること
により、コネクタを接続するだけで未使用の入力あるい
は出力端子を接地することができ、電磁放射ノイズを低
減し、また未使用の回路を接地することで接地点が増加
し、回路の安定性を向上することができる。
By configuring the connecting portion as shown in FIGS. 6 and 7, an unused input or output terminal can be grounded only by connecting a connector, thereby reducing electromagnetic radiation noise and reducing unused unused terminals. By grounding the circuit, the number of ground points increases, and the stability of the circuit can be improved.

【0062】特に、接地される信号については、たとえ
ば図6c)および図6eの信号Bの場合、回路基板3側
の端子607のみならず回路基板1側の端子616によ
って接地されるので、接地点からの長さが短くなり、回
路の信頼性や安定性を高めることができる(回路基板1
の入力信号についても同様。たとえば図6d)、図6
f)の信号D)。
In particular, as for the signal to be grounded, for example, in the case of the signal B in FIGS. Of the circuit board, and the reliability and stability of the circuit can be improved.
The same applies to the input signal of. For example, FIG.
f) signal D).

【0063】なお、第1実施形態の構造を併用する場
合、信号α2、α3、α4はハイインピーダンス状態で
あり、第1および第2の実施形態の構造を併用すれば、
図2のスイッチSW1およびSW2の構造が実現され
る。
When the structure of the first embodiment is used together, the signals α2, α3, and α4 are in a high impedance state, and if the structures of the first and second embodiments are used together,
The structure of the switches SW1 and SW2 in FIG. 2 is realized.

【0064】(第3の実施形態)図8は、図6、図7の
ように、相手の基板により未使用となる端子を接地回路
とする構成において、接続部の端子をどのように配置す
るかに関する実施形態である。
(Third Embodiment) FIG. 8 shows how the terminals of the connection portion are arranged in a configuration in which a terminal which is unused by a mating substrate is used as a ground circuit as shown in FIGS. FIG.

【0065】図8において801はコネクタであり、そ
こに802〜809の端子が並んでいる。このうち80
2、804、807、809が回路基板Mと接続したと
きに意味を持つ(使用される)信号端子であり、80
3、805、806、808は、回路基板Nと接続した
ときに意味を持つ(使用される)信号端子である。
In FIG. 8, reference numeral 801 denotes a connector, on which terminals 802 to 809 are arranged. 80 of these
2, 804, 807, and 809 are signal terminals that are meaningful (used) when connected to the circuit board M.
3, 805, 806, and 808 are signal terminals that are meaningful (used) when connected to the circuit board N.

【0066】端子802、804、807、809は回
路基板Mと接続するときに動作状態になるように設定さ
れ、この時、未使用となる端子803、805、80
6、808は、図8b)に示すようにたとえば第2実施
形態で述べたような構成により、グラウンドに接地され
る。
The terminals 802, 804, 807, and 809 are set to be in an operating state when connected to the circuit board M. At this time, the unused terminals 803, 805, 80
6 and 808 are grounded, for example, by the configuration described in the second embodiment as shown in FIG.

【0067】逆に、回路基板Nと接続するときは端子8
03、805、806、808が動作状態となり、端子
802、804、807、809は接地される。
Conversely, when connecting to the circuit board N,
03, 805, 806, and 808 are activated, and the terminals 802, 804, 807, and 809 are grounded.

【0068】このように未使用となる端子を千鳥状に配
列し、上述の実施形態におけるような構造によって接地
することにより、コネクタの端子の接地回路が千鳥状に
配列されることになるため、回路基板Mと接続するとき
も、回路基板Nと接続するときも接地回路によってシー
ルド効果を得ることができ、高速な信号を伝達する場合
でも、放射ノイズを低減し、安定した動作が可能とな
る。
By arranging unused terminals in a staggered manner and grounding them by the structure in the above-described embodiment, the grounding circuits of the terminals of the connector are arranged in a staggered manner. The grounding circuit can provide a shielding effect both when connected to the circuit board M and when connected to the circuit board N. Even when transmitting a high-speed signal, radiation noise can be reduced and stable operation can be achieved. .

【0069】[0069]

【発明の効果】以上説明したように、本発明によれば、
複数の回路基板間の電気信号を接続する基板接続装置に
おいて、接続される相手回路基板を識別する手段と、回
路基板間の接続時に前記識別手段の出力に応じて、接続
により生じる未使用信号端子を開放状態に制御するとと
もに接地する制御手段を設けた構成を採用しているの
で、回路基板を接続するだけで、未使用の端子を適切に
処理でき、バッファ素子の寿命や消費電力へ悪影響を及
ぼす問題を生じずに、電磁放射ノイズを低減し、また未
使用の回路を接地することで接地点が増加し、回路の安
定性を向上することができる、という優れた効果があ
る。
As described above, according to the present invention,
In a board connection device for connecting an electric signal between a plurality of circuit boards, a means for identifying a mating circuit board to be connected, and an unused signal terminal generated by the connection according to an output of the identification means at the time of connection between the circuit boards. The open circuit and the grounding control means are used, so only by connecting the circuit board, unused terminals can be properly processed, and the life of the buffer element and the power consumption are adversely affected. There is an excellent effect that the electromagnetic radiation noise is reduced and the unused circuit is grounded to increase the number of ground points and improve the stability of the circuit without causing any problem.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の基板接続装置の構成を示したブロック図
である。
FIG. 1 is a block diagram showing a configuration of a conventional board connection device.

【図2】本発明の基本構成を示したブロック図である。FIG. 2 is a block diagram showing a basic configuration of the present invention.

【図3】本発明の基板接続装置の第1の実施形態を示す
ブロック図である。
FIG. 3 is a block diagram showing a first embodiment of the board connection device of the present invention.

【図4】図3の構成における動作を示したフローチャー
ト図である。
FIG. 4 is a flowchart showing an operation in the configuration of FIG. 3;

【図5】図3の構成において用いられる制御データテー
ブルを示した説明図である。
FIG. 5 is an explanatory diagram showing a control data table used in the configuration of FIG. 3;

【図6】本発明の基板接続装置の第2の実施形態を示す
説明図である。
FIG. 6 is an explanatory view showing a second embodiment of the board connection device of the present invention.

【図7】本発明の基板接続装置の第2の実施形態を示す
斜視図である。
FIG. 7 is a perspective view showing a second embodiment of the board connection device of the present invention.

【図8】本発明の基板接続装置の第3の実施形態を示す
説明図である。
FIG. 8 is an explanatory view showing a third embodiment of the board connection device of the present invention.

【符号の説明】[Explanation of symbols]

1 回路基板 2 回路基板 3 回路基板 301 出力バッファ 302 出力バッファ 303 出力バッファ 304 入力バッファ 305 入力バッファ 306 レジスタ 320 CPU 307 IDR(ID受信装置) 309 IDS(ID送信装置) 311 IDS(ID送信装置) DESCRIPTION OF SYMBOLS 1 Circuit board 2 Circuit board 3 Circuit board 301 Output buffer 302 Output buffer 303 Output buffer 304 Input buffer 305 Input buffer 306 Register 320 CPU 307 IDR (ID receiver) 309 IDS (ID transmitter) 311 IDS (ID transmitter)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の回路基板間の電気信号を接続する
基板接続装置において、 接続される相手回路基板を識別する手段と、 回路基板間の接続時に前記識別手段の出力に応じて、接
続により生じる未使用信号端子を開放状態に制御すると
ともに接地する制御手段を設けたことを特徴とする基板
接続装置。
1. A board connection device for connecting an electric signal between a plurality of circuit boards, comprising: means for identifying a counterpart circuit board to be connected; and connection according to an output of the identification means at the time of connection between the circuit boards. A board connection device, further comprising control means for controlling an unused signal terminal to be opened and grounding the unused signal terminal.
【請求項2】 相互に接続される回路基板の未使用信号
端子が回路基板の接続手段の動作により接地されること
を特徴とする請求項1に記載の基板接続装置。
2. The board connection device according to claim 1, wherein unused signal terminals of the circuit boards connected to each other are grounded by an operation of connection means of the circuit board.
【請求項3】 相互に接続される回路基板の少なくとも
一方の前記接続手段の所定信号のための端子が接続動作
方向に沿って複数設けられるとともに、そのうちの1つ
の端子が接地回路に接続され、他方の回路基板の対応す
る接続手段の端子が該接地回路に接続された端子と接続
することにより前記未使用信号端子の接地が行なわれる
ことを特徴とする請求項1に記載の基板接続装置。
3. A plurality of terminals for a predetermined signal of at least one of the connection means of the circuit boards connected to each other are provided along a connection operation direction, and one of the terminals is connected to a ground circuit, The board connection device according to claim 1, wherein the unused signal terminal is grounded by connecting a terminal of a corresponding connection means of the other circuit board to a terminal connected to the ground circuit.
【請求項4】 接続相手の回路基板により未使用となり
得る接続端子を千鳥状に配置することを特徴とする請求
項1に記載の基板接続装置。
4. The board connection device according to claim 1, wherein connection terminals that can be unused by a connection partner circuit board are arranged in a staggered manner.
JP8274285A 1996-10-17 1996-10-17 Board connection device Pending JPH10124211A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8274285A JPH10124211A (en) 1996-10-17 1996-10-17 Board connection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8274285A JPH10124211A (en) 1996-10-17 1996-10-17 Board connection device

Publications (1)

Publication Number Publication Date
JPH10124211A true JPH10124211A (en) 1998-05-15

Family

ID=17539526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8274285A Pending JPH10124211A (en) 1996-10-17 1996-10-17 Board connection device

Country Status (1)

Country Link
JP (1) JPH10124211A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002253755A (en) * 2001-03-02 2002-09-10 Fuji Shoji:Kk Game machine
JP2011050770A (en) * 2010-12-13 2011-03-17 Fujishoji Co Ltd Game machine
JP2011113335A (en) * 2009-11-27 2011-06-09 Seiko Epson Corp System equipped with a plurality of devices, and data transfer method for the same
JP2017205206A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine
JP2017205209A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine
JP2017205207A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine
JP2017205210A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine
JP2017205205A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine
JP2017205208A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002253755A (en) * 2001-03-02 2002-09-10 Fuji Shoji:Kk Game machine
JP2011113335A (en) * 2009-11-27 2011-06-09 Seiko Epson Corp System equipped with a plurality of devices, and data transfer method for the same
JP2011050770A (en) * 2010-12-13 2011-03-17 Fujishoji Co Ltd Game machine
JP2017205206A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine
JP2017205209A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine
JP2017205207A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine
JP2017205210A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine
JP2017205205A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine
JP2017205208A (en) * 2016-05-17 2017-11-24 株式会社ニューギン Game machine

Similar Documents

Publication Publication Date Title
US6480409B2 (en) Memory modules having integral terminating resistors and computer system boards for use with same
US5793989A (en) Dual function interface for PCMCIA compatible peripheral cards and method of use therein
JPH10124211A (en) Board connection device
JPH11177189A (en) Terminal structure of wiring on printed board
KR100756094B1 (en) Arrangement for the transmission of signals between a data processing unit and a functional unit
JPH0870163A (en) Printed board operable at first and second predetermined voltage levels,method and system for decoupling first plurality of signal pins at the time of operating printed board at second predetermined voltage and extention board for use in personal computer
US20060009076A1 (en) Structure of USB connector
US7305509B2 (en) Method and apparatus for zero stub serial termination capacitor of resistor mounting option in an information handling system
US20010001228A1 (en) Input/output buffer capable of supporting a multiple of transmission logic buses
EP0848333B1 (en) Method and apparatus for dynamic termination logic of data buses
US6397269B1 (en) Multiplexing pins of a PC card for providing audio communication between the PC card and host computer
KR100945283B1 (en) Printed Circuit board
JP2001306198A (en) Transceiver interface
US6629171B2 (en) Driving the last inbound signal on a line in a bus with a termination
CN112578863A (en) Mainboard and detachable module
EP1236118A2 (en) Input-output bus driver
JPH10133764A (en) Electromagnetic wave suppression device for computer
JP2000022762A (en) Data transmission reception circuit
US6760801B1 (en) Ground referenced voltage source input/output scheme for multi-drop bus
JP2003143318A (en) Modem built-in electronic device
US20070170971A1 (en) Signal transmitting circuit
JPH07200114A (en) Bus circuit device
KR200210012Y1 (en) Device for signal terminating by using signal line in checking option board
KR100202993B1 (en) Conjunction apparatus between two connectors
JP3011198B1 (en) Printed circuit board