JPH08172076A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08172076A JPH08172076A JP6334397A JP33439794A JPH08172076A JP H08172076 A JPH08172076 A JP H08172076A JP 6334397 A JP6334397 A JP 6334397A JP 33439794 A JP33439794 A JP 33439794A JP H08172076 A JPH08172076 A JP H08172076A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- resist
- ashing
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 高いアッシング速度と確実な反応生成物の除
去を可能としたアッシング工程を持つ半導体装置の製造
方法を提供する。 【構成】 絶縁膜１２で覆われたシリコン基板１１上
に、反射防止膜としてＴｉＮ膜又はＴｉＯＮ膜を表面に
形成したＡｌ配線１３を、レジスト１４をマスクとして
ドライエッチングによりパターニングする。レジストア
ッシング工程は、基板１１を加熱した状態で、ＣＨＦ3
ガスとＯ2 ガスの混合ガスによる第１ステップのプラズ
マ処理、引き続きＣＨ3 ＯＨガスとＣＨＦ3 ガスとＯ2
ガスの混合ガスによる第２ステップのプラズマ処理、更
にＣＨＦ3 ガスとＯ2 ガスの混合ガスによる第３ステッ
プのプラズマ処理を行い、最後にアミン系溶剤で洗浄す
る。
去を可能としたアッシング工程を持つ半導体装置の製造
方法を提供する。 【構成】 絶縁膜１２で覆われたシリコン基板１１上
に、反射防止膜としてＴｉＮ膜又はＴｉＯＮ膜を表面に
形成したＡｌ配線１３を、レジスト１４をマスクとして
ドライエッチングによりパターニングする。レジストア
ッシング工程は、基板１１を加熱した状態で、ＣＨＦ3
ガスとＯ2 ガスの混合ガスによる第１ステップのプラズ
マ処理、引き続きＣＨ3 ＯＨガスとＣＨＦ3 ガスとＯ2
ガスの混合ガスによる第２ステップのプラズマ処理、更
にＣＨＦ3 ガスとＯ2 ガスの混合ガスによる第３ステッ
プのプラズマ処理を行い、最後にアミン系溶剤で洗浄す
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に係り、特にＡｌを主体とする導電体膜による配線を
ドライエッチングにより形成した後の後処理工程に関す
る。
法に係り、特にＡｌを主体とする導電体膜による配線を
ドライエッチングにより形成した後の後処理工程に関す
る。
【０００２】
【従来の技術】従来より、各種半導体集積回路の配線と
して、Ａｌを主体とする導電体膜が用いられている。こ
こで、Ａｌを主体とする導電体膜とは、ＡｌＣｕ，Ａｌ
Ｓｉ等のＡｌ合金を主体とするものを含み、以下これら
を単にＡｌ膜という。Ａｌ膜の微細パターニングには、
Ｃｌ系ガスを含むプラズマを用いたドライエッチングが
利用される。ドライエッチング工程の後は、マスクとし
て用いられたレジスト及びエッチングの反応生成物を除
去するためのアッシング処理が行われる。
して、Ａｌを主体とする導電体膜が用いられている。こ
こで、Ａｌを主体とする導電体膜とは、ＡｌＣｕ，Ａｌ
Ｓｉ等のＡｌ合金を主体とするものを含み、以下これら
を単にＡｌ膜という。Ａｌ膜の微細パターニングには、
Ｃｌ系ガスを含むプラズマを用いたドライエッチングが
利用される。ドライエッチング工程の後は、マスクとし
て用いられたレジスト及びエッチングの反応生成物を除
去するためのアッシング処理が行われる。
【０００３】配線パターニング後のアッシング処理の方
法としては、 ＣＦ4 等のＦ含有ガスとＯ2 ガスの混合ガスプラズマ
を用いる方法（例えば、特開昭５８−８７２７６号公
報）、 ＣＨ3 ０Ｈ等のＨ含有ガスとＯ2 ガスの混合ガスプラ
ズマを用いる方法（例えば、特開平３−８３３３７号公
報） 等が知られている。
法としては、 ＣＦ4 等のＦ含有ガスとＯ2 ガスの混合ガスプラズマ
を用いる方法（例えば、特開昭５８−８７２７６号公
報）、 ＣＨ3 ０Ｈ等のＨ含有ガスとＯ2 ガスの混合ガスプラ
ズマを用いる方法（例えば、特開平３−８３３３７号公
報） 等が知られている。
【０００４】しかし、の方法では、Ａｌ膜エッチング
時に基板や配線側壁に付着するＣｌを含む反応生成物を
十分に除去することができない。反応生成物が基板や配
線側壁に残留すると、配線腐食の原因となる。またの
方法では、実用的なアッシング速度を得るためには２５
０℃以上の基板加熱を行う必要があり、この加熱の結果
として上述の反応生成物によりレジスト表面が変質・硬
化して、十分なレジスト除去ができなくなる。
時に基板や配線側壁に付着するＣｌを含む反応生成物を
十分に除去することができない。反応生成物が基板や配
線側壁に残留すると、配線腐食の原因となる。またの
方法では、実用的なアッシング速度を得るためには２５
０℃以上の基板加熱を行う必要があり、この加熱の結果
として上述の反応生成物によりレジスト表面が変質・硬
化して、十分なレジスト除去ができなくなる。
【０００５】そこで、基板加熱を行うことなく、レジス
ト除去と反応生成物の除去を可能とするアッシング法と
して、 Ｆ含有ガスとＨ含有ガス及びＯ2 ガスの混合ガスによ
るプラズマを用いる方法（特開平５−２６７１５７号公
報）、 Ｆ含有ガスとＯ2 ガスの混合ガスプラズマによる処理
と、Ｈ含有ガスとＯ2 ガスの混合ガスによるプラズマに
よる処理を連続的に行う方法（特開平５−１０９６７３
号公報） 等が提案されている。
ト除去と反応生成物の除去を可能とするアッシング法と
して、 Ｆ含有ガスとＨ含有ガス及びＯ2 ガスの混合ガスによ
るプラズマを用いる方法（特開平５−２６７１５７号公
報）、 Ｆ含有ガスとＯ2 ガスの混合ガスプラズマによる処理
と、Ｈ含有ガスとＯ2 ガスの混合ガスによるプラズマに
よる処理を連続的に行う方法（特開平５−１０９６７３
号公報） 等が提案されている。
【０００６】
【発明が解決しようとする課題】しかし、これら，
の方法でも、まだアッシングの最適条件の設定は難し
い。即ち、下地絶縁膜やＡｌ配線をエッチングすること
なく十分なアッシング速度を確保しながら、反応生成物
を最終的に有機溶剤で確実に洗浄除去できる程度までエ
ッチングする事は容易ではない。またＡｌ膜表面には通
常、ＴｉＮ膜、ＴｉＯＮ膜等の反射防止膜が積層形成さ
れるが、この反射防止膜の膜減りをどこまで許容できる
かによっても、具体的なアッシング条件が異なってく
る。
の方法でも、まだアッシングの最適条件の設定は難し
い。即ち、下地絶縁膜やＡｌ配線をエッチングすること
なく十分なアッシング速度を確保しながら、反応生成物
を最終的に有機溶剤で確実に洗浄除去できる程度までエ
ッチングする事は容易ではない。またＡｌ膜表面には通
常、ＴｉＮ膜、ＴｉＯＮ膜等の反射防止膜が積層形成さ
れるが、この反射防止膜の膜減りをどこまで許容できる
かによっても、具体的なアッシング条件が異なってく
る。
【０００７】この発明は、上記事情を考慮してなされた
もので、高いアッシング速度と確実な反応生成物の除去
を可能としたアッシング工程を持つ半導体装置の製造方
法を提供することを目的としている。
もので、高いアッシング速度と確実な反応生成物の除去
を可能としたアッシング工程を持つ半導体装置の製造方
法を提供することを目的としている。
【０００８】
【課題を解決するための手段】この発明は、第１に、絶
縁膜で覆われた半導体基板上に、反射防止膜としてＴｉ
Ｎ膜又はＴｉＯＮ膜を表面に形成したＡｌを主体とする
導電体膜を形成し、この導電体膜をレジストをマスクと
してドライエッチングによりパターニングした後、前記
レジストをアッシングする工程を有する半導体装置の製
造方法において、前記アッシング工程は、前記半導体基
板を加熱した状態で、Ｆ含有ガスとＯ2ガスの混合ガス
によるプラズマで処理し、引き続きＨ含有ガスとＦ含有
ガスとＯ2 ガスの混合ガスによるプラズマで処理する工
程と、その後アミン系溶剤で洗浄する工程とを有するこ
とを特徴としている。
縁膜で覆われた半導体基板上に、反射防止膜としてＴｉ
Ｎ膜又はＴｉＯＮ膜を表面に形成したＡｌを主体とする
導電体膜を形成し、この導電体膜をレジストをマスクと
してドライエッチングによりパターニングした後、前記
レジストをアッシングする工程を有する半導体装置の製
造方法において、前記アッシング工程は、前記半導体基
板を加熱した状態で、Ｆ含有ガスとＯ2ガスの混合ガス
によるプラズマで処理し、引き続きＨ含有ガスとＦ含有
ガスとＯ2 ガスの混合ガスによるプラズマで処理する工
程と、その後アミン系溶剤で洗浄する工程とを有するこ
とを特徴としている。
【０００９】この発明は、第２に、絶縁膜で覆われた半
導体基板上に、反射防止膜としてＳｉ膜を表面に形成し
たＡｌを主体とする導電体膜を形成し、この導電体膜を
レジストをマスクとしてドライエッチングによりパター
ニングした後、前記レジストをアッシングする工程を有
する半導体装置の製造方法において、前記アッシング工
程は、前記半導体基板を加熱した状態で、Ｆ含有ガスと
Ｏ2 ガスの混合ガスによるプラズマで処理し、引き続き
Ｈ含有ガスとＦ含有ガスとＯ2 ガスの混合ガスによるプ
ラズマで処理し、再度Ｆ含有ガスとＯ2 ガスの混合ガス
によるプラズマで処理する工程と、その後アミン系溶剤
で洗浄する工程とを有することを特徴としている。
導体基板上に、反射防止膜としてＳｉ膜を表面に形成し
たＡｌを主体とする導電体膜を形成し、この導電体膜を
レジストをマスクとしてドライエッチングによりパター
ニングした後、前記レジストをアッシングする工程を有
する半導体装置の製造方法において、前記アッシング工
程は、前記半導体基板を加熱した状態で、Ｆ含有ガスと
Ｏ2 ガスの混合ガスによるプラズマで処理し、引き続き
Ｈ含有ガスとＦ含有ガスとＯ2 ガスの混合ガスによるプ
ラズマで処理し、再度Ｆ含有ガスとＯ2 ガスの混合ガス
によるプラズマで処理する工程と、その後アミン系溶剤
で洗浄する工程とを有することを特徴としている。
【００１０】
【作用】この発明によると、基板加熱を行いながらレジ
ストをアッシングするので、高速のアッシングが可能で
ある。また基板加熱によりＡｌ配線にはＡｌ膜エッチン
グ時の反応生成物の変質・硬化による側壁保護膜が形成
されるが、プラズマ処理工程をガス種を変更した２ステ
ップ又は３ステップとすることで、レジストと側壁絶縁
膜を最終的に溶剤洗浄で完全に除去できる程度までの除
去することができる。特に、プラズマ処理を２ステップ
とする第１の方法は、Ａｌ配線層表面にＴｉＮ膜又はＴ
ｉＯＮ膜が反射防止膜として形成されていて、これを残
したい場合に有効である。反射防止膜としてＳｉ膜が用
いられた場合には、プラズマ処理を３ステップとする第
２の方法により、側壁保護膜をより確実に除去すること
ができる。
ストをアッシングするので、高速のアッシングが可能で
ある。また基板加熱によりＡｌ配線にはＡｌ膜エッチン
グ時の反応生成物の変質・硬化による側壁保護膜が形成
されるが、プラズマ処理工程をガス種を変更した２ステ
ップ又は３ステップとすることで、レジストと側壁絶縁
膜を最終的に溶剤洗浄で完全に除去できる程度までの除
去することができる。特に、プラズマ処理を２ステップ
とする第１の方法は、Ａｌ配線層表面にＴｉＮ膜又はＴ
ｉＯＮ膜が反射防止膜として形成されていて、これを残
したい場合に有効である。反射防止膜としてＳｉ膜が用
いられた場合には、プラズマ処理を３ステップとする第
２の方法により、側壁保護膜をより確実に除去すること
ができる。
【００１１】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１は、この発明の実施例のアッシング工程
を示す。この実施例でのアッシングは、図３に示すアッ
シャー一体型のマイクロ波プラズマエッチング装置を用
いて、Ａｌ膜パターニングから連続的に行われる。図３
に示すエッチング装置は、エッチング・チャンバ３１と
アッシング・チャンバ３２とが基板搬送部３３を介して
一体化されている。
説明する。図１は、この発明の実施例のアッシング工程
を示す。この実施例でのアッシングは、図３に示すアッ
シャー一体型のマイクロ波プラズマエッチング装置を用
いて、Ａｌ膜パターニングから連続的に行われる。図３
に示すエッチング装置は、エッチング・チャンバ３１と
アッシング・チャンバ３２とが基板搬送部３３を介して
一体化されている。
【００１２】エッチング・チャンバ３１では、所定のＣ
ｌ系ガスとマイクロ波が導入され、ステージ側の高周波
電源と外部コイルによりプラズマが生成されて、ステー
ジ上に置かれた基板上のＡｌ膜がエッチングされる。そ
してエッチングが済んだ基板はアッシング・チャンバ３
２のステージに移送され、ここでやはり所定のガスとマ
イクロ波が導入されてプラズマが生成され、レジストア
ッシングが行われる。
ｌ系ガスとマイクロ波が導入され、ステージ側の高周波
電源と外部コイルによりプラズマが生成されて、ステー
ジ上に置かれた基板上のＡｌ膜がエッチングされる。そ
してエッチングが済んだ基板はアッシング・チャンバ３
２のステージに移送され、ここでやはり所定のガスとマ
イクロ波が導入されてプラズマが生成され、レジストア
ッシングが行われる。
【００１３】図１（ａ）は、エッチング・チャンバでの
Ａｌ膜エッチング直後の状態であり、シリコン基板１１
上はシリコン酸化膜等の絶縁膜１１で覆われ、この上に
Ａｌ配線１３がレジスト１４をマスクとしてエッチング
されてパターン形成される。レジスト１４及びＡｌ配線
１３の側壁には、Ｃｌ系ガスによるドライエッチングの
過程でＣｌ成分をを含む側壁保護膜１５が形成され、レ
ジスト１４の表面にもＣｌ成分を含む表面層が形成され
る。
Ａｌ膜エッチング直後の状態であり、シリコン基板１１
上はシリコン酸化膜等の絶縁膜１１で覆われ、この上に
Ａｌ配線１３がレジスト１４をマスクとしてエッチング
されてパターン形成される。レジスト１４及びＡｌ配線
１３の側壁には、Ｃｌ系ガスによるドライエッチングの
過程でＣｌ成分をを含む側壁保護膜１５が形成され、レ
ジスト１４の表面にもＣｌ成分を含む表面層が形成され
る。
【００１４】この後、アッシング・チャンバ内に基板を
移し、ステージ温度を１８０〜２５０℃に設定して、３
ステップのプラズマ処理が行われる。なおこのプラズマ
処理を３ステップとするのは、Ａｌ配線１３が具体的に
は図２（ａ）に示すように、Ａｌ膜１３ａの表面に反射
防止膜としてＳｉ膜１３ｂが形成されている場合であ
る。図２（ｂ）に示すようにＴｉＮ膜（又はＴｉＯＮ
膜）１３ｃが反射防止膜として形成されている場合は、
後述のように２ステップで止める。
移し、ステージ温度を１８０〜２５０℃に設定して、３
ステップのプラズマ処理が行われる。なおこのプラズマ
処理を３ステップとするのは、Ａｌ配線１３が具体的に
は図２（ａ）に示すように、Ａｌ膜１３ａの表面に反射
防止膜としてＳｉ膜１３ｂが形成されている場合であ
る。図２（ｂ）に示すようにＴｉＮ膜（又はＴｉＯＮ
膜）１３ｃが反射防止膜として形成されている場合は、
後述のように２ステップで止める。
【００１５】３ステップのプラズマ処理のガス種及びそ
の流量（単位：ＳＣＣＭ）と処理時間（単位：秒）の最
適接設定例を、下記表１に示す。
の流量（単位：ＳＣＣＭ）と処理時間（単位：秒）の最
適接設定例を、下記表１に示す。
【００１６】
【表１】
【００１７】第１ステップでは、Ｏ2 ／ＣＨＦ3 混合ガ
スのプラズマを用いて、先のエッチングガスや反応生成
物（ＡｌＣｌｘ，ＣｕＣｌｘ，ＳｉＣｌｘ等）が打ち込
まれたレジスト表面層や側壁保護膜１５を除去しなが
ら、レジスト１４をアッシングする。基板加熱により側
壁保護膜１５の変質・硬化が生じるが、ＣＨＦ3 を用い
ることでこれを除去することができる。表１のＯ2 ／Ｃ
ＨＦ3 流量比は、アッシングの面内均一性が最もよいポ
イントであるが、好ましい範囲は１５／１〜３０／１で
ある。処理時間は、５〜１５［秒］の範囲で選択するこ
とができる。この処理により、図１（ｂ）の状態が得ら
れる。レジスト１４が厚い間は下地絶縁膜１２の膜減り
はほとんどない。
スのプラズマを用いて、先のエッチングガスや反応生成
物（ＡｌＣｌｘ，ＣｕＣｌｘ，ＳｉＣｌｘ等）が打ち込
まれたレジスト表面層や側壁保護膜１５を除去しなが
ら、レジスト１４をアッシングする。基板加熱により側
壁保護膜１５の変質・硬化が生じるが、ＣＨＦ3 を用い
ることでこれを除去することができる。表１のＯ2 ／Ｃ
ＨＦ3 流量比は、アッシングの面内均一性が最もよいポ
イントであるが、好ましい範囲は１５／１〜３０／１で
ある。処理時間は、５〜１５［秒］の範囲で選択するこ
とができる。この処理により、図１（ｂ）の状態が得ら
れる。レジスト１４が厚い間は下地絶縁膜１２の膜減り
はほとんどない。
【００１８】第２ステップは、ＣＨ3 ＯＨが加えられ
て、Ｏ2 ／ＣＨ3 ＯＨ／ＣＨＦ3 の混合ガスのプラズマ
を用いたメインのアッシング処理となる。ＣＨ3 ＯＨを
加えたことで、配線腐食の原因となる側壁絶縁膜１５等
のＣｌ成分が除去できる。このステップの処理時間は長
く、ＣＨＦ3 が余り多いとＡｌ配線が削られるので、第
１ステップより少なくしている。但し、ＣＨＦ3 を０に
すると、側壁保護膜１５が最後の洗浄処理でも除去でき
ない程度に残るので、好ましくは５〜１５［ＳＣＣＭ］
の範囲とする。
て、Ｏ2 ／ＣＨ3 ＯＨ／ＣＨＦ3 の混合ガスのプラズマ
を用いたメインのアッシング処理となる。ＣＨ3 ＯＨを
加えたことで、配線腐食の原因となる側壁絶縁膜１５等
のＣｌ成分が除去できる。このステップの処理時間は長
く、ＣＨＦ3 が余り多いとＡｌ配線が削られるので、第
１ステップより少なくしている。但し、ＣＨＦ3 を０に
すると、側壁保護膜１５が最後の洗浄処理でも除去でき
ない程度に残るので、好ましくは５〜１５［ＳＣＣＭ］
の範囲とする。
【００１９】ＣＨ3 ＯＨは、１００［ＳＣＣＭ］以上に
なるとアッシング抑制が強くなりすぎ、また６０［ＳＣ
ＣＭ］より少ないと側壁保護膜のＣｌ成分除去の効果が
十分でなくなる。処理時間はレジスト残り膜厚との関係
で、５０〜９０秒の間で最適設定される。この第２ステ
ップで、図１（ｃ）に示すようにレジストはほとんど除
去され、僅かの側壁保護膜１５と表面に残渣１６が残る
程度となる。
なるとアッシング抑制が強くなりすぎ、また６０［ＳＣ
ＣＭ］より少ないと側壁保護膜のＣｌ成分除去の効果が
十分でなくなる。処理時間はレジスト残り膜厚との関係
で、５０〜９０秒の間で最適設定される。この第２ステ
ップで、図１（ｃ）に示すようにレジストはほとんど除
去され、僅かの側壁保護膜１５と表面に残渣１６が残る
程度となる。
【００２０】第３ステップでは、第１ステップと同じガ
ス組成に戻して、極く短時間の処理で、図１（ｄ）に示
すように側壁保護膜１５が、最後の溶剤洗浄で除去でき
る程度まで除去される。レジストのない状態では下地絶
縁膜がエッチングされ易いので、この第３ステップの処
理は、５秒以下に抑えることが好ましい。Ｏ2 ／ＣＨＦ
3 流量比は、１５／１〜３０／１の範囲で選択する。こ
の結果、図１（ｄ）に示すように、側壁保護膜１５と表
面の残渣１６は更に少なくなる。
ス組成に戻して、極く短時間の処理で、図１（ｄ）に示
すように側壁保護膜１５が、最後の溶剤洗浄で除去でき
る程度まで除去される。レジストのない状態では下地絶
縁膜がエッチングされ易いので、この第３ステップの処
理は、５秒以下に抑えることが好ましい。Ｏ2 ／ＣＨＦ
3 流量比は、１５／１〜３０／１の範囲で選択する。こ
の結果、図１（ｄ）に示すように、側壁保護膜１５と表
面の残渣１６は更に少なくなる。
【００２１】以上の３ステップのプラズマ処理が終わっ
た後、アミン系溶剤により洗浄処理を行って、ごく僅か
に残る側壁保護膜１５と残渣１６を除去する。アミン系
溶剤を用いると、Ａｌ配線のピットや側面の荒れ、サイ
ドエッチング等が効果的に防止される。
た後、アミン系溶剤により洗浄処理を行って、ごく僅か
に残る側壁保護膜１５と残渣１６を除去する。アミン系
溶剤を用いると、Ａｌ配線のピットや側面の荒れ、サイ
ドエッチング等が効果的に防止される。
【００２２】Ａｌ配線１３の表面の反射防止膜が、図２
（ｂ）に示すようにＴｉＮ膜（またはＴｉＯＮ膜）１３
ｃであって、且つこれを残したい場合には、上記第３ス
テップは省略する。Ｏ2 ／ＣＨＦ3 ガスのプラズマは、
ＴｉＮ膜及びＴｉＯＮ膜に対して速いエッチング速度を
有するからである。
（ｂ）に示すようにＴｉＮ膜（またはＴｉＯＮ膜）１３
ｃであって、且つこれを残したい場合には、上記第３ス
テップは省略する。Ｏ2 ／ＣＨＦ3 ガスのプラズマは、
ＴｉＮ膜及びＴｉＯＮ膜に対して速いエッチング速度を
有するからである。
【００２３】
【発明の効果】以上述べたようにこの発明によれば、基
板加熱を行いながら、ガス組成を切替えた２ステップ又
は３ステップのガスプラズマ処理で、Ａｌ配線パターニ
ング後の高速のレジストアッシングと防食処理が可能に
なる。
板加熱を行いながら、ガス組成を切替えた２ステップ又
は３ステップのガスプラズマ処理で、Ａｌ配線パターニ
ング後の高速のレジストアッシングと防食処理が可能に
なる。
【図１】 この発明の一実施例のレジストアッシング工
程を示す。
程を示す。
【図２】 同実施例のＡｌ配線構造を示す。
【図３】 同実施例に用いたアッシャー一体型プラズマ
エッチング装置を示す。
エッチング装置を示す。
１１…シリコン基板、１２…絶縁膜、１３…Ａｌ配線、
１４…レジスト、１５…側面保護膜、１６…残渣。
１４…レジスト、１５…側面保護膜、１６…残渣。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/302 Ｆ 21/88 Ｄ Ｎ
Claims (2)
- 【請求項１】 絶縁膜で覆われた半導体基板上に、反射
防止膜としてＴｉＮ膜又はＴｉＯＮ膜を表面に形成した
Ａｌを主体とする導電体膜を形成し、この導電体膜をレ
ジストをマスクとしてドライエッチングによりパターニ
ングした後、前記レジストをアッシングする工程を有す
る半導体装置の製造方法において、 前記アッシング工程は、 前記半導体基板を加熱した状態で、Ｆ含有ガスとＯ2 ガ
スの混合ガスによるプラズマで処理し、引き続きＨ含有
ガスとＦ含有ガスとＯ2 ガスの混合ガスによるプラズマ
で処理する工程と、その後アミン系溶剤で洗浄する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 絶縁膜で覆われた半導体基板上に、反射
防止膜としてＳｉ膜を表面に形成したＡｌを主体とする
導電体膜を形成し、この導電体膜をレジストをマスクと
してドライエッチングによりパターニングした後、前記
レジストをアッシングする工程を有する半導体装置の製
造方法において、 前記アッシング工程は、 前記半導体基板を加熱した状態で、Ｆ含有ガスとＯ2 ガ
スの混合ガスによるプラズマで処理し、引き続きＨ含有
ガスとＦ含有ガスとＯ2 ガスの混合ガスによるプラズマ
で処理し、再度Ｆ含有ガスとＯ2 ガスの混合ガスによる
プラズマで処理する工程と、その後アミン系溶剤で洗浄
する工程とを有することを特徴とする半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33439794A JP3204012B2 (ja) | 1994-12-19 | 1994-12-19 | 半導体装置の製造方法 |
| KR1019950052245A KR100214251B1 (ko) | 1994-12-19 | 1995-12-19 | 배선층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33439794A JP3204012B2 (ja) | 1994-12-19 | 1994-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08172076A true JPH08172076A (ja) | 1996-07-02 |
| JP3204012B2 JP3204012B2 (ja) | 2001-09-04 |
Family
ID=18276916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33439794A Expired - Fee Related JP3204012B2 (ja) | 1994-12-19 | 1994-12-19 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3204012B2 (ja) |
| KR (1) | KR100214251B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268926B1 (ko) * | 1996-12-31 | 2000-10-16 | 김영환 | 반도체소자의 배선 형성방법 |
| JP2015141981A (ja) * | 2014-01-28 | 2015-08-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN106206290A (zh) * | 2016-08-24 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种包含铝的膜层图案、其制作方法及其后处理方法 |
-
1994
- 1994-12-19 JP JP33439794A patent/JP3204012B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-19 KR KR1019950052245A patent/KR100214251B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268926B1 (ko) * | 1996-12-31 | 2000-10-16 | 김영환 | 반도체소자의 배선 형성방법 |
| JP2015141981A (ja) * | 2014-01-28 | 2015-08-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN106206290A (zh) * | 2016-08-24 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种包含铝的膜层图案、其制作方法及其后处理方法 |
| US10508346B2 (en) | 2016-08-24 | 2019-12-17 | Boe Technology Group Co., Ltd. | Pattern of a film layer including aluminum, and manufacturing method and aftertreatment method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100214251B1 (ko) | 1999-08-02 |
| JP3204012B2 (ja) | 2001-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3879027B2 (ja) | イオン注入後にフォトレジストを除去するための処理方法 | |
| US7585777B1 (en) | Photoresist strip method for low-k dielectrics | |
| JP3326644B2 (ja) | シリコン系材料層の加工方法 | |
| US5792672A (en) | Photoresist strip method | |
| US6325861B1 (en) | Method for etching and cleaning a substrate | |
| KR0172779B1 (ko) | 감광막 제거 방법 | |
| JPH06177089A (ja) | 半導体装置の製造方法 | |
| US6491042B1 (en) | Post etching treatment process for high density oxide etcher | |
| KR100524450B1 (ko) | 반도체 제조시 엣칭후 웨이퍼 층 스택을 처리하는 방법 및조성물 | |
| US20030036284A1 (en) | Method for removing the photoresist layer of ion-implanting process | |
| JP3204012B2 (ja) | 半導体装置の製造方法 | |
| US6887793B2 (en) | Method for plasma etching a wafer after backside grinding | |
| JPH05160022A (ja) | 半導体装置の製造方法 | |
| US6423646B1 (en) | Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface | |
| JPH06151302A (ja) | レジスト除去方法 | |
| JPH05102108A (ja) | 半導体素子の製造方法 | |
| JP2925751B2 (ja) | 半導体装置の製造方法 | |
| JPH0637063A (ja) | 半導体装置の製法 | |
| US5990018A (en) | Oxide etching process using nitrogen plasma | |
| JP2003534659A (ja) | 半導体装置の反射防止膜をドライエッチングにより除去する方法 | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| KR100701388B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
| JP3079656B2 (ja) | ドライエッチング方法 | |
| KR970006937B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100528266B1 (ko) | 건식에칭후측벽잔류물제거용용액및제거방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |