JPH08167906A - 交換機 - Google Patents
交換機Info
- Publication number
- JPH08167906A JPH08167906A JP31141294A JP31141294A JPH08167906A JP H08167906 A JPH08167906 A JP H08167906A JP 31141294 A JP31141294 A JP 31141294A JP 31141294 A JP31141294 A JP 31141294A JP H08167906 A JPH08167906 A JP H08167906A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- unit
- processing
- processing unit
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5639—Tariffs or charging
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5647—Cell loss
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】
【目的】回線インターフェイス装置の小型化を図ること
を目的とする。 【構成】回線を収容するとともに回線からの情報をセル
単位に処理する回線対応部１０を備え、前記回線対応部
１０は、前記セルに対して基本的な処理を行う基本処理
部５と、前記基本処理部５から分離されるとともに前記
基本処理部５に対して着脱自在に装着されかつ前記セル
に対して付加的な処理を行う付加処理部７とを備えてい
る。
を目的とする。 【構成】回線を収容するとともに回線からの情報をセル
単位に処理する回線対応部１０を備え、前記回線対応部
１０は、前記セルに対して基本的な処理を行う基本処理
部５と、前記基本処理部５から分離されるとともに前記
基本処理部５に対して着脱自在に装着されかつ前記セル
に対して付加的な処理を行う付加処理部７とを備えてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、広帯域ＩＳＤＮにおけ
る高速パケット（セル）の交換処理を行う交換機に関す
る。
る高速パケット（セル）の交換処理を行う交換機に関す
る。
【０００２】
【従来の技術】広帯域ＩＳＤＮは、音声、データ、動画
像などの多種多様なマルチメディアを提供することがで
きる。また、ＡＴＭ交換機は、非同期転送モードにより
情報をセル単位で転送し、低速から高速まで幅広い通信
に適用できる。従って、広帯域ＩＳＤＮ網ではＡＴＭ交
換機に光ファイバからなる回線が接続される。
像などの多種多様なマルチメディアを提供することがで
きる。また、ＡＴＭ交換機は、非同期転送モードにより
情報をセル単位で転送し、低速から高速まで幅広い通信
に適用できる。従って、広帯域ＩＳＤＮ網ではＡＴＭ交
換機に光ファイバからなる回線が接続される。
【０００３】この広帯域ＩＳＤＮにおいて、加入者が使
用すべき帯域は数Mbps程度であり、加入者が少ない場合
には、ＡＴＭ交換機は例えば、150Mbps回線を５０〜１
００回線だけ収容すれば足りる。また、加入者が少ない
場合には、図２０に示すようにＡＴＭ交換機１０の前に
設けた伝送系５７で多重化処理を行うことにより回線を
有効に利用している。
用すべき帯域は数Mbps程度であり、加入者が少ない場合
には、ＡＴＭ交換機は例えば、150Mbps回線を５０〜１
００回線だけ収容すれば足りる。また、加入者が少ない
場合には、図２０に示すようにＡＴＭ交換機１０の前に
設けた伝送系５７で多重化処理を行うことにより回線を
有効に利用している。
【０００４】さらに、伝送系５７で多重化した場合、広
帯域ＩＳＤＮに障害が発生した際には損害が大きい。こ
のため、図２１に示すように伝送系５７、加入者回線対
応部３、スイッチ４、中継回線対応部３０を現用系と予
備系の二重化構成とし、障害が発生した場合には現用系
から予備系に切り替えていた。
帯域ＩＳＤＮに障害が発生した際には損害が大きい。こ
のため、図２１に示すように伝送系５７、加入者回線対
応部３、スイッチ４、中継回線対応部３０を現用系と予
備系の二重化構成とし、障害が発生した場合には現用系
から予備系に切り替えていた。
【０００５】前記加入者回線対応部３は加入者端末１か
ら同期ディジタルハイアラーキ（ＳＤＨ）で送られてく
る信号をＡＴＭフォーマットに変換してスイッチ４に送
信するインターフェイスである。スイッチ４は生成され
たＡＴＭフォーマットに従ったセルを何れかの中継線に
送出すべく内部の信号経路を切り替える。
ら同期ディジタルハイアラーキ（ＳＤＨ）で送られてく
る信号をＡＴＭフォーマットに変換してスイッチ４に送
信するインターフェイスである。スイッチ４は生成され
たＡＴＭフォーマットに従ったセルを何れかの中継線に
送出すべく内部の信号経路を切り替える。
【０００６】ここで、図２２に示す加入者回線対応部に
おいて、光／電気（ＯＥ／ＥＯ）変換部１１では、光ケ
ーブルからなる加入者回線５３からの光信号を電気信号
に変換し、あるいはこれとは逆に電気信号を光信号に変
換する。同期ディジタルハイアラーキ（ＳＤＨ）終端部
１２では、加入者端末１から伝送系５７を介して送られ
てくるＳＤＨフォーマットを終端する。ＳＤＨフォーマ
ットとは前記伝送系５７による多重化に際し、信号を効
率よくかつ柔軟に伝送できるように伝送路の太さ（つま
り、チャネル容量）を階層（数段階）に分け、すなわ
ち、物理レイア（階層）に分けたフォーマットである。
図２３にＳＤＨフォーマットを示す。ＳＤＨフレームは
縦が９列からなり、横が９オクテッドの制御情報として
のセクションオーバヘッド（ＳＯＨ）と、２６１オクテ
ッドの仮想コンテナ（ＶＣ−４）とから構成される。こ
のフレーム構造によりＳＤＨの基本ビットレートが１５
５．５２Ｍビット／ｓに統一されている。
おいて、光／電気（ＯＥ／ＥＯ）変換部１１では、光ケ
ーブルからなる加入者回線５３からの光信号を電気信号
に変換し、あるいはこれとは逆に電気信号を光信号に変
換する。同期ディジタルハイアラーキ（ＳＤＨ）終端部
１２では、加入者端末１から伝送系５７を介して送られ
てくるＳＤＨフォーマットを終端する。ＳＤＨフォーマ
ットとは前記伝送系５７による多重化に際し、信号を効
率よくかつ柔軟に伝送できるように伝送路の太さ（つま
り、チャネル容量）を階層（数段階）に分け、すなわ
ち、物理レイア（階層）に分けたフォーマットである。
図２３にＳＤＨフォーマットを示す。ＳＤＨフレームは
縦が９列からなり、横が９オクテッドの制御情報として
のセクションオーバヘッド（ＳＯＨ）と、２６１オクテ
ッドの仮想コンテナ（ＶＣ−４）とから構成される。こ
のフレーム構造によりＳＤＨの基本ビットレートが１５
５．５２Ｍビット／ｓに統一されている。
【０００７】図２４にＳＤＨフレームへのセルマッピン
グを示す。図中、ＳＤＨフレームには前記仮想コンテナ
に付加された制御情報としてのパスオーバヘッド（ＰＯ
Ｈ）を含む。ＳＤＨフレームはヘッダ及びユーザ情報か
らなるＡＴＭセルにマッピングされる。
グを示す。図中、ＳＤＨフレームには前記仮想コンテナ
に付加された制御情報としてのパスオーバヘッド（ＰＯ
Ｈ）を含む。ＳＤＨフレームはヘッダ及びユーザ情報か
らなるＡＴＭセルにマッピングされる。
【０００８】セル同期部１３では、伝送路ドット誤りが
ＡＴＭセルヘッダの誤りとなったことによるセル損失を
低減するためにセルヘッダに書き込まれたヘッダ誤り制
御情報に基いてセルの誤り制御を行いセルの同期検出を
行う。使用量パラメータコントロール（ＵＰＣ）部１４
では、トラヒック量を監視することによりユーザが使用
すべき帯域を管理する。
ＡＴＭセルヘッダの誤りとなったことによるセル損失を
低減するためにセルヘッダに書き込まれたヘッダ誤り制
御情報に基いてセルの誤り制御を行いセルの同期検出を
行う。使用量パラメータコントロール（ＵＰＣ）部１４
では、トラヒック量を監視することによりユーザが使用
すべき帯域を管理する。
【０００９】課金部１５では、セルをカウントし、その
情報を課金情報としてプロセッサに通知する。オペレー
ションアンドメンテテンス（ＯＡＭ）部１６では、ＯＡ
Ｍセル（警報セル）を管理する。モニタリングセル（Ｍ
Ｃ）部１７では、ＭＣセルを用いてセル誤り特性、セル
損失特性、セル遅延特性等を測定することによりセルの
品質を監視する。
情報を課金情報としてプロセッサに通知する。オペレー
ションアンドメンテテンス（ＯＡＭ）部１６では、ＯＡ
Ｍセル（警報セル）を管理する。モニタリングセル（Ｍ
Ｃ）部１７では、ＭＣセルを用いてセル誤り特性、セル
損失特性、セル遅延特性等を測定することによりセルの
品質を監視する。
【００１０】ＶＰＩ／ＶＣＩ変換テーブル１８０は入力
されてくる仮想チャネル識別子（ＶＣＩ；Virtual Chan
nel Identifier）及び仮想パス識別子（ＶＰＩ；Virtua
l Path Channel Identifier）と出力先の仮想チャネル
識別子及び仮想パス識別子とを対応付けて格納する。Ｖ
ＰＩ／ＶＣＩ（ヘッダ）変換部１８では、前記セルヘッ
ダに書き込まれた仮想チャネル識別子と仮想パス識別子
とを読み出してＶＰＩ／ＶＣＩ変換テーブル１８０を参
照することにより仮想パス識別子を出力先の仮想パス識
別子に変換し、仮想チャネル識別子を出力先の仮想チャ
ネル識別子に変換する。
されてくる仮想チャネル識別子（ＶＣＩ；Virtual Chan
nel Identifier）及び仮想パス識別子（ＶＰＩ；Virtua
l Path Channel Identifier）と出力先の仮想チャネル
識別子及び仮想パス識別子とを対応付けて格納する。Ｖ
ＰＩ／ＶＣＩ（ヘッダ）変換部１８では、前記セルヘッ
ダに書き込まれた仮想チャネル識別子と仮想パス識別子
とを読み出してＶＰＩ／ＶＣＩ変換テーブル１８０を参
照することにより仮想パス識別子を出力先の仮想パス識
別子に変換し、仮想チャネル識別子を出力先の仮想チャ
ネル識別子に変換する。
【００１１】この出力先の仮想チャネル識別子と出力先
の仮想パス識別子とにより出力先の経路がセル毎に決定
される。マイクロプロセッサ１９では、ＵＰＣ部１４、
課金部１５、ＯＡＭ部１６、ＭＣ部１７、ＶＰＩ／ＶＣ
Ｉ変換部１８の制御を行う。
の仮想パス識別子とにより出力先の経路がセル毎に決定
される。マイクロプロセッサ１９では、ＵＰＣ部１４、
課金部１５、ＯＡＭ部１６、ＭＣ部１７、ＶＰＩ／ＶＣ
Ｉ変換部１８の制御を行う。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
た高度な機能を実現するために回線対応部には多くのＬ
ＳＩが搭載されていた。また、広帯域ＩＳＤＮへの加入
者が増加してくると、回線対応部も増加する。このた
め、回線対応部が大型化してしまう。さらに、加入者回
線が多重化された場合であって二重化構成されていない
場合には、ある回線対応部に故障が発生すると、その回
線対応部に対応する回線を閉塞する。このため、多重化
された全ての加入者が回線を使用できなくなるという問
題もあった。
た高度な機能を実現するために回線対応部には多くのＬ
ＳＩが搭載されていた。また、広帯域ＩＳＤＮへの加入
者が増加してくると、回線対応部も増加する。このた
め、回線対応部が大型化してしまう。さらに、加入者回
線が多重化された場合であって二重化構成されていない
場合には、ある回線対応部に故障が発生すると、その回
線対応部に対応する回線を閉塞する。このため、多重化
された全ての加入者が回線を使用できなくなるという問
題もあった。
【００１３】本発明の目的は、このような点に鑑みてな
されたもので、その目的とするところは、回線対応部の
小型化を図る交換機を提供することにある。
されたもので、その目的とするところは、回線対応部の
小型化を図る交換機を提供することにある。
【００１４】
【課題を解決するための手段】本発明は、前記課題を解
決するために下記の構成とした。図１は交換機の第１の
発明の原理図である。 ＜第１の発明＞本発明にかかる交換機は、データとセル
ヘッダとからなる固定長のセルの交換処理を行う交換機
であって、回線を収容するとともに回線からの情報をセ
ル単位に処理する回線対応部１０を備え、前記回線対応
部１０は、前記セルに対して基本的な処理を行う基本処
理部５と、前記基本処理部５から分離されるとともに前
記基本処理部５に対して着脱自在に装着されかつ前記セ
ルに対して付加的な処理を行う付加処理部７とを備えて
いることである（請求項１に対応）。 （基本処理部）前記基本処理部５は前記セルに対して基
本的な処理を行うもので、例えば、セルの誤り制御を行
いセルの同期検出を行ったり、管理セルを用いてセルの
誤り特性、セル損失特性、セル遅延特性などを測定す
る。 （付加処理部）付加処理部７は前記基本処理部５から分
離されるとともに前記基本処理部５に対して着脱自在に
装着されかつ前記セルに対して付加的な処理を行うもの
で、例えば、課金処理などを行う。
決するために下記の構成とした。図１は交換機の第１の
発明の原理図である。 ＜第１の発明＞本発明にかかる交換機は、データとセル
ヘッダとからなる固定長のセルの交換処理を行う交換機
であって、回線を収容するとともに回線からの情報をセ
ル単位に処理する回線対応部１０を備え、前記回線対応
部１０は、前記セルに対して基本的な処理を行う基本処
理部５と、前記基本処理部５から分離されるとともに前
記基本処理部５に対して着脱自在に装着されかつ前記セ
ルに対して付加的な処理を行う付加処理部７とを備えて
いることである（請求項１に対応）。 （基本処理部）前記基本処理部５は前記セルに対して基
本的な処理を行うもので、例えば、セルの誤り制御を行
いセルの同期検出を行ったり、管理セルを用いてセルの
誤り特性、セル損失特性、セル遅延特性などを測定す
る。 （付加処理部）付加処理部７は前記基本処理部５から分
離されるとともに前記基本処理部５に対して着脱自在に
装着されかつ前記セルに対して付加的な処理を行うもの
で、例えば、課金処理などを行う。
【００１５】図１に示す発明は以下の付加的構成要素を
備える場合でも成立する。その付加的構成要素とは、前
記付加処理部７が、前記セルに対して複数の付加的な処
理を行う複数の処理ブロックを備え、各処理ブロックは
個別に前記基本処理部５に対して着脱自在に装着される
ことである（請求項２に対応）。
備える場合でも成立する。その付加的構成要素とは、前
記付加処理部７が、前記セルに対して複数の付加的な処
理を行う複数の処理ブロックを備え、各処理ブロックは
個別に前記基本処理部５に対して着脱自在に装着される
ことである（請求項２に対応）。
【００１６】他の付加的構成要素とは、前記基本処理部
５は、さらに、前記付加処理部７内の１つ以上の処理ブ
ロックが装着されたときにはその装着された処理ブロッ
クを選択してセルに対して付加的な処理を行う選択部６
を備えることである（請求項３に対応）。
５は、さらに、前記付加処理部７内の１つ以上の処理ブ
ロックが装着されたときにはその装着された処理ブロッ
クを選択してセルに対して付加的な処理を行う選択部６
を備えることである（請求項３に対応）。
【００１７】他の付加的構成要素とは、前記付加処理部
７が、前記複数の処理ブロックとして、セルの流量を監
視することにより加入者端末の加入者が使用すべき帯域
を管理するＵＰＣ（帯域管理部）１４と、前記セルの数
を計数することにより課金情報を収集する課金部１５
と、前記セルに含まれるセルヘッダに書き込まれた仮想
チャネル識別子を出力先の仮想チャネル識別子に変換す
るＶＣＩ変換部１８ｂとを備えたことである（請求項４
に対応）。
７が、前記複数の処理ブロックとして、セルの流量を監
視することにより加入者端末の加入者が使用すべき帯域
を管理するＵＰＣ（帯域管理部）１４と、前記セルの数
を計数することにより課金情報を収集する課金部１５
と、前記セルに含まれるセルヘッダに書き込まれた仮想
チャネル識別子を出力先の仮想チャネル識別子に変換す
るＶＣＩ変換部１８ｂとを備えたことである（請求項４
に対応）。
【００１８】他の付加的構成要素とは、前記基本処理部
５が、回線を通して送られてくる情報の伝送フォーマッ
トを終端する終端部１２と、前記終端部１２に接続され
セルに含まれるセルヘッダに書き込まれたヘッダ誤り制
御情報に基いてセルの誤り制御を行いセルの同期検出を
行うセル同期部１３と、前記セル同期部１３に接続され
警報転送セルを管理する警報転送セル管理（ＯＡＭ）部
１６と、前記警報転送セル管理部１６に接続されるとと
もに管理セルを用いてセルの誤り特性、セル損失特性、
セル遅延特性の少なくとも１つを測定する管理セル（Ｍ
Ｃ）部１７と、前記管理セル部１７に接続され前記セル
に含まれるセルヘッダに書き込まれた仮想パス識別子を
出力先の仮想パス識別子に変換する仮想パス識別子（Ｖ
ＰＩ）変換部１８ａとを備えたことである（請求項５に
対応）。
５が、回線を通して送られてくる情報の伝送フォーマッ
トを終端する終端部１２と、前記終端部１２に接続され
セルに含まれるセルヘッダに書き込まれたヘッダ誤り制
御情報に基いてセルの誤り制御を行いセルの同期検出を
行うセル同期部１３と、前記セル同期部１３に接続され
警報転送セルを管理する警報転送セル管理（ＯＡＭ）部
１６と、前記警報転送セル管理部１６に接続されるとと
もに管理セルを用いてセルの誤り特性、セル損失特性、
セル遅延特性の少なくとも１つを測定する管理セル（Ｍ
Ｃ）部１７と、前記管理セル部１７に接続され前記セル
に含まれるセルヘッダに書き込まれた仮想パス識別子を
出力先の仮想パス識別子に変換する仮想パス識別子（Ｖ
ＰＩ）変換部１８ａとを備えたことである（請求項５に
対応）。
【００１９】他の付加的構成要素とは、前記付加処理部
７は、前記セルに対して付加的な処理を実行するととも
に前記基本処理部に既に装着された付加実行部７ａと、
前記付加実行部が付加的な処理を実行するために必要な
情報を記憶するとともに前記基本処理部とは分離されて
着脱自在に装着される記憶部１７０とを備えることであ
る（請求項６に対応）。
７は、前記セルに対して付加的な処理を実行するととも
に前記基本処理部に既に装着された付加実行部７ａと、
前記付加実行部が付加的な処理を実行するために必要な
情報を記憶するとともに前記基本処理部とは分離されて
着脱自在に装着される記憶部１７０とを備えることであ
る（請求項６に対応）。
【００２０】他の付加的構成要素とは、前記基本処理部
は、前記セルに対して実時間で処理を実行する第１の処
理部と、前記セルに対して時間ずれを許容して処理を実
行する第２の処理部とを備え、前記付加実行部７ａは、
前記第２の処理部に設けられる。前記第２の処理部は、
前記セルに含まれるヘッダ情報と警報転送セル情報とを
抽出するセル抽出部と、セル抽出部で抽出されたヘッダ
情報と警報転送セル情報に基づき複数の処理を行うセル
処理部と、セル処理部の処理結果に基づき前記セル抽出
部から送られてくるセルを制御するとともに警報転送セ
ル情報を挿入するセル挿入部とを備える（請求項７に対
応）。
は、前記セルに対して実時間で処理を実行する第１の処
理部と、前記セルに対して時間ずれを許容して処理を実
行する第２の処理部とを備え、前記付加実行部７ａは、
前記第２の処理部に設けられる。前記第２の処理部は、
前記セルに含まれるヘッダ情報と警報転送セル情報とを
抽出するセル抽出部と、セル抽出部で抽出されたヘッダ
情報と警報転送セル情報に基づき複数の処理を行うセル
処理部と、セル処理部の処理結果に基づき前記セル抽出
部から送られてくるセルを制御するとともに警報転送セ
ル情報を挿入するセル挿入部とを備える（請求項７に対
応）。
【００２１】他の付加的構成要素とは、前記記憶部１７
０は、前記セルに対して複数の付加的な処理を行うため
に必要な情報を記憶する複数の記憶ブロックを備え、各
記憶ブロックは個別に前記基本処理部に対して着脱自在
に装着されることである（請求項８に対応）。
０は、前記セルに対して複数の付加的な処理を行うため
に必要な情報を記憶する複数の記憶ブロックを備え、各
記憶ブロックは個別に前記基本処理部に対して着脱自在
に装着されることである（請求項８に対応）。
【００２２】他の付加的構成要素とは、前記セル処理部
は、さらに、前記セル抽出部で抽出されたヘッダ情報と
警報転送セル情報とに基づき、１つ以上の記憶ブロック
が装着されたときにはその装着された記憶ブロックを選
択して選択された記憶ブロックの情報を用いて付加的な
処理を行うヘッダ処理部を備えることである（請求項９
に対応）。
は、さらに、前記セル抽出部で抽出されたヘッダ情報と
警報転送セル情報とに基づき、１つ以上の記憶ブロック
が装着されたときにはその装着された記憶ブロックを選
択して選択された記憶ブロックの情報を用いて付加的な
処理を行うヘッダ処理部を備えることである（請求項９
に対応）。
【００２３】他の付加的構成要素とは、前記セル処理部
は、ヘッダ情報に基づきセル数が所定量を越える場合に
はセルの廃棄指示を行うことにより加入者の使用帯域を
管理する帯域管理部と、前記ヘッダ情報内の仮想パス識
別子及び仮想チャネル識別子を出力先の仮想パス識別子
及び仮想チャネル識別子に変換するヘッダ変換部と、前
記セルの数を計数することにより課金情報を収集する課
金部と、前記警報転送セル情報を管理する警報転送セル
管理部とを備える（請求項１０に対応）。 ＜第２の発明＞図２に交換機の第２の発明の原理図を示
す。この発明はデータとセルヘッダとからなる固定長の
セルの交換処理を行う交換機であって、複数の回線を収
容するとともに各回線からの情報をセル単位に処理する
回線対応部１０を備え、前記回線対応部１０は、前記収
容される複数の回線の各々に個別に接続されるとともに
個別にセル処理を行う個別部３１と、前記各個別部３１
に接続されるとともに各個別部３１で処理されたセルを
一括して処理する共通部３２とを備える。前記共通部３
２は、前記セルに対して基本的な処理を行う基本処理部
５と、前記基本処理部５から分離されるとともに前記基
本処理部５に対して着脱自在に装着されかつ前記セルに
対して付加的な処理を行う付加処理部７とを備えている
ことである（請求項１１に対応）。
は、ヘッダ情報に基づきセル数が所定量を越える場合に
はセルの廃棄指示を行うことにより加入者の使用帯域を
管理する帯域管理部と、前記ヘッダ情報内の仮想パス識
別子及び仮想チャネル識別子を出力先の仮想パス識別子
及び仮想チャネル識別子に変換するヘッダ変換部と、前
記セルの数を計数することにより課金情報を収集する課
金部と、前記警報転送セル情報を管理する警報転送セル
管理部とを備える（請求項１０に対応）。 ＜第２の発明＞図２に交換機の第２の発明の原理図を示
す。この発明はデータとセルヘッダとからなる固定長の
セルの交換処理を行う交換機であって、複数の回線を収
容するとともに各回線からの情報をセル単位に処理する
回線対応部１０を備え、前記回線対応部１０は、前記収
容される複数の回線の各々に個別に接続されるとともに
個別にセル処理を行う個別部３１と、前記各個別部３１
に接続されるとともに各個別部３１で処理されたセルを
一括して処理する共通部３２とを備える。前記共通部３
２は、前記セルに対して基本的な処理を行う基本処理部
５と、前記基本処理部５から分離されるとともに前記基
本処理部５に対して着脱自在に装着されかつ前記セルに
対して付加的な処理を行う付加処理部７とを備えている
ことである（請求項１１に対応）。
【００２４】また、図２に示す発明は以下の付加的構成
要素を備える場合でも成立する。その付加的構成要素と
は、前記付加処理部７は、前記セルに対して複数の付加
的な処理を行う複数の処理ブロックを備え、各処理ブロ
ックは個別に前記基本処理部に対して着脱自在に装着さ
れることである（請求項１２に対応）。
要素を備える場合でも成立する。その付加的構成要素と
は、前記付加処理部７は、前記セルに対して複数の付加
的な処理を行う複数の処理ブロックを備え、各処理ブロ
ックは個別に前記基本処理部に対して着脱自在に装着さ
れることである（請求項１２に対応）。
【００２５】他の付加的構成要素とは、前記基本処理部
５が、さらに、前記付加処理部７内の１つ以上の処理ブ
ロックが装着されたときにはその装着された処理ブロッ
クを選択してセルに対して付加的な処理を行う選択部６
を備えることである（請求項１３に対応）。
５が、さらに、前記付加処理部７内の１つ以上の処理ブ
ロックが装着されたときにはその装着された処理ブロッ
クを選択してセルに対して付加的な処理を行う選択部６
を備えることである（請求項１３に対応）。
【００２６】他の付加的構成要素とは、前記付加処理部
７は、前記複数の処理ブロックとして、セルの流量を監
視することにより加入者端末の加入者が使用すべき帯域
を管理するＵＰＣ部１４と、前記セルの数を計数するこ
とにより課金情報を収集する課金部１５と、前記セルに
含まれるセルヘッダに書き込まれた仮想チャネル識別子
を出力先の仮想チャネル識別子に変換するＶＣＩ変換部
１８ｂとを備えたことである（請求項１４に対応）。
７は、前記複数の処理ブロックとして、セルの流量を監
視することにより加入者端末の加入者が使用すべき帯域
を管理するＵＰＣ部１４と、前記セルの数を計数するこ
とにより課金情報を収集する課金部１５と、前記セルに
含まれるセルヘッダに書き込まれた仮想チャネル識別子
を出力先の仮想チャネル識別子に変換するＶＣＩ変換部
１８ｂとを備えたことである（請求項１４に対応）。
【００２７】他の付加的構成要素とは、前記共通部３２
内の基本処理部５は、警報転送セルを管理するＯＡＭ部
１６と、ＯＡＭ部１６に接続されるとともに管理セルを
用いてセルの誤り特性、セル損失特性、セル遅延特性の
少なくとも１つを測定するＭＣ部１７と、前記セルに含
まれるセルヘッダに書き込まれた仮想パス識別子を出力
先の仮想パス識別子に変換するＶＰＩ変換部１８ａとを
備えたことである（請求項１５に対応）。
内の基本処理部５は、警報転送セルを管理するＯＡＭ部
１６と、ＯＡＭ部１６に接続されるとともに管理セルを
用いてセルの誤り特性、セル損失特性、セル遅延特性の
少なくとも１つを測定するＭＣ部１７と、前記セルに含
まれるセルヘッダに書き込まれた仮想パス識別子を出力
先の仮想パス識別子に変換するＶＰＩ変換部１８ａとを
備えたことである（請求項１５に対応）。
【００２８】他の付加的構成要素とは、前記各個別部３
１は、前記回線を通して送られてくる情報の伝送フォー
マットを終端する終端部１２と、前記終端部１２に接続
されセルに含まれるセルヘッダに書き込まれたヘッダ誤
り制御情報に基いてセルの誤り制御を行いセルの同期検
出を行うセル同期部１３とを備えたことである（請求項
１６に対応）。
１は、前記回線を通して送られてくる情報の伝送フォー
マットを終端する終端部１２と、前記終端部１２に接続
されセルに含まれるセルヘッダに書き込まれたヘッダ誤
り制御情報に基いてセルの誤り制御を行いセルの同期検
出を行うセル同期部１３とを備えたことである（請求項
１６に対応）。
【００２９】他の付加的構成要素とは、前記付加処理部
７は、前記セルに対して付加的な処理を実行するととも
に前記基本処理部に既に装着された付加実行部７ａと、
前記付加実行部が付加的な処理を実行するために必要な
情報を記憶するとともに前記基本処理部とは分離されて
着脱自在に装着される記憶部１７０とを備えることであ
る（請求項１７に対応）。
７は、前記セルに対して付加的な処理を実行するととも
に前記基本処理部に既に装着された付加実行部７ａと、
前記付加実行部が付加的な処理を実行するために必要な
情報を記憶するとともに前記基本処理部とは分離されて
着脱自在に装着される記憶部１７０とを備えることであ
る（請求項１７に対応）。
【００３０】他の付加的構成要素とは、前記基本処理部
５は、前記セルに対して実時間で処理を実行する第１の
処理部と、前記セルに対して時間ずれを許容して処理を
実行する第２の処理部とを備え、前記付加実行部７ａ
は、前記第２の処理部に設けられる。
５は、前記セルに対して実時間で処理を実行する第１の
処理部と、前記セルに対して時間ずれを許容して処理を
実行する第２の処理部とを備え、前記付加実行部７ａ
は、前記第２の処理部に設けられる。
【００３１】前記第２の処理部は、前記セルに含まれる
ヘッダ情報と警報転送セル情報とを抽出するセル抽出部
と、セル抽出部で抽出されたヘッダ情報と警報転送セル
情報に基づき複数の処理を行うセル処理部と、セル処理
部の処理結果に基づき前記セル抽出部から送られてくる
セルを制御するとともに警報転送セル情報を挿入するセ
ル挿入部とを備えることである（請求項１８に対応）。
ヘッダ情報と警報転送セル情報とを抽出するセル抽出部
と、セル抽出部で抽出されたヘッダ情報と警報転送セル
情報に基づき複数の処理を行うセル処理部と、セル処理
部の処理結果に基づき前記セル抽出部から送られてくる
セルを制御するとともに警報転送セル情報を挿入するセ
ル挿入部とを備えることである（請求項１８に対応）。
【００３２】他の付加的構成要素とは、前記記憶部１７
０は、前記セルに対して複数の付加的な処理を行うため
に必要な情報を記憶する複数の記憶ブロックを備え、各
記憶ブロックは個別に前記基本処理部に対して着脱自在
に装着されることである（請求項１９に対応）。
０は、前記セルに対して複数の付加的な処理を行うため
に必要な情報を記憶する複数の記憶ブロックを備え、各
記憶ブロックは個別に前記基本処理部に対して着脱自在
に装着されることである（請求項１９に対応）。
【００３３】前記セル処理部は、さらに、前記セル抽出
部で抽出されたヘッダ情報と警報転送セル情報とに基づ
き、１つ以上の記憶ブロックが装着されたときにはその
装着された記憶ブロックを選択して選択された記憶ブロ
ックの情報を用いて付加的な処理を行うヘッダ処理部を
備えることである（請求項２０に対応）。
部で抽出されたヘッダ情報と警報転送セル情報とに基づ
き、１つ以上の記憶ブロックが装着されたときにはその
装着された記憶ブロックを選択して選択された記憶ブロ
ックの情報を用いて付加的な処理を行うヘッダ処理部を
備えることである（請求項２０に対応）。
【００３４】他の付加的構成要素とは、前記セル処理部
は、ヘッダ情報に基づきセル数が所定量を越える場合に
はセルの廃棄指示を行うことにより加入者の使用帯域を
管理する帯域管理部と、前記ヘッダ情報内の仮想パス識
別子及び仮想チャネル識別子を出力先の仮想パス識別子
及び仮想チャネル識別子に変換するヘッダ変換部と、前
記セルの数を計数することにより課金情報を収集する課
金部と、前記警報転送セル情報を管理する警報転送セル
管理部とを備える（請求項２１に対応）。
は、ヘッダ情報に基づきセル数が所定量を越える場合に
はセルの廃棄指示を行うことにより加入者の使用帯域を
管理する帯域管理部と、前記ヘッダ情報内の仮想パス識
別子及び仮想チャネル識別子を出力先の仮想パス識別子
及び仮想チャネル識別子に変換するヘッダ変換部と、前
記セルの数を計数することにより課金情報を収集する課
金部と、前記警報転送セル情報を管理する警報転送セル
管理部とを備える（請求項２１に対応）。
【００３５】他の付加的構成要素とは、前記記憶部は、
前記帯域管理部における処理に必要な情報を記憶する帯
域管理メモリと、前記課金部における処理に必要な課金
情報を記憶する課金メモリと、前記ヘッダ変換部におけ
る仮想チャネル識別子の変換処理に必要な情報を記憶す
る仮想チャネルメモリとを備えることである（請求項２
２に対応）。
前記帯域管理部における処理に必要な情報を記憶する帯
域管理メモリと、前記課金部における処理に必要な課金
情報を記憶する課金メモリと、前記ヘッダ変換部におけ
る仮想チャネル識別子の変換処理に必要な情報を記憶す
る仮想チャネルメモリとを備えることである（請求項２
２に対応）。
【００３６】また、図３に交換機の第３の発明を示す。
この発明はデータとセルヘッダとからなる固定長のセル
の交換処理を行う交換機であって、複数の回線を収容す
るとともに各回線からの情報をセル単位に処理する回線
対応部１０を備え、前記回線対応部１０は、前記収容さ
れる複数の回線の各々に個別に接続されるとともに個別
にセル処理を行う個別部３１と、前記各個別部３１に接
続され各個別部３１で処理されたセルを一括して処理す
るセル処理部１６６を有する共通部３２とを備える。
この発明はデータとセルヘッダとからなる固定長のセル
の交換処理を行う交換機であって、複数の回線を収容す
るとともに各回線からの情報をセル単位に処理する回線
対応部１０を備え、前記回線対応部１０は、前記収容さ
れる複数の回線の各々に個別に接続されるとともに個別
にセル処理を行う個別部３１と、前記各個別部３１に接
続され各個別部３１で処理されたセルを一括して処理す
るセル処理部１６６を有する共通部３２とを備える。
【００３７】前記各個別部３１は、前記セルに含まれる
セルヘッダに自己を識別するための識別フラグと自己が
前記各個別部毎に前記セルを処理すべきかどうかを示す
制御情報とを付加する制御部３９を備え、前記セル処理
部１６６は、各個別部内の制御部から送られてくるセル
内のセルヘッダに付加された識別フラグと制御情報とに
基づき回線毎にセルを処理すべきかを決定する（請求項
２３に対応）。
セルヘッダに自己を識別するための識別フラグと自己が
前記各個別部毎に前記セルを処理すべきかどうかを示す
制御情報とを付加する制御部３９を備え、前記セル処理
部１６６は、各個別部内の制御部から送られてくるセル
内のセルヘッダに付加された識別フラグと制御情報とに
基づき回線毎にセルを処理すべきかを決定する（請求項
２３に対応）。
【００３８】その付加的構成要素とは、前記制御部３９
が、各個別部に順次入力される各セルのセルヘッダに付
加された仮想パス識別子毎に前記セルを処理すべきかど
うかを示す制御情報をセルヘッダに付加する。前記セル
処理部１６６が、各個別部内の制御部３９から送られて
くるセル内のセルヘッダに付加された制御情報に基づき
仮想パス識別子毎にセルを処理すべきかを決定すること
である（請求項２４に対応）。
が、各個別部に順次入力される各セルのセルヘッダに付
加された仮想パス識別子毎に前記セルを処理すべきかど
うかを示す制御情報をセルヘッダに付加する。前記セル
処理部１６６が、各個別部内の制御部３９から送られて
くるセル内のセルヘッダに付加された制御情報に基づき
仮想パス識別子毎にセルを処理すべきかを決定すること
である（請求項２４に対応）。
【００３９】さらに、図４に交換機の第４の発明を示
す。この発明はデータとセルヘッダとからなる固定長の
セルの交換処理を行う交換機であって、回線を収容する
とともに回線からの情報をセル単位に処理する回線対応
部１０を備える。前記回線対応部１０が、セルに含まれ
るセルヘッダに前記セルを処理すべきかどうかを示す制
御情報を付加する制御部３９と、前記制御部３９から送
られてくるセル内のセルヘッダに付加された制御情報と
に基づきセルを処理すべきかを決定するセル処理部１６
６とを備えることである（請求項２５に対応）。
す。この発明はデータとセルヘッダとからなる固定長の
セルの交換処理を行う交換機であって、回線を収容する
とともに回線からの情報をセル単位に処理する回線対応
部１０を備える。前記回線対応部１０が、セルに含まれ
るセルヘッダに前記セルを処理すべきかどうかを示す制
御情報を付加する制御部３９と、前記制御部３９から送
られてくるセル内のセルヘッダに付加された制御情報と
に基づきセルを処理すべきかを決定するセル処理部１６
６とを備えることである（請求項２５に対応）。
【００４０】その付加的構成要素とは、前記制御部３９
が、順次入力される各セルのセルヘッダに付加された仮
想パス識別子毎に前記セルを処理すべきかどうかを示す
制御情報をセルヘッダに付加し、前記セル処理部１６６
は、前記制御部から送られてくるセル内のセルヘッダに
付加された制御情報に基づき仮想パス識別子毎にセルを
処理すべきかを決定することである（請求項２６に対
応）。
が、順次入力される各セルのセルヘッダに付加された仮
想パス識別子毎に前記セルを処理すべきかどうかを示す
制御情報をセルヘッダに付加し、前記セル処理部１６６
は、前記制御部から送られてくるセル内のセルヘッダに
付加された制御情報に基づき仮想パス識別子毎にセルを
処理すべきかを決定することである（請求項２６に対
応）。
【００４１】
【作用】本発明によれば、回線対応部１０を個別部、共
通部に分離しない場合、前記基本処理部５から分離され
た付加処理部７を基本処理部５に対して装着した場合に
は、付加的なセル処理を行うことができ、また、付加処
理部７を基本処理部５に対して装着しない場合には、ハ
ード量を削減すると共にセル処理に対するサービスを制
限することができる。また、回線対応部１０を個別部、
共通部に分離した場合には、共通部単位にサービスを制
限することができる。
通部に分離しない場合、前記基本処理部５から分離され
た付加処理部７を基本処理部５に対して装着した場合に
は、付加的なセル処理を行うことができ、また、付加処
理部７を基本処理部５に対して装着しない場合には、ハ
ード量を削減すると共にセル処理に対するサービスを制
限することができる。また、回線対応部１０を個別部、
共通部に分離した場合には、共通部単位にサービスを制
限することができる。
【００４２】また、付加処理部７に設けたいくつかの処
理ブロックが基本処理部５に装着されない場合には、か
なりのハード量を削減してサービスを制限できる。さら
に、選択部６が装着された処理ブロックを選択するの
で、その処理ブロックに対応する付加的なセル処理を行
うことができる。
理ブロックが基本処理部５に装着されない場合には、か
なりのハード量を削減してサービスを制限できる。さら
に、選択部６が装着された処理ブロックを選択するの
で、その処理ブロックに対応する付加的なセル処理を行
うことができる。
【００４３】ＵＰＣ部１４を基本処理部５に装着しない
場合には、加入者端末の加入者が使用すべき帯域を管理
しないので、全帯域の使用を許可するサービスを提供で
きる。課金部１５を装着しない場合には、セルの数を計
数しないので、セルの使用量に関係なく一定料金を課金
するサービスを提供できる。ＶＣＩ変換部１８ｂが装着
されない場合には、仮想チャネル識別子を変換しないの
で、専用線のようにパスの中身を自由に使用できるＵＶ
Ｐサービスを提供できる。
場合には、加入者端末の加入者が使用すべき帯域を管理
しないので、全帯域の使用を許可するサービスを提供で
きる。課金部１５を装着しない場合には、セルの数を計
数しないので、セルの使用量に関係なく一定料金を課金
するサービスを提供できる。ＶＣＩ変換部１８ｂが装着
されない場合には、仮想チャネル識別子を変換しないの
で、専用線のようにパスの中身を自由に使用できるＵＶ
Ｐサービスを提供できる。
【００４４】また、基本処理部５では、ＶＰＩ変換部１
８ａが仮想パス識別子を出力先の仮想パス識別子に変換
する処理などの基本的に処理を行う。さらに、付加実行
部７ａを基本処理部５に既に装着し、記憶部１７０を基
本処理部装着することにより記憶された情報を用いて付
加的な処理を行うこともできる。
８ａが仮想パス識別子を出力先の仮想パス識別子に変換
する処理などの基本的に処理を行う。さらに、付加実行
部７ａを基本処理部５に既に装着し、記憶部１７０を基
本処理部装着することにより記憶された情報を用いて付
加的な処理を行うこともできる。
【００４５】また、第２の処理部は、セルに対して時間
ずれを許容して処理を実行するが、この第２の処理部に
は基本処理部の一部と付加実行部７ａとが設けられる。
そして、第２の処理部では、抽出されたヘッダ情報と警
報転送セル情報に基づき基本処理部の一部と付加実行部
７ａとのセル処理を共通に行うので、基本処理部の一部
と付加実行部７ａセル処理部とのある部分のみを外部に
出すことはできない。このため、記憶部のみを外部に分
離して付加的なセル処理を行うことができる。
ずれを許容して処理を実行するが、この第２の処理部に
は基本処理部の一部と付加実行部７ａとが設けられる。
そして、第２の処理部では、抽出されたヘッダ情報と警
報転送セル情報に基づき基本処理部の一部と付加実行部
７ａとのセル処理を共通に行うので、基本処理部の一部
と付加実行部７ａセル処理部とのある部分のみを外部に
出すことはできない。このため、記憶部のみを外部に分
離して付加的なセル処理を行うことができる。
【００４６】また、いくつかの記憶ブロックが基本処理
部５に装着されない場合には、かなりのハード量を削減
してサービスを制限することができる。また、ヘッダ処
理部は１つ以上の記憶ブロックが装着されたときにはそ
の装着された記憶ブロックを選択するので、選択された
記憶ブロックの情報を用いて付加的な処理を行うことが
できる。
部５に装着されない場合には、かなりのハード量を削減
してサービスを制限することができる。また、ヘッダ処
理部は１つ以上の記憶ブロックが装着されたときにはそ
の装着された記憶ブロックを選択するので、選択された
記憶ブロックの情報を用いて付加的な処理を行うことが
できる。
【００４７】さらに、前記セル処理部では、基本的なセ
ル処理として警報転送セルを管理し、付加的なセル処理
として使用帯域の管理、ヘッダ変換、課金処理を行うこ
とができる。
ル処理として警報転送セルを管理し、付加的なセル処理
として使用帯域の管理、ヘッダ変換、課金処理を行うこ
とができる。
【００４８】また、帯域管理メモリが基本処理部に装着
されないときには、全帯域の使用を許可するサービスを
提供できる。課金メモリが装着されないときには、一定
課金サービスを提供できる。仮想チャネルメモリが装着
されないときには、ＵＶＰサービスを提供できる。
されないときには、全帯域の使用を許可するサービスを
提供できる。課金メモリが装着されないときには、一定
課金サービスを提供できる。仮想チャネルメモリが装着
されないときには、ＵＶＰサービスを提供できる。
【００４９】さらに、セル処理部は、各個別部内の制御
部から送られてくるセル内のセルヘッダに付加された識
別フラグと制御情報とに基づき回線毎にセルを処理すべ
きかを決定するので、回線毎にサービスを制限できる。
なお、回線対応部を個別部、共通部に分離しない場合に
は制御情報に基づきその回線のセルサービスを制限でき
る。
部から送られてくるセル内のセルヘッダに付加された識
別フラグと制御情報とに基づき回線毎にセルを処理すべ
きかを決定するので、回線毎にサービスを制限できる。
なお、回線対応部を個別部、共通部に分離しない場合に
は制御情報に基づきその回線のセルサービスを制限でき
る。
【００５０】さらに、セル処理部は、各個別部内の制御
部から送られてくるセル内のセルヘッダに付加された制
御情報に基づき仮想パス識別子毎にセルを処理すべきか
を決定するので、各回線に入力される仮想パス識別子毎
にセルサービスを制限できる。なお、回線対応部を個別
部、共通部に分離しない場合には制御情報に基づきその
回線の仮想パス識別子毎にセルサービスを制限できる。
部から送られてくるセル内のセルヘッダに付加された制
御情報に基づき仮想パス識別子毎にセルを処理すべきか
を決定するので、各回線に入力される仮想パス識別子毎
にセルサービスを制限できる。なお、回線対応部を個別
部、共通部に分離しない場合には制御情報に基づきその
回線の仮想パス識別子毎にセルサービスを制限できる。
【００５１】
【実施例】以下、本発明の交換機の実施例を説明する。 ＜実施例１＞図５はＡＴＭ交換機内の回線対応部の実施
例１を示す構成ブロック図である。図５に示した回線対
応部３Ａは加入者端末１とスイッチ４との間に設けられ
る。前記回線対応部３Ａは加入者端末１から同期ディジ
タルハイアラーキ（ＳＤＨ）で送られてくる信号をＡＴ
Ｍフォーマットに変換してスイッチ４に送信するインタ
ーフェイスである。スイッチ４は生成されたＡＴＭフォ
ーマットに従ったセルを何れかの中継線に送出すべく内
部の信号経路を切り替える。
例１を示す構成ブロック図である。図５に示した回線対
応部３Ａは加入者端末１とスイッチ４との間に設けられ
る。前記回線対応部３Ａは加入者端末１から同期ディジ
タルハイアラーキ（ＳＤＨ）で送られてくる信号をＡＴ
Ｍフォーマットに変換してスイッチ４に送信するインタ
ーフェイスである。スイッチ４は生成されたＡＴＭフォ
ーマットに従ったセルを何れかの中継線に送出すべく内
部の信号経路を切り替える。
【００５２】回線対応部３Ａは、前記セルに対して基本
的な処理を行う基本処理部５Ａと、前記基本処理部５Ａ
から分離されるとともに前記基本処理部５Ａに対して着
脱自在に装着されかつ前記セルに対して付加的な処理を
行う付加処理部７Ａとからなる。
的な処理を行う基本処理部５Ａと、前記基本処理部５Ａ
から分離されるとともに前記基本処理部５Ａに対して着
脱自在に装着されかつ前記セルに対して付加的な処理を
行う付加処理部７Ａとからなる。
【００５３】前記基本処理部５Ａは、光電気変換部１
１、光電気変換部１１に接続されるＳＤＨ終端部１２、
ＳＤＨ終端部１２に接続されるセル同期部１３、セル同
期部１３に接続されるＶＰ−ＳＷ用内部識別子変換部１
８３とを備える。
１、光電気変換部１１に接続されるＳＤＨ終端部１２、
ＳＤＨ終端部１２に接続されるセル同期部１３、セル同
期部１３に接続されるＶＰ−ＳＷ用内部識別子変換部１
８３とを備える。
【００５４】前記基本処理部５Ａは、ＶＰ−ＳＷ用内部
識別子変換部１８３に接続されるセレクタ６ａ、セレク
タ６ａに接続されるセレクタ６ｂ、セレクタ６ｂに接続
されるセレクタ６ｃ、セレクタ６ｃに接続されるＯＡＭ
部１６、ＯＡＭ部１６に接続されるＭＣ部１７、ＭＣ部
１７に接続されるヘッダ変換部１８ｃ、マイクロプロセ
ッサ１９とを備える。
識別子変換部１８３に接続されるセレクタ６ａ、セレク
タ６ａに接続されるセレクタ６ｂ、セレクタ６ｂに接続
されるセレクタ６ｃ、セレクタ６ｃに接続されるＯＡＭ
部１６、ＯＡＭ部１６に接続されるＭＣ部１７、ＭＣ部
１７に接続されるヘッダ変換部１８ｃ、マイクロプロセ
ッサ１９とを備える。
【００５５】また、前記付加処理部７Ａは３つの基板Ｐ
Ｂ１〜ＰＢ３からなる。基板ＰＢ１にはＶＣ−ＳＷ用内
部識別子変換部１８５が設けられ、基板ＰＢ２にはＵＰ
Ｃ部１４が設けられ、基板ＰＢ３には課金部１５が設け
られる。
Ｂ１〜ＰＢ３からなる。基板ＰＢ１にはＶＣ−ＳＷ用内
部識別子変換部１８５が設けられ、基板ＰＢ２にはＵＰ
Ｃ部１４が設けられ、基板ＰＢ３には課金部１５が設け
られる。
【００５６】前記基板ＰＢ１は端子Ｐ１´〜Ｐ３´を通
して基本処理部５Ａの対応する端子Ｐ１〜Ｐ３に着脱自
在に装着されることでＶＣ−ＳＷ用内部識別子変換部１
８５が前記ＶＰ−ＳＷ用内部識別子変換部１８３、セレ
クタ６ａ、マイクロプロセッサ１９に接続される。前記
ＶＰ−ＳＷ用内部識別子変換部１８３は基本処理部５Ａ
に装着されたときに装着信号をセレクタ６ａに出力す
る。
して基本処理部５Ａの対応する端子Ｐ１〜Ｐ３に着脱自
在に装着されることでＶＣ−ＳＷ用内部識別子変換部１
８５が前記ＶＰ−ＳＷ用内部識別子変換部１８３、セレ
クタ６ａ、マイクロプロセッサ１９に接続される。前記
ＶＰ−ＳＷ用内部識別子変換部１８３は基本処理部５Ａ
に装着されたときに装着信号をセレクタ６ａに出力す
る。
【００５７】前記基板ＰＢ２は端子Ｐ４´〜Ｐ６´を通
して基本処理部５Ａの対応する端子Ｐ４〜Ｐ６に着脱自
在に装着されることでＵＰＣ部１４が前記セレクタ６
ａ，６ｂ、マイクロプロセッサ１９に接続される。前記
ＵＰＣ部１４は基本処理部５Ａに装着されたときに装着
信号をセレクタ６ｂに出力する。
して基本処理部５Ａの対応する端子Ｐ４〜Ｐ６に着脱自
在に装着されることでＵＰＣ部１４が前記セレクタ６
ａ，６ｂ、マイクロプロセッサ１９に接続される。前記
ＵＰＣ部１４は基本処理部５Ａに装着されたときに装着
信号をセレクタ６ｂに出力する。
【００５８】前記基板ＰＢ３は端子Ｐ７´〜Ｐ９´を通
して基本処理部５Ａの対応する端子Ｐ７〜Ｐ９に着脱自
在に装着されることで課金部１５が前記セレクタ６ｂ，
６ｃ、マイクロプロセッサ１９に接続される。前記課金
部１５は基本処理部５Ａに装着されたときに装着信号を
セレクタ６ｃに出力する。
して基本処理部５Ａの対応する端子Ｐ７〜Ｐ９に着脱自
在に装着されることで課金部１５が前記セレクタ６ｂ，
６ｃ、マイクロプロセッサ１９に接続される。前記課金
部１５は基本処理部５Ａに装着されたときに装着信号を
セレクタ６ｃに出力する。
【００５９】光電気変換部１１は、光ケーブルからなる
加入者回線５３からの光信号を電気信号に変換し、ある
いはこれとは逆に電気信号を光信号に変換する。ＳＤＨ
終端部１２は、加入者端末１から送られてくるＳＤＨフ
ォーマットを終端する。
加入者回線５３からの光信号を電気信号に変換し、ある
いはこれとは逆に電気信号を光信号に変換する。ＳＤＨ
終端部１２は、加入者端末１から送られてくるＳＤＨフ
ォーマットを終端する。
【００６０】セル同期部１３は、前記セルヘッダに書き
込まれたヘッダ誤り制御情報に基いてセルの誤り制御を
行いセルの同期検出を行う。ＵＰＣ部１４は、トラヒッ
ク量を監視することにより加入者が使用すべき帯域を管
理する。課金部１５は、入力されてくるセルの数をカウ
ントすることにより課金情報を収集する。ＯＡＭ部１６
は、ＯＡＭセル（警報セル）を管理する。ＭＣ部１７は
ＭＣセルを用いてセル誤り特性、セル損失特性、セル遅
延特性を測定することによりセルの品質を監視する。
込まれたヘッダ誤り制御情報に基いてセルの誤り制御を
行いセルの同期検出を行う。ＵＰＣ部１４は、トラヒッ
ク量を監視することにより加入者が使用すべき帯域を管
理する。課金部１５は、入力されてくるセルの数をカウ
ントすることにより課金情報を収集する。ＯＡＭ部１６
は、ＯＡＭセル（警報セル）を管理する。ＭＣ部１７は
ＭＣセルを用いてセル誤り特性、セル損失特性、セル遅
延特性を測定することによりセルの品質を監視する。
【００６１】セレクタ６ａは基板ＰＢ１が基本処理部５
Ａに装着されたときに基板ＰＢ１からの装着信号に基づ
きＶＣ−ＳＷ用内部識別子変換部１８５を選択する。セ
レクタ６ｂは基板ＰＢ２が基本処理部５Ａに装着された
ときに基板ＰＢ２からの装着信号に基づきＵＰＣ部１４
を選択する。セレクタ６ｃは基板ＰＢ３が基本処理部５
Ａに装着されたときに基板ＰＢ３からの装着信号に基づ
き課金部１５を選択する。
Ａに装着されたときに基板ＰＢ１からの装着信号に基づ
きＶＣ−ＳＷ用内部識別子変換部１８５を選択する。セ
レクタ６ｂは基板ＰＢ２が基本処理部５Ａに装着された
ときに基板ＰＢ２からの装着信号に基づきＵＰＣ部１４
を選択する。セレクタ６ｃは基板ＰＢ３が基本処理部５
Ａに装着されたときに基板ＰＢ３からの装着信号に基づ
き課金部１５を選択する。
【００６２】マイクロプロセッサ１９は、ＶＰ−ＳＷ用
内部識別子変換部１８３、ＶＣ−ＳＷ用内部識別子変換
部１８５、ＵＰＣ部１４、課金部１５、ＯＡＭ部１６、
ＭＣ部１７、ＶＰＩ変換部１８ａの制御を行う。
内部識別子変換部１８３、ＶＣ−ＳＷ用内部識別子変換
部１８５、ＵＰＣ部１４、課金部１５、ＯＡＭ部１６、
ＭＣ部１７、ＶＰＩ変換部１８ａの制御を行う。
【００６３】図６にＡＴＭにおけるセルフォーマットを
示す。セルは５バイトのヘッダと、４８バイトの情報フ
ィールドで構成されている。図６に示すセル２００はヘ
ッダ２０１と情報フィールド２０２とから構成される。
示す。セルは５バイトのヘッダと、４８バイトの情報フ
ィールドで構成されている。図６に示すセル２００はヘ
ッダ２０１と情報フィールド２０２とから構成される。
【００６４】ヘッダ２０１は、４ビットのフロー制御情
報（ＧＦＣ；Generic Flow Control）、８ビットのＶＰ
Ｉ、１２ビットのＶＣＩ、３ビットのセル形式情報（Ｐ
ＴＩ；Payload Type Identifier）、セル廃棄優先情報
（ＣＬＰ；Cell Loss Priority）、さらに８ビットのヘ
ッダ２０１の制御情報（ＨＥＣ；Header Error Contro
l）とで構成される。図７に内部識別子を用いたＶＰＩ
及びＶＣＩの変換を示す。図７において、ヘッダ変換部
１８ｃ、縮小前のＶＰＩ／ＶＣＩ変換テーブル１８２、
ＶＰ−ＳＷ用内部識別子変換部１８３、ＶＣ−ＳＷ用内
部識別子変換部１８５、内部識別子変換テーブル１８４
（１８４ａ，１８４ｂ）が設けられる。
報（ＧＦＣ；Generic Flow Control）、８ビットのＶＰ
Ｉ、１２ビットのＶＣＩ、３ビットのセル形式情報（Ｐ
ＴＩ；Payload Type Identifier）、セル廃棄優先情報
（ＣＬＰ；Cell Loss Priority）、さらに８ビットのヘ
ッダ２０１の制御情報（ＨＥＣ；Header Error Contro
l）とで構成される。図７に内部識別子を用いたＶＰＩ
及びＶＣＩの変換を示す。図７において、ヘッダ変換部
１８ｃ、縮小前のＶＰＩ／ＶＣＩ変換テーブル１８２、
ＶＰ−ＳＷ用内部識別子変換部１８３、ＶＣ−ＳＷ用内
部識別子変換部１８５、内部識別子変換テーブル１８４
（１８４ａ，１８４ｂ）が設けられる。
【００６５】ＶＰＩ／ＶＣＩ変換テーブル１８２におい
て、入力されてくるＶＰＩ（ユーザノードインターフェ
イス；ＵＮＩ）に対してタグ情報（ＴＡＧ）と出力先の
ＶＰＩ（ネットワークノードインターフェイス；ＮＮ
Ｉ）とを割り当てている。
て、入力されてくるＶＰＩ（ユーザノードインターフェ
イス；ＵＮＩ）に対してタグ情報（ＴＡＧ）と出力先の
ＶＰＩ（ネットワークノードインターフェイス；ＮＮ
Ｉ）とを割り当てている。
【００６６】図７では、内部識別子を用いてＶＰＩ／Ｖ
ＣＩ変換テーブル１８２のＶＰＩ／ＶＣＩを縮小する。
ＶＰＩ／ＶＣＩ変換テーブル１８２はＵＮＩのＶＰＩを
３ビット、ＶＣＩを５ビット、ＮＮＩのＶＰＩを１２ビ
ット、ＶＣＩを１６ビットに設定する。ＴＡＧを１２ビ
ットに設定する。
ＣＩ変換テーブル１８２のＶＰＩ／ＶＣＩを縮小する。
ＶＰＩ／ＶＣＩ変換テーブル１８２はＵＮＩのＶＰＩを
３ビット、ＶＣＩを５ビット、ＮＮＩのＶＰＩを１２ビ
ット、ＶＣＩを１６ビットに設定する。ＴＡＧを１２ビ
ットに設定する。
【００６７】ＶＰ−ＳＷ用内部識別子変換部１８３は、
３ビットのＶＰＩ及び１ビットのＵＶＰ（ＶＣ変換を行
わずにＵＶＰサービスのみを行うか否かを示す情報）を
６ビットの内部識別子に変換する。ＶＣ−ＳＷ用内部識
別子変換部１８５は、５ビットのＶＣＩを６ビットの内
部識別子に変換する。
３ビットのＶＰＩ及び１ビットのＵＶＰ（ＶＣ変換を行
わずにＵＶＰサービスのみを行うか否かを示す情報）を
６ビットの内部識別子に変換する。ＶＣ−ＳＷ用内部識
別子変換部１８５は、５ビットのＶＣＩを６ビットの内
部識別子に変換する。
【００６８】ヘッダ変換部１８ｃはＶＰ−ＳＷ用内部識
別子変換部１８３で変換された内部識別子を内部識別子
変換テーブル１８４ａにより出力先のＶＰＩに変換す
る。ヘッダ変換部１８ｃはＶＣ−ＳＷ用内部識別子変換
部１８５で変換された内部識別子を内部識別子変換テー
ブル１８４ｂにより出力先のＶＣＩに変換する。
別子変換部１８３で変換された内部識別子を内部識別子
変換テーブル１８４ａにより出力先のＶＰＩに変換す
る。ヘッダ変換部１８ｃはＶＣ−ＳＷ用内部識別子変換
部１８５で変換された内部識別子を内部識別子変換テー
ブル１８４ｂにより出力先のＶＣＩに変換する。
【００６９】このような内部識別子を用いるのは複数の
ＶＰを同時に使用する全てのＶＣＩの数を制限すること
によりメモリ量を減らす。次にこのように構成された実
施例１の回線対応部の動作を説明する。図８に実施例１
の回線対応部の動作のフローチャートを示す。まず、セ
レクタ６ａはＶＣ−ＳＷ用内部識別子変換部１８５が基
本処理部５Ａに装着されたかどうかを基板ＰＢ１からの
装着信号によって判断する（ステップ１０１）。
ＶＰを同時に使用する全てのＶＣＩの数を制限すること
によりメモリ量を減らす。次にこのように構成された実
施例１の回線対応部の動作を説明する。図８に実施例１
の回線対応部の動作のフローチャートを示す。まず、セ
レクタ６ａはＶＣ−ＳＷ用内部識別子変換部１８５が基
本処理部５Ａに装着されたかどうかを基板ＰＢ１からの
装着信号によって判断する（ステップ１０１）。
【００７０】ここで、ＶＣ−ＳＷ用内部識別子変換部１
８５が基本処理部５Ａに装着されないときには、セレク
タ６ａはＶＰ−ＳＷ用内部識別子変換部１８３を選択す
るので、ＶＰ−ＳＷ用内部識別子変換部１８３はＶＰＩ
内部識別子変換処理を行う（ステップ１０２）。すなわ
ち、図７に示すようにＶＰＩ、ＵＶＰを内部識別子に変
換する。
８５が基本処理部５Ａに装着されないときには、セレク
タ６ａはＶＰ−ＳＷ用内部識別子変換部１８３を選択す
るので、ＶＰ−ＳＷ用内部識別子変換部１８３はＶＰＩ
内部識別子変換処理を行う（ステップ１０２）。すなわ
ち、図７に示すようにＶＰＩ、ＵＶＰを内部識別子に変
換する。
【００７１】一方、ＶＣ−ＳＷ用内部識別子変換部１８
５が基本処理部５Ａに装着されたときには、セレクタ６
ａはＶＣ−ＳＷ用内部識別子変換部１８５を選択するの
で、ＶＣ−ＳＷ用内部識別子変換部１８５はＶＣＩ内部
識別子変換処理を行う（ステップ１０３）。すなわち、
図７に示すようにＶＣＩを内部識別子に変換する。
５が基本処理部５Ａに装着されたときには、セレクタ６
ａはＶＣ−ＳＷ用内部識別子変換部１８５を選択するの
で、ＶＣ−ＳＷ用内部識別子変換部１８５はＶＣＩ内部
識別子変換処理を行う（ステップ１０３）。すなわち、
図７に示すようにＶＣＩを内部識別子に変換する。
【００７２】次に、セレクタ６ｂはＵＰＣ部１４が基本
処理部５Ａに装着されたかどうかを基板ＰＢ２からの装
着信号によって判断する（ステップ１０４）。ここで、
ＵＰＣ部１４が基本処理部５Ａに装着されないときに
は、ＵＰＣの処理を行わずにステップ１０６の処理に進
む。この場合には、全ての帯域の使用を許可するサービ
スをハード量を削減することで提供することができる。
処理部５Ａに装着されたかどうかを基板ＰＢ２からの装
着信号によって判断する（ステップ１０４）。ここで、
ＵＰＣ部１４が基本処理部５Ａに装着されないときに
は、ＵＰＣの処理を行わずにステップ１０６の処理に進
む。この場合には、全ての帯域の使用を許可するサービ
スをハード量を削減することで提供することができる。
【００７３】一方、ＵＰＣ部１４が基本処理部５Ａに装
着されたときには、セレクタ６ｂはＵＰＣ部１４を選択
するので、ＵＰＣ部１４はＵＰＣ処理を行う（ステップ
１０５）。すなわち、使用者の帯域管理が行われる。
着されたときには、セレクタ６ｂはＵＰＣ部１４を選択
するので、ＵＰＣ部１４はＵＰＣ処理を行う（ステップ
１０５）。すなわち、使用者の帯域管理が行われる。
【００７４】次に、セレクタ６ｃは課金部１５が基本処
理部５Ａに装着されたかどうかを基板ＰＢ３からの装着
信号によって判断する（ステップ１０６）。ここで、課
金部１５が基本処理部５Ａに装着されないときには、課
金処理を行わずにステップ１０８の処理に進む。この場
合には、セルの使用量に依存せずに一定料金で課金する
サービスをハード量を削減することにより提供すること
ができる。
理部５Ａに装着されたかどうかを基板ＰＢ３からの装着
信号によって判断する（ステップ１０６）。ここで、課
金部１５が基本処理部５Ａに装着されないときには、課
金処理を行わずにステップ１０８の処理に進む。この場
合には、セルの使用量に依存せずに一定料金で課金する
サービスをハード量を削減することにより提供すること
ができる。
【００７５】一方、課金部１５が基本処理部５Ａに装着
されたときには、セレクタ６ｃは課金部１５を選択する
ので、課金部１５は課金処理を行う（ステップ１０
７）。すなわち、セルのカウント数に応じて課金が行わ
れる。
されたときには、セレクタ６ｃは課金部１５を選択する
ので、課金部１５は課金処理を行う（ステップ１０
７）。すなわち、セルのカウント数に応じて課金が行わ
れる。
【００７６】さらに、ＯＡＭ部１６によりセルに対して
ＯＡＭの処理が行なわれ（ステップ１０８）、ＭＣ部１
７によりセルに対してＭＣの処理が行なわれる（ステッ
プ１０９）。
ＯＡＭの処理が行なわれ（ステップ１０８）、ＭＣ部１
７によりセルに対してＭＣの処理が行なわれる（ステッ
プ１０９）。
【００７７】次に、ヘッダ変換部１８ｃは内部識別子変
換テーブル１８４を参照してヘッダの変換処理を行う
（ステップ１１０）。ここで、前記ＶＣ−ＳＷ用内部識
別子変換部１８５が基本処理部５Ａに装着されない場合
には、ヘッダ変換部１８ｃはＶＰ−ＳＷ用内部識別子変
換部１８３で変換された内部識別子を内部識別子変換テ
ーブル１８４ａにより出力先のＶＰＩに変換する。
換テーブル１８４を参照してヘッダの変換処理を行う
（ステップ１１０）。ここで、前記ＶＣ−ＳＷ用内部識
別子変換部１８５が基本処理部５Ａに装着されない場合
には、ヘッダ変換部１８ｃはＶＰ−ＳＷ用内部識別子変
換部１８３で変換された内部識別子を内部識別子変換テ
ーブル１８４ａにより出力先のＶＰＩに変換する。
【００７８】すなわち、この場合には、専用線のように
パスの中身を自由に使用できるＵＶＰサービスをハード
量を削減することで実現することができる。一方、前記
ＶＣ−ＳＷ用内部識別子変換部１８５が基本処理部５Ａ
に装着された場合には、ヘッダ変換部１８ｃはＶＣ−Ｓ
Ｗ用内部識別子変換部１８５で変換された内部識別子を
内部識別子変換テーブル１８４ｂにより出力先のＶＣＩ
に変換する。
パスの中身を自由に使用できるＵＶＰサービスをハード
量を削減することで実現することができる。一方、前記
ＶＣ−ＳＷ用内部識別子変換部１８５が基本処理部５Ａ
に装着された場合には、ヘッダ変換部１８ｃはＶＣ−Ｓ
Ｗ用内部識別子変換部１８５で変換された内部識別子を
内部識別子変換テーブル１８４ｂにより出力先のＶＣＩ
に変換する。
【００７９】なお、ＵＰＣ部１４、課金部１５、ＶＣ−
ＳＷ用内部識別子変換部１８５は各々個別に基本処理部
５Ａに装着することもできる。 ＜実施例２＞次に、本発明の実施例２について説明す
る。図９に本発明の実施例２の回線対応部の構成を示
す。
ＳＷ用内部識別子変換部１８５は各々個別に基本処理部
５Ａに装着することもできる。 ＜実施例２＞次に、本発明の実施例２について説明す
る。図９に本発明の実施例２の回線対応部の構成を示
す。
【００８０】実施例２の回線対応部３Ｂは、加入者回線
を通して複数の加入者端末１の各々に個別に接続される
とともに個別にセル処理を行う個別部３１Ｂ(31B-1〜31
B-N)と、これら全ての個別部に接続されるとともに各個
別部３１Ｂで処理されたセルを一括処理する１つの共通
部３２Ｂとを備えて構成される。
を通して複数の加入者端末１の各々に個別に接続される
とともに個別にセル処理を行う個別部３１Ｂ(31B-1〜31
B-N)と、これら全ての個別部に接続されるとともに各個
別部３１Ｂで処理されたセルを一括処理する１つの共通
部３２Ｂとを備えて構成される。
【００８１】各個別部31B-1〜31B-Nは、加入者端末１か
ら送られてくる情報をセル単位に変換して共通部３２Ｂ
に引き渡すもので、各個別部31B-1〜31B-Nは、光電気変
換部１１、光電気変換部１１に接続されるＳＤＨ終端部
１２、ＳＤＨ終端部１２に接続されるセル同期部１３
ａ、セル同期部１３ａと共通部３２Ｂとに接続される共
通インターフェイス（ＩＮＦ）３８とから構成される。
共通ＩＮＦ３８はセルデータを信号線５４を通して共通
部３２Ｂに転送する。
ら送られてくる情報をセル単位に変換して共通部３２Ｂ
に引き渡すもので、各個別部31B-1〜31B-Nは、光電気変
換部１１、光電気変換部１１に接続されるＳＤＨ終端部
１２、ＳＤＨ終端部１２に接続されるセル同期部１３
ａ、セル同期部１３ａと共通部３２Ｂとに接続される共
通インターフェイス（ＩＮＦ）３８とから構成される。
共通ＩＮＦ３８はセルデータを信号線５４を通して共通
部３２Ｂに転送する。
【００８２】なお、光電気変換部１１、ＳＤＨ終端部１
２は実施例１で説明したので、ここではその説明は省略
する。セル同期部１３ａはセル同期検出を行うとともに
自己の個別部を識別するための識別フラグをセルのセル
ヘッダに付加する。
２は実施例１で説明したので、ここではその説明は省略
する。セル同期部１３ａはセル同期検出を行うとともに
自己の個別部を識別するための識別フラグをセルのセル
ヘッダに付加する。
【００８３】共通部３２Ｂは、複数の個別部31B-1〜31B
-Nからのセルをスイッチ４に引き渡すものであり、基本
処理部５Ｂ、基本処理部５Ｂに着脱実在に装着される付
加処理部７Ａを備える。
-Nからのセルをスイッチ４に引き渡すものであり、基本
処理部５Ｂ、基本処理部５Ｂに着脱実在に装着される付
加処理部７Ａを備える。
【００８４】図１０に実施例２の共通部の構成を示す。
図１０に示すように基本処理部５Ｂは前記各個別部に接
続されるとともにＶＰ−ＳＷ用内部識別子変換部１８３
に接続される多重分離部８１、セレクタ６ａ〜６ｃ、Ｏ
ＡＭ部１６、ＭＣ部１７、ヘッダ変換部１８ｃ、マイク
ロプロセッサ１９ａを有する。なお、セレクタ６ａ〜６
ｃ、ＯＡＭ部１６、ＭＣ部１７、ヘッダ変換部１８ｃの
構成は実施例１の構成と同一であるので、ここではその
説明は省略する。
図１０に示すように基本処理部５Ｂは前記各個別部に接
続されるとともにＶＰ−ＳＷ用内部識別子変換部１８３
に接続される多重分離部８１、セレクタ６ａ〜６ｃ、Ｏ
ＡＭ部１６、ＭＣ部１７、ヘッダ変換部１８ｃ、マイク
ロプロセッサ１９ａを有する。なお、セレクタ６ａ〜６
ｃ、ＯＡＭ部１６、ＭＣ部１７、ヘッダ変換部１８ｃの
構成は実施例１の構成と同一であるので、ここではその
説明は省略する。
【００８５】多重分離部８１は各個別部31B-1〜31B-Nか
ら送られてくるセルの多重化または各個別部３１に対し
てセルの分離を行う。マイクロプロセッサ１９ａは、多
重分離部８１、その他の各部を制御する。
ら送られてくるセルの多重化または各個別部３１に対し
てセルの分離を行う。マイクロプロセッサ１９ａは、多
重分離部８１、その他の各部を制御する。
【００８６】交換機プロセッサ１９０は各個別部31B-1
〜31B-Nを制御するための制御コマンド及び各個別部31B
-1〜31B-Nの障害を監視するための障害監視コマンドを
各個別部31B-1〜31B-Nに通知するものである。このマイ
クロプロセッサ１９ａには交換機プロセッサ１９０が接
続される。
〜31B-Nを制御するための制御コマンド及び各個別部31B
-1〜31B-Nの障害を監視するための障害監視コマンドを
各個別部31B-1〜31B-Nに通知するものである。このマイ
クロプロセッサ１９ａには交換機プロセッサ１９０が接
続される。
【００８７】以上の説明は加入者端末１から回線対応部
３Ｂを介してスイッチ４へのセルの転送であるが、これ
とは逆にスイッチ４から回線対応部３Ｂを介して加入者
端末１にセルの転送を行うこともできる。
３Ｂを介してスイッチ４へのセルの転送であるが、これ
とは逆にスイッチ４から回線対応部３Ｂを介して加入者
端末１にセルの転送を行うこともできる。
【００８８】なお、付加処理部７Ａは既に実施例１で説
明したので、ここではその説明は省略する。このような
構成によれば、各個別部31B-1〜31B-Nで処理された各々
のセルは共通部３２Ｂに設けられた基本処理部５Ｂで一
括処理される。基本処理部５Ｂではる。各個別部のセル
を区別するために前記セルヘッダに付加された識別フラ
グに基いて各セルを識別する。すなわち、基本処理部５
Ｂ内のＯＡＭ部１６、ＭＣ部１７、ヘッダ変換部１８ｃ
を各個別部31B-1〜31B-Nに対して共通化したので、回線
対応部３Ｂの小型化を図ることができる。
明したので、ここではその説明は省略する。このような
構成によれば、各個別部31B-1〜31B-Nで処理された各々
のセルは共通部３２Ｂに設けられた基本処理部５Ｂで一
括処理される。基本処理部５Ｂではる。各個別部のセル
を区別するために前記セルヘッダに付加された識別フラ
グに基いて各セルを識別する。すなわち、基本処理部５
Ｂ内のＯＡＭ部１６、ＭＣ部１７、ヘッダ変換部１８ｃ
を各個別部31B-1〜31B-Nに対して共通化したので、回線
対応部３Ｂの小型化を図ることができる。
【００８９】また、付加処理部７ＡのＵＰＣ部１４、課
金部１５、ＶＣ−ＳＷ用内部識別子変換部１８５は各々
個別に基本処理部５Ａに装着することができるので、実
施例１と同様な効果が得られる。
金部１５、ＶＣ−ＳＷ用内部識別子変換部１８５は各々
個別に基本処理部５Ａに装着することができるので、実
施例１と同様な効果が得られる。
【００９０】また、回線対応部を個別部、共通部に分離
した場合には、共通部単位にサービスを提供することが
できる。 ＜実施例３＞次に、本発明の実施例３について説明す
る。図１１に実施例３の回線対応部を示す。実施例３で
は、回線対応部３ｃを加入者回線対応に設けた例を説明
する。
した場合には、共通部単位にサービスを提供することが
できる。 ＜実施例３＞次に、本発明の実施例３について説明す
る。図１１に実施例３の回線対応部を示す。実施例３で
は、回線対応部３ｃを加入者回線対応に設けた例を説明
する。
【００９１】回線対応部３Ｃには、加入者回線５３を通
して一の加入者端末１が接続される。回線対応部３Ｃの
出力にはスイッチ４が接続されて構成される。すなわ
ち、この回線対応部３Ｃは一の加入者端末１に対応して
設けられる。
して一の加入者端末１が接続される。回線対応部３Ｃの
出力にはスイッチ４が接続されて構成される。すなわ
ち、この回線対応部３Ｃは一の加入者端末１に対応して
設けられる。
【００９２】ここでは、回線対応部３Ｃはセルに対して
実時間で処理を行う処理部と、セルに対して時間ずれを
許容して処理を行う処理部とに分離し、さらに、付加処
理部の一部である記憶部を外部に分離したことを特徴と
する。
実時間で処理を行う処理部と、セルに対して時間ずれを
許容して処理を行う処理部とに分離し、さらに、付加処
理部の一部である記憶部を外部に分離したことを特徴と
する。
【００９３】回線対応部３Ｃは光／電気変換部１１、Ｓ
ＤＨ終端部１２、セル同期部１３、ＭＣ部１７、ブロッ
ク部１６０、記憶部１７０、マイクロプロセッサ１９ｃ
を備える。マイクロプロセッサ１９ｃはＭＣ部１７、ブ
ロック部１６０を制御する。
ＤＨ終端部１２、セル同期部１３、ＭＣ部１７、ブロッ
ク部１６０、記憶部１７０、マイクロプロセッサ１９ｃ
を備える。マイクロプロセッサ１９ｃはＭＣ部１７、ブ
ロック部１６０を制御する。
【００９４】ＭＣ部１７はＭＣセルを用いてセル誤り特
性、セル損失特性、セル遅延特性等を測定することによ
りセルの品質を監視するものである。このため、ＭＣ部
１７にはＭＣセルの抽出及び挿入のタイミングを一致さ
せることが要求される。すなわち、ＭＣセルに対して実
時間で処理が行なわれる。
性、セル損失特性、セル遅延特性等を測定することによ
りセルの品質を監視するものである。このため、ＭＣ部
１７にはＭＣセルの抽出及び挿入のタイミングを一致さ
せることが要求される。すなわち、ＭＣセルに対して実
時間で処理が行なわれる。
【００９５】ブロック部１６０は、ヘッダ情報及びＯＡ
Ｍセルの抽出及び挿入のタイミングずれがあっても許容
される処理をブロック化したものである。ブロック部１
６０は、例えば、ＵＰＣ部１４、課金部１５、ＯＡＭ部
１６、ヘッダ変換部１８をブロック化している。
Ｍセルの抽出及び挿入のタイミングずれがあっても許容
される処理をブロック化したものである。ブロック部１
６０は、例えば、ＵＰＣ部１４、課金部１５、ＯＡＭ部
１６、ヘッダ変換部１８をブロック化している。
【００９６】図１２にブロック部及び記憶部の具体的な
構成を示す。ブロック部１６０は、セル抽出部１６２、
セル挿入部１６４、セル処理部１６６とを備える。セル
抽出部１６２は、入力されてくるセルからヘッダ情報を
抽出するとともに予め設定された特定のＯＡＭセル情報
を抽出してこれらの情報をセル処理部１６６に出力す
る。
構成を示す。ブロック部１６０は、セル抽出部１６２、
セル挿入部１６４、セル処理部１６６とを備える。セル
抽出部１６２は、入力されてくるセルからヘッダ情報を
抽出するとともに予め設定された特定のＯＡＭセル情報
を抽出してこれらの情報をセル処理部１６６に出力す
る。
【００９７】セル処理部１６６は、前記実施例１で説明
した基本処理部の一部であるＯＡＭ部１６と、既に基本
処理部内に装着された付加実行部７ｃ、ヘッダ処理部１
６７、メモリ１６８とから構成される。付加実行部７ｃ
はＵＰＣ部１４、課金部１５、ヘッダ変換部１８から構
成される。セル処理部１６６内のＯＡＭ部１６、付加実
行部７ｃの各部がセル抽出部１６２及びセル挿入部１６
４を共用する構成となっている。
した基本処理部の一部であるＯＡＭ部１６と、既に基本
処理部内に装着された付加実行部７ｃ、ヘッダ処理部１
６７、メモリ１６８とから構成される。付加実行部７ｃ
はＵＰＣ部１４、課金部１５、ヘッダ変換部１８から構
成される。セル処理部１６６内のＯＡＭ部１６、付加実
行部７ｃの各部がセル抽出部１６２及びセル挿入部１６
４を共用する構成となっている。
【００９８】一方、前記記憶部１７０は前記ブロック部
１６０に着脱自在に装着される。記憶部１７０は、ＵＰ
Ｃ部１４の処理に必要な情報を記憶するＵＰＣ用メモリ
１７０ａ、課金部１５の処理に必要な情報を記憶する課
金用メモリ１７０ｂ、ＶＣＩ変換処理に必要な情報を記
憶するＶＣＩ変換用メモリ１７０ｃからなる。これらの
メモリは個別にブロック部１６０に装着される。前記メ
モリ１６８は各種の情報を記憶する。
１６０に着脱自在に装着される。記憶部１７０は、ＵＰ
Ｃ部１４の処理に必要な情報を記憶するＵＰＣ用メモリ
１７０ａ、課金部１５の処理に必要な情報を記憶する課
金用メモリ１７０ｂ、ＶＣＩ変換処理に必要な情報を記
憶するＶＣＩ変換用メモリ１７０ｃからなる。これらの
メモリは個別にブロック部１６０に装着される。前記メ
モリ１６８は各種の情報を記憶する。
【００９９】ＵＰＣ部１４はセル抽出部１６２で抽出さ
れたヘッダ情報を入力してこのヘッダ情報に基づきセル
の流入の可否の判断を行い、セル流入否の場合にはセル
の廃棄指示をセル挿入部１６４に対して行う。
れたヘッダ情報を入力してこのヘッダ情報に基づきセル
の流入の可否の判断を行い、セル流入否の場合にはセル
の廃棄指示をセル挿入部１６４に対して行う。
【０１００】課金部１５はセル抽出部１６２で抽出され
たヘッダ情報を入力してこのヘッダ情報に基づきセル数
をカウントすることにより課金情報を収集する。ヘッダ
変換部１８はセル抽出部１６２で抽出されたヘッダ情報
を入力してこのヘッダ情報を新しいヘッダ情報に変換し
て変換されたヘッダ情報をセル挿入部１６４に出力す
る。
たヘッダ情報を入力してこのヘッダ情報に基づきセル数
をカウントすることにより課金情報を収集する。ヘッダ
変換部１８はセル抽出部１６２で抽出されたヘッダ情報
を入力してこのヘッダ情報を新しいヘッダ情報に変換し
て変換されたヘッダ情報をセル挿入部１６４に出力す
る。
【０１０１】ＯＡＭ部１６はセル抽出部１６２で抽出さ
れたＯＡＭセル情報を入力してこのＯＡＭセル情報にセ
ルの受信処理とＯＡＭセルの作成を行う。セル挿入部１
６４はセル処理部１６６内のＵＰＣ部１４から送られて
くるセルの廃棄指示に従って、セルの廃棄処理を行う。
セル挿入部１６４はセル処理部１６６内のヘッダ変換部
１８から送られてくる新しいヘッダ情報に従って、新し
いヘッダ情報をセルヘッダに付け変える。セル挿入部１
６４はセル処理部１６６内のＯＡＭ部１６から送られて
くるＯＡＭセル情報に従ってＯＡＭセルの挿入を行う。
れたＯＡＭセル情報を入力してこのＯＡＭセル情報にセ
ルの受信処理とＯＡＭセルの作成を行う。セル挿入部１
６４はセル処理部１６６内のＵＰＣ部１４から送られて
くるセルの廃棄指示に従って、セルの廃棄処理を行う。
セル挿入部１６４はセル処理部１６６内のヘッダ変換部
１８から送られてくる新しいヘッダ情報に従って、新し
いヘッダ情報をセルヘッダに付け変える。セル挿入部１
６４はセル処理部１６６内のＯＡＭ部１６から送られて
くるＯＡＭセル情報に従ってＯＡＭセルの挿入を行う。
【０１０２】ヘッダ変換部１６７は抽出されたヘッダ情
報とＯＡＭセル情報とに基づきセル処理を行うとともに
記憶部１７０内の各部がブロック部１６０に装置訳され
たかどうかを判定する。
報とＯＡＭセル情報とに基づきセル処理を行うとともに
記憶部１７０内の各部がブロック部１６０に装置訳され
たかどうかを判定する。
【０１０３】次に、このように構成された実施例３の動
作を図１３を参照して説明する。図１３では、ブロック
部１６０と記憶部１７０との動作を説明する。まず、ブ
ロック部１６０において、セル抽出部１６はセルからセ
ルヘッダを分離処理する（ステップ３０１）。すると、
ヘッダ処理部１６７はＵＰＣ用メモリ１７０ａがブロッ
ク部１６０に装着されたかどうかを判定する（ステップ
３０２）。
作を図１３を参照して説明する。図１３では、ブロック
部１６０と記憶部１７０との動作を説明する。まず、ブ
ロック部１６０において、セル抽出部１６はセルからセ
ルヘッダを分離処理する（ステップ３０１）。すると、
ヘッダ処理部１６７はＵＰＣ用メモリ１７０ａがブロッ
ク部１６０に装着されたかどうかを判定する（ステップ
３０２）。
【０１０４】ここで、ＵＰＣ用メモリ１７０ａがブロッ
ク部１６０に装着された場合には、ヘッダ処理部１６７
はＵＰＣ用メモリ１７０ａからＵＰＣ用データを収集す
る（ステップ３０３）。
ク部１６０に装着された場合には、ヘッダ処理部１６７
はＵＰＣ用メモリ１７０ａからＵＰＣ用データを収集す
る（ステップ３０３）。
【０１０５】一方、ＵＰＣ用メモリ１７０ａがブロック
部１６０に装着されない場合にはヘッダ処理部１６７は
ＵＰＣ用データを収集せずにステップ３０４の処理に進
む。次に、ヘッダ処理部１６７は課金用メモリ１７０ｂ
がブロック部１６０に装着されたかどうかを判定する
（ステップ３０４）。
部１６０に装着されない場合にはヘッダ処理部１６７は
ＵＰＣ用データを収集せずにステップ３０４の処理に進
む。次に、ヘッダ処理部１６７は課金用メモリ１７０ｂ
がブロック部１６０に装着されたかどうかを判定する
（ステップ３０４）。
【０１０６】ここで、課金用メモリ１７０ｂがブロック
部１６０に装着された場合には、ヘッダ処理部１６７は
課金用メモリ１７０ｂから課金用データを収集する（ス
テップ３０５）。
部１６０に装着された場合には、ヘッダ処理部１６７は
課金用メモリ１７０ｂから課金用データを収集する（ス
テップ３０５）。
【０１０７】一方、課金用メモリ１７０ｂがブロック部
１６０に装着されない場合には、ヘッダ処理部１６７は
課金用データを収集せずにステップ３０６の処理に進
む。次に、ヘッダ処理部１６７はＶＣＩ変換用メモリ１
７０ｃがブロック部１６０に装着されたかどうかを判定
する（ステップ３０６）。
１６０に装着されない場合には、ヘッダ処理部１６７は
課金用データを収集せずにステップ３０６の処理に進
む。次に、ヘッダ処理部１６７はＶＣＩ変換用メモリ１
７０ｃがブロック部１６０に装着されたかどうかを判定
する（ステップ３０６）。
【０１０８】ここで、ＶＣＩ変換用メモリ１７０ｃがブ
ロック部１６０に装着された場合には、ヘッダ処理部１
６７はＶＣＩ変換用メモリ１７０ｃからＶＣＩ変換用デ
ータを収集する（ステップ３０７）。
ロック部１６０に装着された場合には、ヘッダ処理部１
６７はＶＣＩ変換用メモリ１７０ｃからＶＣＩ変換用デ
ータを収集する（ステップ３０７）。
【０１０９】一方、ＶＣＩ変換用メモリ１７０ｃがブロ
ック部１６０に装着されない場合には、ヘッダ処理部１
６７はＶＣＩ変換用データを収集せずにステップ３０８
の処理に進む。
ック部１６０に装着されない場合には、ヘッダ処理部１
６７はＶＣＩ変換用データを収集せずにステップ３０８
の処理に進む。
【０１１０】さらに、ヘッダ処理部１６７はメモリ１６
８からその他のデータを収集して、ＵＰＣ用データ、課
金用データ、ＶＣＩ変換用データを対応する処理部に出
力する。
８からその他のデータを収集して、ＵＰＣ用データ、課
金用データ、ＶＣＩ変換用データを対応する処理部に出
力する。
【０１１１】すなわち、ＯＡＭ部１６はヘッダに含まれ
るＯＡＭセルに対してＯＡＭ処理を行う（ステップ３０
９ａ）。また、ＵＰＣ部１４はＵＰＣ用メモリ１７０ａ
が装着された場合には、ＵＰＣ用データに基づきＵＰＣ
処理を行う（ステップ３０９ｂ）。
るＯＡＭセルに対してＯＡＭ処理を行う（ステップ３０
９ａ）。また、ＵＰＣ部１４はＵＰＣ用メモリ１７０ａ
が装着された場合には、ＵＰＣ用データに基づきＵＰＣ
処理を行う（ステップ３０９ｂ）。
【０１１２】課金部１５は課金用メモリ１７０ｂが装着
された場合には、課金用データに基づき課金処理を行う
（ステップ３０９ｃ）。ヘッダ変換部１８はＶＣＩ変換
用メモリ１７０ｃが装着された場合には、ＶＣＩ変換用
データに基づきヘッダ処理を行う（ステップ３０９
ｄ）。さらに、セル挿入部１６４はセル挿入処理を行う
（ステップ３１０）。
された場合には、課金用データに基づき課金処理を行う
（ステップ３０９ｃ）。ヘッダ変換部１８はＶＣＩ変換
用メモリ１７０ｃが装着された場合には、ＶＣＩ変換用
データに基づきヘッダ処理を行う（ステップ３０９
ｄ）。さらに、セル挿入部１６４はセル挿入処理を行う
（ステップ３１０）。
【０１１３】このように実施例３によれば、前記ブロッ
ク部１６０に設けられたＵＰＣ部１４、課金部１５、ヘ
ッダ変換部１８、ＯＡＭ部１６が、１つのセル抽出部１
６２及びセル挿入部１６４を共用するので、回線対応部
３Ｃの小型化を図ることができる。
ク部１６０に設けられたＵＰＣ部１４、課金部１５、ヘ
ッダ変換部１８、ＯＡＭ部１６が、１つのセル抽出部１
６２及びセル挿入部１６４を共用するので、回線対応部
３Ｃの小型化を図ることができる。
【０１１４】また、共通処理を行うブロック部１６０に
は基本処理部であるＯＡＭ部１６と、付加処理部である
ＵＰＣ部１４及び課金部１５及びヘッダ変換部１８とが
混在するので、ある部分のみを分離することはできな
い。このため、付加的なセル処理に必要な情報を記憶す
るＵＰＣ用メモリ１７０ａ、課金用メモリ１７０ｂ、Ｖ
ＣＩ変換用メモリ１７０ｃを外部に分離した。
は基本処理部であるＯＡＭ部１６と、付加処理部である
ＵＰＣ部１４及び課金部１５及びヘッダ変換部１８とが
混在するので、ある部分のみを分離することはできな
い。このため、付加的なセル処理に必要な情報を記憶す
るＵＰＣ用メモリ１７０ａ、課金用メモリ１７０ｂ、Ｖ
ＣＩ変換用メモリ１７０ｃを外部に分離した。
【０１１５】従って、ＵＰＣ用メモリ１７０ａを装着し
ない場合には、さらに、ハード量を削減して全帯域サー
ビスを提供できる。課金用メモリ１７０ｂを装着しない
場合には、さらに、ハード量を削減して一定課金処理を
提供できる。ＶＣＩ変換用メモリ１７０ｃを装着しない
場合にはさらに、ハード量を削減して専用線によるＵＶ
Ｐサービスを提供できる。 ＜実施例４＞図１４に回線対応部の実施例４の構成を示
す。実施例４は実施例２の個別部、共通部の分離構成
と、実施例３のブロック部１６０からの記憶部１７０の
分離構成とを組み合わせたものである。
ない場合には、さらに、ハード量を削減して全帯域サー
ビスを提供できる。課金用メモリ１７０ｂを装着しない
場合には、さらに、ハード量を削減して一定課金処理を
提供できる。ＶＣＩ変換用メモリ１７０ｃを装着しない
場合にはさらに、ハード量を削減して専用線によるＵＶ
Ｐサービスを提供できる。 ＜実施例４＞図１４に回線対応部の実施例４の構成を示
す。実施例４は実施例２の個別部、共通部の分離構成
と、実施例３のブロック部１６０からの記憶部１７０の
分離構成とを組み合わせたものである。
【０１１６】図１４において、回線対応部３Ｄは個別部
31B-1〜31B-N、各個別部31B-1〜31B-Nに接続される共通
部３２Ｄ、共通部３２Ｄに接続される交換機プロセッサ
１９０及び記憶部１７０とを備える。
31B-1〜31B-N、各個別部31B-1〜31B-Nに接続される共通
部３２Ｄ、共通部３２Ｄに接続される交換機プロセッサ
１９０及び記憶部１７０とを備える。
【０１１７】各個別部31B-1〜31B-Nの構成は既に実施例
２において説明したので、その詳細は省略する。共通部
３２ＤはＭＣ部１７、各個別部に接続される多重分離部
８１、多重分離部８１に接続されるブロック部１６０、
これらの各部を制御するマイクロプロセッサ１９ｄから
なる。ブロック部１６０には記憶部１７０が着脱自在に
装着されるようになっている。
２において説明したので、その詳細は省略する。共通部
３２ＤはＭＣ部１７、各個別部に接続される多重分離部
８１、多重分離部８１に接続されるブロック部１６０、
これらの各部を制御するマイクロプロセッサ１９ｄから
なる。ブロック部１６０には記憶部１７０が着脱自在に
装着されるようになっている。
【０１１８】ブロック部１６０、記憶部１７０の構成は
図１２において既に説明したので、ここでは、その詳細
は省略する。このような構成によれば、実施例２と実施
例３との効果が同時に得られるので、その果が大であ
る。 ＜実施例５＞次に、本発明の実施例５を説明する。図１
５に回線対応部の実施例５を示す。実施例２、実施例４
では、共通部単位でサービスを提供していた。これに対
して、実施例５では、個別部毎に異なるサービスを提供
するものである。
図１２において既に説明したので、ここでは、その詳細
は省略する。このような構成によれば、実施例２と実施
例３との効果が同時に得られるので、その果が大であ
る。 ＜実施例５＞次に、本発明の実施例５を説明する。図１
５に回線対応部の実施例５を示す。実施例２、実施例４
では、共通部単位でサービスを提供していた。これに対
して、実施例５では、個別部毎に異なるサービスを提供
するものである。
【０１１９】以下、その構成を説明する。回線対応部３
Ｅは複数の個別部31E-1〜31E-Nと、各個別部に接続され
る共通部３２Ｅ及び交換機プロセッサ１９０と、共通部
３２Ｅに接続される交換機プロセッサ１９０とを備え
る。
Ｅは複数の個別部31E-1〜31E-Nと、各個別部に接続され
る共通部３２Ｅ及び交換機プロセッサ１９０と、共通部
３２Ｅに接続される交換機プロセッサ１９０とを備え
る。
【０１２０】各個別部31E-1〜31E-Nは、光電気変換部１
１、ＳＤＨ終端部１２、セル同期部１３ｂ、セル同期部
１３ｂに接続される制御部３９Ａ、共通部ＩＮＦ３８と
を備える。
１、ＳＤＨ終端部１２、セル同期部１３ｂ、セル同期部
１３ｂに接続される制御部３９Ａ、共通部ＩＮＦ３８と
を備える。
【０１２１】前記共通部３２Ｅは多重分離部８１、ＭＣ
部１７、ＯＡＭ部１６、ＵＰＣ部１４、課金部１５、Ｖ
ＰＩ／ＶＣＩ変換部１８、これらを制御するマイクロプ
ロセッサ１９を備える。
部１７、ＯＡＭ部１６、ＵＰＣ部１４、課金部１５、Ｖ
ＰＩ／ＶＣＩ変換部１８、これらを制御するマイクロプ
ロセッサ１９を備える。
【０１２２】交換機プロセッサ１９０は加入者から申告
された一定課金にすべきかどうかを示す制御情報を交換
局から入力してその情報を制御部３９Ａに出力する。前
記各制御部３９Ａは、前記セルに含まれるセルヘッダに
自己を識別するための識別フラグと自己が前記セルに対
する課金処理、ＵＰＣ処理、ＯＡＭ処理をすべきかどう
かを示す制御情報とを付加してセル同期部１３Ｂに出力
する。
された一定課金にすべきかどうかを示す制御情報を交換
局から入力してその情報を制御部３９Ａに出力する。前
記各制御部３９Ａは、前記セルに含まれるセルヘッダに
自己を識別するための識別フラグと自己が前記セルに対
する課金処理、ＵＰＣ処理、ＯＡＭ処理をすべきかどう
かを示す制御情報とを付加してセル同期部１３Ｂに出力
する。
【０１２３】前記制御情報を図１６に示す。図１６に示
すように制御情報‘１００’は３ビットからなり、上位
１ビットは課金無効ビットである。課金無効ビット
‘１’は課金処理を行わないことを示す。
すように制御情報‘１００’は３ビットからなり、上位
１ビットは課金無効ビットである。課金無効ビット
‘１’は課金処理を行わないことを示す。
【０１２４】すなわち、セル数のカウントに関係なく一
定課金が行われる。次の１ビットはＵＰＣ無効ビットで
あり、ここでは‘０’が設定されているので、ＵＰＣ処
理を行うことを示す。下位１ビットはＯＡＭ無効ビット
であり、ここでは‘０’が設定されているので、ＯＡＭ
処理を行うことを示す。
定課金が行われる。次の１ビットはＵＰＣ無効ビットで
あり、ここでは‘０’が設定されているので、ＵＰＣ処
理を行うことを示す。下位１ビットはＯＡＭ無効ビット
であり、ここでは‘０’が設定されているので、ＯＡＭ
処理を行うことを示す。
【０１２５】前記共通部３２Ｅのマイクロプロセッサ１
９は、各個別部内の制御部３９Ａから送られてくるセル
内のセルヘッダに付加された識別フラグと制御情報とに
基づき回線毎にセルに対して前記処理を行うべきかを決
定する。
９は、各個別部内の制御部３９Ａから送られてくるセル
内のセルヘッダに付加された識別フラグと制御情報とに
基づき回線毎にセルに対して前記処理を行うべきかを決
定する。
【０１２６】次に、図１７を参照して個別部毎の課金処
理を説明する。まず、加入者が図示しない交換局に一定
課金を受けることを申告する。交換機プロセッサ１９０
は前記申告に基づき図１６に示す制御情報を制御部３９
Ａに出力する。各制御部３９Ａは識別フラグ及び制御情
報をセル同期部を介して共通部３２Ｅに転送する（ステ
ップ５０１）。
理を説明する。まず、加入者が図示しない交換局に一定
課金を受けることを申告する。交換機プロセッサ１９０
は前記申告に基づき図１６に示す制御情報を制御部３９
Ａに出力する。各制御部３９Ａは識別フラグ及び制御情
報をセル同期部を介して共通部３２Ｅに転送する（ステ
ップ５０１）。
【０１２７】一方、共通部３２Ｅは順次入力される各セ
ルのヘッダに含まれる識別フラグ及び制御情報の内、識
別フラグによりどの個別部かを認識する。マイクロプロ
セッサ１９は、制御情報に基づき回線毎にセルに対して
前記課金処理を行うべきかを決定する（ステップ５０
２）。
ルのヘッダに含まれる識別フラグ及び制御情報の内、識
別フラグによりどの個別部かを認識する。マイクロプロ
セッサ１９は、制御情報に基づき回線毎にセルに対して
前記課金処理を行うべきかを決定する（ステップ５０
２）。
【０１２８】図６に示す例では、課金無効ビットが１で
あるので、その回線に対して一定課金となる（ステップ
５０３）。さらに、その他のＵＰＣ処理、ＯＡＭ処理は
通常の処理を行う。
あるので、その回線に対して一定課金となる（ステップ
５０３）。さらに、その他のＵＰＣ処理、ＯＡＭ処理は
通常の処理を行う。
【０１２９】一方、個別部によっては、課金無効ビット
が０である場合もある。この場合には、課金処理が行わ
れる（ステップ５０４）。このように個別部毎に制御情
報を共通部に送るので、個別部単位で一定課金サービス
を提供することができる。
が０である場合もある。この場合には、課金処理が行わ
れる（ステップ５０４）。このように個別部毎に制御情
報を共通部に送るので、個別部単位で一定課金サービス
を提供することができる。
【０１３０】なお、実施例では、セルヘッダに制御情報
を書き込んだが、例えば、別線から直接、共通部３２Ｅ
に制御情報を転送するようにしてもよい。さらに、実施
例５の変形例を図１８に示す。図１８では、制御部３９
Ｂは交換機プロセッサ１９０からの指示によりＶＰＩ毎
に異なる制御情報を設定し、ＶＰＩ毎の異なる制御情報
をセル同期部１３ｃに出力する。例えば、３番目のＶＰ
Ｉは制御情報が‘０１０’に設定され、４番目のＶＰＩ
は制御情報が‘１１０’に設定されている。
を書き込んだが、例えば、別線から直接、共通部３２Ｅ
に制御情報を転送するようにしてもよい。さらに、実施
例５の変形例を図１８に示す。図１８では、制御部３９
Ｂは交換機プロセッサ１９０からの指示によりＶＰＩ毎
に異なる制御情報を設定し、ＶＰＩ毎の異なる制御情報
をセル同期部１３ｃに出力する。例えば、３番目のＶＰ
Ｉは制御情報が‘０１０’に設定され、４番目のＶＰＩ
は制御情報が‘１１０’に設定されている。
【０１３１】従って、３番目のＶＰＩでは、ＵＰＣ処理
を行わない。すなわち、全帯域の使用を行う。４番目の
ＶＰＩでは、ＵＰＣ処理、ＯＡＭ処理を行わない。この
ような構成によれば、ＶＰＩ毎に異なるサービスを提供
できる。 ＜実施例６＞次に、実施例６を説明する。実施例６で
は、加入者回線毎に回線対応部３Ｆを設けたものであ
る。回線対応部３Ｆは光電気変換部１１、ＳＤＨ終端部
１２、セル同期部１３、セル同期部に接続される制御部
３９Ａ、ＵＰＣ部１４、課金部１５、ＯＡＭ部１６、Ｍ
Ｃ部１７、ＶＰＩ／ＶＣＩ変換部１８、マイクロプロセ
ッサ１９を備える。
を行わない。すなわち、全帯域の使用を行う。４番目の
ＶＰＩでは、ＵＰＣ処理、ＯＡＭ処理を行わない。この
ような構成によれば、ＶＰＩ毎に異なるサービスを提供
できる。 ＜実施例６＞次に、実施例６を説明する。実施例６で
は、加入者回線毎に回線対応部３Ｆを設けたものであ
る。回線対応部３Ｆは光電気変換部１１、ＳＤＨ終端部
１２、セル同期部１３、セル同期部に接続される制御部
３９Ａ、ＵＰＣ部１４、課金部１５、ＯＡＭ部１６、Ｍ
Ｃ部１７、ＶＰＩ／ＶＣＩ変換部１８、マイクロプロセ
ッサ１９を備える。
【０１３２】前記制御部３９Ａは前記実施例５で説明し
た制御情報をセル同期部１３ｂに出力する。マイクロプ
ロセッサ１９は前記セル同期部１３ｂから送られてくる
セル内のセルヘッダに付加された制御情報に基づきセル
を処理すべきかを決定する。
た制御情報をセル同期部１３ｂに出力する。マイクロプ
ロセッサ１９は前記セル同期部１３ｂから送られてくる
セル内のセルヘッダに付加された制御情報に基づきセル
を処理すべきかを決定する。
【０１３３】このように１つの加入者回線に対して１つ
の回線対応部を設けた場合でも、無効ビットによって異
なるサービスを提供できる。また、１つの加入者回線に
対して１つの回線対応部を設けた場合でも、ＶＰＩ毎に
制御情報を設定してもよく、この場合には、ＶＰＩ毎に
異なるサービスを提供できる。
の回線対応部を設けた場合でも、無効ビットによって異
なるサービスを提供できる。また、１つの加入者回線に
対して１つの回線対応部を設けた場合でも、ＶＰＩ毎に
制御情報を設定してもよく、この場合には、ＶＰＩ毎に
異なるサービスを提供できる。
【０１３４】
【発明の効果】本発明によれば、回線対応部を個別部、
共通部に分離しない場合、基本処理部から分離された付
加処理部を基本処理部に装着した場合には、付加的なセ
ル処理を行うことができ、また、付加処理部を基本処理
部に装着しない場合には、ハード量を削減すると共にセ
ル処理に対するサービスを制限することができる。ま
た、回線対応部を個別部、共通部に分離した場合には、
共通部単位でサービスを制限することができる。
共通部に分離しない場合、基本処理部から分離された付
加処理部を基本処理部に装着した場合には、付加的なセ
ル処理を行うことができ、また、付加処理部を基本処理
部に装着しない場合には、ハード量を削減すると共にセ
ル処理に対するサービスを制限することができる。ま
た、回線対応部を個別部、共通部に分離した場合には、
共通部単位でサービスを制限することができる。
【０１３５】また、付加処理部に設けたいくつかの処理
ブロックが基本処理部に装着されない場合には、かなり
のハード量を削減してサービスを制限できる。さらに、
選択部が装着された処理ブロックを選択するので、その
処理ブロックに対応する付加的なセル処理を行うことが
できる。
ブロックが基本処理部に装着されない場合には、かなり
のハード量を削減してサービスを制限できる。さらに、
選択部が装着された処理ブロックを選択するので、その
処理ブロックに対応する付加的なセル処理を行うことが
できる。
【０１３６】帯域管理部を基本処理部に装着しない場合
には、加入者端末の加入者が使用すべき帯域を管理しな
いので、全帯域の使用を許可するサービスを提供でき
る。課金部を装着しない場合には、セルの数を計数しな
いので、セルの使用量に関係なく一定料金を課金するサ
ービスを提供できる。仮想チャネル識別子変換部が装着
されない場合には、仮想チャネル識別子を変換しないの
で、専用線のようにパスの中身を自由に使用できるＵＶ
Ｐサービスを提供できる。
には、加入者端末の加入者が使用すべき帯域を管理しな
いので、全帯域の使用を許可するサービスを提供でき
る。課金部を装着しない場合には、セルの数を計数しな
いので、セルの使用量に関係なく一定料金を課金するサ
ービスを提供できる。仮想チャネル識別子変換部が装着
されない場合には、仮想チャネル識別子を変換しないの
で、専用線のようにパスの中身を自由に使用できるＵＶ
Ｐサービスを提供できる。
【０１３７】また、基本処理部では、仮想パス識別子変
換部が仮想パス識別子を出力先の仮想パス識別子に変換
する処理などの基本的に処理を行う。さらに、付加実行
部を基本処理部に既に装着し、記憶部を基本処理部装着
することにより記憶された情報を用いて付加的な処理を
行うこともできる。
換部が仮想パス識別子を出力先の仮想パス識別子に変換
する処理などの基本的に処理を行う。さらに、付加実行
部を基本処理部に既に装着し、記憶部を基本処理部装着
することにより記憶された情報を用いて付加的な処理を
行うこともできる。
【０１３８】また、第２の処理部では、抽出されたヘッ
ダ情報と警報転送セル情報に基づき基本処理部の一部と
付加実行部とのセル処理を共通に行うので、基本処理部
の一部と付加実行部セル処理部とのある部分のみを外部
に出すことはできない。このため、記憶部のみを外部に
分離して付加的なセル処理を行うことができる。
ダ情報と警報転送セル情報に基づき基本処理部の一部と
付加実行部とのセル処理を共通に行うので、基本処理部
の一部と付加実行部セル処理部とのある部分のみを外部
に出すことはできない。このため、記憶部のみを外部に
分離して付加的なセル処理を行うことができる。
【０１３９】また、いくつかの記憶ブロックが基本処理
部に装着されない場合には、かなりのハード量を削減し
てサービスを制限することができる。また、ヘッダ処理
部は１つ以上の記憶ブロックが装着されたときにはその
装着された記憶ブロックを選択するので、選択された記
憶ブロックの情報を用いて付加的な処理を行うことがで
きる。
部に装着されない場合には、かなりのハード量を削減し
てサービスを制限することができる。また、ヘッダ処理
部は１つ以上の記憶ブロックが装着されたときにはその
装着された記憶ブロックを選択するので、選択された記
憶ブロックの情報を用いて付加的な処理を行うことがで
きる。
【０１４０】さらに、前記セル処理部では、基本的なセ
ル処理として警報転送セルを管理し、付加的なセル処理
として使用帯域の管理、ヘッダ変換、課金処理を行うこ
とができる。
ル処理として警報転送セルを管理し、付加的なセル処理
として使用帯域の管理、ヘッダ変換、課金処理を行うこ
とができる。
【０１４１】また、帯域管理メモリが基本処理部に装着
されないときには、全帯域の使用を許可するサービスを
提供できる。課金メモリが装着されないときには、一定
課金サービスを提供できる。仮想チャネルメモリが装着
されないときには、ＵＶＰサービスを提供できる。
されないときには、全帯域の使用を許可するサービスを
提供できる。課金メモリが装着されないときには、一定
課金サービスを提供できる。仮想チャネルメモリが装着
されないときには、ＵＶＰサービスを提供できる。
【０１４２】さらに、セル処理部は、各個別部内の制御
部から送られてくるセル内のセルヘッダに付加された識
別フラグと制御情報とに基づき回線毎にセルを処理すべ
きかを決定するので、回線毎にサービスを制限できる。
なお、回線対応部を個別部、共通部に分離しない場合に
は制御情報に基づきその回線のセルサービスを制限でき
る。
部から送られてくるセル内のセルヘッダに付加された識
別フラグと制御情報とに基づき回線毎にセルを処理すべ
きかを決定するので、回線毎にサービスを制限できる。
なお、回線対応部を個別部、共通部に分離しない場合に
は制御情報に基づきその回線のセルサービスを制限でき
る。
【０１４３】さらに、セル処理部は、各個別部内の制御
部から送られてくるセル内のセルヘッダに付加された制
御情報に基づき仮想パス識別子毎にセルを処理すべきか
を決定するので、各回線に入力される仮想パス識別子毎
にセルサービスを制限できる。なお、回線対応部を個別
部、共通部に分離しない場合には制御情報に基づきその
回線の仮想パス識別子毎にセルサービスを制限できる。
部から送られてくるセル内のセルヘッダに付加された制
御情報に基づき仮想パス識別子毎にセルを処理すべきか
を決定するので、各回線に入力される仮想パス識別子毎
にセルサービスを制限できる。なお、回線対応部を個別
部、共通部に分離しない場合には制御情報に基づきその
回線の仮想パス識別子毎にセルサービスを制限できる。
【図１】交換機の第１の発明の原理図
【図２】交換機の第２の発明の原理図
【図３】交換機の第３の発明の原理図
【図４】交換機の第４の発明の原理図
【図５】ＡＴＭ交換機内の回線対応部の実施例１を示す
構成ブロック図
構成ブロック図
【図６】ＡＴＭにおけるセルフォーマットを示す図
【図７】内部識別子を用いたＶＰＩ及びＶＣＩの変換を
示す図
示す図
【図８】実施例１の回線対応部の動作を示すフローチャ
ート
ート
【図９】本発明の実施例２の回線対応部の構成を示す図
【図１０】実施例２の共通部の構成を示す図
【図１１】本発明の実施例３の回線対応部を示す図
【図１２】実施例３のブロック部及び記憶部の具体的な
構成を示す図
構成を示す図
【図１３】実施例３の回線対応部の動作を示すフローチ
ャート
ャート
【図１４】実施例４の回線対応部の構成を示す図
【図１５】回線対応部の実施例５を示す図
【図１６】実施例５の制御情報を示す図
【図１７】実施例５の課金部の動作を示すフローチャー
ト
ト
【図１８】ＶＰＩ毎のサービス制御を説明する図
【図１９】回線対応部の実施例６を示す図
【図２０】従来の広帯域ＩＳＤＮの構成例を示す図であ
る。
る。
【図２１】従来の二重化構成の一例を示す図である。
【図２２】従来の加入者回線対応部の構成図である。
【図２３】ＳＤＨフォーマットを示す図である。
【図２４】ＳＤＨフレームへのセルマッピングを示す図
である。
である。
１・・加入者端末 ２・・構内交換機 ３，３Ａ〜３Ｆ・・回線対応部 ４，４ａ，４ｂ・・スイッチ ５，５Ａ，５Ｂ・・基本処理部 ６・・セレクタ ７・・付加処理部 １０・・ＡＴＭ交換機 １１・・光電気変換部 １２・・ＳＤＨ終端部 １３・・セル同期部 １４・・ＵＰＣ部 １５・・課金部 １６・・ＯＡＭ部 １７・・ＭＣ部 １８ｃ・・ヘッダ変換部 １９・・マイクロプロセッサ ３１・・個別部 ３２・・共通部 ３９Ａ・・・制御部 ５３・・加入者回線 ５４・・信号線 ５７・・伝送系 ８１・・多重分離部 １６０・・・ブロック部、 １６２・・・セル抽出部、 １６４・・・セル挿入部、 １６６・・・セル処理部、 １９０・・交換機プロセッサ ＶＣＩ・・・仮想チャネル識別子、 ＶＰＩ・・・仮想パス識別子
Claims (26)
- 【請求項１】 データとセルヘッダとからなる固定長の
セルの交換処理を行う交換機であって、 回線を収容するとともに回線からの情報をセル単位に処
理する回線対応部を備え、 前記回線対応部は、前記セルに対して基本的な処理を行
う基本処理部と、 前記基本処理部から分離されるとともに前記基本処理部
に対して着脱自在に装着されかつ前記セルに対して付加
的な処理を行う付加処理部と、を備えていることを特徴
とする交換機。 - 【請求項２】 前記付加処理部は、前記セルに対して複
数の付加的な処理を行う複数の処理ブロックを備え、各
処理ブロックは個別に前記基本処理部に対して着脱自在
に装着されることを特徴とする請求項１に記載の交換
機。 - 【請求項３】 前記基本処理部は、さらに、前記付加処
理部内の１つ以上の処理ブロックが装着されたときには
その装着された処理ブロックを選択してセルに対して付
加的な処理を行う選択部を備えることを特徴とする請求
項２に記載の交換機。 - 【請求項４】 前記付加処理部は、前記複数の処理ブロ
ックとして、 セルの流量を監視することにより加入者端末の加入者が
使用すべき帯域を管理する帯域管理部と、 前記セルの数を計数することにより課金情報を収集する
課金部と、 前記セルに含まれるセルヘッダに書き込まれた仮想チャ
ネル識別子を出力先の仮想チャネル識別子に変換する仮
想チャネル識別子変換部と、 を備えたことを特徴とする請求項２に記載の交換機。 - 【請求項５】 前記基本処理部は、 回線を通して送られてくる情報の伝送フォーマットを終
端する終端部と、 前記終端部に接続されセルに含まれるセルヘッダに書き
込まれたヘッダ誤り制御情報に基いてセルの誤り制御を
行いセルの同期検出を行うセル同期部と、 前記セル同期部に接続され警報転送セルを管理する警報
転送セル管理部と、 前記警報転送セル管理部に接続されるとともに管理セル
を用いてセルの誤り特性、セル損失特性、セル遅延特性
の少なくとも１つを測定する管理セル部と、 前記管理セル部に接続され前記セルに含まれるセルヘッ
ダに書き込まれた仮想パス識別子を出力先の仮想パス識
別子に変換する仮想パス識別子変換部とを備えたことを
特徴とする請求項１に記載の交換機。 - 【請求項６】 前記付加処理部は、前記セルに対して付
加的な処理を実行するとともに前記基本処理部に既に装
着された付加実行部と、 前記付加実行部が付加的な処理を実行するために必要な
情報を記憶するとともに前記基本処理部とは分離されて
着脱自在に装着される記憶部とを備えることを特徴とす
る請求項１に記載の交換機。 - 【請求項７】 前記基本処理部は、前記セルに対して実
時間で処理を実行する第１の処理部と、 前記セルに対して時間ずれを許容して処理を実行する第
２の処理部とを備え、 前記付加実行部は、前記第２の処理部に設けられ、 前記第２の処理部は、前記セルに含まれるヘッダ情報と
警報転送セル情報とを抽出するセル抽出部と、 セル抽出部で抽出されたヘッダ情報と警報転送セル情報
に基づき複数の処理を行うセル処理部と、 セル処理部の処理結果に基づき前記セル抽出部から送ら
れてくるセルを制御するとともに警報転送セル情報を挿
入するセル挿入部とを備えることを特徴とする請求項６
に記載の交換機。 - 【請求項８】 前記記憶部は、前記セルに対して複数の
付加的な処理を行うために必要な情報を記憶する複数の
記憶ブロックを備え、各記憶ブロックは個別に前記基本
処理部に対して着脱自在に装着されることを特徴とする
請求項６に記載の交換機。 - 【請求項９】 前記セル処理部は、さらに、前記セル抽
出部で抽出されたヘッダ情報と警報転送セル情報とに基
づき、１つ以上の記憶ブロックが装着されたときにはそ
の装着された記憶ブロックを選択して選択された記憶ブ
ロックの情報を用いて付加的な処理を行うヘッダ処理部
を備えることを特徴とする請求項８に記載の交換機。 - 【請求項１０】 前記セル処理部は、 ヘッダ情報に基づきセル数が所定量を越える場合にはセ
ルの廃棄指示を行うことにより加入者の使用帯域を管理
する帯域管理部と、 前記ヘッダ情報内の仮想パス識別子及び仮想チャネル識
別子を出力先の仮想パス識別子及び仮想チャネル識別子
に変換するヘッダ変換部と、 前記セルの数を計数することにより課金情報を収集する
課金部と、 前記警報転送セル情報を管理する警報転送セル管理部と
を備えることを特徴とする請求項７に記載の交換機。 - 【請求項１１】 データとセルヘッダとからなる固定長
のセルの交換処理を行う交換機であって、 複数の回線を収容するとともに各回線からの情報をセル
単位に処理する回線対応部を備え、 前記回線対応部は、前記収容される複数の回線の各々に
個別に接続されるとともに個別にセル処理を行う個別部
と、 前記各個別部に接続されるとともに各個別部で処理され
たセルを一括して処理する共通部とを備え、 前記共通部は、前記セルに対して基本的な処理を行う基
本処理部と、 前記基本処理部から分離されるとともに前記基本処理部
に対して着脱自在に装着されかつ前記セルに対して付加
的な処理を行う付加処理部と、を備えていることを特徴
とする交換機。 - 【請求項１２】 前記付加処理部は、前記セルに対して
複数の付加的な処理を行う複数の処理ブロックを備え、
各処理ブロックは個別に前記基本処理部に対して着脱自
在に装着されることを特徴とする請求項１１に記載の交
換機。 - 【請求項１３】 前記基本処理部は、さらに、前記付加
処理部内の１つ以上の処理ブロックが装着されたときに
はその装着された処理ブロックを選択してセルに対して
付加的な処理を行う選択部を備えることを特徴とする請
求項１２に記載の交換機。 - 【請求項１４】 前記付加処理部は、前記複数の処理ブ
ロックとして、 セルの流量を監視することにより加入者端末の加入者が
使用すべき帯域を管理する帯域管理部と、 前記セルの数を計数することにより課金情報を収集する
課金部と、 前記セルに含まれるセルヘッダに書き込まれた仮想チャ
ネル識別子を出力先の仮想チャネル識別子に変換する仮
想チャネル識別子変換部と、 を備えたことを特徴とする請求項１１に記載の交換機。 - 【請求項１５】 前記共通部内の基本処理部は、 警報転送セルを管理する警報転送セル管理部と、 前記警報転送セル管理部に接続されるとともに管理セル
を用いてセルの誤り特性、セル損失特性、セル遅延特性
の少なくとも１つを測定する管理セル部と、 前記セルに含まれるセルヘッダに書き込まれた仮想パス
識別子を出力先の仮想パス識別子に変換する仮想パス識
別子変換部とを備えたことを特徴とする請求項１１に記
載の交換機。 - 【請求項１６】 前記各個別部は、 前記回線を通して送られてくる情報の伝送フォーマット
を終端する終端部と、 前記終端部に接続されセルに含まれるセルヘッダに書き
込まれたヘッダ誤り制御情報に基いてセルの誤り制御を
行いセルの同期検出を行うセル同期部とを備えたことを
特徴とする請求項１１に記載の交換機。 - 【請求項１７】 前記付加処理部は、前記セルに対して
付加的な処理を実行するとともに前記基本処理部に既に
装着された付加実行部と、 前記付加実行部が付加的な処理を実行するために必要な
情報を記憶するとともに前記基本処理部とは分離されて
着脱自在に装着される記憶部とを備えることを特徴とす
る請求項１１に記載の交換機。 - 【請求項１８】 前記基本処理部は、前記セルに対して
実時間で処理を実行する第１の処理部と、 前記セルに対して時間ずれを許容して処理を実行する第
２の処理部とを備え、 前記付加実行部は、前記第２の処理部に設けられ、 前記第２の処理部は、前記セルに含まれるヘッダ情報と
警報転送セル情報とを抽出するセル抽出部と、 セル抽出部で抽出されたヘッダ情報と警報転送セル情報
に基づき複数の処理を行うセル処理部と、 セル処理部の処理結果に基づき前記セル抽出部から送ら
れてくるセルを制御するとともに警報転送セル情報を挿
入するセル挿入部とを備えることを特徴とする請求項１
７に記載の交換機。 - 【請求項１９】 前記記憶部は、前記セルに対して複数
の付加的な処理を行うために必要な情報を記憶する複数
の記憶ブロックを備え、各記憶ブロックは個別に前記基
本処理部に対して着脱自在に装着されることを特徴とす
る請求項１７に記載の交換機。 - 【請求項２０】 前記セル処理部は、さらに、前記セル
抽出部で抽出されたヘッダ情報と警報転送セル情報とに
基づき、１つ以上の記憶ブロックが装着されたときには
その装着された記憶ブロックを選択して選択された記憶
ブロックの情報を用いて付加的な処理を行うヘッダ処理
部を備えることを特徴とする請求項１９に記載の交換
機。 - 【請求項２１】 前記セル処理部は、 ヘッダ情報に基づきセル数が所定量を越える場合にはセ
ルの廃棄指示を行うことにより加入者の使用帯域を管理
する帯域管理部と、 前記ヘッダ情報内の仮想パス識別子及び仮想チャネル識
別子を出力先の仮想パス識別子及び仮想チャネル識別子
に変換するヘッダ変換部と、 前記セルの数を計数することにより課金情報を収集する
課金部と、 前記警報転送セル情報を管理する警報転送セル管理部と
を備えることを特徴とする請求項１８に記載の交換機。 - 【請求項２２】 前記記憶部は、前記帯域管理部におけ
る処理に必要な情報を記憶する帯域管理メモリと、 前記課金部における処理に必要な課金情報を記憶する課
金メモリと、 前記ヘッダ変換部における仮想チャネル識別子の変換処
理に必要な情報を記憶する仮想チャネルメモリとを備え
ることを特徴とする請求項２１に記載の交換機。 - 【請求項２３】 データとセルヘッダとからなる固定長
のセルの交換処理を行う交換機であって、 複数の回線を収容するとともに各回線からの情報をセル
単位に処理する回線対応部を備え、 前記回線対応部は、前記収容される複数の回線の各々に
個別に接続されるとともに個別にセル処理を行う個別部
と、 前記各個別部に接続され各個別部で処理されたセルを一
括して処理するセル処理部を有する共通部とを備え、 前記各個別部は、前記セルに含まれるセルヘッダに自己
を識別するための識別フラグと自己が前記各個別部毎に
前記セルを処理すべきかどうかを示す制御情報とを付加
する制御部を備え、 前記セル処理部は、各個別部内の制御部から送られてく
るセル内のセルヘッダに付加された識別フラグと制御情
報とに基づき回線毎にセルを処理すべきかを決定するこ
とを特徴とする交換機。 - 【請求項２４】 前記制御部は、各個別部に順次入力さ
れる各セルのセルヘッダに付加された仮想パス識別子毎
に前記セルを処理すべきかどうかを示す制御情報をセル
ヘッダに付加し、 前記セル処理部は、各個別部内の制御部から送られてく
るセル内のセルヘッダに付加された制御情報に基づき仮
想パス識別子毎にセルを処理すべきかを決定することを
特徴とする請求項２３に記載の交換機。 - 【請求項２５】 データとセルヘッダとからなる固定長
のセルの交換処理を行う交換機であって、 回線を収容するとともに回線からの情報をセル単位に処
理する回線対応部を備え、 前記回線対応部は、 セルに含まれるセルヘッダに前記セルを処理すべきかど
うかを示す制御情報を付加する制御部と、 前記制御部から送られてくるセル内のセルヘッダに付加
された制御情報とに基づきセルを処理すべきかを決定す
るセル処理部とを備えることを特徴とする交換機。 - 【請求項２６】 前記制御部は、順次入力される各セル
のセルヘッダに付加された仮想パス識別子毎に前記セル
を処理すべきかどうかを示す制御情報をセルヘッダに付
加し、 前記セル処理部は、前記制御部から送られてくるセル内
のセルヘッダに付加された制御情報に基づき仮想パス識
別子毎にセルを処理すべきかを決定することを特徴とす
る請求項２５に記載の交換機。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31141294A JP3599392B2 (ja) | 1994-12-15 | 1994-12-15 | 交換機 |
| US08/554,038 US5696759A (en) | 1994-12-15 | 1995-11-06 | Apparatus for high-speed packet switching in a broadband ISDN |
| DE69534544T DE69534544D1 (de) | 1994-12-15 | 1995-11-14 | Vermittlungseinrichtung |
| EP95117960A EP0717533B1 (en) | 1994-12-15 | 1995-11-14 | Switching equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31141294A JP3599392B2 (ja) | 1994-12-15 | 1994-12-15 | 交換機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08167906A true JPH08167906A (ja) | 1996-06-25 |
| JP3599392B2 JP3599392B2 (ja) | 2004-12-08 |
Family
ID=18016901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31141294A Expired - Lifetime JP3599392B2 (ja) | 1994-12-15 | 1994-12-15 | 交換機 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5696759A (ja) |
| EP (1) | EP0717533B1 (ja) |
| JP (1) | JP3599392B2 (ja) |
| DE (1) | DE69534544D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894475A (en) * | 1996-06-28 | 1999-04-13 | At&T Corp. | Switched voice and data ATM network with billing system |
| JPH10262064A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 複数回線終端装置及び複数回線終端装置のｏａｍ処理方法 |
| IES980712A2 (en) * | 1997-12-15 | 1999-06-30 | Tellabs Res Ltd | An ATM cell processor |
| AU5567499A (en) * | 1998-08-17 | 2000-03-06 | Vitesse Semiconductor Corporation | Packet processing architecture and methods |
| US6965960B2 (en) * | 2000-03-01 | 2005-11-15 | Realtek Semiconductor Corporation | xDSL symbol processor and method of operating same |
| RU2158319C1 (ru) * | 2000-04-25 | 2000-10-27 | Институт металлургии и материаловедения им. А.А. Байкова РАН | Высокопрочная коррозионно- и износостойкая аустенитная сталь |
| JP2002101103A (ja) * | 2000-09-20 | 2002-04-05 | Nec Saitama Ltd | 基地局変復調装置及びａｔｍセル送受信方法 |
| US7397798B2 (en) | 2001-05-21 | 2008-07-08 | Xelerated Ab | Method and apparatus for processing blocks in a pipeline |
| DE10131944A1 (de) * | 2001-07-02 | 2003-01-16 | Siemens Ag | Verfahren zur Verarbeitung von Daten |
| SE525183C2 (sv) | 2002-04-04 | 2004-12-21 | Xelerated Ab | Förfarande och medel för behandling med pipelining av datapaket |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2782973B2 (ja) * | 1991-04-10 | 1998-08-06 | 株式会社日立製作所 | パケット網における流量監視方法及びシステム |
| JPH05122238A (ja) * | 1991-10-28 | 1993-05-18 | Fujitsu Ltd | Ａｔｍ交換機におけるポリス方式 |
| JPH06132972A (ja) * | 1992-10-20 | 1994-05-13 | Fujitsu Ltd | 広帯域ｉｓｄｎ遠隔多重装置 |
| JP3332474B2 (ja) * | 1993-05-31 | 2002-10-07 | 株式会社日立製作所 | Ａｔｍ通信装置および故障検出通知装置 |
| JP2906371B2 (ja) * | 1993-09-20 | 1999-06-21 | 富士通株式会社 | 系の切替え方式 |
-
1994
- 1994-12-15 JP JP31141294A patent/JP3599392B2/ja not_active Expired - Lifetime
-
1995
- 1995-11-06 US US08/554,038 patent/US5696759A/en not_active Expired - Lifetime
- 1995-11-14 EP EP95117960A patent/EP0717533B1/en not_active Expired - Lifetime
- 1995-11-14 DE DE69534544T patent/DE69534544D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5696759A (en) | 1997-12-09 |
| JP3599392B2 (ja) | 2004-12-08 |
| EP0717533A2 (en) | 1996-06-19 |
| DE69534544D1 (de) | 2005-12-01 |
| EP0717533A3 (en) | 1999-08-11 |
| EP0717533B1 (en) | 2005-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610913A (en) | Switching equipment for performing a switching operation for a high-speed packet in broadband Integrated Services Digital Network | |
| JP3673835B2 (ja) | 通信システム | |
| CA2315692C (en) | Aal2 processing device and method for atm network | |
| US5872785A (en) | Method for switching narrowband partial line bundles between communications systems via an ATM communication network | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| JPH07297830A (ja) | 多重化装置、非多重化装置、スイッチング装置、およびネットワークアダプタ | |
| EP0866631A2 (en) | Plural-line terminating apparatus and OAM processing method thereof | |
| US6560219B1 (en) | Hybrid exchange, an exchange, and a re-arrangement method for STM data in an exchange | |
| JP3599392B2 (ja) | 交換機 | |
| US7020144B2 (en) | High capacity Multi-AAL system for VTOA Gateway | |
| EP0355797A2 (en) | Signalling apparatus for use in an ATM switching system | |
| EP0942617B1 (en) | Short cell multiplexing apparatus and method | |
| JPH0522403A (ja) | Ｓｔｍ−ａｔｍ相互変換制御方式 | |
| US6980557B1 (en) | Communications system with communication terminals which are connected to a switching system via a packet-oriented communication network | |
| US7031300B1 (en) | Method for identifying a transfer unit which is part of a connection between a communications terminal and a private branch exchange | |
| JP3073274B2 (ja) | Ａｔｍ交換機におけるシグナリング処理方式 | |
| KR0129560B1 (ko) | 비동기 전달 모드(atm) 방식 교환 시스템 | |
| KR100456115B1 (ko) | 교환기에서 복수 셀의 유토피아 레벨 2 정합 장치 | |
| JPH08204716A (ja) | Ａｔｍスイッチ | |
| KR20000046347A (ko) | 수요밀집형 광가입자 전송장치에서의 비동기전송모드 셀 헤더변환 및 경로 제어장치 | |
| JPH07264194A (ja) | Ａｔｍ交換機の回線対応装置 | |
| KR20010087609A (ko) | 에이티엠-피에스티엔 트렁크간 연동장치 | |
| JPH1065672A (ja) | Ａｔｍセル交換装置 | |
| KR19990004226A (ko) | 프레임 릴레이 통합 비동기 전송 모드 방식의 원거리 접속장치 | |
| WO2000056115A1 (en) | Method and apparatus for supporting connections on multipoint-to-point topologies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |