JP3673835B2 - 通信システム - Google Patents

Description

本発明は、ディジタル通信システムに係り、特に、非同期転送モード（ＡＴＭ）技術を実施するシステムに関する。
非同期転送モード（ＡＴＭ）技術は、あらゆるタイプのサービストラヒック、音声、ビデオ又はデータが共通の伝送手段上で一つに多重化されることを可能にする柔軟性のある伝送形式である。このことを実現するため、元のトラヒックがＡＴＭネットワークの遠い方の端で再構成されるように、サービストラヒックは、最初に、典型的に５バイトのヘッダと４８バイトのペイロードからなる５３バイトのセルに適応されなければならない。この適応の形式は、ＡＴＭ適応レイア（ＡＡＬ）で行われる。５種類の適応レイアが定められ、本発明は、一定ビットレートトラヒックをＡＴＭ規格に適応させる適応レイア１に関係する。
ＡＴＭネットワーク用のホストインタフェースの構造は、国際特許出願第ＷＯ−Ａ−９２２２０３４号明細書に記載されている。非同期パケット伝送バスを作動させる配置は、欧州特許出願第ＥＰ−Ａ−０５２３８７４号明細書に記載されている。
ＡＴＭ交換は、ＰＯＴＳ又はＩＳＤＮ（サービス総合ディジタル網）サービスを、Ｂ−ＩＳＤＮ（広帯域ＩＳＤＮ）サービスと共にサポートする。Ｈ３２０ビデオ会議規格は、ｎ×６４Ｋｂ／ｓのサービスの典型的なユーザであり、Ｂ−ＩＳＤＮワークステーション内に巧く組み込まれ、Ｎ−ＩＳＤＮ（狭帯域ＩＳＤＮ）によってもサポートされる。６４Ｋｂ／ｓの各チャネル上に独立の呼を伴う２Ｍｂ／ｓのトランク回路とのＡＴＭ交換において、ＡＴＭに適応された後のトラヒックは、目的の狭帯域ポートまで、ＡＴＭの状態を維持することが望ましい。例えば、１５５Ｍｂ／ｓの物理的なトランクは、一般的に狭帯域サービスネットワーク内の幹線として十分な大きさの容量があるので、２個以上の目的地に論理的ルートを伝搬させ得ることが望ましい。ｎ≧６の場合に、物理的なルートがｎ×６４ｋｂ/ｓからなるならば、セル組立遅延はエコーキャンセラが不要になる点まで低減される。一つの６４ｋｂ／ｓ回路のセル組立遅延は６ｍｓｅｃであり、既存の狭帯域ネットワークと相互に作用するエコーキャンセルが必要である。
本発明によれば、受動的光ネットワークと、多重化されたＡＴＭアダプタと、多重化されたアダプタと関係したＡＴＭコアとを含む統合された広帯域及び狭帯域のアクセス配置が提供され、ＡＴＭコアは、広帯域アクセスシステム及び狭帯域アクセスシステムを終端し、これにより、ＡＴＭセルをＳＤＨ／ＡＴＭトランク、又は、アダプタに送出し、狭帯域アクセスシステムは、共通のＳＴＭバックプレーンに接続された狭帯域サービスを提供する複数のラインカードにより構成され、狭帯域システムを構成する各サービスは、多重化されたアダプタに個別の仮想回路接続を与える夫々のアダプタにより終端され、仮想回路内の狭帯域サービスは、適応処理を通してタイムスロットシーケンスの完全さを維持するため、持続的に割当てられたタイムスロットを有し、各ＡＴＭアダプタはバックプレーンと受動的光ネットワークの間にインタフェースを提供し、多重化されたアダプタは、どの仮想回路内のどのチャネルがバックプレーン上のどのチャネルに接続されることも許容し、格納及び分配処理はチェーン構造により制御され、チェーン内の各リンクは、２個の双方向ポインタと、出口又は入口フレームメモリ内のアドレスとにより構成され、各出口又は入口チェーン内の１チャネルにつき１本のリンクが存在する。
本発明の他の面によれば、多重化されたＡＴＭアダプタと、多重化されたアダプタと関係したＡＴＭコアとを含み、ＡＴＭコアが、広帯域アクセスシステム及び狭帯域アクセスシステムを終端し、これにより、ＡＴＭセルをＳＤＨ／ＡＴＭトランク、又は、アダプタに送出する統合された広帯域及び狭帯域のアクセス配置において、トラヒックを伝送する方法が提供され、この方法は、狭帯域システムを構成する各サービスを、多重化されたアダプタへの個別の仮想回路接続を提供する夫々のアダプタにより終端する段階と、適応処理を通してタイムスロットシーケンスの完全さを維持するため仮想回路内の狭帯域サービスに持続的に割当てられたタイムスロットを設ける段階とからなる。
同日出願の英国特許出願第９４１０２９４．４（エス ディー ブリュックハイマー、 アール エイチ モーガー ７−６）は、ＡＴＭ適応レイア１の柔軟性のある実現に関係する。本発明は、柔軟性のある方法で広帯域及び狭帯域の両方のサービスを取り入れられるよう、柔軟性のあるアクセスシステムを強化するため多重化されたＡＡＬ１アダプタの用途に関する。この文脈において、狭帯域は、典型的に６４キロビット／秒で伝達される同期転送モード（ＳＴＭ）に設けられたサービスを含むものであると理解され、広帯域とは、非同期転送モード（ＡＴＭ）により提供されたサービスを含むものであると理解される。二つのサービスの帯域幅は重なり合っても構わない。
以下、添付図面を参照して本発明の一実施例を説明する。添付図面において、
図１は柔軟性のあるＡＡＬ１プロセッサの概略図であり、
図２は、図１のプロセッサのブロック図であり、
図３は、本発明による多重化されたＡＴＭアダプタの概略図であり、
図４は、ＡＴＭ受動的光ネットワークを使用する図３のシステムの実現を示す図であり、
図５は、個別のＡＡＬ１アダプタと、図３の多重化されたアダプタの相互作用を示す図である。
図１及び図２は、ＡＡＬ１の実現の例を一体的に与える図である。
典型的な狭帯域遠隔通信システムにおいて、共通のＳＴＭバスは機器のバックプレーン上で利用可能である。これは、アナログ又はＩＳＤＮラインのような外部インタフェースを適応させる機器と、スイッチングのような本質的な機能を行う機器の間のインタフェースとして使用される。外部ＳＴＭ１システムに適応する機器は、典型的に、適応機能に関しバックプレーン上で利用可能な２０４８個の６４ｋｂ／ｓチャネルを有する。この機器の目的は、多数、例えば、２０４８個の６４ｋｂ／ｓチャネルを多数のｎ×６４ｋｂ／ｓのＡＴＭ仮想回路に適応させ、以下の条件の範囲内で６４ｋｂ／ｓチャネルに最適応させることであり、上記の条件とは、
どの６４ｋｂ／ｓチャネルがどのＡＴＭ仮想回路に関係付けられてもよいという条件と、
Ｐ個の６４ｋｂ／ｓチャネルのどのグループが、ＡＴＭ仮想回路の一部又は全部として一つに組み立てられてもよく、適応及び伝送処理を通してタイムスロットシーケンスの完全な状態を維持するという条件と、
ＡＡＬ１規格への適合のため、ｎは１乃至３０の値に制限され、専有の応用のため、ｎはシステムの最大の収容力までの何れかの整数値を取ることができる条件と、
ＡＴＭ仮想回路の数Ｍは、ＡＴＭ ＶＣ一つ当たり１個の６４ｋｂ／ｓ回路の制限までの何れかの値、例えば、この例では、１≦Ｍ≦２０４８であるという条件とからなる。
上記の機構の原理は図１に示され、その実現の機能ブロック図は図２に示される。両方の図において、処理は、図示されないが、例えば、１２５マイクロ秒の間隔で実行され、バックプレーン上のＳＴＭストリームを出口フレームメモリに保持し、入口フレームメモリの内容を取り出し、これをＳＴＭストリームとしてバックプレーンに分配する。上記機構はチェーン構造により制御される。チェーン内の各リンクは、２個の双方向ポインタと出口又は入口フレームメモリ内のアドレスとの組合せとして実現され、出口及び入口の各チェーンの６４ｋｂ／ｓの各チャネルに対し１本のリンクが存在する。チェーンは、ｎ×６４ｋｂ／ｓの各ＡＴＭ仮想回路に対し１個が存在するヘッダに結合され、ヘッダは、制御目的のためのチャネル数と、セル組立の目的のためのＶＣ識別子と、チェーンの最初のリンクへの双方向ポインタの連合により実現される。チェーンは、各アクティブＡＴＭ仮想回路に対し組み立てられ、ヘッダ又は前のリンクに上向きに、或いは、次のリンクへ下向きに指定する双方向ポインタを使用する多数のリンクにより構成される。各リンクは、必要とされたフレーム標本のフレームメモリ内のアドレスを含み、割り当てられなかったリンクは、特別のフリー（ＦＲＥＥ）ヘッダの下で形成されたチェーンに形成される。
別々の出口及び入口チェーン処理は、１２５マイクロ秒の各サイクルで始められる。上記の処理は、各チェーンを順番に、チェーン内の各リンクを順番に処理し、アドレスを音声メモリに、ＶＰＩ／ＶＣＩをセル組立又はセル分解処理に送出する。セル組立処理の場合に、フレーム標本は、各アドレスで読み出され、変更され、セルペイロードの範囲内の次の利用可能な位置に置かれる。充填されたセルは、そのＡＴＭヘッダ及びＡＡＬ１のＳＡＴ−ＰＤＵヘッダと共に組み立てられ、ＡＴＭに送られる。新しいセルは、上記仮想回路のため発生される。
セル分解処理の場合に、セルは同時に１バイトずつ取り出され、フレーム標本は、ｎ×６４ｋｂ／ｓフレームの境界のＡＡＬ１からの指示の受信の際に、入口チェーンプロセッサにより送出されたアドレスに従って入口フレームメモリに書き込まれる。セル分解処理は、出口及び入口機能の間の位相同期を検査する。チェーンは、システムコントロール（図示しない）からの命令に従うチェーン更新プロセッサの制御下で更新される。チェーン更新プロセッサは、チェーンが処理されたときと同時に修正されないことを保証するため、チェーンプロセッサと共に要求／許可機構を作動する。独立した６４ｋｂ／ｓチャネルが修正されたとき、それはチェーン内のあらゆるポイントで挿入又は削除される。挿入処理は、フリーチェインからのリンクを使用する。削除処理は、リンクをフリーチェインに返す。Ｐ×６４ｋｂ／ｓのサービスがセットアップされたならば、チャネルはチェーン内の連続的なリンクに正しい順序で挿入されなければならない。
本発明の一実施例は図３に示される。システムのコアは、広帯域アクセスシステムを終端させ、上記の如くＡＴＭセルをＳＤＨ／ＡＴＭトランク又は多重化されたＡＡＬ１プロセッサに送ることが可能なＡＴＭプロセッサである。広帯域アクセスシステムは、ＡＴＭ ＰＯＮのファイバ／同軸ハイブリッドネットワーク又は他の周知のアクセス技術に基づく。広帯域アクセスシステムに取付けられるのは、６４ｋｂ／ｓチャネル化されたモードでサービスを配付する少なくとも一つの狭帯域アクセスシステムである。狭帯域アクセスと広帯域アクセスの間のインタフェースは、ＡＡＬ１アダプタと、特に、ＡＡＬ１のｎ×６４ｋｂ／ｓの構造化されたデータ転送の変形とにより設けられる。狭帯域アクセスシステムは、ＰＯＮ、無線又は他の良く知られたアクセス技術である。多重化されたＡＡＬ１プロセッサは、２Ｍｂ／ｓのＥ１トランク又は１．５Ｍｂ／ｓのＴ１トランクシステムのようなチャネル化されたトランクシステムへの適応装置が取付けられたＳＴＭバックプレーンに連結する。この配置により、狭帯域アクセスドメイン内の回路の、外部チャネル化されたトランク内のチャネルとの柔軟性のある相互作用が得られ、これは、潜在的なグルーミング又はクロス接続機能を与える多重化されたＡＡＬ１システムにより実現される。
上記の概念の一実施例が図４に示される。同図によれば、ＡＴＭ受動的光ネットワーク（ＰＯＮ）が広帯域アクセスシステムとして表わされる。狭帯域アクセスシステムは、ＡＴＭのＰＯＮ終端を収容する光ネットワークユニット（ＯＮＵ）内の共通のＳＴＭバックプレーンに接続された狭帯域サービスを提供するラインカードの集まりである。ＡＡＬ１アダプタは、ＳＴＭバックプレーンと、ＡＴＭのＰＯＮ終端との間のインタフェースを与える。ここに記載された配置は、ＯＮＵの個別のＡＡＬ１アダプタと、光ライン終端の多重化されたＡＡＬ１アダプタの間の相互作用に関係する。かかる相互作用は図５に示される。ＯＮＵの個別の各ＡＡＬ１アダプタは、光ライン終端の多重化されたＡＡＬ１への別個の仮想回路接続を有する。上記の仮想回路内で、ＯＮＵに接続された狭帯域サービスは、ｎ×６４ｋｂ／ｓのＡＡＬ１構造内で持続的に割当てられたタイムスロットである。これらは、タイムスロットシーケンスの完全さをサポートする個別の６４ｋｂ／ｓチャネル、又は、Ｐ×６４ｋｂ／ｓチャネルである。チャネル化されたトランクは、標準的な方法で終端され、それらのチャネルは光ライン終端のＳＴＭバックプレーン上に持続的に割り当てられた位置に与えられる。柔軟性のあるアクセスシステムの動作は、以下の二つのインタフェース規格、システムがネットワーク管理システムから構成されることを可能にさせるＱインタフェース規格と、Ｖ５．２バージョンにおいて、交換器に接続するチャネルを１回の呼に基づいて動的に構成することが可能なＶ５インタフェースとにより標準化される。
多重化されたＡＡＬ１アダプタは、Ｑインタフェース又はＶ５．２インタフェースからの要求の下で、どの仮想回路内のどのチャネルがバックプレーン上のどのチャネルに接続されたもよい。従って、多重化されたＡＡＬ１アダプタは、クロス接続、又は、通常の実現に必要とされる交換器の動作をエミュレートする。図１を参照するに、新しいＯＮＵがＱインタフェースを介した動作により構成されるとき、仮想回路はＯＮＵのＡＡＬ１アダプタと、多重化されたＡＡＬ１アダプタの間に構成される。これは、ＯＮＵに構成された各チャネルに対しリンクを有する新しいチェーンを設定することにより具現化される。この点で、チャネル化されたトランク上のチャネルは割当てられていないので、チェーン内のリンクは、持続が生じないようにフレームメモリのデフォールトアドレスで占有される。チャネルがＱインタフェース又はＶ５．２インタフェースによりＶ５インタフェースに割り当てられたときに、チェーンリンク内のデフォールトアドレスは実際に割り当てられたアドレスに更新される。

Claims (3)

1. 受動的光ネットワークと、多重化されたＡＴＭアダプタと、上記多重化されたアダプタと関係したＡＴＭコアとを含む統合された広帯域及び狭帯域のアクセス配置であって、
   上記ＡＴＭコアは、広帯域アクセスシステム及び狭帯域アクセスシステムを終端し、これにより、ＡＴＭセルをＳＤＨ／ＡＴＭトランク、又は、上記アダプタに送出し、
   狭帯域アクセスシステムは、共通のＳＴＭバックプレーンに接続された狭帯域サービスを提供する複数のラインカードにより構成され、
   狭帯域システムを構成する上記の各サービスは、上記多重化されたアダプタに個別の仮想回路接続を与える夫々のアダプタにより終端され、仮想回路内の狭帯域サービスは、適応処理を通してタイムスロットシーケンスの完全さを維持するため、持続的に割当てられたタイムスロットを有し、
   上記の各ＡＴＭアダプタは上記バックプレーンと上記受動的光ネットワークの間にインタフェースを提供し、
   上記多重化されたアダプタは、どの仮想回路内のどのチャネルがバックプレーン上のどのチャネルに接続されることも許容し、
   格納及び分配処理はチェーン構造により制御され、チェーン内の各リンクは、２個の双方向ポインタと、出口又は入口フレームメモリ内のアドレスとにより構成され、各出口又は入口チェーン内の１チャネルにつき１本のリンクが存在する統合された広帯域及び狭帯域のアクセス配置。
2. 上記バックプレーンは、入口及び出口メモリを組み込み、同期転送モード（ＳＴＭ）のストリームを上記出口フレームメモリに格納する手段と、上記入口フレームメモリの内容をＳＴＭストリームとして分配する手段とが設けられた請求項１記載の広帯域及び狭帯域のアクセス配置。
3. 多重化されたＡＴＭアダプタと、多重化されたアダプタと関係したＡＴＭコアとを含む統合された広帯域及び狭帯域のアクセス配置においてトラヒックを伝送する方法であって、
   上記ＡＴＭコアは、広帯域アクセスシステム及び狭帯域アクセスシステムを終端し、これにより、ＡＴＭセルをＳＤＨ／ＡＴＭトランク、又は、上記アダプタに送出し、
   上記狭帯域システムを構成する各サービスを、上記多重化されたアダプタへの個別の仮想回路接続を提供する夫々のアダプタにより終端する段階と、
   適応処理を通してタイムスロットシーケンスの完全さを維持するため上記仮想回路内の狭帯域サービスに持続的に割当てられたタイムスロットを設ける段階とからなり、
   記憶及び分配処理はチェーン構造により制御され、上記チェーンの各リンクは２個の双方向ポインタと、出口又は入口フレームメモリ内のアドレスとにより構成され、上記出口又は入口の各チェーンの１チャネルにつき１個のリンクがある方法。

Images