JPH05122238A - Ａｔｍ交換機におけるポリス方式 - Google Patents
Ａｔｍ交換機におけるポリス方式Info
- Publication number
- JPH05122238A JPH05122238A JP28023691A JP28023691A JPH05122238A JP H05122238 A JPH05122238 A JP H05122238A JP 28023691 A JP28023691 A JP 28023691A JP 28023691 A JP28023691 A JP 28023691A JP H05122238 A JPH05122238 A JP H05122238A
- Authority
- JP
- Japan
- Prior art keywords
- atm
- input
- subscriber
- elastic buffer
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/501—Overload detection
- H04L49/503—Policing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 加入者からの入力セルを、事前に定められた
使用帯域内に制限するための、ＡＴＭ交換機におけるポ
リス方式に関し、交換機の入力側に設けられるエラステ
ィックバッファの出力速度によりセル入力を制限するこ
とを目的とする。 【構成】 ＡＴＭ交換機１０の入力側に、該交換機に収
容される加入者側からの入力セル速度を制限するため
の、エラスティックバッファを有する手段１１を備え、
加入者への割当帯域を超過したセル入力による輻輳を阻
止するように構成する。
使用帯域内に制限するための、ＡＴＭ交換機におけるポ
リス方式に関し、交換機の入力側に設けられるエラステ
ィックバッファの出力速度によりセル入力を制限するこ
とを目的とする。 【構成】 ＡＴＭ交換機１０の入力側に、該交換機に収
容される加入者側からの入力セル速度を制限するため
の、エラスティックバッファを有する手段１１を備え、
加入者への割当帯域を超過したセル入力による輻輳を阻
止するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は広帯域ＩＳＤＮ等におけ
る非同期転送モード（ＡＴＭ）セルの通信システムに係
わり、さらに詳しくは加入者からＡＴＭ交換機に入力さ
れるＡＴＭセルが事前に取り決められた使用帯域を越え
ないようにする、ＡＴＭ交換機におけるポリス方式に関
する。
る非同期転送モード（ＡＴＭ）セルの通信システムに係
わり、さらに詳しくは加入者からＡＴＭ交換機に入力さ
れるＡＴＭセルが事前に取り決められた使用帯域を越え
ないようにする、ＡＴＭ交換機におけるポリス方式に関
する。
【０００２】
【従来の技術および発明が解決しようとする課題】広帯
域ＩＳＤＮの転送方式としての非同期転送モード（ＡＴ
Ｍ）方式では、加入者線の伝送速度は155.52ＭBit/Ｓ，
またはその４倍であり、転送されるデータはＡＴＭセル
と呼ばれる固定長のブロックに分割されて伝送される。
域ＩＳＤＮの転送方式としての非同期転送モード（ＡＴ
Ｍ）方式では、加入者線の伝送速度は155.52ＭBit/Ｓ，
またはその４倍であり、転送されるデータはＡＴＭセル
と呼ばれる固定長のブロックに分割されて伝送される。
【０００３】図９はＡＴＭセルのフォーマットの例であ
る。同図においてＡＴＭセル１の長さは全体が５３バイ
トであり、そのうち５バイトは加入者対応に付加される
仮想パス識別子（ＶＰＩ）、仮想チャネル識別子（ＶＣ
Ｉ）等が格納されるヘッダフィールド２、また４８バイ
トが送信データとしての情報フィールド３である。ヘッ
ダフィールド２の最後の１バイトは、ヘッダの誤り制御
用データが格納されるヘッダエラーコントロール（ＨＥ
Ｃ）である。
る。同図においてＡＴＭセル１の長さは全体が５３バイ
トであり、そのうち５バイトは加入者対応に付加される
仮想パス識別子（ＶＰＩ）、仮想チャネル識別子（ＶＣ
Ｉ）等が格納されるヘッダフィールド２、また４８バイ
トが送信データとしての情報フィールド３である。ヘッ
ダフィールド２の最後の１バイトは、ヘッダの誤り制御
用データが格納されるヘッダエラーコントロール（ＨＥ
Ｃ）である。
【０００４】図１０は広帯域ＩＳＤＮシステムの構成例
である。同図において、送信側のユーザ端末４において
音声、データ、画像などのディジタル化された情報が固
定長のＡＴＭセルに分割され、その先頭に宛先などを示
すヘッダが付けられて、ＡＴＭ交換機５を介して伝送線
路６を経由して伝送される。受信側ではＡＴＭ交換機７
によってＡＴＭセルの交換機が行われ、通信相手先のユ
ーザ端末８にＡＴＭセルが振り分けられる。
である。同図において、送信側のユーザ端末４において
音声、データ、画像などのディジタル化された情報が固
定長のＡＴＭセルに分割され、その先頭に宛先などを示
すヘッダが付けられて、ＡＴＭ交換機５を介して伝送線
路６を経由して伝送される。受信側ではＡＴＭ交換機７
によってＡＴＭセルの交換機が行われ、通信相手先のユ
ーザ端末８にＡＴＭセルが振り分けられる。
【０００５】本発明の対象はＡＴＭ交換機におけるポリ
ッシングの実現方式である。ポリッシングとは、図１０
においてユーザ端末４からＡＴＭ交換機５に流入するセ
ルの帯域管理を行うことであり、交換機やネットワーク
の帯域資源を有効に使い、またネットワークの輻輳状態
を未然に防止するために加入者との間で事前に取り決め
られている使用帯域が守られているかをチェックし、必
要に応じてセルの入力を規制することである。
ッシングの実現方式である。ポリッシングとは、図１０
においてユーザ端末４からＡＴＭ交換機５に流入するセ
ルの帯域管理を行うことであり、交換機やネットワーク
の帯域資源を有効に使い、またネットワークの輻輳状態
を未然に防止するために加入者との間で事前に取り決め
られている使用帯域が守られているかをチェックし、必
要に応じてセルの入力を規制することである。
【０００６】ＡＴＭ交換自体が新しい技術であり、ポリ
ッシング方式についても比較すべき従来例はあまりない
が、一般的に考えられる方式としては単位時間に通過す
るセルの数を数えるという方法がある。しかしながら、
この方法では帯域超過が発生した後に初めてそれを検出
することができるため、事前に超過セルのネットワーク
への流入を阻止するとができず、バースト的な帯域超過
からネットワークを保護することができないという問題
点がある。
ッシング方式についても比較すべき従来例はあまりない
が、一般的に考えられる方式としては単位時間に通過す
るセルの数を数えるという方法がある。しかしながら、
この方法では帯域超過が発生した後に初めてそれを検出
することができるため、事前に超過セルのネットワーク
への流入を阻止するとができず、バースト的な帯域超過
からネットワークを保護することができないという問題
点がある。
【０００７】本発明は、入力と出力の間で異なる速度を
もつエラスティックバッファをＡＴＭ交換機の入力側に
設け、ＡＴＭ交換機に入力されるセルの帯域をエラステ
ィックバッファの出力速度で抑えることによって、ネッ
トワークの輻輳状態を未然に防止することを目的とす
る。
もつエラスティックバッファをＡＴＭ交換機の入力側に
設け、ＡＴＭ交換機に入力されるセルの帯域をエラステ
ィックバッファの出力速度で抑えることによって、ネッ
トワークの輻輳状態を未然に防止することを目的とす
る。
【０００８】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。同図は非同期転送モード（ＡＴＭ）セル
を用いて通信を行うＡＴＭ通信システムにおいて、加入
者に対して割り当てられた帯域を超過したセル入力によ
る輻輳を未然に防止するための、ＡＴＭ交換機における
ポリス方式の原理ブロック図である。
ック図である。同図は非同期転送モード（ＡＴＭ）セル
を用いて通信を行うＡＴＭ通信システムにおいて、加入
者に対して割り当てられた帯域を超過したセル入力によ
る輻輳を未然に防止するための、ＡＴＭ交換機における
ポリス方式の原理ブロック図である。
【０００９】図１において入力セル速度制限手段１１
は、書き込み側と読み出し側との速度を変えることがで
き、交換機１０に収容される加入者に割り当てられた帯
域に相当する読み出し速度を持つエラスティックバッフ
ァを有し、ＡＴＭ通信システム内のＡＴＭ交換機１０の
入力側に設けられ、その交換機に収容される加入者から
の入力セルを速度を制限するものである。
は、書き込み側と読み出し側との速度を変えることがで
き、交換機１０に収容される加入者に割り当てられた帯
域に相当する読み出し速度を持つエラスティックバッフ
ァを有し、ＡＴＭ通信システム内のＡＴＭ交換機１０の
入力側に設けられ、その交換機に収容される加入者から
の入力セルを速度を制限するものである。
【００１０】
【作用】本発明においては、入力セル速度制限手段１１
を構成するエラスティックバッファがＡＴＭ交換機に収
容される加入者に割り当てられる各仮想パス識別子（Ｖ
ＰＩ）、仮想チャネル識別子（ＶＣＩ）に対してそれぞ
れ設けられ、そのエラスティックバッファの読み出し側
の速度を各加入者に割り当てられた帯域に相当する値に
設定することによって、書き込み側の速度にかかわら
ず、ＡＴＭ交換機に入力されるセルの速度は各加入者に
対して事前に割り当てられた帯域に相当する値を越える
ことはなく、帯域の超過によるネットワークの輻輳状態
を未然に防止することができる。
を構成するエラスティックバッファがＡＴＭ交換機に収
容される加入者に割り当てられる各仮想パス識別子（Ｖ
ＰＩ）、仮想チャネル識別子（ＶＣＩ）に対してそれぞ
れ設けられ、そのエラスティックバッファの読み出し側
の速度を各加入者に割り当てられた帯域に相当する値に
設定することによって、書き込み側の速度にかかわら
ず、ＡＴＭ交換機に入力されるセルの速度は各加入者に
対して事前に割り当てられた帯域に相当する値を越える
ことはなく、帯域の超過によるネットワークの輻輳状態
を未然に防止することができる。
【００１１】また各エラスティックバッファの入力側に
は、複数の加入者から入力されるＡＴＭセルに付加され
ている仮想パス識別子（ＶＰＩ）、または仮想チャネル
識別子（ＶＣＩ）を識別するマッチャをそれぞれ設け、
そのマッチャによりマッチングを取ることによって、加
入者に対応するＶＩＰ、またはＶＣＩが付加されている
ＡＴＭセルのみが、該加入者対応に設けられているエラ
スティックバッファに入力されることになる。そして各
エラスティックバッファの出力を、例えばマルチプレク
サを介してＡＴＭ交換機に入力させることによって、各
加入者に割り当てられた帯域を超過することなく、ＡＴ
Ｍセルの交換が行われる。
は、複数の加入者から入力されるＡＴＭセルに付加され
ている仮想パス識別子（ＶＰＩ）、または仮想チャネル
識別子（ＶＣＩ）を識別するマッチャをそれぞれ設け、
そのマッチャによりマッチングを取ることによって、加
入者に対応するＶＩＰ、またはＶＣＩが付加されている
ＡＴＭセルのみが、該加入者対応に設けられているエラ
スティックバッファに入力されることになる。そして各
エラスティックバッファの出力を、例えばマルチプレク
サを介してＡＴＭ交換機に入力させることによって、各
加入者に割り当てられた帯域を超過することなく、ＡＴ
Ｍセルの交換が行われる。
【００１２】
【実施例】図２は、本発明のポリス方式を用いるＡＴＭ
通信システムの全体構成を示すブロック図である。同図
は図１０において伝送線路の左側ののみに相当する。同
図において、複数の加入者端末１５ａ，１５ｂ，・・・
・はネットワークターミネータ（ＮＴ）１６、例えば集
線装置を介してＡＴＭ交換機１７に接続されるが、ＮＴ
１６とＡＴＭ交換機１７との間に本発明のポリス回路１
８が設けられる。そしてポリス回路１８には、交換シス
テムの中央制御装置（ＣＣ）１９から仮想パス識別子Ｖ
ＰＩ、または仮想チャネル識別子ＶＣＩの値が与えられ
る。
通信システムの全体構成を示すブロック図である。同図
は図１０において伝送線路の左側ののみに相当する。同
図において、複数の加入者端末１５ａ，１５ｂ，・・・
・はネットワークターミネータ（ＮＴ）１６、例えば集
線装置を介してＡＴＭ交換機１７に接続されるが、ＮＴ
１６とＡＴＭ交換機１７との間に本発明のポリス回路１
８が設けられる。そしてポリス回路１８には、交換シス
テムの中央制御装置（ＣＣ）１９から仮想パス識別子Ｖ
ＰＩ、または仮想チャネル識別子ＶＣＩの値が与えられ
る。
【００１３】図３はポリス回路の実施例の構成ブロック
図である。同図において、ポリス回路はＡＴＭ交換機に
収容される各加入者に対してそれぞれが設けられるエラ
スティックバッファ２１ａ〜２１ｎ，各エラスティック
バッファの出力側に設けられる先入れ先出しメモリ（Ｆ
ＩＦＯ）２２ａ〜２２ｎ，各ＦＩＦＯの出力を多重して
ＡＴＭ交換機に入力させるマルチプレクサ２３、入力Ａ
ＴＭセルからＶＰＩ、またはＶＣＩを抽出するＶＰＩ／
ＶＣＩ抽出部２４、ＶＰＩ／ＶＣＩ抽出部２４による抽
出結果と図２の交換システムの中央制御装置（ＣＣ）１
９から与えられるＶＰＩ、またはＶＣＩとの値と比較す
るための、各エラスティックバッファに対応するマッチ
ャ２５ａ〜２５ｎ，マッチャ２５ａ〜２５ｎによるマッ
チングの結果の出力によりそのカウント値を歩進させ、
各エラスティックバッファの書き込みアドレスとしてそ
の値を与えるカウンタ２６ａ〜２６ｎ、およびクロック
を分周してエラスティックバッファの読み出しアドレス
として与える分周器２７ａ〜２７ｎから構成されてい
る。
図である。同図において、ポリス回路はＡＴＭ交換機に
収容される各加入者に対してそれぞれが設けられるエラ
スティックバッファ２１ａ〜２１ｎ，各エラスティック
バッファの出力側に設けられる先入れ先出しメモリ（Ｆ
ＩＦＯ）２２ａ〜２２ｎ，各ＦＩＦＯの出力を多重して
ＡＴＭ交換機に入力させるマルチプレクサ２３、入力Ａ
ＴＭセルからＶＰＩ、またはＶＣＩを抽出するＶＰＩ／
ＶＣＩ抽出部２４、ＶＰＩ／ＶＣＩ抽出部２４による抽
出結果と図２の交換システムの中央制御装置（ＣＣ）１
９から与えられるＶＰＩ、またはＶＣＩとの値と比較す
るための、各エラスティックバッファに対応するマッチ
ャ２５ａ〜２５ｎ，マッチャ２５ａ〜２５ｎによるマッ
チングの結果の出力によりそのカウント値を歩進させ、
各エラスティックバッファの書き込みアドレスとしてそ
の値を与えるカウンタ２６ａ〜２６ｎ、およびクロック
を分周してエラスティックバッファの読み出しアドレス
として与える分周器２７ａ〜２７ｎから構成されてい
る。
【００１４】図４は図３の実施例におけるエラスティッ
クバッファの書き込み側の詳細構成ブロック図である。
同図では図３のエラスティックバッファのうち１個のみ
を取り出し、その書き込み動作を説明するものである。
クバッファの書き込み側の詳細構成ブロック図である。
同図では図３のエラスティックバッファのうち１個のみ
を取り出し、その書き込み動作を説明するものである。
【００１５】図４において、マッチャ２５は入力セルの
ＶＰＩ、またはＶＣＩの値とマッチデータ、すなわち交
換システムの中央制御装置から与えられる、ＶＰＩ，ま
たはＶＣＩとの値を比較し、これらが一致した時に
‘Ｈ’を出力する。この出力を受けて、アンドゲート２
８はカウンタクロックの入力時点でカウンタ２６にクロ
ック信号を出力し、そのクロックによって歩進されたカ
ウンタのカウント値はエラスティックバッファ２１に対
する書き込みアドレスをして与えられる。一方マッチャ
２５の出力により、ライトクロックの入力時点でナンド
ゲート２９の出力は‘Ｌ’となり、その出力が書き込み
イネーブル（ 外１ （以下、＊ＷＥで表す
ＶＰＩ、またはＶＣＩの値とマッチデータ、すなわち交
換システムの中央制御装置から与えられる、ＶＰＩ，ま
たはＶＣＩとの値を比較し、これらが一致した時に
‘Ｈ’を出力する。この出力を受けて、アンドゲート２
８はカウンタクロックの入力時点でカウンタ２６にクロ
ック信号を出力し、そのクロックによって歩進されたカ
ウンタのカウント値はエラスティックバッファ２１に対
する書き込みアドレスをして与えられる。一方マッチャ
２５の出力により、ライトクロックの入力時点でナンド
ゲート２９の出力は‘Ｌ’となり、その出力が書き込み
イネーブル（ 外１ （以下、＊ＷＥで表す
【００１６】
【外１】
【００１７】））信号としてエラスティックバッファ２
１に与えられ、入力セルのエラスティックバッファ２１
への書き込みが行われる。図５は図４の回路におけるセ
ル書き込み動作の実施例のタイムチャートである。同図
において、マッチするセルが入力された時マッチャの出
力が‘Ｈ’となり、カウンタクロックの入力時点で書き
込みアドレスが与えられる。そしてライトクロックの入
力時点で書き込みイネーブル信号＊ＷＥが‘Ｌ’とな
る。
１に与えられ、入力セルのエラスティックバッファ２１
への書き込みが行われる。図５は図４の回路におけるセ
ル書き込み動作の実施例のタイムチャートである。同図
において、マッチするセルが入力された時マッチャの出
力が‘Ｈ’となり、カウンタクロックの入力時点で書き
込みアドレスが与えられる。そしてライトクロックの入
力時点で書き込みイネーブル信号＊ＷＥが‘Ｌ’とな
る。
【００１８】図６は図３のポリス回路におけるＡＴＭセ
ルの入力順序と出力順序との関係の例である。同図
（ａ）は時刻ｔ1 から開始されるＡＴＭセルの入力順序
を示す。Ａi ，Ｂi ，・・・は異なる加入者からの入力
セルを示し、これらには当然ＶＰＩ、またはＶＣＩとし
て異なる値が付加されている。また図においてハッチの
部分は空セルを示している。
ルの入力順序と出力順序との関係の例である。同図
（ａ）は時刻ｔ1 から開始されるＡＴＭセルの入力順序
を示す。Ａi ，Ｂi ，・・・は異なる加入者からの入力
セルを示し、これらには当然ＶＰＩ、またはＶＣＩとし
て異なる値が付加されている。また図においてハッチの
部分は空セルを示している。
【００１９】図６（ｂ）は各エラスティックバッファか
らの出力順序の例である。セルの入力開始時刻ｔ1 から
エラスティックバッファからの出力開始時刻ｔ2 までに
要する時間は、エラスティックバッファの深さや、ライ
ト／リード速度の差などに依存する。前述のように各加
入者に対応して設けられた各エラスティックバッファか
らは、それぞれの加入者から入力されたＡＴＭセルのみ
が出力される。
らの出力順序の例である。セルの入力開始時刻ｔ1 から
エラスティックバッファからの出力開始時刻ｔ2 までに
要する時間は、エラスティックバッファの深さや、ライ
ト／リード速度の差などに依存する。前述のように各加
入者に対応して設けられた各エラスティックバッファか
らは、それぞれの加入者から入力されたＡＴＭセルのみ
が出力される。
【００２０】図６（ｃ）は図３のマルチプレクサ２３か
らの出力の例である。この出力の順序は、マルチプレク
サでのトークンのまわし方に関するアルゴリズムにもよ
るが、ここでは一例としてセルを１つ通過させる毎にト
ークンをまわすものとする。またエラスティックバッフ
ァからの出力開始時刻ｔ2 からマルチプレクサからの出
力開始時刻ｔ3 までの時間は、各先入れ先出しメモリ
（ＦＩＦＯ）の深さなどに依存する。なおポリス回路に
おけるセル通過の大原則は、同一のＶＰＩ／ＶＣＩの値
を持つセルについては、後から入力されたセルが光に入
力されたセルを追い越さないことである。
らの出力の例である。この出力の順序は、マルチプレク
サでのトークンのまわし方に関するアルゴリズムにもよ
るが、ここでは一例としてセルを１つ通過させる毎にト
ークンをまわすものとする。またエラスティックバッフ
ァからの出力開始時刻ｔ2 からマルチプレクサからの出
力開始時刻ｔ3 までの時間は、各先入れ先出しメモリ
（ＦＩＦＯ）の深さなどに依存する。なおポリス回路に
おけるセル通過の大原則は、同一のＶＰＩ／ＶＣＩの値
を持つセルについては、後から入力されたセルが光に入
力されたセルを追い越さないことである。
【００２１】図７は、エラスティックバッファの他の実
施例の構成ブロック図である。この例ではエラスティッ
クバッファとして通常のメモリを使用して、書き込み，
読み出しサイクルを分けてポリス回路を実現するもので
ある。同図においてエラスティックバッファ３０に対し
ては、リード／ライト選択信号によって切り換えられ
る、セレクタ３１からのリードまたはライトアドレスが
与えられ、ライトイネーブル＊ＷＥ信号が‘Ｌ’なった
時点でエラスティックバッファ３０へのセルの書き込み
が行われる。そしてエラスティックバッファ３０の出力
はフリップフロップ（ラッチ）３２に与えられ、ラッチ
クロックの立ち上がり時点でエラスティックバッファの
出力のラッチが行われる。
施例の構成ブロック図である。この例ではエラスティッ
クバッファとして通常のメモリを使用して、書き込み，
読み出しサイクルを分けてポリス回路を実現するもので
ある。同図においてエラスティックバッファ３０に対し
ては、リード／ライト選択信号によって切り換えられ
る、セレクタ３１からのリードまたはライトアドレスが
与えられ、ライトイネーブル＊ＷＥ信号が‘Ｌ’なった
時点でエラスティックバッファ３０へのセルの書き込み
が行われる。そしてエラスティックバッファ３０の出力
はフリップフロップ（ラッチ）３２に与えられ、ラッチ
クロックの立ち上がり時点でエラスティックバッファの
出力のラッチが行われる。
【００２２】図８は図７の回路におけるデータのライト
／リードの実施例である。同図は書き込みと読み出しの
速度が同じ場合を示し、速度が異なる場合には図７にお
いてリードアドレス信号ＡR 、ライトアドレス信号
ＡW 、およびライトイネーブル信号＊ＷＥ等が外部から
別に制御される。
／リードの実施例である。同図は書き込みと読み出しの
速度が同じ場合を示し、速度が異なる場合には図７にお
いてリードアドレス信号ＡR 、ライトアドレス信号
ＡW 、およびライトイネーブル信号＊ＷＥ等が外部から
別に制御される。
【００２３】図７においてはエラスティックバッファの
出力側にはフリップフロップ（ＦＦ）が用いられ、図３
においてはＦＩＦＯが用いられている。図３においてＦ
ＩＦＯを使う理由は、次段のマルチプレクサ２３を介し
ての出力の待ち時間を吸収するためであり、エラスティ
ックバッファの動作と直接の関係はない。すなわち、マ
ルチプレクサ２３では入力側し接続されているＦＩＦＯ
２２ａ〜２２ｎの出力を時分割多重するが、この多重時
には各ＦＩＦＯの出力は一般的に時間的に平等に扱われ
るために、あるＦＩＦＯがセルを１つ出力してから次の
セルを出力するまでには他のＦＩＦＯが全てセルを１つ
出力し終わるまで待たされることになり、その間にエラ
スティックバッファから出力されるセルが失われないよ
うにする目的でＦＩＦＯが用いられている。
出力側にはフリップフロップ（ＦＦ）が用いられ、図３
においてはＦＩＦＯが用いられている。図３においてＦ
ＩＦＯを使う理由は、次段のマルチプレクサ２３を介し
ての出力の待ち時間を吸収するためであり、エラスティ
ックバッファの動作と直接の関係はない。すなわち、マ
ルチプレクサ２３では入力側し接続されているＦＩＦＯ
２２ａ〜２２ｎの出力を時分割多重するが、この多重時
には各ＦＩＦＯの出力は一般的に時間的に平等に扱われ
るために、あるＦＩＦＯがセルを１つ出力してから次の
セルを出力するまでには他のＦＩＦＯが全てセルを１つ
出力し終わるまで待たされることになり、その間にエラ
スティックバッファから出力されるセルが失われないよ
うにする目的でＦＩＦＯが用いられている。
【００２４】以上のように、本発明においてはエラステ
ィックバッファの読み出しアドレスは一般に書き込みア
ドレスを追うものであり、読み出しデータがなければデ
ータを読まず、書き込みアドレスが読み出しアドレスに
追いついた時はスリップ等の方法によってアドレスを調
整する。この場合当然書き込まれたセルの一部は廃棄さ
れることになるが、加入者側が事前に取り決められてい
る帯域を守っていればこのようにセルの廃棄が行われる
ことはない。マッチャによって比較されるＶＰＩ、また
はＶＣＩの値、および読み出しクロック作成のための分
周器の分周比などは当然任意に設定することが可能であ
る。
ィックバッファの読み出しアドレスは一般に書き込みア
ドレスを追うものであり、読み出しデータがなければデ
ータを読まず、書き込みアドレスが読み出しアドレスに
追いついた時はスリップ等の方法によってアドレスを調
整する。この場合当然書き込まれたセルの一部は廃棄さ
れることになるが、加入者側が事前に取り決められてい
る帯域を守っていればこのようにセルの廃棄が行われる
ことはない。マッチャによって比較されるＶＰＩ、また
はＶＣＩの値、および読み出しクロック作成のための分
周器の分周比などは当然任意に設定することが可能であ
る。
【００２５】
【発明の効果】本発明によれば、ＡＴＭ交換機は回線の
帯域の管理、および規制を完全に行うことができ、異常
なセル流入による一時的な輻輳状態のために取り決めら
れた帯域を守っている正常な呼に悪い影響が及ぶことが
なくなり、通信信頼性の向上に寄与するところが大き
い。
帯域の管理、および規制を完全に行うことができ、異常
なセル流入による一時的な輻輳状態のために取り決めら
れた帯域を守っている正常な呼に悪い影響が及ぶことが
なくなり、通信信頼性の向上に寄与するところが大き
い。
【図１】本発明の原理ブロック図である。
【図２】本発明のポリス方式を用いるＡＴＭ通信システ
ムの全体構成を示すブロック図である。
ムの全体構成を示すブロック図である。
【図３】ポリス回路の実施例の構成を示すブロック図で
ある。
ある。
【図４】データの書き込みを説明するためのエラスティ
ックバッファの周辺の詳細構成を示すブロック図であ
る。
ックバッファの周辺の詳細構成を示すブロック図であ
る。
【図５】図４の回路におけるデータ書き込み実施例のタ
イムチャートである。
イムチャートである。
【図６】ＡＴＭセルの入力順序と出力順序との関係の例
を示す図である。
を示す図である。
【図７】エラスティックバッファの他の実施例の構成を
示すブロック図である。
示すブロック図である。
【図８】図７の回路におけるデータの書き込み、読み出
しの実施例タイムチャートである。
しの実施例タイムチャートである。
【図９】ＡＴＭセルの構造の例を示す図である。
【図１０】広帯域ＩＳＤＮシステムの構成例を示す図で
ある。
ある。
１１ 入力セル速度制限手段 １０，１７ ＡＴＭ交換機 １５ａ，１５ｂ 端末 １６ ネットワークターミネータ（ＮＴ） １８ ポリス回路 １９ 中央制御装置（ＣＣ） ２１ａ〜２１ｎ エラスティックバッファ ２２ａ〜２２ｎ ＦＩＦＯ ２３ マルチプレクサ ２４ ＶＰＩ／ＶＣＩ抽出部 ２５ａ〜２５ｎ マッチャ ２６ａ〜２６ｎ カウンタ
Claims (3)
- 【請求項１】 非同期転送モード（ＡＴＭ）セルを用い
て通信を行うＡＴＭ通信システムにおいて、 該システム内のＡＴＭ交換機（１０）の入力側に、書き
込み側と読み出し側との速度を変えることができ、該交
換機（１０）に収容される加入者に割り当てられた帯域
に相当する読み出し速度を持つエラスティックバッファ
を有し、該加入者側から該交換機（１０）への入力セル
速度を制限する入力セル速度制限手段（１１）を備え、 加入者に対して割り当てられた帯域を超過したセル入力
による輻輳を未然に防止することを特徴とするＡＴＭ交
換機におけるポリス方式。 - 【請求項２】 前記エラスティックバッファが、前記Ａ
ＴＭ交換機（１０）に収容される各加入者に割り当てら
れる各仮想パス識別子（ＶＰＩ）、仮想チャネル識別子
（ＶＣＩ）に対してそれぞれ設けられ、該各エラスティ
ックバッファの出力を該ＡＴＭ交換機（１０）に入力さ
せることを特徴とする請求項１記載のＡＴＭ交換機にお
けるポリス方式。 - 【請求項３】 前記各エラスティックバッファの入力側
に、複数の加入者側端末から入力されるＡＴＭセルに付
加されている仮想パス識別子（ＶＰＩ）、または仮想チ
ャネル識別子（ＶＣＩ）を識別するマッチャをそれぞれ
備え、加入者端末に対応するＶＰＩ、またはＶＣＩの付
加されているＡＴＭセルのみを該加入者対応に設けられ
ているエラスティックバッファに入力させることを特徴
とする請求項２記載のＡＴＭ交換機におけるポリス方
式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28023691A JPH05122238A (ja) | 1991-10-28 | 1991-10-28 | Ａｔｍ交換機におけるポリス方式 |
| US07/968,042 US5535196A (en) | 1991-10-28 | 1992-10-28 | Police system of ATM exchange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28023691A JPH05122238A (ja) | 1991-10-28 | 1991-10-28 | Ａｔｍ交換機におけるポリス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122238A true JPH05122238A (ja) | 1993-05-18 |
Family
ID=17622200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28023691A Withdrawn JPH05122238A (ja) | 1991-10-28 | 1991-10-28 | Ａｔｍ交換機におけるポリス方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5535196A (ja) |
| JP (1) | JPH05122238A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996034477A1 (fr) * | 1995-04-28 | 1996-10-31 | Matsushita Electric Industrial Co., Ltd. | Emetteur de donnees, recepteur de donnees et organe de commande de transmission de donnees |
| US6567421B2 (en) | 1995-04-28 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Data transmitting apparatus, data receiving apparatus and data transmission control apparatus |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3599392B2 (ja) * | 1994-12-15 | 2004-12-08 | 富士通株式会社 | 交換機 |
| US5872769A (en) | 1995-07-19 | 1999-02-16 | Fujitsu Network Communications, Inc. | Linked list structures for multiple levels of control in an ATM switch |
| JPH10511251A (ja) * | 1995-09-08 | 1998-10-27 | ネクスト レベル コミュニケーションズ | 物理レイヤエンティティとしてのｆｔｔｃインタフェース回路 |
| EP0873611A1 (en) | 1995-09-14 | 1998-10-28 | Fujitsu Network Communications, Inc. | Transmitter controlled flow control for buffer allocation in wide area atm networks |
| JPH0993261A (ja) * | 1995-09-27 | 1997-04-04 | Hitachi Ltd | Ａｔｍ交換網およびａｔｍ交換機 |
| ES2155498T3 (es) * | 1995-10-06 | 2001-05-16 | Cit Alcatel | Metodo y aparato para dar forma y multiplexar trafico a rafagas. |
| KR0164106B1 (ko) * | 1995-12-26 | 1998-12-01 | 양승택 | 에이티엠 가상 경로 교환 시스템에서 예약형 가상 경로 제어를 위한 발신 및 착신 처리 방법 |
| US5991298A (en) | 1996-01-16 | 1999-11-23 | Fujitsu Network Communications, Inc. | Reliable and flexible multicast mechanism for ATM networks |
| JPH09270804A (ja) * | 1996-04-03 | 1997-10-14 | Toshiba Corp | Ａｔｍ交換機 |
| US5748905A (en) | 1996-08-30 | 1998-05-05 | Fujitsu Network Communications, Inc. | Frame classification using classification keys |
| CA2365688A1 (en) * | 2001-12-19 | 2003-06-19 | Alcatel Canada Inc. | System and method for providing gaps at ingress to a network element |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0388951A3 (en) * | 1989-03-23 | 1992-07-22 | Nec Corporation | Call control with transmission priority in a packet communication network of an atm type |
| JPH04100342A (ja) * | 1990-08-20 | 1992-04-02 | Toshiba Corp | トラヒック制御方式 |
| JP3128654B2 (ja) * | 1990-10-19 | 2001-01-29 | 富士通株式会社 | 監視制御方法、監視制御装置及び交換システム |
-
1991
- 1991-10-28 JP JP28023691A patent/JPH05122238A/ja not_active Withdrawn
-
1992
- 1992-10-28 US US07/968,042 patent/US5535196A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996034477A1 (fr) * | 1995-04-28 | 1996-10-31 | Matsushita Electric Industrial Co., Ltd. | Emetteur de donnees, recepteur de donnees et organe de commande de transmission de donnees |
| US6128316A (en) * | 1995-04-28 | 2000-10-03 | Matsushita Electric Industrial Co., Ltd. | Data transmitting apparatus data receiving apparatus and data transmission control apparatus |
| US6266346B1 (en) | 1995-04-28 | 2001-07-24 | Matsushita Electric Industrial Co., Ltd. | Data transmitting apparatus, data receiving apparatus and data transmission control apparatus |
| US6567421B2 (en) | 1995-04-28 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Data transmitting apparatus, data receiving apparatus and data transmission control apparatus |
| US6577646B2 (en) | 1995-04-28 | 2003-06-10 | Matsushita Electric Industrial Co., Ltd. | Data transmitting apparatus, data receiving apparatus and data transmission control apparatus |
| US6587477B1 (en) | 1995-04-28 | 2003-07-01 | Matsushita Electric Industrial Co., Ltd. | Data transmitting apparatus, data receiving apparatus and data transmission control apparatus |
| US6922416B2 (en) | 1995-04-28 | 2005-07-26 | Matsushita Electric Industrial Co., Ltd. | Data transmitting apparatus, data receiving apparatus and data transmission control apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5535196A (en) | 1996-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446738A (en) | ATM multiplexing system | |
| US7100020B1 (en) | Digital communications processor | |
| US4991172A (en) | Design of a high speed packet switching node | |
| US7400638B2 (en) | Apparatus and methods for managing packets in a broadband data stream | |
| EP2109249A2 (en) | Fibre channel fabric | |
| CA2235287A1 (en) | Improvements in or relating to an atm switch | |
| EP0828403B1 (en) | Improvements in or relating to an ATM switch | |
| JPH06232906A (ja) | パケット網インタフェースおよびインタフェース方法 | |
| JPH07321823A (ja) | マルチキャスティング機能を備えた装置 | |
| JPH07321822A (ja) | マルチキャスティング機能を備えた装置 | |
| CA2235149A1 (en) | Improvements in or relating to an atm switch | |
| JPH05122238A (ja) | Ａｔｍ交換機におけるポリス方式 | |
| US6167041A (en) | Switch with flexible link list manager for handling ATM and STM traffic | |
| JP3034683B2 (ja) | 伝送ビットレートの監視方法 | |
| US6324164B1 (en) | Asynchronous transfer mode (A.T.M.) protocol adapter for a high speed cell switching system | |
| CA2189619A1 (en) | Verification of network transporter in networking environments | |
| CA2235137A1 (en) | Improvements in or relating to an atm switch | |
| US6421343B1 (en) | Asynchronous transfer mode host adapter apparatus with ability of shared media access | |
| US6137795A (en) | Cell switching method and cell exchange system | |
| KR100339463B1 (ko) | 고정길이셀의순차적스트림처리장치,비동기전송방식의스위치어댑터및스위칭유닛 | |
| US7058061B2 (en) | Dynamic virtual channel management apparatus | |
| US5920564A (en) | Method and apparatus for direct memory access on transmit complete | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| US6449254B1 (en) | ATM cell filtering | |
| JP2002368785A (ja) | スケジューリング装置およびセル通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |