JPH08163192A - ダイレクトコンバージョン方式受信機 - Google Patents

ダイレクトコンバージョン方式受信機

Info

Publication number
JPH08163192A
JPH08163192A JP29541694A JP29541694A JPH08163192A JP H08163192 A JPH08163192 A JP H08163192A JP 29541694 A JP29541694 A JP 29541694A JP 29541694 A JP29541694 A JP 29541694A JP H08163192 A JPH08163192 A JP H08163192A
Authority
JP
Japan
Prior art keywords
signal
circuit
phase
phase error
intervals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29541694A
Other languages
English (en)
Other versions
JP3373960B2 (ja
Inventor
Wataru Matsui
渉 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP29541694A priority Critical patent/JP3373960B2/ja
Publication of JPH08163192A publication Critical patent/JPH08163192A/ja
Application granted granted Critical
Publication of JP3373960B2 publication Critical patent/JP3373960B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【目的】 デジタル位相変調信号を受信するダイレクト
コンバージョン方式受信機において、微弱な信号の乗算
回路や、特性のそろった広ダイナミックレンジのAGC
ループを必要としない回路構成を提供する。 【構成】 基底帯域複素信号に変換された受信信号を、
マトリクス回路6によりπ/N間隔で設定されたN種類
の回転角で回転した後、それぞれの実部をリミッタ7に
かけ、その出力から、復調データを得るとともに、位相
誤差検出回路10により位相誤差信号をとり出して混合
回路3にフィードバックすることにより位相同期ループ
を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、位相変調されたデジタ
ル無線信号を受信する受信機にかかわり、さらに詳説す
れば、ダイレクトコンバージョン方式による復調回路の
改良に関するものである。
【0002】
【従来の技術】従来、無線受信機の多くは、ヘテロダイ
ン方式を採用してきた。これは、アンテナからの高周波
帯受信信号を前置増幅器で増幅した後、局部発振器から
の信号と混合することにより、中間周波信号に変換し、
これを増幅したり帯域通過フィルタを通したりし、時に
は、第2、第3の中間周波信号にさらに変換して同様の
処理をおこない、最後に基底帯域信号を得るものであ
る。
【0003】ヘテロダイン方式では、増幅やチャネル選
択を異なる周波数で何段かに分けておこなうため、高利
得でも発振しにくい、選択度特性が良いなどの利点があ
る。
【0004】一方、構成が複雑で、選択用のフィルタが
中間周波帯にあることなどから、スプリアス障害をおこ
しやすく、小型化・低消費電力化・低価格化の障害にな
る、といった問題がある。
【0005】そこで、特に小型化の要求が強い移動体通
信用無線機器では、ダイレクトコンバージョン方式が注
目されている。これは、高周波帯の信号を前置増幅器で
増幅した後、その信号と同じ周波数の局部発振信号によ
り、直接基底帯域に変換し、基底帯域で増幅やチャネル
選択をおこなうことを特徴とする。中間周波信号を用い
ず、基底帯域の増幅器と低域通過フィルタを中心に構成
されるため、IC化に向いた方式とされている。
【0006】さて、デジタル無線通信において多用され
るBPSK、QPSK、π/4シフトQPSKなどの位
相変調信号を、かかるダイレクトコンバージョン方式で
受信・復調する場合、従来は、たとえば特開平2−39
652号公報(H04L27/22)に記載されている
ように、図5に示すような構成をとっていた。
【0007】図5において、アンテナ20から受信され
た信号は前置増幅回路21で増幅された後、混合回路2
2にて直交信号発生回路23で発生された信号と混合さ
れる。その後、低域通過フィルタ24を通過した後、リ
ミッタ回路27にてリミッタがかけられ、復調回路28
にて復調される。この方式では、ここでは、アンテナ2
0にて受信した位相変調信号と直交信号発生回路23が
発生する信号との位相関係を一定に保つため、これら二
つの信号の間の位相差にほぼ比例した電圧を位相誤差検
出回路26が出力し、この出力によって電圧制御発振器
25の発振周波数を変動させることにより、直交信号発
生回路23の位相をフィードバック制御している。
【0008】この方式における位相誤差検出回路26
は、特開平2−39652号公報に示されているよう
に、複数の乗算回路を含んでいる。ところが、位相誤差
検出回路26の入力は一般に微弱で、またフェージング
の影響でレベル変動を受けるため、乗算回路を構成する
ことが困難である。また、位相制御の動作を安定させる
ためには、位相誤差検出回路26の出力が入力レベルの
影響を受けてはいけないので、特開平2−39652号
の実施例では高周波段においてAGCを導入している
が、一般に移動通信の受信電波の強さは非常に広ダイナ
ミックレンジであるので、高周波段だけのAGCでは十
分変動を吸収できない。
【0009】また、図6に示すように、直交信号発生回
路と受信信号との位相関係を一定には保つためのループ
を設けない構成法もある。図において、アンテナ29か
ら受信された信号は、前置増幅回路30で増幅された
後、混合回路31にて直交信号発生回路32で発生され
た信号と混合される。その後、低域通過フィルタ33を
通過した後、電圧制御増幅回路34に送られる。
【0010】そしてこの実施例においては、基底帯域の
2つの信号を、AD変換回路35で数値化し、デジタル
信号処理によって復調する。この場合、信号がAD変換
回路35の適正入力電圧範囲にはいるように、AGC電
圧をとり出し電圧制御増幅回路34に加えてやる必要が
ある。しかし、ここでも電圧制御増幅回路34の入力
は、微弱かつ広ダイナミックレンジであり、しかも2つ
の電圧制御増幅回路34の特性はバランスがとれていな
けれなならないため、そのような回路の実現は難しかっ
た。また、AD変換回路やデジタル信号処理回路は消費
電力はコストの増大につなる場合が多かった。
【0011】
【発明が解決しようとする問題点】本発明は、以上のよ
うな従来技術の問題点に鑑み、微弱な信号の乗算回路
や、特性のそろった広ダイナミックレンジのAGCルー
プを必要としないダイレクトコンバージョン方式受信機
を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明によるダイレクト
コンバージョン方式受信機は、N値位相変調されたデジ
タル無線信号の受信機において、周波数が受信搬送波と
等しく位相差が互いに直交関係にある2つの信号を発生
する直交信号発生回路と、該2つの信号のそれぞれと受
信高周波信号との積をとる2つの混合回路と、該2つの
乗算回路の出力にそれぞれ接続され信号帯域幅と概等し
い遮断周波数を持つ2つの低域通過フィルタと、該2つ
の低域通過フィルタの出力を線型合成して、N個の出力
を得るマトリクス回路と、該マトリクス回路のN個の出
力を振幅制限増幅することにより、1もしくは0のデジ
タル値を得るN個のリミッタ回路と、該N個のリミッタ
回路の出力パターンから、位相平面をπ/N間隔で2N
分割した領域を示す情報を得る位相判定回路と、該位相
平面をπ/N間隔で2N分割した領域を示す情報から、
復調データを決定する変換回路と、該位相平面をπ/N
間隔で2N分割した領域を示す情報から、位相誤差信号
をとりだす位相誤差検出回路と、該位相誤差信号により
周波数を制御され、前記直交信号発生回路の発生周波数
基準を発生する電圧制御発振器とを具備し、前記マトリ
クス回路では、2つの入力を複素数とみなして、π/N
間隔で設定されたN種類の回転角でそれぞれ回転させた
後、実部をとり、かつ、前記N種類の回転角ごとに設定
された適宜の正数倍して出力するように動作することを
特徴とするものである。
【0013】また、本発明によるダイレクトコンバージ
ョン方式受信機は、該位相誤差検出回路が、前記位相平
面をπ/N間隔で2N分割した領域を示す情報から、信
号位相が偶数番目の領域にあるか奇数番目の領域にある
かに応じて、1もしくは0のデジタル信号を得、該デジ
タル信号を低域通過フィルタにより平滑することによ
り、前記位相誤差信号を生成することを特徴とするもの
である。
【0014】
【作用】前記リミッタ回路の出力より得られるN個の1
もしくは0の信号のパターンは、以下の実施例で詳述す
るように、2N種類可能であって、これらは、位相平面
上でπ/N間隔で分割された2N個の領域と1対1に対
応する。また、このようにして得られた領域の情報か
ら、信号が平均的に見て偶数番目の領域と奇数番目の領
域のどちらに偏って存するかを調べることができる。そ
こで、符号がどちらに偏っているかを示し、かつ、大き
さがその偏りの度合に概比例するような位相誤差信号を
生成して、直交信号発生回路の位相に負帰還をかけてや
れば、受信信号の位相点が、位相平面上での2N個の領
域の偶数番目の境界上、若しくは、奇数番目の領域の境
界上に留まるように制御することが可能である。この方
法では、位相誤差信号はリミッタ回路の出力から得るの
で微弱な信号の乗算回路を必要としない。
【0015】さて、複素信号の位相角を、π/N間隔で
設定されたN種類の回転角で回転させる動作は、正負の
重みづけ可能な加算回路だけで実現でき、ここでも乗算
回路を必要としない。また、回転操作した後は直ちにリ
ミッタにかけるので、入力信号のレベルが変動しても、
影響を受けない。
【0016】かくして、本発明によれば、微弱な信号の
乗算回路やAGCループが不要となる。
【0017】
【実施例】以下、N=4の場合、すなわちQPSK信号
の受信機を構成する場合の実施例について、図1に基づ
いて動作をさらに詳述する。
【0018】本実施例では、アンテナ1と前置増幅回路
2を通して受信された信号は、2つの混合回路3におい
て、直交信号発生回路4が発生する直交高周波信号と乗
算され、2つの低域通過フィルタ5により低域成分を抽
出することにより、2つの基底帯域信号となる。なお、
2つの低域通過フィルタ5の遮断周波数は信号の帯域幅
とほぼ等しく設定されており、これにより、受信信号中
の他チャネル信号や、雑音が除去される。
【0019】マトリクス回路6は、この2つの基底帯域
信号P,Qを複素信号として入力し、それを、0,π/
4,π/2,3π/4だけ回転して、実部をとって出力
する。すなわち、マトリクス回路6の4つの出力は、
【0020】
【数1】
【0021】となる。
【0022】図2はこのマトリックス回路6の回路構成
を示したものであり、図において12は緩衝増幅回路、
13は反転回路、14は加算器である。
【0023】基底帯域信号P,Qのうち、P信号は一方
の緩衝増幅回路12aに入力された後3つの経路に分岐
し、そのうちの1つはそのままリミッタ回路7に出力さ
れ、もう1つは一方の加算器14aに、そして最後の1
つは反転回路13を介してもう一方の加算器14bに入
力される。またQ信号も他方の緩衝増幅回路12bに入
力された後3つの経路に分岐し、1つは一方の加算器1
4aに入力され、もう1つはそのままリミッタ回路7に
出力されるとともに、残りの1つは他方の加算器14b
に入力される。そして、一方の加算器14aからはP+
Qが、他方の加算器14bからは−P+Qがそれぞれリ
ミッタ回路7に出力される。
【0024】なお、リミッタ回路7では符号だけが問題
となるので、上述の式(2)および式(4)を任意の正
数倍しても結果は同じであり、本実施例では、
【0025】
【数2】
【0026】で除したものとして回路構成の簡略化を図
っている。
【0027】図1にもどり、マトリクス回路6の4つの
出力は、それぞれリミッタ回路7にかけられ、その符号
に応じて、1もしくは0の4つデジタル値となる。位相
判定回路8は、そのデジタル値のパターンから、受信信
号が位相平面上のどの領域にあるかを決定する。その決
定の方法を図3に示す。
【0028】図3(a)のように、Pを実部、Qを虚部
とする複素平面を考え、それを、位相角π/4ごとに、
8つの領域(0から7と番号づける)に分割する。今、
信号点が0から2πまで位相を変化させたとする。図2
における4つの信号s0,sl,s2,s3は、信号点
を、それぞれ0,π/4,π/2,3π/4だけ回転し
た後、それが複素平面の右半面にあるか左半面にあるか
によって1もしくは0の値を出力するものである。よっ
て、それらは、信号点の位相角に応じて図3(b)のよ
うに変化する。この図から、s0、sl、s2、s3の
値のパターンは全部で8通り可能であって、そのパター
ンにより信号点が0から7のどの領域にあるかを一意に
決定できる。
【0029】図1の実施例の位相判定回路8は、このよ
うにして、信号点が存在する領域に対応する示す8個の
信号を出力する。この8個の信号は、どの時点において
も、そのうちの1つのみが1の値をとり、他は0とな
る。この信号から、変換回路9は、変調時の符号化規則
(例えば、グレーコードマッピングと和分変換)の逆動
作を行って、復調データを得る。
【0030】ORゲート10aおよび低域通過フィルタ
10bから構成される位相誤差検出回路10では、位相
判定回路8の8個の出力のうち奇数番目(もしくは偶数
番目)のものだけを取りだして論理和をとる。この論理
和信号は、信号点が位相平面の奇数番目(もしくは偶数
番目)の領域にある時に1、偶数番目の領域にある時0
となるので、それを低域通過フィルタで平滑した信号
は、信号点が奇数番目の領域と偶数番目の領域とのどち
らに偏って存在するかを示すことになる。よって、この
位相誤差信号によって電圧制御発振器11の発振周波数
を変動させ、直交信号発生回路4が発生する高周波信号
の位相を修正することにより、信号点の位相が、雑音や
干渉成分をのぞいてπ/4,3π/4,5π/4,7π
/4の位置に留まるように制御することが可能である。
【0031】この実施例では、説明を分りやすくするた
め、位相判定回路8、変換回路9、位相誤差検出回路1
0の動作を分離したが、これらを、等価な動作をする一
つの回路ブロックとして構成することも可能である。ま
た、マトリクス回路6における回転角は、0,π/4,
π/2,3π/4を選んだが、一般には、互いにπ/4
の間隔を持って設定された4つの角度であれば何でもよ
い。
【0032】以上の実施例は、BPSK(N=2)や、
8−PSK(N=8)、あるいは、8−PSKの特殊な
ケースと考えられるπ/4シフトQPSK等にも容易に
拡張できる。
【0033】図4はこのようなN=8の場合のマトリク
ス回路の内部構成を示す他の実施例である。
【0034】本実施例のマトリクス回路は、2つの基底
帯域信号P,Qを複素信号として入力し、それを、0,
π/8,π/4,3π/8,π/2,5π/8,3π/
4,7π/8だけ回転して、実部をとって出力する。す
なわち、本実施例のマトリクス回路の8つの出力は、
【0035】
【数3】
【0036】となる。
【0037】図において16は緩衝増幅回路、17は反
転回路、18は加算器である。
【0038】基底帯域信号P,Qのうち、P信号は一方
の緩衝増幅回路16aに入力された後、7つの経路に分
岐される。そのうちの1つはそのままリミッタ回路19
に出力される。他の経路を通る信号は加算器18a、1
8b、18cに入力され、さらに他の経路は反転回路1
7を介して、加算器18d、18e、18fに入力され
る。またQ信号も他方の緩衝増幅回路16bに入力され
た後、7つの経路に分岐し、3つは加算器18a、18
b、18cに入力され、1つはそのままリミッタ回路1
9に出力され、残りの3つは加算器18d、18e、1
8fに入力される。
【0039】そして、各加算器18a〜18fでは図に
示したα、β、γの係数がかけられた後加算され、上述
の式(5)〜式(12)に従って、それぞれリミッタ回
路19に出力される。
【0040】このように、加算器群19は、様々な重み
での加算動作をおこなう。一般に集積回路の製造におい
ては、抵抗の絶対値より抵抗比を高精度で制御できるの
で、このような重み付け回路はIC化に向いている。
【0041】
【発明の効果】本発明により、微弱な信号の乗算回路
や、特性のそろった広ダイナミックレンジのAGCルー
プを必要としないダイレクトコンバージョン方式受信機
が提供され、携帯電話機等の小型化・低消費電力化・低
価格化に有効である。
【図面の簡単な説明】
【図1】本発明の実施例を示す図。
【図2】N=4の場合に、本発明におけるマトリクス回
路の構成を例示する図。
【図3】本発明における位相判定回路の動作を説明する
図。 (a)位相平面と領域の分割を示す図。 (b)信号点の位相とリミッタ回路の出力の関係を示す
図。
【図4】N=8の場合に、本発明におけるマトリクス回
路の構成を例示する図。
【図5】第1の従来例を示す図。
【図6】第2の従来例を示す図。
【符号の説明】
1 アンテナ 2 前置増幅回路 3 2つの混合回路 4 直交信号発生回路 5 2つの低域通過フィルタ 6 マトリクス回路 7 4個のリミッタ回路 8 位相判定回路 9 変換回路 10 位相誤差検出回路 11 電圧制御発振器 12 2つの緩衝増幅回路 13 反転回路 14 加算器群 16 2つの緩衝増幅回路 17 反転回路 18 加算器群 19 8つのリミッタ回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 N値位相変調されたデジタル無線信号の
    受信機において、周波数が受信搬送波と等しく位相差が
    互いに直交関係にある2つの信号を発生する直交信号発
    生回路と、該2つの信号のそれぞれと受信高周波信号と
    の積をとる2つの混合回路と、該2つの乗算回路の出力
    にそれぞれ接続され信号帯域幅と概等しい遮断周波数を
    持つ2つの低域通過フィルタと、該2つの低域通過フィ
    ルタの出力を線型合成して、N個の出力を得るマトリク
    ス回路と、 該マトリクス回路のN個の出力を振幅制限増幅すること
    により、1もしくは0のデジタル値を得るN個のリミッ
    タ回路と、該N個のリミッタ回路の出力パターンから、
    位相平面をπ/N間隔で2N分割した領域を示す情報を
    得る位相判定回路と、該位相平面をπ/N間隔で2N分
    割した領域を示す情報から、復調データを決定する変換
    回路と、該位相平面をπ/N間隔で2N分割した領域を
    示す情報から、位相誤差信号をとりだす位相誤差検出回
    路と、該位相誤差信号により周波数を制御され、前記直
    交信号発生回路の発生周波数基準を発生する電圧制御発
    振器とを具備し、前記マトリクス回路では、2つの入力
    を複素数とみなして、π/N間隔で設定されたN種類の
    回転角でそれぞれ回転させた後、実部をとり、かつ、前
    記N種類の回転角ごとに設定された適宜の正数倍して出
    力するように動作することを特徴とするダイレクトコン
    バージョン方式受信機。
  2. 【請求項2】 前記位相誤差検出回路は、前記位相平面
    をπ/N間隔で2N分割した領域を示す情報から、信号
    位相が偶数番目の領域にあるか奇数番目の領域にあるか
    に応じて、1もしくは0のデジタル信号を得、該デジタ
    ル信号を低域通過フィルタにより平滑することにより、
    前記位相誤差信号を生成することを特徴とする請求項1
    記載のダイレクトコンバージョン方式受信機。
JP29541694A 1994-11-29 1994-11-29 ダイレクトコンバージョン方式受信機 Expired - Fee Related JP3373960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29541694A JP3373960B2 (ja) 1994-11-29 1994-11-29 ダイレクトコンバージョン方式受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29541694A JP3373960B2 (ja) 1994-11-29 1994-11-29 ダイレクトコンバージョン方式受信機

Publications (2)

Publication Number Publication Date
JPH08163192A true JPH08163192A (ja) 1996-06-21
JP3373960B2 JP3373960B2 (ja) 2003-02-04

Family

ID=17820328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29541694A Expired - Fee Related JP3373960B2 (ja) 1994-11-29 1994-11-29 ダイレクトコンバージョン方式受信機

Country Status (1)

Country Link
JP (1) JP3373960B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901258A2 (de) * 1997-09-02 1999-03-10 Siemens Aktiengesellschaft Empfänger für Mobilfunksysteme
EP0940957A4 (en) * 1997-09-18 2006-05-10 Japan Broadcasting Corp AUTOMATIC FREQUENCY ADJUSTMENT CIRCUIT (RAF), CARRIER REPRODUCTIVE CIRCUIT, AND RECEIVER
US7336730B2 (en) 2001-06-29 2008-02-26 Nokia Corporation IQ-imbalance
WO2011016205A1 (ja) * 2009-08-05 2011-02-10 パナソニック株式会社 受信装置及び受信方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901258A2 (de) * 1997-09-02 1999-03-10 Siemens Aktiengesellschaft Empfänger für Mobilfunksysteme
EP0901258A3 (de) * 1997-09-02 2002-01-02 Infineon Technologies AG Empfänger für Mobilfunksysteme
EP0940957A4 (en) * 1997-09-18 2006-05-10 Japan Broadcasting Corp AUTOMATIC FREQUENCY ADJUSTMENT CIRCUIT (RAF), CARRIER REPRODUCTIVE CIRCUIT, AND RECEIVER
US7336730B2 (en) 2001-06-29 2008-02-26 Nokia Corporation IQ-imbalance
WO2011016205A1 (ja) * 2009-08-05 2011-02-10 パナソニック株式会社 受信装置及び受信方法

Also Published As

Publication number Publication date
JP3373960B2 (ja) 2003-02-04

Similar Documents

Publication Publication Date Title
US5172070A (en) Apparatus for digitally demodulating a narrow band modulated signal
JPH0382248A (ja) 90度移相器とデータ受信機
JP3058870B1 (ja) Afc回路
US7804911B2 (en) Dual demodulation mode AM radio
JP3087459B2 (ja) Fskデータ復調器
JP3373960B2 (ja) ダイレクトコンバージョン方式受信機
US5373533A (en) FSK signal receiving device
JPS60186104A (ja) 周波数変調検波装置
CN111478867A (zh) 信号处理方法、装置、存储介质、处理器及电子装置
US5625321A (en) Variable gain amplifier apparatus
JP2964573B2 (ja) コスタスループ搬送波再生回路
JP3168912B2 (ja) 時間ダイバーシチ受信装置
JP3178277B2 (ja) 直接変換受信機
JP3091634B2 (ja) ダイバーシチ装置
JP3178217B2 (ja) 直接変換受信機
JP3413902B2 (ja) 周波数シフトキーイング・データ復調器
GB2318229A (en) Costas loop carrier recovery circuit
JPH0575664A (ja) Agc回路
JP2001196869A (ja) 増幅回路およびそれを用いた受信装置
JP2001217886A (ja) 移相器
JPH08186606A (ja) 受信装置
JPH08139772A (ja) 直接変換受信機
JP2001156864A (ja) ダイレクトコンバージョン方式の準同期検波式無線機
JPS59196655A (ja) 遅延検波回路
JP2002198866A (ja) 符号分割通信の受信装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081122

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees