JPH08162956A - 単一のコンバータモジュールを使用する二重入力アナログ−ディジタルコンバータ - Google Patents

単一のコンバータモジュールを使用する二重入力アナログ−ディジタルコンバータ

Info

Publication number
JPH08162956A
JPH08162956A JP7125481A JP12548195A JPH08162956A JP H08162956 A JPH08162956 A JP H08162956A JP 7125481 A JP7125481 A JP 7125481A JP 12548195 A JP12548195 A JP 12548195A JP H08162956 A JPH08162956 A JP H08162956A
Authority
JP
Japan
Prior art keywords
analog
comparator
signal
fine
comparator block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7125481A
Other languages
English (en)
Other versions
JP3331276B2 (ja
Inventor
Frederic Paillardet
パイヤールデ フレデリク
Ova Francis Dell
デロヴァ フランシス
Bruno Bonhoure
ボヌール ブルーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor SA
Original Assignee
Thomson Multimedia SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Multimedia SA filed Critical Thomson Multimedia SA
Publication of JPH08162956A publication Critical patent/JPH08162956A/ja
Application granted granted Critical
Publication of JP3331276B2 publication Critical patent/JP3331276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • H03M1/147—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator
    • H03M1/148—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator the reference generator being arranged in a two-dimensional array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【目的】 従来技術の不都合を除去しながら、著しく簡
単にそして低い電力消費を実現させるコンバータを提供
する。 【構成】 ２つのアナログ入力信号の多重化を提供する
ためのハーフフラッシュ型の、そしてそのため単に１つ
のコンバータモジュールのみを必要とする、アナログ−
ディジタルコンバータが開示される。これは、変換され
る信号の最上位ビットを決定するために、そしてまた変
換される信号の最下位ビットを決める２つの微細コンパ
レータブロックに関する電圧範囲をも決めるために用い
られる粗コンパレータブロックを含み、ここにおいて入
力信号の各々は、微細コンパレータブロックに接続さ
れ、そして前記粗コンパレータブロックは交互的に第１
および第２入力信号を基準電圧と比較する。このアナロ
グ−ディジタルコンバータはテレビジョン信号を処理す
るのに都合良く用いることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、２つのアナログ信号の
多重化を提供する、そして単に１つのコンバータモジュ
ールを必要とするのみの、ハーフフラッシュ型のアナロ
グーディジタルコンバータ（ＡＤＣ）に関する。このコ
ンバータは、テレビジョン信号を処理するために都合良
く用いられる。
【０００２】
【従来の技術】ビデオ信号の伝送及び処理のために、３
種類の信号、明度信号Ｙおよび色度（色差）信号Ｕおよ
びＶ、が用いられる。ＡＤＣにおいては、信号Ｙの通過
帯域は信号ＵおよびＶのそれよりも高いので、Ｙ信号の
サンプリング周波数を２つのＵおよびＶ信号の２倍に変
換することが必要である。このことは、いくつかの信号
の同時のアナログ−ディジタル変換の問題を生じさせ
る。
【０００３】この問題を解決するために、２つの技術が
利用できる。最初は、Ｙ信号を周波数ｆｓにおいて、そ
してＵおよびＶ信号を周波数ｆｓ／２においてディジタ
ル化するよう３つのＡＤＣを使用することを含むもので
ある。この論理的な解決策は、簡単であるという利点を
有しているが、しかし電力消費およびコンポーネントの
サイズを増加させる。第２の解決策は、２つのＡＤＣの
みを使用するものであって、これは、ＵおよびＶ信号を
多重化させるために１つのアナログマルチプレクサが用
いられ、次にそれら信号が第１ＡＤＣにおいて周波数ｆ
ｓ／２においてディジタル化されるならば可能である。
第２ＡＤＣは、周波数ｆｓにおいてＹ信号をディジタル
化するのに用いられる。この第２の解決策は、少ない消
費電力で済むが、しかしこれはアナログマルチプレクサ
を製造するのが（スピード、リニアリティ等）難しいと
いう主要な欠点を有している。
【０００４】いくつかの形式のＡＤＣが存在している
が、そのうちのいくつかは高い変換速度を有しており、
他は遅いがしかしより少ない電力を使用するか、または
より小さい。広く利用されている１つの技術は、２つの
段階によってアナログ−ディジタル変換を行うことであ
る。第１の段階においては、周波数ｆｓにおいて変換さ
れるべき電圧が近似的に決定される。これが変換される
電圧の最上位ビット（ＭＳＢ）を確定する。近似的にこ
の電圧を知ることによって、時間１／ｆｓ後の、第２サ
イクルにおいて、変換される電圧の最下位ビット（ＬＳ
Ｂ）を確定するためのより微細な比較が行われる。第１
段階は第２段階よりも迅速であるために、各粗比較に関
する２つの微細比較を行うために２つの微細コンパレー
タブロックが用いられる。
【０００５】図１は、１つの粗コンパレータブロック１
および２つの微細コンパレータブロック２および３を用
いる、この形式のＡＤＣを示している。ＶminおよびＶ
maxの間の電圧の範囲が、ｎ＋１の等しいインターバル
に分割されてｎの基準電圧を与え、各インターバルはｍ
＋１の等しいサブインターバルに分解されて、より大き
なインターバルの各々においてｍの基準電圧を与える。
粗コンパレータブロック１は、基準電圧として、Ｖmin
＋ｋ．（Ｖmax−Ｖmin／（ｎ＋１））に等しいｎの電圧
を受け取るが、ｋは１からｎの範囲である。粗コンパレ
ータブロック１によって決められた近似電圧インターバ
ルは、ｎインターバルに分割され、そして続いて微細コ
ンパレータブロック２または３に供給される。こうして
選択された基準電圧は次に、変換されるべき電圧Ｖinと
比較される。コンパレータブロック１、２および３から
の出力は、ＭＳＢおよびＬＳＢを与えるためにコ−ダ
５，６および７によってコード化されたそれぞれｎ，ｍ
およびｍビットを持っている。
【０００６】粗コンパレータブロック１および微細コン
パレータブロック２および３に供給される電圧基準間の
偏りを補正するために、余分なｐ基準が微細コンパレー
タ２および３に供給される。それらのｐ基準は、粗コン
パレータブロック１によって決められた大きなインター
バルに近い微細インターバルに相当する。その結果、微
細コンパレータ２および３は、並列なｍ＋ｐコンパレー
タを持つ。それらの補足基準は、もし必要であれば、粗
コンパレータブロックによって決められたＬＳＢを補正
するために用いられる。補正回路８および９は、粗比較
によって提供された関係するビットを公知の方法で補正
する。図２は、コンパレータ１，２および３に関するタ
イミング図であり、２つの粗比較の完全なサイクルが示
されている。クロック信号の第１周期Ｔ1の間、粗コン
パレータブロック１は信号Ｖinをサンプルし、次にこれ
をｎ基準電圧と比較する。この周期においては、微細コ
ンパレータブロック２もまたサンプルし、そして信号Ｖ
inを保持（ブロック）する。第２周期Ｔ2の開始におい
て、このブロッキング（ないしホールド）が維持され、
微細基準電圧が安定化（斜線部分）される。ここで微細
比較が行われる。この第２周期の間、粗コンパレータ１
は信号Ｖinの２度目のサンプルを行い、このたびはコン
パレータブロック３の第２微細比較のためである。
【０００７】前に説明されたようなハーフフラッシュ型
ＡＤＣの１つの例は、トムソンコンシュマーエレクトロ
ニクスによって出願されたフランス特許出願第９３ １
２０２６号に与えられている。
【０００８】
【発明の目的】本発明は、前に説明された２つの技術の
不都合を除去しながら、著しく簡単にそして低い電力消
費を実現させるコンバータを提供することである。
【０００９】
【発明の構成】本発明の原理は、前に説明されたように
２つの「微細コンパレータ」ブロックおよび「粗コンパ
レータ」ブロックを含むハーフフラッシュ型のアナログ
−ディジタルコンバータモジュールの使用に基づいてい
る。
【００１０】こうして、本発明は１つの粗コンパレータ
ブロックおよび２つの微細コンパレータブロックとを含
む、２つのアナログ入力信号を持つアナログ−ディジタ
ルコンバータに関するものであり、前記粗コンパレータ
ブロックが変換された信号の最上位ビットを決め、そし
て更に、変換された信号の最下位ビットを決める前記微
細コンパレータブロックに関する電圧インターバルをも
決めるために用いられ、ここにおいて入力信号の各々は
微細コンパレータブロックに接続され、そして前記粗コ
ンパレータブロックは、前記第１および第２入力信号を
基準電圧に交互的に比較する。本発明の重要な特色は、
２つの入力信号の各々が微細コンパレータブロックに接
続それており、そして粗コンパレータブロックが同じ基
準電圧においてサンプルされた第１電圧と第２電圧とを
交互的に比較するコンパレータを含んでいることであ
る。
【００１１】本発明の別の重要な特質は、粗コンパレー
タブロックのコンパレータが、第１および第２電圧を交
互的に同じ基準電圧と比較するオートゼロイングコンパ
レータであるということである。同様に、微細コンパレ
ータブロックのコンパレータは改善的にオートゼロイン
グコンパレータであることができる。
【００１２】本発明はＭＯＳ技術を用いるコンバータに
都合良く適用でき、そしてテレビジョンのＵおよびＶ色
度信号を処理するのに用いられる。
【００１３】
【実施例】本発明は添付された図面を参照しながら行わ
れる以下の説明を読むことによって、よりよく理解さ
れ、そして他の利点も明らかになるであろう。
【００１４】明快さのために、同じ機能を持つ部分はす
べての図において同じ番号がつけられている。
【００１５】図３−ａは、２つの入力、比較される電圧
のためのＶinおよび基準電圧のためのＶref、を含む
「オートゼロイング」コンパレータと呼ばれる回路が示
されている。スイッチ１５および１６によって制御され
る、これら２つの入力はノード１７を通して負荷コンデ
ンサ１８に接続される。コンデンサ１８は，ノード１
９、インバータ２０，ノード２１および出力２２と直列
に接続されている。インバータ２０と並列なスイッチ２
３はノード１９および２１を接続する。オートゼロイン
グ機能は、インバータ２０をスレッショールドゾーンＶ
dd／２、ここにおいてＶddは回路に供給される電圧、に
偏向させるスイッチ２３の閉結により確実にされ、こう
してこれはコンデンサ１８に加えられる電圧にきわめて
高感度とされる。同様な方法によって、図３／ｂは２つ
の入力電圧Ｖin1およびＶin2を基準電圧Ｖrefに比較す
るよう拡張されたオートゼロイングコンパレータを示し
ている。（Ｖin1とＶref、およびＶin2とＶrefの）二重
比較は、スイッチ２５，２６および２７を用いて簡単に
実行できる。
【００１６】図４に示さされる実施例においては、２つ
のアナログ信号Ｖin1およびＶin2を持つＡＤＣは、２つ
の微細コンパレータブロック３１および３２を含んでい
る。この発明の重要な特色は、第１コンパレータブロッ
ク３１が接続３３を通して第１信号Ｖin1を受け取り、
そして第２コンパレータブロック３２が接続３４を通し
て第２信号Ｖin2を受け取ることであり、微細コンパレ
ータブロック３１および３２は、図３−ａにおいて示さ
れた形式の１組のオートゼロイングコンパレータ２４に
よって構成される。さらに本発明の別の特色は、変換さ
れるＶin1およびＶin2である２つのアナログ信号が、図
３−ｂにおいて示された形式の１組のオートゼロイング
コンパレータ２８によって構成される粗コンパレータブ
ロック３０に平行に接続されることである。図４の他の
部分４，５，６，７，８および９は、図１におけるそれ
らと同様の機能を持っている。
【００１７】図４における本発明によるコンバータ２９
は周波数ｆｓ／２において動作する二重ＡＤＣと等価で
あると見なしている。二重粗比較は、交互的にＶin1を
Ｖｒｅｆに、そしてＶｉｎ２をＶrefに比較する図３−
ｂによるコンパレータ２８によって構成される粗コンパ
レータブロック３０によって確立される。微細比較は、
Ｖin1信号に関するコンパレータブロック３１およびＶ
in2信号に関するコンパレータ３２とを用いて実行され
る。全体的な変換周波数はｆｓであるが、しかしＶin1
およびＶin2のディジタル化された値は周波数ｆｓ／２
において出力される。
【００１８】本発明によるコンバータ２９は、周波数ｆ
ｓにおける単独のアナログ−ディジタル変換と比較して
補足的な電力消費なしで、ｆｓ／２においてこれが２つ
の異なる入力信号を変換するという事実を含む、多くの
利点を有していることは明らかである。更に、コンバー
タの電力消費および寸法の観点におけるこの利点は、３
つのビデオ信号Ｙ、ＵおよびＶの処理のような前に指摘
したようとにおいても達成される。前に説明された形式
の従来技術解決策と比較して、本発明は周辺アナログマ
ルチプレクサに関する必要を除去している。加えて、図
４において説明されたように、本発明によるＡＤＣの構
成は、信号Ｖin1およびＶin2の絶縁を確実にさせ、微細
比較は各入力信号に関して独立される。
【００１９】本発明は２つの入力信号Ｖｉｎ１およびＶ
ｉｎ２を受け入れるアナログ−ディジタルコンバータの
すべての形式に適用することができるが、特にテレビジ
ョン信号の色度信号ＵおよびＶを処理するために用いる
ことができる。
【００２０】
【発明の効果】本発明は、既知のコンバータよりも簡単
でそして小さな、そしてより少ないエネルギーを使用す
るコンバータを提供できる。
【図面の簡単な説明】
【図１】従来技術によるハーフフラッシュアナログ−デ
ィジタルコンバータノブロック図。
【図２】図１のＡＤＣの微細および粗コンパレータブロ
ックの変換サイクルのタイミングを示す図。
【図３】本発明によるアナログ−ディジタルコンバータ
の微細および粗コンパレータブロックを構成する、コン
パレータ装置の例を示す図。
【図４】本発明によるアナログーディジタルコンバータ
の実施例のブロック図。
【符号の説明】
１ 粗コンパレータブロック ２、３ 微細コンパレータブロック ５、６、７ コ−ダ ８、９ 補正回路 １７ ノード １８ 負荷コンデンサ １９ ノード ２０ インバータ ２１ ノード ２２ 出力 ２３ スイッチ ２４ オートゼロイングコンパレータ ２５、２６、２７ スイッチ ２８ オートゼロイングコンパレータ ２９ コンバータ ３０ 粗コンパレータブロック ３１、３２ 微細コンパレータブロック ３３、３４ 接続
フロントページの続き (72)発明者 フランシス デロヴァ フランス国 サン ティレール デュ ト ゥヴェ ロティスマン レ コンベ （番 地なし) (72)発明者 ブルーノ ボヌール フランス国 グルノーブル アレ デュ パルク ジョルジュ ポンピドウ ９ レ ジダンス ル シュヴァリエ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 ２つのアナログ入力信号を持つアナログ
    −ディジタルコンバータ装置において、このコンバータ
    が１つの粗コンパレータブロックおよび２つの微細コン
    パレータブロックとを含み、前記粗コンパレータブロッ
    クは、変換される信号の最上位ビットを決めるために、
    そしてまた変換される信号の最下位ビットを決める前記
    微細コンパレータブロックに関する電圧インターバルを
    も決めるために、用いられており、ここにおいて入力信
    号の各々が微細コンパレータブロックに接続され、そし
    て前記粗コンパレータブロックは交互的にないし択一的
    に前記第１および第２入力信号を基準電圧と比較する、
    ことを特徴とする、２つのアナログ入力信号を持つアナ
    ログ−ディジタルコンバータ。
  2. 【請求項２】 前記粗コンパレータブロックを構成する
    コンパレータは、交互的にないし択一的に前記第１およ
    び第２入力信号を同じ基準信号に比較するオートゼロイ
    ングコンパレータであるような、請求項第１項記載の装
    置。
  3. 【請求項３】 前記微細コンパレータブロックは、オー
    トゼロイングコンパレータによって構成されるような請
    求項第１項記載のコンバータ。
  4. 【請求項４】 前記粗コンパレータブロックを構成する
    コンパレータは、前記第１入力アナログ信号に関する第
    １入力と、前記基準信号に関する第２入力と、そして前
    記第２アナログ入力信号に関する第３入力とを持ち、各
    入力はスイッチによって制御され、そして同じノードに
    接続されており、そのノードにコンデンサおよびインバ
    ータが直列に接続され、スイッチがこのインバータ両端
    に接続されているような、請求項第１項記載のコンバー
    タ。
  5. 【請求項５】 ＭＯＳ技術を用いて製造されるような、
    請求項第１項記載の装置。
  6. 【請求項６】 前記２つのアナログ入力信号が、テレビ
    ジョン信号のアナログ色度信号であるような、請求項第
    １項記載のコンバータ。
  7. 【請求項７】 アナログ色度信号を変換するために用い
    られる、請求項第１項記載の第１アナログ−ディジタル
    コンバータモジュールと、および明度信号を変換するた
    めに用いられる、請求項第１項記載の第２アナログ−デ
    ィジタルコンバータモジュールと、を含むことを特徴と
    する、テレビジョン信号のアナログーディジタル変換の
    ための装置。
  8. 【請求項８】 少なくとも１つの、請求項第１項記載の
    アナログ−ディジタルコンバータを含むことを特徴とす
    るディジタルテレビション装置。
JP12548195A 1994-05-24 1995-05-24 単一のコンバータモジュールを使用する二重入力アナログ−ディジタルコンバータ Expired - Fee Related JP3331276B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9406264A FR2720570B1 (fr) 1994-05-24 1994-05-24 Convertisseur A/N de deux signaux analogiques utilisant un seul module convertisseur.
FR9406264 1994-05-24

Publications (2)

Publication Number Publication Date
JPH08162956A true JPH08162956A (ja) 1996-06-21
JP3331276B2 JP3331276B2 (ja) 2002-10-07

Family

ID=9463451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12548195A Expired - Fee Related JP3331276B2 (ja) 1994-05-24 1995-05-24 単一のコンバータモジュールを使用する二重入力アナログ−ディジタルコンバータ

Country Status (9)

Country Link
US (1) US5696510A (ja)
EP (1) EP0685943B1 (ja)
JP (1) JP3331276B2 (ja)
KR (1) KR100347204B1 (ja)
CN (1) CN1062404C (ja)
BR (1) BR9502530A (ja)
DE (1) DE69513723T2 (ja)
FR (1) FR2720570B1 (ja)
MY (1) MY112619A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013229A (ja) * 1996-06-20 1998-01-16 Toshiba Ave Corp 直並列型ａ／ｄ変換器
FR2768852B1 (fr) * 1997-09-22 1999-11-26 Sgs Thomson Microelectronics Realisation d'un condensateur intermetallique
US6028545A (en) * 1997-12-23 2000-02-22 Industrial Technology Research Institute Muti-bit successive-approximation analog-to-digital converter with improved conversion speed
US6133864A (en) * 1998-04-01 2000-10-17 Stmicroelectronics, Inc. Analog-to-digital converter for processing analog signals from a large array of detectors
US6121912A (en) * 1998-09-30 2000-09-19 National Semiconductor Corporation Subranging analog-to-digital converter and method
US6490005B1 (en) * 2000-06-30 2002-12-03 Stmicroelectronics, Inc. Video analog-to-digital converter
JP4402108B2 (ja) * 2003-01-17 2010-01-20 エヌエックスピー ビー ヴィ アナログ・ディジタル変換装置、アナログ・ディジタル変換のための方法、又は当該変換装置がもたらされる信号処理システム
US6972620B2 (en) * 2004-02-19 2005-12-06 Optical Communication Products, Inc. Post amplifier array integrated circuit
DE102005037242A1 (de) * 2004-10-25 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Umschaltung und zum Signalvergleich bei einem Rechnersystem mit wenigstens zwei Verarbeitungseinheiten
FR2987526B1 (fr) * 2012-02-27 2016-02-26 Centre Nat Rech Scient Dispositif de conversion de signaux analogiques en signaux numeriques
CN104682959B (zh) * 2013-11-27 2017-10-24 展讯通信（上海）有限公司 模数转换电路及通信设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4733217A (en) * 1986-05-08 1988-03-22 Rca Corporation Subranging analog to digital converter
US4791488A (en) * 1987-08-12 1988-12-13 Rca Licensing Corporation Line-locked clock signal generation system
EP0320525B1 (de) * 1987-12-15 1991-10-16 Deutsche ITT Industries GmbH Abtast-Halte-Stufe und deren Anwendung in Parallel-A/D-Wandlern
JPH01191520A (ja) * 1988-01-27 1989-08-01 Sony Corp Ａｄ変換回路
JPH05347561A (ja) * 1992-03-11 1993-12-27 Mitsubishi Electric Corp Ａ／ｄ変換器
EP0586113A3 (en) * 1992-08-31 1994-09-21 Advanced Micro Devices Inc Analog-to-digital converter

Also Published As

Publication number Publication date
MY112619A (en) 2001-07-31
CN1126402A (zh) 1996-07-10
KR950035459A (ko) 1995-12-30
FR2720570B1 (fr) 1996-08-02
EP0685943B1 (fr) 1999-12-08
CN1062404C (zh) 2001-02-21
EP0685943A1 (fr) 1995-12-06
BR9502530A (pt) 1997-08-26
DE69513723D1 (de) 2000-01-13
JP3331276B2 (ja) 2002-10-07
FR2720570A1 (fr) 1995-12-01
US5696510A (en) 1997-12-09
DE69513723T2 (de) 2000-04-06
KR100347204B1 (ko) 2002-11-30

Similar Documents

Publication Publication Date Title
US11088702B2 (en) Analog-to-digital converter with interpolation
US7324038B2 (en) Subranging analog to digital converter with multi-phase clock timing
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
JPH0810830B2 (ja) アナログ―ディジタル変換器
US20050231404A1 (en) Successive approximation analog/digital converter with reduced chip area
US7224306B2 (en) Analog-to-digital converter in which settling time of amplifier circuit is reduced
JPH0514199A (ja) Ａｄ変換器
US7002507B2 (en) Pipelined and cyclic analog-to-digital converters
JPH08162956A (ja) 単一のコンバータモジュールを使用する二重入力アナログ−ディジタルコンバータ
US7791523B2 (en) Two-step sub-ranging analog-to-digital converter and method for performing two-step sub-ranging in an analog-to-digital converter
KR101861059B1 (ko) 가변 분해능을 갖는 단일 스테이지 순환 아날로그-디지털 컨버터에서의 전류 감소
US5444447A (en) Analog-digital converter with distributed sample-and-hold circuit
EP2127085B1 (en) Charge-domain pipelined analog-to-digital converter
US20050225468A1 (en) Subranging analog-to-digital converter with integrating sample-and-hold
US8487801B2 (en) Analog-to-digital converter and signal processing system
JP2995599B2 (ja) アナログデジタル変換方法
JP2001345700A (ja) Ａ／ｄ変換回路
CN114285414B (zh) 缩放式增量型模数转换方法及转换器
JPH09186594A (ja) コンパレータ、アナログ−デジタルコンバータ、半導体装置及び電圧比較方法
JPS6271336A (ja) Ａ／ｄ変換器
JP4236519B2 (ja) Ａ／ｄ変換器
JP3175070B2 (ja) Ａｄ変換器
CN117879600A (zh) 一种多通道低噪声低功耗电流数字转换器
JPH04280121A (ja) 直並列型アナログ／デジタル変換器
JPH11274928A (ja) アナログデジタル変換回路装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020613

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees