CN1126402A - 采用单一转换器模块的双输入模数转换器 - Google Patents
采用单一转换器模块的双输入模数转换器 Download PDFInfo
- Publication number
- CN1126402A CN1126402A CN95106539A CN95106539A CN1126402A CN 1126402 A CN1126402 A CN 1126402A CN 95106539 A CN95106539 A CN 95106539A CN 95106539 A CN95106539 A CN 95106539A CN 1126402 A CN1126402 A CN 1126402A
- Authority
- CN
- China
- Prior art keywords
- comparator
- signal
- analog
- input
- meticulous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
- H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
- H03M1/147—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator
- H03M1/148—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator the reference generator being arranged in a two-dimensional array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
公开的是一种提供两模拟输入信号的多路复用因而只需要一个转换器模块的半闪数模速转换器。其包括用于确定被转换信号的最高有效位并为确定被转换信号最低有效位的两精细比较器组确定电压范围的粗略比较器,其中每个输入信号与一精细比较器组相连,所述粗略比较器组交替地将第一和第二输入信号与基准电压相比。该模数转换器可方便地用于电视信号处理。
Description
本发明涉及可多路复用两个模拟信号、而只需要单个转换模块的半闪速(half—flash)型模数转换器(ADC)。该转换器用于处理电视信号很便利。
我们用三种信号进行视频信号的传输和处理:亮度信号Y及色度(色差)信号U和V。信号Y的通带高于信号U和V,因此在ADC中必须将Y信号的采样频率转换成U和V两信号采样频率的两倍。这样就带来几个信号同时进行模数转换的问题。
解决这个问题可采用两种技术。第一种包括使用三个ADC在频率fs数字化信号Y,在频率fs/2将信号U和V数字化。这种方案简单,但增加了功率消耗和元件的尺寸。第二种解决办法是只用两个ADC(如果将其与多路复用信号U和V的模拟多路复用器一起使用就可以做到),然后在第一个ADC中以频率fs/2将信号U和V数字化。第二个ADC用来以频率fs数字化信号Y。第二种解决办法耗电较少,但其主要缺点是制造模拟多路复用器很困难(速度、线性度等)。
现有几种ADC,一些转换速度高,另一些速度低但功耗较少或体积较小。一种广泛使用的技术是分两步进行模数转换。第一步,大致确定要以频率fs转换的电压。这样就可产生被转换电压的最高有效位(MSB)。大致知道了电压后,在第二周期(1/fs时间后)进行更精细的比较来产生被转换电压的最低有效位(LSB)。由于第一步比第二步快,所以使用两个精细比较器组以便对每个粗略比较实现两个精细比较。
图1给出这种使用一个粗略比较器组1和两个精细比较器组2和3的ADC。Vmin和Vmax间的电压范围被分成n+1个相等的间隔,给出n个基准电压,每个间隔被分成m+1个相等的子间隔,给出每个大间隔中m个基准电压。粗略比较器组1接收n个等于Vmin+k(Vmax-Vmin/(n+1))(其中k的范围在为从1到n)的电压作为基准电压。由粗略比较器组1确定的大致的电压间隔被分成m个间隔,然后馈送至精细比较器组2或3。然后将这样选择的基准电压与要转换的电压Vmin相比。比较器组1、2和3的输出分别具有由编码器5、6、7编码以给出MSB和LSB的n、m和m个位。
为校正馈送至粗略比较器组1和精细比较器组2、3间电压基准的偏差,馈送P个额外的基准至精细比较器2和3。这P个基准对应于与粗略比较器组1确定的大间隔相邻的细小间隔。精细比较器2和3于是具有m+p个并行比较器。如果需要,这些辅助基准将被用于校正粗略比较器组确定的电压基准中的LSB。较正电路8和9以已知的方式校正由粗略比较提供的有关的位。
图2给出比较器1、2和3的时序图;显示了包含两次粗略比较的完整工作周期。在时钟信号的第一个周期T1中,粗略比较器组1采样信号Vin,然后将其与n个基准电压相比。在这段时间中,精细比较器组2也将采样并保持(锁住)信号Vin。在第二周期T2开始时,保持闭锁以使基准电压稳定(画阴影线部分)。现在可进行精细比较。在第二周期中,粗略比较器1第二次采样信号Vin,这次是为比较器3的精细比较。
如上所述的半闪速ADC的例子在由Thomson ConsumerElectronics递交的法国专利申请n°93 12026中给出。
本发明包含前面提到的两种技术的优点,尤其是简单且功耗低,同时避免了它们的缺点。如上所述,其原理是基于使用包括两“精细比较器”组和一“粗略比较器”组的半闪速模数转换器模块。
因而,本发明是关于具有两个模拟输入信号的模数转换器的包括一粗略比较器组和两精细比较器组,所述粗略比较器组用于确定被转换信号的最高有效位并为确定最低有效位的所述精细比较器组确定电压间隔,其中每个输入信号与一个精细比较器组相连,所述粗略比较器组交替地将所述第一和第二输入信号与基准电压相比。本发明的一个重要特点在于两输入信号中的每一个与精细比较器相连,粗略比较器组包括交替地将第一采样电压和第二采样电压与相同基准电压相比较。
本发明的另一重要特点为粗略比较器组的比较器是自动回零比较器,其交替地将第一和第二电压与相同基准电压相比。类似地,精细比较器组的比较器最好也是自动回零比较器。
本发明可方便地用于采用MOS技术的转换器,用于处理电视的色度信号U和V。
本发明提供了一种比已知转换器简单、体积小且耗能较少的转换器。
阅读下面参考附图所做的描述将能更好地理解本发明并且其它优点也将更加清晰可见。其中:
图1(如上所述)是现有技术的半闪速模数转换器的框图;
图2(如上所述)给出了图1中ADC的精细和粗略比较器组的转换周期的时序;
图3a和3b给出构成根据本发明所述的模数转换器的精细和粗略比较器组的比较器器件的例子;
图4是根据本发明所述的模数转换器实施例的框图。
为清楚起见,所有图中具有相同功能的器件有相同的标号。
图3a示出了包括两输入端的所谓“自动回零(auto-zeroing)”比较器:Vin是欲比较电压,Vref是基准电压。这两个输入端由开关15和16控制,通过节点17与负载电容器18相连。电容器18与节点19、反相器20、节点21和输出端22串联。与反相器20并联的开关23与节点19和21相连。自动回零功能由在阈值区Vdd/2极化反相器20的开关23的闭合来保证的,其中Vdd是电路的电源电压,这样就使电路对电容器18上的电压很敏感。以相似的方式,图3b给出被扩展用来将两输入电压Vin1和Vin2与基准电压Vref相比的自动回零比较器。通过使用开关25、26和27可简便地进行双比较(Vin1与Vref、Vin2与Vref)。
在图4所示实施例中,具有两模拟信号Vin1和Vin2的ADC包括两精细比较器组31和32。本发明的重要特点在于第一比较器组31通过接线33接收第一信号Vin1,第二比较器组32通过接线34接收第二信号Vin2,精细比较器组31和32由一组示于图3a的自动回零比较器28构成。此外,本发明的另一重要特点,是两个欲转换的模拟信号Vin1和Vin2与由一组示于图3b的自动回零比较器28构成的粗略比较器组30并联。图4中其它器件4、5、6、7、8、9具有与图1中那些器件相同的功能。
我们看到,图4中根据本发明所述的转换器29等效于工作在频率fs/2的双ADC。双粗略比较通过由图3b的比较器28构成的粗略比较器组30保证,比较器28交替地比较Vin1和Vref以及Vin2和Vref。精细比较通过对Vin1信号采用比较器组31、对Vin2信号采用比较器组32进行。整个转换的频率是fs,但Vin1和Vin2数字化的值以频率fs/2输出。
我们清楚地看到,根据本发明所述的转换器29有许多优点,包括这个事实:与在频率fs下的单个模数转换相比,其以fs/2的频率转换两不同的输入信号而没有附加功耗。此外,在功耗和转换器1的尺寸方面的优点在前面提到的三个视频信号Y、U和V的处理的应用中也得以实现。与前面描述的现有技术的解决方法相比,本发明不需要外围模拟多路复用器。另外,根据本发明所述的ADC的结构(如图4所示)保证了信号Vin1和Vin2的隔离,精细比较对每个输入信号是独立的。
本发明可用于所有接收两个输入信号Vin1和Vin2的模数转换器类型,尤其是那些用于处理电视信号的亮度信号U和V的ADC。
Claims (8)
1.具有两个模拟输入信号的模数转换器,其包括一个粗略比较器组和两个精细比较器组,所述粗略比较器组用来确定被转换信号的最高有效位和为确定被转换信号的最低有效位的所述精细比较器组确定电压间隔,其中每个输入信号与一个精细比较器组相连,所述粗略比较器组交替地将第一和第二输入信号与基准电压相比。
2.根据权利要求1所述的装置,其中构成所述粗略比较器组的比较器是自动回零比较器,其交替地将所述第一和第二输入信号与相同基准信号相比。
3.根据权利要求1所述的装置,其中所述精细比较器组由自动回零比较器构成。
4.根据权利要求1所述的装置,其中构成所述粗略比较器组的比较器具有用于所述第一模拟输入信号的第一输入端,用于所述基准信号的第二输入端和用于所述第二模拟输入信号的第三输入端,每个输入端由一开关控制并与相同节点相连,该节点与电容器和反相器串联,一个开关跨接在该反相器的两端。
5.根据权利要求1所述的装置,其采用MOS技术。
6.根据权利要求1所述的装置,其中所述两个模拟输入信号是电视信号的模拟色度信号。
7.用于电视信号的模数转换装置,其包括根据权利要求1所述、用于转换色度信号的第一模数转换器模块和根据权利要求1所述、用于转换亮度信号的第二模数转换器模块。
8.包括至少一个根据权利要求1所述的模数转换器的数字电视装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9406264A FR2720570B1 (fr) | 1994-05-24 | 1994-05-24 | Convertisseur A/N de deux signaux analogiques utilisant un seul module convertisseur. |
FR9406264 | 1994-05-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1126402A true CN1126402A (zh) | 1996-07-10 |
CN1062404C CN1062404C (zh) | 2001-02-21 |
Family
ID=9463451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN95106539A Expired - Fee Related CN1062404C (zh) | 1994-05-24 | 1995-05-23 | 采用单一转换器模块的双输入模数转换器 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5696510A (zh) |
EP (1) | EP0685943B1 (zh) |
JP (1) | JP3331276B2 (zh) |
KR (1) | KR100347204B1 (zh) |
CN (1) | CN1062404C (zh) |
BR (1) | BR9502530A (zh) |
DE (1) | DE69513723T2 (zh) |
FR (1) | FR2720570B1 (zh) |
MY (1) | MY112619A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104682959A (zh) * | 2013-11-27 | 2015-06-03 | 展讯通信(上海)有限公司 | 模数转换电路及通信设备 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1013229A (ja) * | 1996-06-20 | 1998-01-16 | Toshiba Ave Corp | 直並列型a/d変換器 |
FR2768852B1 (fr) * | 1997-09-22 | 1999-11-26 | Sgs Thomson Microelectronics | Realisation d'un condensateur intermetallique |
US6028545A (en) * | 1997-12-23 | 2000-02-22 | Industrial Technology Research Institute | Muti-bit successive-approximation analog-to-digital converter with improved conversion speed |
US6133864A (en) * | 1998-04-01 | 2000-10-17 | Stmicroelectronics, Inc. | Analog-to-digital converter for processing analog signals from a large array of detectors |
US6121912A (en) * | 1998-09-30 | 2000-09-19 | National Semiconductor Corporation | Subranging analog-to-digital converter and method |
US6490005B1 (en) * | 2000-06-30 | 2002-12-03 | Stmicroelectronics, Inc. | Video analog-to-digital converter |
US7102559B2 (en) * | 2003-01-17 | 2006-09-05 | Koninklijke Philips Electronics, N.V. | Analog-to-digital converter having interleaved coarse sections coupled to a single fine section |
US6972620B2 (en) * | 2004-02-19 | 2005-12-06 | Optical Communication Products, Inc. | Post amplifier array integrated circuit |
DE102005037242A1 (de) * | 2004-10-25 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Umschaltung und zum Signalvergleich bei einem Rechnersystem mit wenigstens zwei Verarbeitungseinheiten |
FR2987526B1 (fr) * | 2012-02-27 | 2016-02-26 | Centre Nat Rech Scient | Dispositif de conversion de signaux analogiques en signaux numeriques |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4733217A (en) * | 1986-05-08 | 1988-03-22 | Rca Corporation | Subranging analog to digital converter |
US4791488A (en) * | 1987-08-12 | 1988-12-13 | Rca Licensing Corporation | Line-locked clock signal generation system |
EP0320525B1 (de) * | 1987-12-15 | 1991-10-16 | Deutsche ITT Industries GmbH | Abtast-Halte-Stufe und deren Anwendung in Parallel-A/D-Wandlern |
JPH01191520A (ja) * | 1988-01-27 | 1989-08-01 | Sony Corp | Ad変換回路 |
JPH05347561A (ja) * | 1992-03-11 | 1993-12-27 | Mitsubishi Electric Corp | A/d変換器 |
EP0586113A3 (en) * | 1992-08-31 | 1994-09-21 | Advanced Micro Devices Inc | Analog-to-digital converter |
-
1994
- 1994-05-24 FR FR9406264A patent/FR2720570B1/fr not_active Expired - Fee Related
-
1995
- 1995-05-18 US US08/443,517 patent/US5696510A/en not_active Expired - Fee Related
- 1995-05-23 CN CN95106539A patent/CN1062404C/zh not_active Expired - Fee Related
- 1995-05-23 DE DE69513723T patent/DE69513723T2/de not_active Expired - Fee Related
- 1995-05-23 EP EP95401198A patent/EP0685943B1/fr not_active Expired - Lifetime
- 1995-05-24 JP JP12548195A patent/JP3331276B2/ja not_active Expired - Fee Related
- 1995-05-24 BR BR9502530A patent/BR9502530A/pt not_active IP Right Cessation
- 1995-05-24 MY MYPI95001369A patent/MY112619A/en unknown
- 1995-05-24 KR KR1019950012974A patent/KR100347204B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104682959A (zh) * | 2013-11-27 | 2015-06-03 | 展讯通信(上海)有限公司 | 模数转换电路及通信设备 |
CN104682959B (zh) * | 2013-11-27 | 2017-10-24 | 展讯通信(上海)有限公司 | 模数转换电路及通信设备 |
Also Published As
Publication number | Publication date |
---|---|
KR100347204B1 (ko) | 2002-11-30 |
US5696510A (en) | 1997-12-09 |
BR9502530A (pt) | 1997-08-26 |
JPH08162956A (ja) | 1996-06-21 |
EP0685943B1 (fr) | 1999-12-08 |
FR2720570B1 (fr) | 1996-08-02 |
CN1062404C (zh) | 2001-02-21 |
DE69513723T2 (de) | 2000-04-06 |
EP0685943A1 (fr) | 1995-12-06 |
KR950035459A (ko) | 1995-12-30 |
DE69513723D1 (de) | 2000-01-13 |
JP3331276B2 (ja) | 2002-10-07 |
MY112619A (en) | 2001-07-31 |
FR2720570A1 (fr) | 1995-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4903028A (en) | Analog-to-digital converter | |
JP2589982B2 (ja) | アナログ・ディジタル変換装置 | |
CN1062404C (zh) | 采用单一转换器模块的双输入模数转换器 | |
US5416485A (en) | Analog-to-digital conversion circuit with improved differential linearity | |
US5426431A (en) | Analog/digital converter | |
US5745067A (en) | Two stage analoge-to-digital converter having unique fine encoding circuitry | |
KR0139508B1 (ko) | 세미플래쉬형 아날로그/디지탈 변환기 및 변환 방법 | |
US4873525A (en) | Compact R segment D/A converter | |
US5093664A (en) | High-speed half-flash type analog/digital converter | |
CN110995268B (zh) | 多阶逐次逼近型n bit模数转换器 | |
US4398179A (en) | Analog-to-digital converting circuit | |
US5682163A (en) | Semi-pipelined analog-to-digital converter | |
JP2995599B2 (ja) | アナログデジタル変換方法 | |
GB2199710A (en) | Analogue to digital converter | |
US7623057B2 (en) | Analog digital converter | |
US5986599A (en) | Voltage comparator for analog-to-digital converter | |
US6028545A (en) | Muti-bit successive-approximation analog-to-digital converter with improved conversion speed | |
US5923277A (en) | Reference voltage generating circuit for use in series-parallel A/D converter | |
JP2568927B2 (ja) | 高速アナログーデジタル変換器 | |
CN1111958C (zh) | 数字-模拟转换电路及使用这种电路的模拟-数字转换电路 | |
TWI739722B (zh) | 類比數位轉換器及其操作方法 | |
US5757303A (en) | Multi-bit A/D converter having reduced circuitry | |
US5973517A (en) | Speed-enhancing comparator with cascaded inventors | |
JP2001168713A (ja) | Adコンバータ回路 | |
JPS6271336A (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |