JP3331276B2 - 単一のコンバータモジュールを使用する二重入力アナログ−ディジタルコンバータ - Google Patents
単一のコンバータモジュールを使用する二重入力アナログ−ディジタルコンバータInfo
- Publication number
- JP3331276B2 JP3331276B2 JP12548195A JP12548195A JP3331276B2 JP 3331276 B2 JP3331276 B2 JP 3331276B2 JP 12548195 A JP12548195 A JP 12548195A JP 12548195 A JP12548195 A JP 12548195A JP 3331276 B2 JP3331276 B2 JP 3331276B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- analog
- voltage
- signal
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
- H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
- H03M1/147—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator
- H03M1/148—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator the reference generator being arranged in a two-dimensional array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
Description
【0001】
【産業上の利用分野】本発明は、2つのアナログ信号の
多重化を提供する、そして単に1つのコンバータモジュ
ールを必要とするのみの、ハーフフラッシュ型のアナロ
グーディジタルコンバータ(ADC)に関する。このコ
ンバータは、テレビジョン信号を処理するために都合良
く用いられる。
多重化を提供する、そして単に1つのコンバータモジュ
ールを必要とするのみの、ハーフフラッシュ型のアナロ
グーディジタルコンバータ(ADC)に関する。このコ
ンバータは、テレビジョン信号を処理するために都合良
く用いられる。
【0002】
【従来の技術】ビデオ信号の伝送及び処理のために、3
種類の信号、明度信号Yおよび色度(色差)信号Uおよ
びV、が用いられる。ADCにおいては、信号Yの通過
帯域は信号UおよびVのそれよりも高いので、Y信号の
サンプリング周波数を2つのUおよびV信号の2倍に変
換することが必要である。このことは、いくつかの信号
の同時のアナログ−ディジタル変換の問題を生じさせ
る。
種類の信号、明度信号Yおよび色度(色差)信号Uおよ
びV、が用いられる。ADCにおいては、信号Yの通過
帯域は信号UおよびVのそれよりも高いので、Y信号の
サンプリング周波数を2つのUおよびV信号の2倍に変
換することが必要である。このことは、いくつかの信号
の同時のアナログ−ディジタル変換の問題を生じさせ
る。
【0003】この問題を解決するために、2つの技術が
利用できる。最初は、Y信号を周波数fsにおいて、そ
してUおよびV信号を周波数fs/2においてディジタ
ル化するよう3つのADCを使用することを含むもので
ある。この論理的な解決策は、簡単であるという利点を
有しているが、しかし電力消費およびコンポーネントの
サイズを増加させる。第2の解決策は、2つのADCの
みを使用するものであって、これは、UおよびV信号を
多重化させるために1つのアナログマルチプレクサが用
いられ、次にそれら信号が第1ADCにおいて周波数f
s/2においてディジタル化されるならば可能である。
第2ADCは、周波数fsにおいてY信号をディジタル
化するのに用いられる。この第2の解決策は、少ない消
費電力で済むが、しかしこれはアナログマルチプレクサ
を製造するのが(スピード、リニアリティ等)難しいと
いう主要な欠点を有している。
利用できる。最初は、Y信号を周波数fsにおいて、そ
してUおよびV信号を周波数fs/2においてディジタ
ル化するよう3つのADCを使用することを含むもので
ある。この論理的な解決策は、簡単であるという利点を
有しているが、しかし電力消費およびコンポーネントの
サイズを増加させる。第2の解決策は、2つのADCの
みを使用するものであって、これは、UおよびV信号を
多重化させるために1つのアナログマルチプレクサが用
いられ、次にそれら信号が第1ADCにおいて周波数f
s/2においてディジタル化されるならば可能である。
第2ADCは、周波数fsにおいてY信号をディジタル
化するのに用いられる。この第2の解決策は、少ない消
費電力で済むが、しかしこれはアナログマルチプレクサ
を製造するのが(スピード、リニアリティ等)難しいと
いう主要な欠点を有している。
【0004】いくつかの形式のADCが存在している
が、そのうちのいくつかは高い変換速度を有しており、
他は遅いがしかしより少ない電力を使用するか、または
より小さい。広く利用されている1つの技術は、2つの
段階によってアナログ−ディジタル変換を行うことであ
る。第1の段階においては、周波数fsにおいて変換さ
れるべき電圧が近似的に決定される。これが変換される
電圧の最上位ビット(MSB)を確定する。近似的にこ
の電圧を知ることによって、時間1/fs後の、第2サ
イクルにおいて、変換される電圧の最下位ビット(LS
B)を確定するためのより微細な比較が行われる。第1
段階は第2段階よりも迅速であるために、各粗比較に関
する2つの微細比較を行うために2つの微細コンパレー
タブロックが用いられる。
が、そのうちのいくつかは高い変換速度を有しており、
他は遅いがしかしより少ない電力を使用するか、または
より小さい。広く利用されている1つの技術は、2つの
段階によってアナログ−ディジタル変換を行うことであ
る。第1の段階においては、周波数fsにおいて変換さ
れるべき電圧が近似的に決定される。これが変換される
電圧の最上位ビット(MSB)を確定する。近似的にこ
の電圧を知ることによって、時間1/fs後の、第2サ
イクルにおいて、変換される電圧の最下位ビット(LS
B)を確定するためのより微細な比較が行われる。第1
段階は第2段階よりも迅速であるために、各粗比較に関
する2つの微細比較を行うために2つの微細コンパレー
タブロックが用いられる。
【0005】図1は、1つの粗コンパレータブロック1
および2つの微細コンパレータブロック2および3を用
いる、この形式のADCを示している。VminおよびV
maxの間の電圧の範囲が、n+1の等しいインターバル
に分割されてnの基準電圧を与え、各インターバルはm
+1の等しいサブインターバルに分解されて、より大き
なインターバルの各々においてmの基準電圧を与える。
粗コンパレータブロック1は、基準電圧として、Vmin
+k.(Vmax−Vmin/(n+1))に等しいnの電圧
を受け取るが、kは1からnの範囲である。粗コンパレ
ータブロック1によって決められた近似電圧インターバ
ルは、nインターバルに分割され、そして続いて微細コ
ンパレータブロック2または3に供給される。こうして
選択された基準電圧は次に、変換されるべき電圧Vinと
比較される。コンパレータブロック1、2および3から
の出力は、MSBおよびLSBを与えるためにコ−ダ
5,6および7によってコード化されたそれぞれn,m
およびmビットを持っている。
および2つの微細コンパレータブロック2および3を用
いる、この形式のADCを示している。VminおよびV
maxの間の電圧の範囲が、n+1の等しいインターバル
に分割されてnの基準電圧を与え、各インターバルはm
+1の等しいサブインターバルに分解されて、より大き
なインターバルの各々においてmの基準電圧を与える。
粗コンパレータブロック1は、基準電圧として、Vmin
+k.(Vmax−Vmin/(n+1))に等しいnの電圧
を受け取るが、kは1からnの範囲である。粗コンパレ
ータブロック1によって決められた近似電圧インターバ
ルは、nインターバルに分割され、そして続いて微細コ
ンパレータブロック2または3に供給される。こうして
選択された基準電圧は次に、変換されるべき電圧Vinと
比較される。コンパレータブロック1、2および3から
の出力は、MSBおよびLSBを与えるためにコ−ダ
5,6および7によってコード化されたそれぞれn,m
およびmビットを持っている。
【0006】粗コンパレータブロック1および微細コン
パレータブロック2および3に供給される電圧基準間の
偏りを補正するために、余分なp基準が微細コンパレー
タ2および3に供給される。それらのp基準は、粗コン
パレータブロック1によって決められた大きなインター
バルに近い微細インターバルに相当する。その結果、微
細コンパレータ2および3は、並列なm+pコンパレー
タを持つ。それらの補足基準は、もし必要であれば、粗
コンパレータブロックによって決められたLSBを補正
するために用いられる。補正回路8および9は、粗比較
によって提供された関係するビットを公知の方法で補正
する。図2は、コンパレータ1,2および3に関するタ
イミング図であり、2つの粗比較の完全なサイクルが示
されている。クロック信号の第1周期T1の間、粗コン
パレータブロック1は信号Vinをサンプルし、次にこれ
をn基準電圧と比較する。この周期においては、微細コ
ンパレータブロック2もまたサンプルし、そして信号V
inを保持(ブロック)する。第2周期T2の開始におい
て、このブロッキング(ないしホールド)が維持され、
微細基準電圧が安定化(斜線部分)される。ここで微細
比較が行われる。この第2周期の間、粗コンパレータ1
は信号Vinの2度目のサンプルを行い、このたびはコン
パレータブロック3の第2微細比較のためである。
パレータブロック2および3に供給される電圧基準間の
偏りを補正するために、余分なp基準が微細コンパレー
タ2および3に供給される。それらのp基準は、粗コン
パレータブロック1によって決められた大きなインター
バルに近い微細インターバルに相当する。その結果、微
細コンパレータ2および3は、並列なm+pコンパレー
タを持つ。それらの補足基準は、もし必要であれば、粗
コンパレータブロックによって決められたLSBを補正
するために用いられる。補正回路8および9は、粗比較
によって提供された関係するビットを公知の方法で補正
する。図2は、コンパレータ1,2および3に関するタ
イミング図であり、2つの粗比較の完全なサイクルが示
されている。クロック信号の第1周期T1の間、粗コン
パレータブロック1は信号Vinをサンプルし、次にこれ
をn基準電圧と比較する。この周期においては、微細コ
ンパレータブロック2もまたサンプルし、そして信号V
inを保持(ブロック)する。第2周期T2の開始におい
て、このブロッキング(ないしホールド)が維持され、
微細基準電圧が安定化(斜線部分)される。ここで微細
比較が行われる。この第2周期の間、粗コンパレータ1
は信号Vinの2度目のサンプルを行い、このたびはコン
パレータブロック3の第2微細比較のためである。
【0007】前に説明されたようなハーフフラッシュ型
ADCの1つの例は、トムソンコンシュマーエレクトロ
ニクスによって出願されたフランス特許出願第93 1
2026号に与えられている。
ADCの1つの例は、トムソンコンシュマーエレクトロ
ニクスによって出願されたフランス特許出願第93 1
2026号に与えられている。
【0008】
【発明の目的】本発明は、前に説明された2つの技術の
不都合を除去しながら、著しく簡単にそして低い電力消
費を実現させるコンバータを提供することである。
不都合を除去しながら、著しく簡単にそして低い電力消
費を実現させるコンバータを提供することである。
【0009】
【発明の構成】本発明の原理は、前に説明されたように
2つの「微細コンパレータ」ブロックおよび「粗コンパ
レータ」ブロックを含むハーフフラッシュ型のアナログ
−ディジタルコンバータモジュールの使用に基づいてい
る。
2つの「微細コンパレータ」ブロックおよび「粗コンパ
レータ」ブロックを含むハーフフラッシュ型のアナログ
−ディジタルコンバータモジュールの使用に基づいてい
る。
【0010】本発明は、1つの粗コンパレータブロック
と2つの微細コンパレータブロックとを有する、2つの
アナログ信号のアナログ/ディジタルコンバータに関す
るものであり、前記粗コンパレータブロックが、最上位
ビットを決定し、さらに最下位ビットを決定する前記微
細コンパレータブロックの電圧範囲を選定し、前記アナ
ログ/ディジタルコンバータは、前記2つのアナログ信
号の各々を受信するための2つの入力側を有し、前記2
つのアナログ信号の各々は前記微細コンパレータブロッ
クに接続されており、前記粗コンパレータブロックは、
第1のサンプル電圧および第2のサンプル電圧を交互に
同じ基準電圧と比較するコンパレータを有する。本発明
の重要な特徴は、前記アナログ/ディジタルコンバータ
が、前記2つのアナログ信号の各々を受信するための2
つの入力側を有し、前記2つのアナログ信号の各々は前
記微細コンパレータブロックに接続されており、前記粗
コンパレータブロックが、第1のサンプル電圧および第
2のサンプル電圧を交互に同じ基準電圧と比較するコン
パレータを有することである。
と2つの微細コンパレータブロックとを有する、2つの
アナログ信号のアナログ/ディジタルコンバータに関す
るものであり、前記粗コンパレータブロックが、最上位
ビットを決定し、さらに最下位ビットを決定する前記微
細コンパレータブロックの電圧範囲を選定し、前記アナ
ログ/ディジタルコンバータは、前記2つのアナログ信
号の各々を受信するための2つの入力側を有し、前記2
つのアナログ信号の各々は前記微細コンパレータブロッ
クに接続されており、前記粗コンパレータブロックは、
第1のサンプル電圧および第2のサンプル電圧を交互に
同じ基準電圧と比較するコンパレータを有する。本発明
の重要な特徴は、前記アナログ/ディジタルコンバータ
が、前記2つのアナログ信号の各々を受信するための2
つの入力側を有し、前記2つのアナログ信号の各々は前
記微細コンパレータブロックに接続されており、前記粗
コンパレータブロックが、第1のサンプル電圧および第
2のサンプル電圧を交互に同じ基準電圧と比較するコン
パレータを有することである。
【0011】本発明の別の重要な特徴は、粗コンパレー
タブロックのコンパレータが、第1の電圧および第2の
電圧を交互に同じ基準電圧と比較するオートゼロイング
コンパレータであるということである。同様に、2つの
微細コンパレータブロックは、オートゼロイングコンパ
レータによって構成されている。
タブロックのコンパレータが、第1の電圧および第2の
電圧を交互に同じ基準電圧と比較するオートゼロイング
コンパレータであるということである。同様に、2つの
微細コンパレータブロックは、オートゼロイングコンパ
レータによって構成されている。
【0012】本発明はMOS技術を用いるコンバータに
都合良く適用でき、そしてテレビジョンのUおよびV色
度信号を処理するのに用いられる。
都合良く適用でき、そしてテレビジョンのUおよびV色
度信号を処理するのに用いられる。
【0013】
【実施例】本発明は添付された図面を参照しながら行わ
れる以下の説明を読むことによって、よりよく理解さ
れ、そして他の利点も明らかになるであろう。
れる以下の説明を読むことによって、よりよく理解さ
れ、そして他の利点も明らかになるであろう。
【0014】明快さのために、同じ機能を持つ部分はす
べての図において同じ番号がつけられている。
べての図において同じ番号がつけられている。
【0015】図3−aは、2つの入力、比較される電圧
のためのVinおよび基準電圧のためのVref、を含む
「オートゼロイング」コンパレータと呼ばれる回路が示
されている。スイッチ15および16によって制御され
る、これら2つの入力はノード17を通して負荷コンデ
ンサ18に接続される。コンデンサ18は,ノード1
9、インバータ20,ノード21および出力22と直列
に接続されている。インバータ20と並列なスイッチ2
3はノード19および21を接続する。オートゼロイン
グ機能は、インバータ20をスレッショールドゾーンV
dd/2、ここにおいてVddは回路に供給される電圧、に
偏向させるスイッチ23の閉結により確実にされ、こう
してこれはコンデンサ18に加えられる電圧にきわめて
高感度とされる。同様な方法によって、図3/bは2つ
の入力電圧Vin1およびVin2を基準電圧Vrefに比較す
るよう拡張されたオートゼロイングコンパレータを示し
ている。(Vin1とVref、およびVin2とVrefの)二重
比較は、スイッチ25,26および27を用いて簡単に
実行できる。
のためのVinおよび基準電圧のためのVref、を含む
「オートゼロイング」コンパレータと呼ばれる回路が示
されている。スイッチ15および16によって制御され
る、これら2つの入力はノード17を通して負荷コンデ
ンサ18に接続される。コンデンサ18は,ノード1
9、インバータ20,ノード21および出力22と直列
に接続されている。インバータ20と並列なスイッチ2
3はノード19および21を接続する。オートゼロイン
グ機能は、インバータ20をスレッショールドゾーンV
dd/2、ここにおいてVddは回路に供給される電圧、に
偏向させるスイッチ23の閉結により確実にされ、こう
してこれはコンデンサ18に加えられる電圧にきわめて
高感度とされる。同様な方法によって、図3/bは2つ
の入力電圧Vin1およびVin2を基準電圧Vrefに比較す
るよう拡張されたオートゼロイングコンパレータを示し
ている。(Vin1とVref、およびVin2とVrefの)二重
比較は、スイッチ25,26および27を用いて簡単に
実行できる。
【0016】図4に示さされる実施例においては、2つ
のアナログ信号Vin1およびVin2を持つADCは、2つ
の微細コンパレータブロック31および32を含んでい
る。この発明の重要な特色は、第1コンパレータブロッ
ク31が接続33を通して第1信号Vin1を受け取り、
そして第2コンパレータブロック32が接続34を通し
て第2信号Vin2を受け取ることであり、微細コンパレ
ータブロック31および32は、図3−aにおいて示さ
れた形式の1組のオートゼロイングコンパレータ24に
よって構成される。さらに本発明の別の特色は、変換さ
れるVin1およびVin2である2つのアナログ信号が、図
3−bにおいて示された形式の1組のオートゼロイング
コンパレータ28によって構成される粗コンパレータブ
ロック30に平行に接続されることである。図4の他の
部分4,5,6,7,8および9は、図1におけるそれ
らと同様の機能を持っている。
のアナログ信号Vin1およびVin2を持つADCは、2つ
の微細コンパレータブロック31および32を含んでい
る。この発明の重要な特色は、第1コンパレータブロッ
ク31が接続33を通して第1信号Vin1を受け取り、
そして第2コンパレータブロック32が接続34を通し
て第2信号Vin2を受け取ることであり、微細コンパレ
ータブロック31および32は、図3−aにおいて示さ
れた形式の1組のオートゼロイングコンパレータ24に
よって構成される。さらに本発明の別の特色は、変換さ
れるVin1およびVin2である2つのアナログ信号が、図
3−bにおいて示された形式の1組のオートゼロイング
コンパレータ28によって構成される粗コンパレータブ
ロック30に平行に接続されることである。図4の他の
部分4,5,6,7,8および9は、図1におけるそれ
らと同様の機能を持っている。
【0017】図4における本発明によるコンバータ29
は周波数fs/2において動作する二重ADCと等価で
あると見なしている。二重粗比較は、交互的にVin1を
Vrefに、そしてVin2をVrefに比較する図3−
bによるコンパレータ28によって構成される粗コンパ
レータブロック30によって確立される。微細比較は、
Vin1信号に関するコンパレータブロック31およびV
in2信号に関するコンパレータ32とを用いて実行され
る。全体的な変換周波数はfsであるが、しかしVin1
およびVin2のディジタル化された値は周波数fs/2
において出力される。
は周波数fs/2において動作する二重ADCと等価で
あると見なしている。二重粗比較は、交互的にVin1を
Vrefに、そしてVin2をVrefに比較する図3−
bによるコンパレータ28によって構成される粗コンパ
レータブロック30によって確立される。微細比較は、
Vin1信号に関するコンパレータブロック31およびV
in2信号に関するコンパレータ32とを用いて実行され
る。全体的な変換周波数はfsであるが、しかしVin1
およびVin2のディジタル化された値は周波数fs/2
において出力される。
【0018】本発明によるコンバータ29は、周波数f
sにおける単独のアナログ−ディジタル変換と比較して
補足的な電力消費なしで、fs/2においてこれが2つ
の異なる入力信号を変換するという事実を含む、多くの
利点を有していることは明らかである。更に、コンバー
タの電力消費および寸法の観点におけるこの利点は、3
つのビデオ信号Y、UおよびVの処理のような前に指摘
したようとにおいても達成される。前に説明された形式
の従来技術解決策と比較して、本発明は周辺アナログマ
ルチプレクサに関する必要を除去している。加えて、図
4において説明されたように、本発明によるADCの構
成は、信号Vin1およびVin2の絶縁を確実にさせ、微細
比較は各入力信号に関して独立される。
sにおける単独のアナログ−ディジタル変換と比較して
補足的な電力消費なしで、fs/2においてこれが2つ
の異なる入力信号を変換するという事実を含む、多くの
利点を有していることは明らかである。更に、コンバー
タの電力消費および寸法の観点におけるこの利点は、3
つのビデオ信号Y、UおよびVの処理のような前に指摘
したようとにおいても達成される。前に説明された形式
の従来技術解決策と比較して、本発明は周辺アナログマ
ルチプレクサに関する必要を除去している。加えて、図
4において説明されたように、本発明によるADCの構
成は、信号Vin1およびVin2の絶縁を確実にさせ、微細
比較は各入力信号に関して独立される。
【0019】本発明は2つの入力信号Vin1およびV
in2を受け入れるアナログ−ディジタルコンバータの
すべての形式に適用することができるが、特にテレビジ
ョン信号の色度信号UおよびVを処理するために用いる
ことができる。
in2を受け入れるアナログ−ディジタルコンバータの
すべての形式に適用することができるが、特にテレビジ
ョン信号の色度信号UおよびVを処理するために用いる
ことができる。
【0020】
【発明の効果】本発明は、既知のコンバータよりも簡単
でそして小さな、そしてより少ないエネルギーを使用す
るコンバータを提供できる。
でそして小さな、そしてより少ないエネルギーを使用す
るコンバータを提供できる。
【図1】従来技術によるハーフフラッシュアナログ−デ
ィジタルコンバータノブロック図。
ィジタルコンバータノブロック図。
【図2】図1のADCの微細および粗コンパレータブロ
ックの変換サイクルのタイミングを示す図。
ックの変換サイクルのタイミングを示す図。
【図3】本発明によるアナログ−ディジタルコンバータ
の微細および粗コンパレータブロックを構成する、コン
パレータ装置の例を示す図。
の微細および粗コンパレータブロックを構成する、コン
パレータ装置の例を示す図。
【図4】本発明によるアナログーディジタルコンバータ
の実施例のブロック図。
の実施例のブロック図。
1 粗コンパレータブロック 2、3 微細コンパレータブロック 5、6、7 コ−ダ 8、9 補正回路 17 ノード 18 負荷コンデンサ 19 ノード 20 インバータ 21 ノード 22 出力 23 スイッチ 24 オートゼロイングコンパレータ 25、26、27 スイッチ 28 オートゼロイングコンパレータ 29 コンバータ 30 粗コンパレータブロック 31、32 微細コンパレータブロック 33、34 接続
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランシス デロヴァ フランス国 サン ティレール デュ トゥヴェ ロティスマン レ コンベ (番地なし) (72)発明者 ブルーノ ボヌール フランス国 グルノーブル アレ デュ パルク ジョルジュ ポンピドウ 9 レジダンス ル シュヴァリエ 審査官 柳下 勝幸 (56)参考文献 特開 平6−132824(JP,A) 米国特許5345234(US,A) (58)調査した分野(Int.Cl.7,DB名) H03M 1/00 - 1/88
Claims (8)
- 【請求項1】 2つのアナログ信号(Vin1,Vin
2)のアナログ/ディジタルコンバータ(29)であっ
て、前記アナログ/ディジタルコンバータ(29)は 1つの
粗コンパレータブロック(30)と2つの微細コンパレ
ータブロック(31,32)とを有し、前記粗コンパレータブロック(30)が、最上位ビット
(MSB)を決定し、さらに最下位ビット(LSB)を
決定する前記微細コンパレータブロック(31,32)
の電圧範囲を選定する形式のアナログ/ディジタルコン
バータにおいて、 前記アナログ/ディジタルコンバータ(29)は、前記
2つのアナログ信号(Vin1,Vin2)の各々を受
信するための2つの入力側を有し、 前記2つのアナログ 信号の各々は前記微細コンパレータ
ブロック(31,32)に接続されており、 前記粗コンパレータブロック(30)は、第1のサンプ
ル電圧(Vin1)および第2のサンプル電圧(Vin
2)を交互に同じ基準電圧(Vref)と比較するコン
パレータ(28)を有することを特徴とするアナログ/
ディジタルコンバータ。 - 【請求項2】 前記粗コンパレータブロック(30)の
コンパレータ(28)は、前記第1の電圧(Vin1)
および第2の電圧(Vin2)を交互に同じ基準電圧
(Vref)と比較するオートゼロイングコンパレータ
(24)である、請求項1記載のA/Dコンパレータ
(29)。 - 【請求項3】 前記2つの微細コンパレータブロック
(31,32)は、オートゼロイングコンパレータ(2
4)によって構成されている、請求項1または2記載の
A/Dコンパレータ(29)。 - 【請求項4】 前記粗コンパレータブロック(30)の
コンパレータ(28)は、比較されるべき第1の信号
(Vin1)のための第1入力側と、基準信号(Vre
f)のための第2入力側と、比較されるべき第2の信号
(Vin2)のための第3入力側とから成っており、前記入力側の各々 はスイッチ(25,26,27)によ
って制御され、同じノード(17)に接続されており、前記ノード(17)自体は コンデンサ(18)およびイ
ンバータ(20)に対して直列に接続されており、前記
インバータ(20)の端子(19,21)はスイッチ
(23)によって連結されている、請求項1から3のい
ずれか1項記載のA/Dコンパレータ(29)。 - 【請求項5】 MOS技術を用いて製造される、請求項
1から4のいずれか1項記載のA/Dコンパレータ(2
9)。 - 【請求項6】 テレビジョン信号の2つのアナログ色度
信号(U,V)を2つのディジタル信号に変換する、請
求項1から5のいずれか1項記載のA/Dコンパレータ
(29)。 - 【請求項7】 前記色度信号(U,V)を処理するため
の請求項1から6のいずれか1項記載の第1のA/Dコ
ンパレータ(29)と、明度信号(Y)のための第2の
A/Dコンパレータモジュールとを有することを特徴と
するA/Dコンパレータ(29)。 - 【請求項8】 請求項1から7のいずれか1項記載のA
/Dコンパレータ(29)を少なくとも1つ有すること
を特徴とするディジタルテレビジョン装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9406264 | 1994-05-24 | ||
FR9406264A FR2720570B1 (fr) | 1994-05-24 | 1994-05-24 | Convertisseur A/N de deux signaux analogiques utilisant un seul module convertisseur. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08162956A JPH08162956A (ja) | 1996-06-21 |
JP3331276B2 true JP3331276B2 (ja) | 2002-10-07 |
Family
ID=9463451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12548195A Expired - Fee Related JP3331276B2 (ja) | 1994-05-24 | 1995-05-24 | 単一のコンバータモジュールを使用する二重入力アナログ−ディジタルコンバータ |
Country Status (9)
Country | Link |
---|---|
US (1) | US5696510A (ja) |
EP (1) | EP0685943B1 (ja) |
JP (1) | JP3331276B2 (ja) |
KR (1) | KR100347204B1 (ja) |
CN (1) | CN1062404C (ja) |
BR (1) | BR9502530A (ja) |
DE (1) | DE69513723T2 (ja) |
FR (1) | FR2720570B1 (ja) |
MY (1) | MY112619A (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1013229A (ja) * | 1996-06-20 | 1998-01-16 | Toshiba Ave Corp | 直並列型a/d変換器 |
FR2768852B1 (fr) * | 1997-09-22 | 1999-11-26 | Sgs Thomson Microelectronics | Realisation d'un condensateur intermetallique |
US6028545A (en) * | 1997-12-23 | 2000-02-22 | Industrial Technology Research Institute | Muti-bit successive-approximation analog-to-digital converter with improved conversion speed |
US6133864A (en) * | 1998-04-01 | 2000-10-17 | Stmicroelectronics, Inc. | Analog-to-digital converter for processing analog signals from a large array of detectors |
US6121912A (en) * | 1998-09-30 | 2000-09-19 | National Semiconductor Corporation | Subranging analog-to-digital converter and method |
US6490005B1 (en) * | 2000-06-30 | 2002-12-03 | Stmicroelectronics, Inc. | Video analog-to-digital converter |
DE602004005570D1 (de) * | 2003-01-17 | 2007-05-10 | Koninkl Philips Electronics Nv | Analog/digital-umsetzungsanordnung, verfahren zur analog/digital-umsetzung und signalverarbeitungssystem, worin die umsetzungsanordnung angewandt wird |
US6972620B2 (en) * | 2004-02-19 | 2005-12-06 | Optical Communication Products, Inc. | Post amplifier array integrated circuit |
DE102005037242A1 (de) * | 2004-10-25 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Umschaltung und zum Signalvergleich bei einem Rechnersystem mit wenigstens zwei Verarbeitungseinheiten |
FR2987526B1 (fr) * | 2012-02-27 | 2016-02-26 | Centre Nat Rech Scient | Dispositif de conversion de signaux analogiques en signaux numeriques |
CN104682959B (zh) * | 2013-11-27 | 2017-10-24 | 展讯通信(上海)有限公司 | 模数转换电路及通信设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4733217A (en) * | 1986-05-08 | 1988-03-22 | Rca Corporation | Subranging analog to digital converter |
US4791488A (en) * | 1987-08-12 | 1988-12-13 | Rca Licensing Corporation | Line-locked clock signal generation system |
DE3773940D1 (de) * | 1987-12-15 | 1991-11-21 | Itt Ind Gmbh Deutsche | Abtast-halte-stufe und deren anwendung in parallel-a/d-wandlern. |
JPH01191520A (ja) * | 1988-01-27 | 1989-08-01 | Sony Corp | Ad変換回路 |
JPH05347561A (ja) * | 1992-03-11 | 1993-12-27 | Mitsubishi Electric Corp | A/d変換器 |
EP0586113A3 (en) * | 1992-08-31 | 1994-09-21 | Advanced Micro Devices Inc | Analog-to-digital converter |
-
1994
- 1994-05-24 FR FR9406264A patent/FR2720570B1/fr not_active Expired - Fee Related
-
1995
- 1995-05-18 US US08/443,517 patent/US5696510A/en not_active Expired - Fee Related
- 1995-05-23 CN CN95106539A patent/CN1062404C/zh not_active Expired - Fee Related
- 1995-05-23 DE DE69513723T patent/DE69513723T2/de not_active Expired - Fee Related
- 1995-05-23 EP EP95401198A patent/EP0685943B1/fr not_active Expired - Lifetime
- 1995-05-24 BR BR9502530A patent/BR9502530A/pt not_active IP Right Cessation
- 1995-05-24 KR KR1019950012974A patent/KR100347204B1/ko not_active IP Right Cessation
- 1995-05-24 JP JP12548195A patent/JP3331276B2/ja not_active Expired - Fee Related
- 1995-05-24 MY MYPI95001369A patent/MY112619A/en unknown
Also Published As
Publication number | Publication date |
---|---|
FR2720570A1 (fr) | 1995-12-01 |
EP0685943A1 (fr) | 1995-12-06 |
CN1126402A (zh) | 1996-07-10 |
FR2720570B1 (fr) | 1996-08-02 |
EP0685943B1 (fr) | 1999-12-08 |
KR950035459A (ko) | 1995-12-30 |
MY112619A (en) | 2001-07-31 |
DE69513723T2 (de) | 2000-04-06 |
DE69513723D1 (de) | 2000-01-13 |
BR9502530A (pt) | 1997-08-26 |
CN1062404C (zh) | 2001-02-21 |
KR100347204B1 (ko) | 2002-11-30 |
US5696510A (en) | 1997-12-09 |
JPH08162956A (ja) | 1996-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11088702B2 (en) | Analog-to-digital converter with interpolation | |
KR100261336B1 (ko) | 미스매치 에러가 감소된 파이프라인 아날로그-디지탈변환기 구조 | |
JP3331276B2 (ja) | 単一のコンバータモジュールを使用する二重入力アナログ−ディジタルコンバータ | |
JPH0810830B2 (ja) | アナログ―ディジタル変換器 | |
EP0104439A1 (en) | Autozeroed comparator | |
US7002507B2 (en) | Pipelined and cyclic analog-to-digital converters | |
US6229472B1 (en) | A/D converter | |
US5444447A (en) | Analog-digital converter with distributed sample-and-hold circuit | |
EP0637135A1 (en) | Comparator circuit and method of controlling comparator circuit | |
US7102559B2 (en) | Analog-to-digital converter having interleaved coarse sections coupled to a single fine section | |
EP2127085B1 (en) | Charge-domain pipelined analog-to-digital converter | |
US7884750B2 (en) | A/D converter and A/D conversion method | |
JP2995599B2 (ja) | アナログデジタル変換方法 | |
KR0138775B1 (ko) | 전압추정기를지니는다단계플래시아날로그디지탈변환기 | |
US5682163A (en) | Semi-pipelined analog-to-digital converter | |
JP2011109560A (ja) | アナログデジタル変換回路 | |
JP4236519B2 (ja) | A/d変換器 | |
JP3182165B2 (ja) | A/d変換回路 | |
JPH11274928A (ja) | アナログデジタル変換回路装置 | |
Ghoshal et al. | Realization of a variable resolution modified semiflash ADC based on bit segmentation scheme | |
Zhang et al. | A 10-Bit Fully-Predictive ADC with Code-Recombination Algorithm in Transducing Sensor Node Signals | |
JPH04280121A (ja) | 直並列型アナログ/デジタル変換器 | |
JPH05152959A (ja) | アナログ/デジタル変換回路 | |
JPS6166411A (ja) | A/d変換装置 | |
JPH0422369B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020613 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |