CN117879600A - 一种多通道低噪声低功耗电流数字转换器 - Google Patents
一种多通道低噪声低功耗电流数字转换器 Download PDFInfo
- Publication number
- CN117879600A CN117879600A CN202410089538.8A CN202410089538A CN117879600A CN 117879600 A CN117879600 A CN 117879600A CN 202410089538 A CN202410089538 A CN 202410089538A CN 117879600 A CN117879600 A CN 117879600A
- Authority
- CN
- China
- Prior art keywords
- sampling
- circuit
- voltage
- digital
- integrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 142
- 238000006243 chemical reaction Methods 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims description 52
- 230000010354 integration Effects 0.000 claims description 20
- 238000003491 array Methods 0.000 claims description 3
- 239000000872 buffer Substances 0.000 abstract description 37
- 238000010586 diagram Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种多通道低噪声低功耗电流数字转换器，涉及电流数字转换器技术领域，解决了在多通道电流数字转换器电路中，MUX buffer带来信号链路性能受限制的问题，包括：积分电路、采样ADC电路和数字MUX，多路电流信号分别输入多个积分电路，多个积分电路分别连接多个采样ADC电路，多个采样ADC电路连接一个数字MUX，数字MUX依次输出与多路电流信号对应的数字信号；其中，采样ADC电路包括：采样保持电路、比较器和模数转换电路，采样保持电路的输入端与积分电路连接，输出端与比较器连接，比较器的输出端与模数转换电路连接，模数转换电路用于输出与积分电路信号电压和积分电路复位电压之差对应的数字信号。
Description
技术领域
本发明涉及电流数字转换器技术领域，更具体地说，它涉及一种多通道低噪声低功耗电流数字转换器。
背景技术
附图1为已有的多通道电流数字转换器结构示意图，输入端为N个电流信号输入，电流经过积分电路INT将电流转换成电压信号，然后用采样保持电路采样积分电路输出电压。多个积分电路通道复用一个ADC，需要在ADC输入端加一个MUX buffer电路，在复用逻辑控制下，从第一个通道开始，依次将采样保持电路和MUX buffer连接，实现采样信号的放大输出并驱动ADC。
MUX buffer一般采用开关电容电路，在时序控制下依次将多个采样保持电压输出，并为ADC输入提供足够的驱动能力。采用MUX buffer将多路积分电路的采样保持电压输出驱动ADC输入端，容易导致信号链路性能受限制，主要表现为功耗过大，引入额外的噪声和失调。
发明内容
本申请的目的是提供一种多通道低噪声低功耗电流数字转换器，解决在多通道电流数字转换器电路中，采用MUX buffer产生的信号链路性能受限制的问题；本申请通过去掉信号链路中的MUX buffer，降低读出电路功耗和噪声，简化读出电路结构，实现多通道列并行读出；本申请消除了MUX buffer对噪声和功耗的贡献，以及其他性能限制，整个信号链路的噪声更低，性能更好。
本申请的上述技术目的是通过以下技术方案得以实现的：包括：多个积分电路、多个采样ADC电路和一个数字MUX，多路电流信号分别输入多个积分电路，多个积分电路分别连接多个采样ADC电路，多个采样ADC电路连接一个数字MUX，所述数字MUX依次输出与多路电流信号对应的数字信号；其中，所述采样ADC电路包括：采样保持电路、比较器和模数转换电路，所述采样保持电路的输入端与所述积分电路连接，输出端与所述比较器连接，所述比较器的输出端与所述模数转换电路连接，所述模数转换电路用于输出与积分电路信号电压和积分电路复位电压之差对应的数字信号。
采用上述技术方案，将原有读出电路中的MUX buffer去掉，采用一个积分电路对应一个采样ADC电路的方式，将电流信号转换成数字信号输出。每个积分电路通道对应一个ADC，去除MUX buffer电路，消除MUX buffer对噪声和功耗的贡献，以及其他性能限制，整个信号链路的噪声更低，性能更好。
在一种可能的实施方式中，所述采样保持电路包括：采样开关SWs、采样电容Cs、采样开关SWr1和采样开关SWr2，所述采样开关SWs的第一端连接积分电路的输出端，第二端连接采样电容Cs的第一端，所述采样电容Cs的第二端作为采样保持电路的第一输出端连接采样开关SWr1的第一端，所述采样开关SWr1的第二端分别连接复位电压VRST和采样开关SWr2的第一端，所述采样开关SWr2的第二端作为采样保持电路的第二输出端。
在一种可能的实施方式中，所述采样开关SWs接收积分电路复位电压采样信号SHR或积分电路信号电压采样信号SHS。
在一种可能的实施方式中，当积分电路复位电压采样信号SHR为高电平时，采样开关SWr1和采样开关SWs闭合，采样电容Cs的第一端为积分电路复位电压VSHR，第二端为复位电压VRST，采样电容Cs两端的电压为VRST-VSHR；当积分电路信号电压采样信号SHS为高电平时，采样开关SWs闭合，采样开关SWr1断开，采样电容Cs的第一端为积分电路的信号电压VSHS，第二端悬空，在信号电压采样结束后，采样电容Cs第二端的电压为VSHS-VSHR+VRST。
在一种可能的实施方式中，所述比较器的正向输入端连接采样保持电路的第二输出端，所述比较器的反向输入端连接采样保持电路的第一输出端，所述比较器的输出端连接模数转换电路。
在一种可能的实施方式中，所述模数转换电路包括：SAR逻辑电路和DAC电容阵列，所述SAR逻辑电路的输入端连接比较器的输出端，输出端连接DAC电容阵列，所述DAC电容阵列连接所述比较器的正向输入端，所述SAR逻辑电路用于将比较器正向输入端的电压逼近比较器反向输入端的电压。
在一种可能的实施方式中，所述DAC电容阵列采用二进制电容阵列，通过二进制电容阵列的组合表示电压。
在一种可能的实施方式中，当积分电路复位电压采样信号SHR为高电平时，采样开关SWr2闭合，将DAC电容阵列中的二进制电容复位到复位电压VRST。
在一种可能的实施方式中，所述模数转换电路采用电流舵结构模数转换器。
在一种可能的实施方式中，所述积分电路包括：复位开关、积分电容和积分运放，所述积分运放的正向输入端连接参考电压，反向输入端连接电流信号，反向输入端和输出端之间连接积分电容，积分电容并联复位开关，复位开关用于对积分电容复位。
与现有技术相比，本申请具有以下有益效果：采用一个积分电路对应一个ADC的结构，去掉MUX buffer，消除MUX buffer对噪声和功耗的贡献；在每个ADC的输出端连接数字MUX，读出电路噪声和功耗更低；每列一个ADC降低ADC的转换速率要求，减小ADC的功耗与面积；将每列积分器的两次输出和ADC采样结构融合，实现积分器复位电压VSHR和信号电压VSHS相减，简化采样保持电路；采用简单的SAR ADC结构，只有比较器贡献电流，功耗低而且电路结构简单，易于实现多通道并行结构。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为已有的多通道电流数字转换器结构示意图；
图2为典型的积分电路结构图；
图3为S/H、MUXSW、MUX buffer的详细电路图；
图4为本发明提供的多通道低噪声低功耗电流数字转换器的电路结构图；
图5为本发明提供的每个通道电流数字转换器的结构图。
附图中标记及对应的零部件名称：
1、积分电路；2、采样保持电路；3、比较器；4、SAR逻辑电路；5、DAC电容阵列。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本申请作进一步的详细说明，本申请的示意性实施方式及其说明仅用于解释本申请，并不作为对本申请的限定。
首先，为了方便理解本申请实施例的技术方案，首先给出本申请相关技术的简要介绍如下。
请参见图1所示，图1为已有的多通道电流数字转换器结构示意图。输入端为N个电流信号输入，电流经过积分电路将电流转换成电压信号，然后用采样保持电路对积分电路的输出电压进行采用。多个积分电路通道复用一个ADC，需要在ADC输入端加一个MUXbuffer电路，在复用逻辑控制下，从第一个通道开始，依次将采样保持电路和MUX buffer连接，实现采样信号的放大输出并驱动ADC。
请参见图2所示，图2为典型的积分电路结构图。积分电路运放正向输入端接参考电压VREF，反向输入端接电流信号，反向输入端和输出端之间接积分电容，积分电容上并联一个复位开关，用于对积分电容复位。通过复位信号RST复位之后，首先用积分电路复位电压采样信号SHR采样积分电路的复位电压，等待输入电流完成积分后，再用积分电路信号电压采样信号SHS采样积分电路的信号电压。
请参见图3所示，图3为S/H、MUXSW、MUX buffer的详细电路图，图3(a)为S/H和MUXSW的详细电路图，图3(b)为MUX buffer的详细电路图。首先用RST信号对积分电路复位，复位结束后，先用SHR信号采样积分电路复位电压到采样电容CSn上，等待信号电流积分完成后，用SHS信号采样积分电路信号电压到采样电容CSp上，两次采样结束后，在MUX逻辑控制下，闭合第一个通道的复用开关MUXSWp、MUXSWn，以及SWsn，第一通道采样电容CSn、CSp和MUX buffer连接，将采样信号放大输出，放大倍数为Cs/Cf。第一通道的MUX buffer输出被ADC转换产生数字信号。然后是第二通道、第三通道，直到最后一个通道。
在已有的读出电路中，积分电路完成积分后首先将其输出电压采样保持，再经过MUX buffer驱动ADC，在当前行积分的同时对前一行积分结果进行AD转换。
MUX buffer一般采用开关电容电路，在时序控制下依次将多个采样保持电压输出，并为ADC输入提供足够的驱动能力，MUX buffer的设计存在以下的限制：
(a)ADC的精度为高于16位，MUX buffer的环路增益大于65536，也就是96dB。在大输出电压范围下获得高增益，至少需要采用两级放大器结构，增加了电路结构的复杂度和功耗。
(b)假设ADC的采样时钟周期为T，在T/2时间内MUX buffer的输出要稳定到16位精度以上，假设MUX buffer为单极点，其时间常数为τ，则需要满足τ<0.045T，低时间常数导致较大的功耗。
(c)由于积分电路的输出电压范围大，MUX buffer在大信号瞬态响应时需要具备良好的摆率性能，输出端才能快速稳定，这也需要增大放大器的偏置电流，导致功耗增大。
(d)为了获得更快的速度，需要减小采样保持电容，导致KT/C噪声增加，另外MUXbuffer的放大器也会贡献热噪声和1/f噪声，增加了信号链路的总噪声。增大电容可以减小噪声，但是也需要增大功耗
(e)不同积分电路的采样保持的开关电荷注入误差，以及运放的失调电压都会导致MUX buffer的输出存在失调，即使采用auto-zeroing技术也并不能完全消除通道之间的失调误差，导致信号链路的精度下降。
总而言之，现有读出电路采用MUX buffer将多路积分电路的采样保持电压输出驱动ADC输入端，存在信号链路性能受限制的问题，主要表现为功耗过大，引入额外的噪声和失调。
有鉴于此，本方案提出一种多通道低噪声低功耗电流数字转换器，将原有读出电路中的MUX buffer去掉，采用一个积分电路对应一个ADC的方式，将电流信号转换成数字信号输出，解决MUX buffer带来的电路功耗和噪声的限制，同时实现多通道列并行读出。另外，本方案提出将积分电路的两次输出和ADC采样结构融合，简化读出电路结构。本方案提供的新结构中，ADC结构简单，功耗、噪声低，易于实现多通道并行。
下面结合图4-5对本方案提供的一种多通道低噪声低功耗电流数字转换器作详细地说明。
请参见图4-5所示。多通道低噪声低功耗电流数字转换器，包括：多个积分电路1(INT)、多个采样ADC电路(S/H、ADC)和一个数字MUX(Digital MUX)，多路电流信号分别输入多个积分电路1，多个积分电路1分别连接多个采样ADC电路，多个采样ADC电路连接一个数字MUX，所述数字MUX依次输出与多路电流信号对应的数字信号；其中，所述采样ADC电路包括：采样保持电路2、比较器3和模数转换电路，所述采样保持电路2的输入端与所述积分电路1连接，输出端与所述比较器3连接，所述比较器3的输出端与所述模数转换电路连接，所述模数转换电路用于输出与积分电路1信号电压和积分电路1复位电压之差对应的数字信号。
本方案将电流信号转换为数字信号的过程为：读出电路中每个通道的电流信号经积分电路1转化为电压信号，经采样ADC电路对积分电路1的信号电压和复位电压之差进行采样，并转化为数字信号，所有通道的数字信号再经过数字MUX输出，实现电流信号转换为数字信号。
与现有技术相比，本方案将原有读出电路中的MUX buffer去掉，采用一个积分电路1对应一个采样ADC电路的方式，将电流信号转换成数字信号输出。每个积分电路1通道对应一个ADC，去除MUX buffer电路，消除MUX buffer对噪声和功耗的贡献，以及其他性能限制，整个信号链路的噪声更低，性能更好。
图5中积分电路1可以包括复位开关、积分电容和积分运放，所述积分运放的正向输入端连接参考电压，反向输入端连接电流信号，反向输入端和输出端之间连接积分电容，积分电容并联复位开关，复位开关的控制信号为复位信号RST，复位开关用于对积分电容复位。积分电路1实现将电流信号转换成电压信号。
图5中采样保持电路2可以包括：采样开关SWs、采样电容Cs、采样开关SWr1和采样开关SWr2，所述采样开关SWs的第一端连接积分电路1的输出端，第二端连接采样电容Cs的第一端，所述采样电容Cs的第二端作为采样保持电路2的第一输出端连接采样开关SWr1的第一端，所述采样开关SWr1的第二端分别连接复位电压VRST和采样开关SWr2的第一端，所述采样开关SWr2的第二端作为采样保持电路2的第二输出端。采样开关SWs接收积分电路1复位电压采样信号SHR或积分电路1信号电压采样信号SHS。
当积分电路1复位电压采样信号SHR为高电平时，采样开关SWr1和采样开关SWs闭合，采样电容Cs的第一端为积分电路1复位电压VSHR，第二端为复位电压VRST，采样电容Cs两端的电压为VRST-VSHR；当积分电路1信号电压采样信号SHS为高电平时，采样开关SWs闭合，采样开关SWr1断开，采样电容Cs的第一端为积分电路1的信号电压VSHS，第二端悬空，在信号电压采样结束后，采样电容Cs第二端的电压为VSHS-VSHR+VRST。采样保持电路2实现积分电路1的信号电压和复位电压相减，由于VRST是固定电压，对结果没有影响。
图5中比较器3的正向输入端VIP连接采样保持电路2的第二输出端，所述比较器3的反向输入端VIN连接采样保持电路2的第一输出端，所述比较器3的输出端连接模数转换电路。由于VIP端的复位电压也为VRST，所以比较器3输入端的电压差为VSHS-VSHR。
图5中模数转换电路可以包括：SAR逻辑电路4和DAC电容阵列5，所述SAR逻辑电路4的输入端连接比较器3的输出端，输出端连接DAC电容阵列5，所述DAC电容阵列5连接所述比较器3的正向输入端，所述SAR逻辑电路4用于将比较器3正向输入端的电压逼近比较器3反向输入端的电压。
SAR逻辑电路4是一种逐次逼近的ADC电路控制时序结构，这种结构具有结构简单，功耗低的特点，SAR逻辑电路4控制DAC电容阵列5，使VIP节点的电压逐渐靠近VIN节点电压，最后得到和VSHS-VSHR对应的数字信号输出。
DAC电容阵列5可以采用二进制电容阵列，通过二进制电容阵列的组合表示电压。当积分电路1复位电压采样信号SHR为高电平时，采样开关SWr2闭合，将DAC电容阵列5中的二进制电容复位到复位电压VRST。ADC的参考电压为VRADC，DAC电容为二进制电容阵列，通过DAC电容阵列5不同组合表示不同的电压范围，与积分器输出电压VSHS-VSHR对应。
需要说明的是，模数转换电路可以采用电流舵结构模数转换器。即采用电流舵结构模数转换器代替SAR逻辑电路和DAC电容阵列5产生比较器3正向端电压。
本方案的多通道低噪声低功耗电流数字转换器，采用一个积分电路1对应一个ADC的结构，去掉MUX buffer，消除MUX buffer对噪声和功耗的贡献；在每个ADC的输出端连接数字MUX，读出电路噪声和功耗更低；每列一个ADC降低ADC的转换速率要求，减小ADC的功耗与面积；将每列积分器的两次输出和ADC采样结构融合，实现积分器复位电压VSHR和信号电压VSHS相减，简化采样保持电路2；采用简单的SAR ADC结构，只有比较器3贡献电流，功耗低而且电路结构简单，易于实现多通道并行结构。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种多通道低噪声低功耗电流数字转换器，其特征在于，包括：
多个积分电路、多个采样ADC电路和一个数字MUX，多路电流信号分别输入多个积分电路，多个积分电路分别连接多个采样ADC电路，多个采样ADC电路连接一个数字MUX，所述数字MUX依次输出与多路电流信号对应的数字信号；
其中，所述采样ADC电路包括：采样保持电路、比较器和模数转换电路，所述采样保持电路的输入端与所述积分电路连接，输出端与所述比较器连接，所述比较器的输出端与所述模数转换电路连接，所述模数转换电路用于输出与积分电路信号电压和积分电路复位电压之差对应的数字信号。
2.根据权利要求1所述的一种多通道低噪声低功耗电流数字转换器，其特征在于，所述采样保持电路包括：采样开关SWs、采样电容Cs、采样开关SWr1和采样开关SWr2，所述采样开关SWs的第一端连接积分电路的输出端，第二端连接采样电容Cs的第一端，所述采样电容Cs的第二端作为采样保持电路的第一输出端连接采样开关SWr1的第一端，所述采样开关SWr1的第二端分别连接复位电压VRST和采样开关SWr2的第一端，所述采样开关SWr2的第二端作为采样保持电路的第二输出端。
3.根据权利要求2所述的一种多通道低噪声低功耗电流数字转换器，其特征在于，所述采样开关SWs接收积分电路复位电压采样信号SHR或积分电路信号电压采样信号SHS。
4.根据权利要求2所述的一种多通道低噪声低功耗电流数字转换器，其特征在于，当积分电路复位电压采样信号SHR为高电平时，采样开关SWr1和采样开关SWs闭合，采样电容Cs的第一端为积分电路复位电压VSHR，第二端为复位电压VRST，采样电容Cs两端的电压为VRST-VSHR；
当积分电路信号电压采样信号SHS为高电平时，采样开关SWs闭合，采样开关SWr1断开，采样电容Cs的第一端为积分电路的信号电压VSHS，第二端悬空，在信号电压采样结束后，采样电容Cs第二端的电压为VSHS-VSHR+VRST。
5.根据权利要求2所述的一种多通道低噪声低功耗电流数字转换器，其特征在于，所述比较器的正向输入端连接采样保持电路的第二输出端，所述比较器的反向输入端连接采样保持电路的第一输出端，所述比较器的输出端连接模数转换电路。
6.根据权利要求5所述的一种多通道低噪声低功耗电流数字转换器，其特征在于，所述模数转换电路包括：SAR逻辑电路和DAC电容阵列，所述SAR逻辑电路的输入端连接比较器的输出端，输出端连接DAC电容阵列，所述DAC电容阵列连接所述比较器的正向输入端，所述SAR逻辑电路用于将比较器正向输入端的电压逼近比较器反向输入端的电压。
7.根据权利要求6所述的一种多通道低噪声低功耗电流数字转换器，其特征在于，所述DAC电容阵列采用二进制电容阵列，通过二进制电容阵列的组合表示电压。
8.根据权利要求7所述的一种多通道低噪声低功耗电流数字转换器，其特征在于，当积分电路复位电压采样信号SHR为高电平时，采样开关SWr2闭合，将DAC电容阵列中的二进制电容复位到复位电压VRST。
9.根据权利要求5所述的一种多通道低噪声低功耗电流数字转换器，其特征在于，所述模数转换电路采用电流舵结构模数转换器。
10.根据权利要求1-9任一所述的一种多通道低噪声低功耗电流数字转换器，其特征在于，所述积分电路包括：复位开关、积分电容和积分运放，所述积分运放的正向输入端连接参考电压，反向输入端连接电流信号，反向输入端和输出端之间连接积分电容，积分电容并联复位开关，复位开关用于对积分电容复位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410089538.8A CN117879600A (zh) | 2024-01-22 | 2024-01-22 | 一种多通道低噪声低功耗电流数字转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410089538.8A CN117879600A (zh) | 2024-01-22 | 2024-01-22 | 一种多通道低噪声低功耗电流数字转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117879600A true CN117879600A (zh) | 2024-04-12 |
Family
ID=90577232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410089538.8A Pending CN117879600A (zh) | 2024-01-22 | 2024-01-22 | 一种多通道低噪声低功耗电流数字转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117879600A (zh) |
-
2024
- 2024-01-22 CN CN202410089538.8A patent/CN117879600A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397409B2 (en) | Multi-bit pipeline analog-to-digital converter having shared amplifier structure | |
| US7187318B1 (en) | Pipeline ADC using multiplying DAC and analog delay circuits | |
| US6653966B1 (en) | Subranging analog to digital converter with multi-phase clock timing | |
| US5710563A (en) | Pipeline analog to digital converter architecture with reduced mismatch error | |
| US6396429B2 (en) | Front-end sampling for analog-to-digital conversion | |
| US8659463B2 (en) | Successive approximation register analog-to-digital converter and operation method thereof | |
| US7154426B2 (en) | Analog-digital converter with advanced scheduling | |
| US7852254B1 (en) | 1-bit cell circuit used in a pipelined analog to digital converter | |
| CN112702547B (zh) | 光电二极管成像阵列的读出电路和应用方法 | |
| KR101680080B1 (ko) | 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 sar adc | |
| US6999019B2 (en) | Subranging analog-to-digital converter with integrating sample-and-hold | |
| US20050068218A1 (en) | Pipelined and cyclic analog-to-digital converters | |
| US7173556B2 (en) | Amplifier circuit and analog-to-digital circuit using the same | |
| CN213637982U (zh) | 光电二极管成像阵列的读出电路 | |
| CN104753533B (zh) | 一种分级共享式双通道流水线型模数转换器 | |
| US10574255B2 (en) | Multiplying digital-to-analog conversion circuit | |
| KR101141552B1 (ko) | 파이프라인 아날로그 디지털 변환기 | |
| KR101141551B1 (ko) | 파이프라인 아날로그-디지털 변환기 | |
| CN114629497B (zh) | 用于列并行单斜坡模数转换器的比较器失调电压消除电路 | |
| CN117879600A (zh) | 一种多通道低噪声低功耗电流数字转换器 | |
| CN114285414B (zh) | 缩放式增量型模数转换方法及转换器 | |
| Fujimoto et al. | A switched-capacitor variable gain amplifier for CCD image sensor interface system | |
| CN109728813B (zh) | 可弹性切换候选电容的取样保持放大器 | |
| CN109728814B (zh) | 可弹性切换候选电容的运算放大器 | |
| CN112332842B (zh) | 一种电流-电压积分器、电流数字转换器及其工作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |