JPH08162429A - 配線基板のパターンエリア保護方法 - Google Patents

配線基板のパターンエリア保護方法

Info

Publication number
JPH08162429A
JPH08162429A JP32391294A JP32391294A JPH08162429A JP H08162429 A JPH08162429 A JP H08162429A JP 32391294 A JP32391294 A JP 32391294A JP 32391294 A JP32391294 A JP 32391294A JP H08162429 A JPH08162429 A JP H08162429A
Authority
JP
Japan
Prior art keywords
protective film
wiring board
adhesive material
pattern area
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32391294A
Other languages
English (en)
Other versions
JP3134214B2 (ja
Inventor
Mitsuru Usui
充 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32391294A priority Critical patent/JP3134214B2/ja
Publication of JPH08162429A publication Critical patent/JPH08162429A/ja
Application granted granted Critical
Publication of JP3134214B2 publication Critical patent/JP3134214B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【目的】 配線基板表面のパターンエリアを保護テープ
の粘着材による汚染から保護し、且つ配線基板の保護膜
の強度を増加することにある。 【構成】 多層配線基板1の表面にAl配線パターン2
が既に形成されており、裏面には、これから加工すべき
金属膜6が成膜され(a)、裏面をパターニングするた
め、ホトレジスト7を形成し(b)、表側のパターンエ
リア4を覆って粘着材の付いていない第1の保護膜3を
形成し、該第1の保護膜3を覆って粘着材付きの第2の
保護膜5を形成する(c)。第1の保護膜3は、耐薬品
性の第2の保護膜5の粘着材の汚染よりパターンエリア
4を保護する。この状態において、裏面の金属膜6をエ
ッチングし(d)、最後に、各保護膜を除去する
(e)。第1の保護膜と第2の保護膜により保護膜を二
重にしているため保護膜強度が増大している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】両面に配線パターンを形成する配
線基板製造や配線基板の機械加工時おける配線パターン
の保護方法に関する。
【0002】
【従来の技術】例えば、特開昭61−96739号公報
にて公知のように、半導体ウエハの裏面を研磨するラッ
ピング工程においては、半導体ウエハ表面への不純物汚
染あるいはスクラッチ等を防止するために、表面に保護
膜を塗布してラッピング作業が行われる。また、特開昭
61−96749号公報にて公知のように、半導体ウエ
ハの分割の際、チッピング等防止のため裏面をテープに
て接着している。
【0003】
【発明が解決しようとする課題】従来の技術における保
護膜の塗布では、保護テープを用いる場合、保護テープ
の粘着材が配線基板表面を汚染し、また、機械加工時等
の大きな異物の飛散に対しては強度が弱く、配線基板の
表面に傷をつける場合があるなどして配線基板の信頼性
を低下させる問題が生じる。本発明の目的は、配線基板
表面のパターンエリアを保護テープの粘着材による汚染
から保護し、且つ配線基板の保護膜の強度を増加するこ
とにある。
【0004】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、配線基板の製造、加工時における配線基
板のパターンエリア保護方法において、配線基板のパタ
ーンエリアを覆って粘着材の付いていない第1の保護膜
を形成し、該第1の保護膜の上に粘着材の付いた第2の
保護膜を粘着材により粘着して形成するようにしてい
る。
【0005】
【作用】上記手段によれば、配線基板の製造又は機械加
工等の処理をする際、粘着材による汚染や配線基板の表
面の傷を防止でき、配線基板の信頼性や歩留りを向上す
ることが可能となる。
【0006】
【実施例】
〔実施例1〕図1は、本発明を表裏薄膜多層配線基板の
製造に適用した場合の実施例を示す。図1において
(a)は、本発明を適用する多層配線基板の初期状態を
示す。1は多層配線基板であり、表面にAl配線パター
ン2が既に形成されており、裏面には、これから加工す
べき金属膜6が成膜されている。この後、(b)に示す
ように、裏面をパターニングするため、ホトレジスト7
を形成し、次に、(c)に示すように、表側のパターン
エリア4を覆って粘着材の付いていない第1の保護膜3
を形成し、該第1の保護膜3を覆って粘着材付きの第2
の保護膜5を形成する。または、第1の保護膜3と第2
の保護膜5を同時に形成する。第1の保護膜3は、耐薬
品性の第2の保護膜5の粘着材の汚染よりパターンエリ
ア4を保護する。第2の保護膜5および第1の保護膜3
としては、例えば、ポリミードシート、エレップシート
等を用い、第2の保護膜5の片面には粘着材を付けてあ
る。この状態において、(d)に示すように、裏面の金
属膜6をエッチングし、最後に、(e)に示すように、
各保護膜を除去する。このようにすることにより、エッ
チングの際、各保護膜はエッチング液から多層配線基板
表面のAl配線パターンを保護し、且つ、第1の保護膜
は、パターンエリア4を第2の保護膜の粘着材の汚染よ
り保護する。保護膜を二重にしているため基板表面の保
護膜による機械的保護強度を増すことができる。
【0007】〔実施例2〕実施例2として、本発明を配
線基板を切断する場合に適用した例を図2により説明す
る。配線基板11を切断する際、(a)に示すように、
配線基板11のパターン部12を覆って第1の保護膜1
3を形成する。第1の保護膜13としては、例えば、ホ
トレジスト等の後で容易に除去可能なものを用いる。第
1の保護膜は、粘着材の付いた第2の保護膜14の粘着
材が切断時等にパターン部12に付かないようにする。
次に、(b)に示すように、切断時に切断片が飛散して
もパターン表面に傷を付けないように粘着材付きの第2
の保護膜14を形成する。第2の保護膜14は、例え
ば、粘着材付きの数百μm以上の粘着材付きのポリイミ
ドシート等を用いる。配線基板は、この状態で切断ライ
ン15に沿って切断される。これにより切断時の切断片
の飛散から基板表面の保護が確実になり、また、基板表
面を粘着材による汚染から保護し、また、保護膜を二重
にしているため基板表面の保護膜による機械的保護強度
が増し、これにより歩留まりや信頼性の高い配線基板の
供給が可能となる。
【0008】
【発明の効果】本発明によれば、配線基板の製造、加工
において、パターンエリアにおける保護テープの粘着材
による汚染を防止することができ、更に、基板表面の保
護膜の機械的保護強度を増し傷等の防止が可能となり、
配線基板の歩留りや信頼性の向上が図られる。
【図面の簡単な説明】
【図1】本発明の実施例1を説明するための図である。
【図2】本発明の実施例2を説明するための図である。
【符号の説明】
1 多層配線基板 2、13 Al配線パターン 3 第1の保護膜 4 パターンエリア 5、14 第2の保護膜 6 金属膜 7 ホトレジスト 11 配線基板 12 パターン部 15 切断ライン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/29 23/31 H05K 3/28 F

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 配線基板の製造、加工時における配線基
    板のパターンエリア保護方法において、前記配線基板の
    パターンエリアを覆って粘着材の付いていない第1の保
    護膜を形成し、該第1の保護膜の上に粘着材の付いた第
    2の保護膜を粘着材により粘着して形成することを特徴
    とする配線基板のパターンエリア保護方法。
JP32391294A 1994-12-01 1994-12-01 配線基板のパターンエリア保護方法 Expired - Fee Related JP3134214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32391294A JP3134214B2 (ja) 1994-12-01 1994-12-01 配線基板のパターンエリア保護方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32391294A JP3134214B2 (ja) 1994-12-01 1994-12-01 配線基板のパターンエリア保護方法

Publications (2)

Publication Number Publication Date
JPH08162429A true JPH08162429A (ja) 1996-06-21
JP3134214B2 JP3134214B2 (ja) 2001-02-13

Family

ID=18160011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32391294A Expired - Fee Related JP3134214B2 (ja) 1994-12-01 1994-12-01 配線基板のパターンエリア保護方法

Country Status (1)

Country Link
JP (1) JP3134214B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134441A (ja) * 2000-10-30 2002-05-10 Fuji Electric Co Ltd 電力用半導体素子の製造方法
JP2002151692A (ja) * 2000-11-07 2002-05-24 Fuji Electric Co Ltd 半導体装置の製造方法
JP2012079871A (ja) * 2010-09-30 2012-04-19 Shibaura Mechatronics Corp 支持基板、基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
WO2015132924A1 (ja) * 2014-03-06 2015-09-11 三菱電機株式会社 半導体装置
WO2015132926A1 (ja) * 2014-03-06 2015-09-11 三菱電機株式会社 半導体装置、及び、その試験方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134441A (ja) * 2000-10-30 2002-05-10 Fuji Electric Co Ltd 電力用半導体素子の製造方法
JP4617559B2 (ja) * 2000-10-30 2011-01-26 富士電機システムズ株式会社 電力用半導体素子の製造方法
JP2002151692A (ja) * 2000-11-07 2002-05-24 Fuji Electric Co Ltd 半導体装置の製造方法
JP2012079871A (ja) * 2010-09-30 2012-04-19 Shibaura Mechatronics Corp 支持基板、基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
WO2015132924A1 (ja) * 2014-03-06 2015-09-11 三菱電機株式会社 半導体装置
WO2015132926A1 (ja) * 2014-03-06 2015-09-11 三菱電機株式会社 半導体装置、及び、その試験方法
CN106068552A (zh) * 2014-03-06 2016-11-02 三菱电机株式会社 半导体装置
JP6099807B2 (ja) * 2014-03-06 2017-03-22 三菱電機株式会社 半導体装置、及び、その試験方法
JPWO2015132924A1 (ja) * 2014-03-06 2017-03-30 三菱電機株式会社 半導体装置
JPWO2015132926A1 (ja) * 2014-03-06 2017-03-30 三菱電機株式会社 半導体装置、及び、その試験方法
US10192797B2 (en) 2014-03-06 2019-01-29 Mitsubishi Electric Corporation Semiconductor device and electrical contact structure thereof
US10228412B2 (en) 2014-03-06 2019-03-12 Mitsubishi Electric Corporation Semiconductor device and method for testing same

Also Published As

Publication number Publication date
JP3134214B2 (ja) 2001-02-13

Similar Documents

Publication Publication Date Title
KR100466533B1 (ko) 칩의제조방법및칩제조를위한점착시트
WO2002084739A1 (en) Thin film-device manufacturing method, and semiconductor device
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
KR20040086724A (ko) 반도체 웨이퍼의 분할 방법
US5840614A (en) Method of producing a semiconductor wafer using ultraviolet sensitive tape
JPH03204954A (ja) 半導体装置の製造方法
WO2000044045A1 (en) Microcircuit die-sawing protector and method
US7833601B2 (en) Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
JP2006316078A5 (ja)
US20110034007A1 (en) Dividing method for platelike workpiece
JPH08162429A (ja) 配線基板のパターンエリア保護方法
JP3165192B2 (ja) 半導体集積回路装置の製造方法
US4653175A (en) Semiconductor structure having alpha particle resistant film and method of making the same
JPS61260629A (ja) ウエハ加工用フイルム
CN105097990B (zh) 半导体结构的制造方法
JP2000040677A (ja) 半導体素子の製造方法
JPS6240699B2 (ja)
JPH02170552A (ja) 半導体基板の分割方法
JPH11145580A (ja) プリント基板の製造方法
JPH04336448A (ja) 半導体装置の製造方法
US6528354B1 (en) Method of manufacturing a semiconductor device
JPH0442949A (ja) ダイシングスリット付き半導体装置
JPH0521597A (ja) 半導体素子の製造方法
JP3505827B2 (ja) ダイシング方法
EP0152334B1 (en) Semiconductor structure having alpha particle resistant film and method of making the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071201

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081201

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees