JPH0815669A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0815669A JPH0815669A JP6146486A JP14648694A JPH0815669A JP H0815669 A JPH0815669 A JP H0815669A JP 6146486 A JP6146486 A JP 6146486A JP 14648694 A JP14648694 A JP 14648694A JP H0815669 A JPH0815669 A JP H0815669A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- period
- voltage
- display device
- selection period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/367—Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 非線形抵抗２端子素子の特性差による液晶印
加電圧差を小さくでき、これにより表示ムラをなくすこ
とができる液晶表示装置を得る。 【構成】 走査信号Ａを、その選択期間前半の書き込み
期間１５において映像データに応じた電圧１１となり、
その選択期間後半の調整期間１６において、該書き込み
期間１５に該絵素の液晶に充電された電荷の一部が逃げ
るような電圧１３となる波形とした。
加電圧差を小さくでき、これにより表示ムラをなくすこ
とができる液晶表示装置を得る。 【構成】 走査信号Ａを、その選択期間前半の書き込み
期間１５において映像データに応じた電圧１１となり、
その選択期間後半の調整期間１６において、該書き込み
期間１５に該絵素の液晶に充電された電荷の一部が逃げ
るような電圧１３となる波形とした。
Description
【０００１】
【産業上の利用分野】本発明は、非線形抵抗２端子素子
を用いた液晶表示装置に関する。
を用いた液晶表示装置に関する。
【０００２】
【従来の技術】図１０（ａ），図１０（ｂ）は、一般的
な、非線形抵抗２端子素子を用いた液晶表示装置を構成
する一対の絶縁性基板を示す平面図である。図１０
（ｂ）において、１００ｂは上記液晶表示装置を構成す
る一方の対向基板で、その絶縁性基板１ｂ上には互いに
平行な複数本のデータ信号線１０２が形成されている。
な、非線形抵抗２端子素子を用いた液晶表示装置を構成
する一対の絶縁性基板を示す平面図である。図１０
（ｂ）において、１００ｂは上記液晶表示装置を構成す
る一方の対向基板で、その絶縁性基板１ｂ上には互いに
平行な複数本のデータ信号線１０２が形成されている。
【０００３】また図１０（ａ）において、１００ａは上
記液晶表示装置を構成するもう一方の対向基板で、その
絶縁性基板１ａ上にはデータ信号線１０２と垂直する互
いに平行な複数本の走査信号線１０１が形成されてい
る。また、この絶縁性基板１ａの、走査信号線１０１と
データ信号線１０２が交差する部分には絵素電極１０４
が形成され、さらに該交差部分には、絵素電極１０４と
走査信号線１０１を接続する非線形抵抗２端子素子１０
３が形成されている。そして、貼り合わされた両絶縁性
基板１０１，１０２間には液晶（図示せず）が封入され
ている。
記液晶表示装置を構成するもう一方の対向基板で、その
絶縁性基板１ａ上にはデータ信号線１０２と垂直する互
いに平行な複数本の走査信号線１０１が形成されてい
る。また、この絶縁性基板１ａの、走査信号線１０１と
データ信号線１０２が交差する部分には絵素電極１０４
が形成され、さらに該交差部分には、絵素電極１０４と
走査信号線１０１を接続する非線形抵抗２端子素子１０
３が形成されている。そして、貼り合わされた両絶縁性
基板１０１，１０２間には液晶（図示せず）が封入され
ている。
【０００４】図１１は、非線形抵抗２端子素子を用いた
一般的な液晶表示装置の等価回路を示す。ここでは液晶
層を抵抗とコンデンサの並列回路で表している。
一般的な液晶表示装置の等価回路を示す。ここでは液晶
層を抵抗とコンデンサの並列回路で表している。
【０００５】次に動作について説明する。走査信号線１
０１には走査信号１０６（図１２（ａ））が、データ信
号線１０２にはデータ信号１０７（図１２（ｂ））が印
加される。これにより走査信号線電位とデータ信号線電
位の差が直列接続の非線形抵抗２端子素子１０３及び液
晶層１０５に印加される。ここで上記走査信号１０６
は、選択期間１０８と非選択期間１０９とを有し、選択
期間１０８において走査信号は非線形抵抗２端子素子１
０３を導通状態にする選択電位（Ｖs）をとり、非選択
期間１０９において走査信号は非線形抵抗２端子素子１
０３を非導通状態にする非選択電位をとる。また、選択
期間の電位は、１周期前の選択期間の電位と極性が逆に
なるように設定されており、これにより液晶の交流駆動
が行われる。
０１には走査信号１０６（図１２（ａ））が、データ信
号線１０２にはデータ信号１０７（図１２（ｂ））が印
加される。これにより走査信号線電位とデータ信号線電
位の差が直列接続の非線形抵抗２端子素子１０３及び液
晶層１０５に印加される。ここで上記走査信号１０６
は、選択期間１０８と非選択期間１０９とを有し、選択
期間１０８において走査信号は非線形抵抗２端子素子１
０３を導通状態にする選択電位（Ｖs）をとり、非選択
期間１０９において走査信号は非線形抵抗２端子素子１
０３を非導通状態にする非選択電位をとる。また、選択
期間の電位は、１周期前の選択期間の電位と極性が逆に
なるように設定されており、これにより液晶の交流駆動
が行われる。
【０００６】このとき、データ信号１０７（Ｖd）は走
査信号の選択期間１０８に非線形抵抗２端子素子１０３
の電流を大きくするか小さくする２つの電位のいずれか
一方の電位、またはその中間の任意の電位をとる。
査信号の選択期間１０８に非線形抵抗２端子素子１０３
の電流を大きくするか小さくする２つの電位のいずれか
一方の電位、またはその中間の任意の電位をとる。
【０００７】以下、液晶層への印加電圧が高い時に表示
が黒になり、液晶層への印加電圧が低い時に表示が白に
なるとして説明する。図１２において選択期間１０８ａ
は非線形抵抗２端子素子１０３の電流を大きくし黒表示
を行う期間であり、選択期間１０８ｂは電流を小さくし
白表示を行う期間である。こうして液晶層１０５には選
択期間１０８に導通状態となった非線形抵抗２端子素子
１０３から適当な電圧が印加され、非選択期間１０９に
その電圧を保持する、という動作をくりかえし液晶表示
が行われる。
が黒になり、液晶層への印加電圧が低い時に表示が白に
なるとして説明する。図１２において選択期間１０８ａ
は非線形抵抗２端子素子１０３の電流を大きくし黒表示
を行う期間であり、選択期間１０８ｂは電流を小さくし
白表示を行う期間である。こうして液晶層１０５には選
択期間１０８に導通状態となった非線形抵抗２端子素子
１０３から適当な電圧が印加され、非選択期間１０９に
その電圧を保持する、という動作をくりかえし液晶表示
が行われる。
【０００８】
【発明が解決しようとする課題】しかし、従来の非線形
抵抗２端子素子を用いた液晶表示装置には以下のような
問題点がある。
抵抗２端子素子を用いた液晶表示装置には以下のような
問題点がある。
【０００９】一方の対向基板の表示部分全面にわたって
多数形成された非線形抵抗２端子素子の特性はすべて同
一ではなく、どうしてもばらつきを生じる。その原因
は、非線形抵抗２端子素子が薄膜の形成とそのフォトリ
ソグラフィ法による加工とを繰り返して作製される場合
は、基板全体にわたって均一な厚さで薄膜を形成するこ
とが不可能なこと、フォトリソグラフィ法による加工で
も露光工程における照射ムラ等により一定の狂いは避け
られないことなどである。その他の方法で作製しても何
らかの理由で、非線形抵抗２端子素子の特性にばらつき
が生じることは避けられない。
多数形成された非線形抵抗２端子素子の特性はすべて同
一ではなく、どうしてもばらつきを生じる。その原因
は、非線形抵抗２端子素子が薄膜の形成とそのフォトリ
ソグラフィ法による加工とを繰り返して作製される場合
は、基板全体にわたって均一な厚さで薄膜を形成するこ
とが不可能なこと、フォトリソグラフィ法による加工で
も露光工程における照射ムラ等により一定の狂いは避け
られないことなどである。その他の方法で作製しても何
らかの理由で、非線形抵抗２端子素子の特性にばらつき
が生じることは避けられない。
【００１０】上記非線形抵抗２端子素子の特性に差があ
る場合、図４（ｂ）に示す信号波形２９，３０のよう
に、同一の走査信号を印加した場合でも液晶への印加電
圧に差が生じる。上記信号波形２９，３０はそれぞれ一
定電圧を印加した場合の電流値が大きい非線形抵抗２端
子素子、電流値が小さい非線形抵抗２端子素子を有する
表示絵素部での液晶への印加電圧である。これは表示ム
ラが生じることを意味する。
る場合、図４（ｂ）に示す信号波形２９，３０のよう
に、同一の走査信号を印加した場合でも液晶への印加電
圧に差が生じる。上記信号波形２９，３０はそれぞれ一
定電圧を印加した場合の電流値が大きい非線形抵抗２端
子素子、電流値が小さい非線形抵抗２端子素子を有する
表示絵素部での液晶への印加電圧である。これは表示ム
ラが生じることを意味する。
【００１１】この発明は上記問題点を解決するためにな
されたもので、非線形抵抗２端子素子の特性差による液
晶印加電圧のバラツキを小さくでき、これにより表示ム
ラをなくすことができる液晶表示装置を得ることが本発
明の目的である。
されたもので、非線形抵抗２端子素子の特性差による液
晶印加電圧のバラツキを小さくでき、これにより表示ム
ラをなくすことができる液晶表示装置を得ることが本発
明の目的である。
【００１２】
【課題を解決するための手段】この発明に係る液晶表示
装置は、平行に並んだ複数本の走査信号線と、該走査信
号線と垂直な方向に相互に平行に並んだ複数本のデータ
信号線と、該走査信号線と該データ信号線の交差する部
分に形成された絵素電極と、該絵素電極とデータ信号線
との間に設けられた非線形抵抗２端子素子とを備え、該
走査信号線に選択期間と非選択期間からなる走査信号を
印加し、該データ信号線にデータ信号を印加して、該絵
素を構成する液晶に該非線形抵抗２端子素子を介して電
圧を印加する液晶表示装置であって、該走査信号が、そ
の選択期間前半の書き込み期間において映像データに応
じた電圧となり、その選択期間後半の調整期間におい
て、該書き込み期間に該絵素の液晶に充電された電荷の
一部が逃げるような電圧となるよう構成されており、そ
のことにより上記目的が達成される。
装置は、平行に並んだ複数本の走査信号線と、該走査信
号線と垂直な方向に相互に平行に並んだ複数本のデータ
信号線と、該走査信号線と該データ信号線の交差する部
分に形成された絵素電極と、該絵素電極とデータ信号線
との間に設けられた非線形抵抗２端子素子とを備え、該
走査信号線に選択期間と非選択期間からなる走査信号を
印加し、該データ信号線にデータ信号を印加して、該絵
素を構成する液晶に該非線形抵抗２端子素子を介して電
圧を印加する液晶表示装置であって、該走査信号が、そ
の選択期間前半の書き込み期間において映像データに応
じた電圧となり、その選択期間後半の調整期間におい
て、該書き込み期間に該絵素の液晶に充電された電荷の
一部が逃げるような電圧となるよう構成されており、そ
のことにより上記目的が達成される。
【００１３】また、場合によっては、前記走査信号は、
該書き込み期間においては選択期間直後の非選択期間に
おける液晶印加電圧と同一極性の電位となり、該調整期
間においては選択期間直後の非選択期間における液晶印
加電圧と逆極性の電位となるものであり、前記データ信
号は該選択期間全体を通じて映像データに応じた一定電
圧を維持するものであることが望ましい。
該書き込み期間においては選択期間直後の非選択期間に
おける液晶印加電圧と同一極性の電位となり、該調整期
間においては選択期間直後の非選択期間における液晶印
加電圧と逆極性の電位となるものであり、前記データ信
号は該選択期間全体を通じて映像データに応じた一定電
圧を維持するものであることが望ましい。
【００１４】また、場合によっては、前記走査信号は、
該書き込み期間においては選択期間直後の非選択期間に
おける液晶印加電圧と同一極性の電位となり、該調整期
間においては選択期間直後の非選択期間における液晶印
加電圧と逆極性の電圧となるものであり、前記データ信
号は、書き込み期間においては映像データに応じた電圧
となり、調整期間においては映像データによらず一定電
圧を維持するものであることが望ましい。
該書き込み期間においては選択期間直後の非選択期間に
おける液晶印加電圧と同一極性の電位となり、該調整期
間においては選択期間直後の非選択期間における液晶印
加電圧と逆極性の電圧となるものであり、前記データ信
号は、書き込み期間においては映像データに応じた電圧
となり、調整期間においては映像データによらず一定電
圧を維持するものであることが望ましい。
【００１５】また、前記走査信号は、該書き込み期間が
該調整期間よりも長いものであることが望ましい。
該調整期間よりも長いものであることが望ましい。
【００１６】
【作用】この発明においては、走査信号を、その選択期
間の後半部分に、該選択期間前半の書き込み期間に絵素
の液晶に印加した電荷の一部を逃がす調整期間を有する
信号波形としたから、非線形抵抗２端子素子の特性差に
よる液晶印加電圧のバラツキを小さくでき、これにより
表示ムラをなくすことができる。
間の後半部分に、該選択期間前半の書き込み期間に絵素
の液晶に印加した電荷の一部を逃がす調整期間を有する
信号波形としたから、非線形抵抗２端子素子の特性差に
よる液晶印加電圧のバラツキを小さくでき、これにより
表示ムラをなくすことができる。
【００１７】つまり、液晶印加電圧は、非線形抵抗２端
子素子の電流値が大きい絵素ほど大きなものとなるが、
このような絵素では、該液晶印加電圧と逆極性の電圧が
印加されたとき失われる電荷も多い。このため、走査信
号の、絵素の液晶を充電する書き込み期間の直後に、該
書き込み期間に該絵素の液晶に充電された電荷の一部を
逃がすための調整期間を設けることにより、書き込み期
間に生じた液晶印加電圧の絵素間での差が、調整期間の
電荷の放電により小さくなる。
子素子の電流値が大きい絵素ほど大きなものとなるが、
このような絵素では、該液晶印加電圧と逆極性の電圧が
印加されたとき失われる電荷も多い。このため、走査信
号の、絵素の液晶を充電する書き込み期間の直後に、該
書き込み期間に該絵素の液晶に充電された電荷の一部を
逃がすための調整期間を設けることにより、書き込み期
間に生じた液晶印加電圧の絵素間での差が、調整期間の
電荷の放電により小さくなる。
【００１８】
（実施例１）以下、本発明の実施例を図について説明す
る。
る。
【００１９】図１は、本発明の第１の実施例による液晶
表示装置を構成する一対の対向基板のうち、非線形抵抗
２端子素子の形成されている側の対向基板を示す断面
図、図２はその平面図である。
表示装置を構成する一対の対向基板のうち、非線形抵抗
２端子素子の形成されている側の対向基板を示す断面
図、図２はその平面図である。
【００２０】図において、１０１ａは、非線形素子の形
成されている側の対向基板であり、そのガラス基板１ａ
上には、走査信号線５が形成され、該走査信号線５に沿
って、絵素を構成する絵素電極８が並んでいる。そして
各絵素電極８と走査信号線５との間には非線形抵抗２端
子素子９が設けられている。
成されている側の対向基板であり、そのガラス基板１ａ
上には、走査信号線５が形成され、該走査信号線５に沿
って、絵素を構成する絵素電極８が並んでいる。そして
各絵素電極８と走査信号線５との間には非線形抵抗２端
子素子９が設けられている。
【００２１】次に製造方法について説明する。ガラス基
板１ａ上にＴａ薄膜をスパッタリング法により形成し、
これをフォトソグラフィ法によりパターニングして走査
信号線５を形成する。
板１ａ上にＴａ薄膜をスパッタリング法により形成し、
これをフォトソグラフィ法によりパターニングして走査
信号線５を形成する。
【００２２】次に、陽極酸化法により、Ｔａ薄膜表面に
Ｔａ2Ｏ5薄膜６を形成する。次にＴｉ薄膜をスパッタリ
ング法により形成し、これをフォトリソグラフィ法によ
りパターニングして、走査信号線５に沿って一定間隔で
並ぶ複数のＴｉ薄膜７を得る。このＴｉ薄膜７、Ｔａ2
Ｏ5薄膜６、及びＴａ薄膜５の３層構造が非線形抵抗２
端子素子９となる。
Ｔａ2Ｏ5薄膜６を形成する。次にＴｉ薄膜をスパッタリ
ング法により形成し、これをフォトリソグラフィ法によ
りパターニングして、走査信号線５に沿って一定間隔で
並ぶ複数のＴｉ薄膜７を得る。このＴｉ薄膜７、Ｔａ2
Ｏ5薄膜６、及びＴａ薄膜５の３層構造が非線形抵抗２
端子素子９となる。
【００２３】さらにＩＴＯ薄膜をスパッタリング法によ
り形成し、フォトリソグラフィ法によりパターニングし
て図１（ｂ）に示す絵素電極８を形成して、非線形抵抗
２端子素子の形成されている側の対向基板１０１ａを完
成する。
り形成し、フォトリソグラフィ法によりパターニングし
て図１（ｂ）に示す絵素電極８を形成して、非線形抵抗
２端子素子の形成されている側の対向基板１０１ａを完
成する。
【００２４】ここで、上記非線形抵抗２端子素子のＩ−
Ｖ特性は、素子面積がＴａ薄膜，Ｔｉ薄膜のフォトリソ
グラフィ法による加工の際の狂いにより不均一なこと、
Ｔａ2Ｏ5薄膜の厚さも均一にはならないことにより、図
９（ａ）に示すように違いがある。図中、４１は素子面
積が大きくＴａ2Ｏ5膜厚が薄い素子のＩ−Ｖ特性の曲
線、４２は素子面積が小さくＴａ2Ｏ5膜厚が厚い素子の
Ｉ−Ｖ特性の曲線である。
Ｖ特性は、素子面積がＴａ薄膜，Ｔｉ薄膜のフォトリソ
グラフィ法による加工の際の狂いにより不均一なこと、
Ｔａ2Ｏ5薄膜の厚さも均一にはならないことにより、図
９（ａ）に示すように違いがある。図中、４１は素子面
積が大きくＴａ2Ｏ5膜厚が薄い素子のＩ−Ｖ特性の曲
線、４２は素子面積が小さくＴａ2Ｏ5膜厚が厚い素子の
Ｉ−Ｖ特性の曲線である。
【００２５】なお、非線形抵抗２端子素子の形成されて
いない側の対向基板１０１ｂは、ガラス基板１ｂ上にス
パッタリング法によりＩＴＯ薄膜を形成し、これをフォ
トリソグラフィ法によりパターニングして図２に示すス
トライプ形状に加工してなるものである。このストライ
プ状のＩＴＯ薄膜がデータ信号線１０となる。
いない側の対向基板１０１ｂは、ガラス基板１ｂ上にス
パッタリング法によりＩＴＯ薄膜を形成し、これをフォ
トリソグラフィ法によりパターニングして図２に示すス
トライプ形状に加工してなるものである。このストライ
プ状のＩＴＯ薄膜がデータ信号線１０となる。
【００２６】これらの対向基板１０１ａ，１０１ｂを走
査信号線とデータ信号線が互いに垂直になるように貼り
合わせシール樹脂で固定し、両対向基板間の隙間にＴＮ
型液晶を充填し、両対向基板の表面に偏光板を貼りつけ
て液晶パネルを完成する。
査信号線とデータ信号線が互いに垂直になるように貼り
合わせシール樹脂で固定し、両対向基板間の隙間にＴＮ
型液晶を充填し、両対向基板の表面に偏光板を貼りつけ
て液晶パネルを完成する。
【００２７】そして、該液晶パネルの外部に出た走査信
号線端子及びデータ信号線端子に、それぞれ走査ドライ
バ及びデータドライバを接続し、液晶表示装置を完成す
る。
号線端子及びデータ信号線端子に、それぞれ走査ドライ
バ及びデータドライバを接続し、液晶表示装置を完成す
る。
【００２８】次に作用効果について説明する。
【００２９】この液晶表示装置では、走査信号線及びデ
ータ信号線の波形は、図７または図８に示すような駆動
波形とする。図７（ａ），図８（ａ）は走査信号Ａ、図
７（ｂ），図８（ｂ）はデータ信号Ｂ１，Ｂ２、図７
（ｃ），図８（ｃ）は走査信号とデータ信号とにより液
晶層と非線形抵抗２端子素子の直列回路の両端にかかる
信号Ｃ１，Ｃ２を示す。また、これらの図において、１
７は走査信号の選択期間で、この選択期間１７は、映像
データに応じた電圧を該絵素電極に印加する前半の書き
込み期間１５と、該書き込み期間に該絵素の液晶に充電
した電荷の一部を逃がすための電圧を絵素電極に印加す
る後半の調整期間１６とからなる。１８は走査信号の非
選択期間である。１１は書き込み期間の走査信号電位Ｖ
sk、１２は書き込み期間のデータ信号電位Ｖdk、１３は
調整期間の走査信号電位Ｖsc、１４は調整期間のデータ
信号電位Ｖdcである。１９、２０はそれぞれ走査信号と
データ信号とにより液晶層と非線形抵抗２端子素子の直
列回路の両端にかかる信号の書き込み期間電位、調整期
間電位である。
ータ信号線の波形は、図７または図８に示すような駆動
波形とする。図７（ａ），図８（ａ）は走査信号Ａ、図
７（ｂ），図８（ｂ）はデータ信号Ｂ１，Ｂ２、図７
（ｃ），図８（ｃ）は走査信号とデータ信号とにより液
晶層と非線形抵抗２端子素子の直列回路の両端にかかる
信号Ｃ１，Ｃ２を示す。また、これらの図において、１
７は走査信号の選択期間で、この選択期間１７は、映像
データに応じた電圧を該絵素電極に印加する前半の書き
込み期間１５と、該書き込み期間に該絵素の液晶に充電
した電荷の一部を逃がすための電圧を絵素電極に印加す
る後半の調整期間１６とからなる。１８は走査信号の非
選択期間である。１１は書き込み期間の走査信号電位Ｖ
sk、１２は書き込み期間のデータ信号電位Ｖdk、１３は
調整期間の走査信号電位Ｖsc、１４は調整期間のデータ
信号電位Ｖdcである。１９、２０はそれぞれ走査信号と
データ信号とにより液晶層と非線形抵抗２端子素子の直
列回路の両端にかかる信号の書き込み期間電位、調整期
間電位である。
【００３０】図４（ａ）は、上記走査信号Ａとデータ信
号Ｂ１またはＢ２とにより液晶層と非線形抵抗２端子素
子の直列回路の両端にかかる信号Ｖinを示している。但
し、非選択期間におけるデータ信号の変動は省略してい
る。図４（ａ）において、２１，２２はそれぞれ一定電
圧を印加した場合の電流値が大きい非線形抵抗２端子素
子、電流値が小さい非線形抵抗２端子素子を有する表示
絵素での液晶印加電圧である。非線形抵抗２端子素子の
電流値が大きいほど書き込み期間における液晶印加電圧
は大きくなるが、調整期間に失われる電荷も多くなる。
したがって、書き込み期間及び調整期間のそれぞれの長
さと、該各期間の上記直列回路への印加電圧とを最適化
することにより、非線形抵抗２端子素子の特性差による
液晶印加電圧のばらつきを小さくし、表示ムラを無くす
ことができる。
号Ｂ１またはＢ２とにより液晶層と非線形抵抗２端子素
子の直列回路の両端にかかる信号Ｖinを示している。但
し、非選択期間におけるデータ信号の変動は省略してい
る。図４（ａ）において、２１，２２はそれぞれ一定電
圧を印加した場合の電流値が大きい非線形抵抗２端子素
子、電流値が小さい非線形抵抗２端子素子を有する表示
絵素での液晶印加電圧である。非線形抵抗２端子素子の
電流値が大きいほど書き込み期間における液晶印加電圧
は大きくなるが、調整期間に失われる電荷も多くなる。
したがって、書き込み期間及び調整期間のそれぞれの長
さと、該各期間の上記直列回路への印加電圧とを最適化
することにより、非線形抵抗２端子素子の特性差による
液晶印加電圧のばらつきを小さくし、表示ムラを無くす
ことができる。
【００３１】この書き込み期間及び調整期間のそれぞれ
の長さと上記直列回路への印加電圧の決め方の一例を示
す。
の長さと上記直列回路への印加電圧の決め方の一例を示
す。
【００３２】図４（ａ）に示す直列回路の両端にかかる
信号Ｖinの書き込み期間１５の電圧１９をＶop、その長
さをｔ1、上記信号Ｖinの調整期間１６の電圧２０を
ＶR、その長さをｔ2とする。ｔ1はｔ2よりも長く、たと
えば１０：１程度の比率とする。
信号Ｖinの書き込み期間１５の電圧１９をＶop、その長
さをｔ1、上記信号Ｖinの調整期間１６の電圧２０を
ＶR、その長さをｔ2とする。ｔ1はｔ2よりも長く、たと
えば１０：１程度の比率とする。
【００３３】黒表示の場合のＶop，ＶRをそれぞれ
ＶOPb，ＶRb、白表示の場合のＶOP，ＶRをそれぞれＶ
OPw，ＶRwとする。
ＶOPb，ＶRb、白表示の場合のＶOP，ＶRをそれぞれＶ
OPw，ＶRwとする。
【００３４】電圧ＶOPb，ＶRbの設定過程を図５にした
がって説明する。図５において２３は非線形抵抗２端子
素子の電流値が最も大きい場合の液晶印加電圧
ＶLC1(b)、２４は非線形抵抗２端子素子の電流値が最も
小さい場合の液晶印加電圧ＶLCs(b)である。
がって説明する。図５において２３は非線形抵抗２端子
素子の電流値が最も大きい場合の液晶印加電圧
ＶLC1(b)、２４は非線形抵抗２端子素子の電流値が最も
小さい場合の液晶印加電圧ＶLCs(b)である。
【００３５】図５（ａ）のようにＶRb＝０の状態でＶ
OPをＶLCs(b)が黒表示に必要な液晶印加電圧２５よりも
大きくなる値に設定する。
OPをＶLCs(b)が黒表示に必要な液晶印加電圧２５よりも
大きくなる値に設定する。
【００３６】図５（ｂ），（ｃ）のようにＶRbを次第
に大きくして、ＶLC1(b)＝ＶLCs(b)となる値にＶRbを設
定する。
に大きくして、ＶLC1(b)＝ＶLCs(b)となる値にＶRbを設
定する。
【００３７】ＶLC1(b)＝（黒表示に必要な液晶印加電
圧）でなければのＶOPbの設定からやり直す。
圧）でなければのＶOPbの設定からやり直す。
【００３８】例えば、ＶLC1(b)＜（黒表示に必要な液晶
印加電圧）であればＶOPbを増大して、ＶLC1(b)＞（黒
表示に必要な液晶印加電圧）であればＶOPbを減らし
て、ＶR bを設定し直す。
印加電圧）であればＶOPbを増大して、ＶLC1(b)＞（黒
表示に必要な液晶印加電圧）であればＶOPbを減らし
て、ＶR bを設定し直す。
【００３９】電圧ＶOPw，ＶRwについても図６に示すよ
うに次の過程を経て決定される。図６において、２７は
非線形抵抗２端子素子の電流値が最も大きい場合の液晶
印加電圧ＶLC1(w)、２８は非線形抵抗２端子素子の電流
値が最も小さい場合の液晶印加電圧ＶLC1(w)である。
うに次の過程を経て決定される。図６において、２７は
非線形抵抗２端子素子の電流値が最も大きい場合の液晶
印加電圧ＶLC1(w)、２８は非線形抵抗２端子素子の電流
値が最も小さい場合の液晶印加電圧ＶLC1(w)である。
【００４０】図６（ａ）のようにＶRw＝０の状態でＶ
OPwをＶLCs(w)が白表示に必要な液晶印加電圧２５より
も大きくなる値に設定する。
OPwをＶLCs(w)が白表示に必要な液晶印加電圧２５より
も大きくなる値に設定する。
【００４１】図６（ｂ），（ｃ）のようにＶRwを次第
に大きくしてＶLC1(w)＝ＶLCs(w)となるＶRwの値とす
る。
に大きくしてＶLC1(w)＝ＶLCs(w)となるＶRwの値とす
る。
【００４２】ＶLC1(w)＝（白表示に必要な液晶印加電
圧）でなければのＶOPwの設定からやり直す。
圧）でなければのＶOPwの設定からやり直す。
【００４３】例えば、ＶLC1(w)＜（白表示に必要な液晶
印加電圧）であればＶOPwを増やして、ＶLC1(w)＞（白
表示に必要な液晶印加電圧）であればＶOPwを減らし
て、ＶR wを設定し直す。
印加電圧）であればＶOPwを増やして、ＶLC1(w)＞（白
表示に必要な液晶印加電圧）であればＶOPwを減らし
て、ＶR wを設定し直す。
【００４４】こうして決められたＶOPb，ＶOPw，ＶRb，
ＶRwより、書き込み期間の走査信号電位Ｖsk，データ信
号電位Ｖdk，調整期間の走査信号電位Ｖsc，データ信号
電位Ｖdcは、次式のようになる。
ＶRwより、書き込み期間の走査信号電位Ｖsk，データ信
号電位Ｖdk，調整期間の走査信号電位Ｖsc，データ信号
電位Ｖdcは、次式のようになる。
【００４５】Ｖsk＝±（ＶOPb＋ＶOPw）／２ Ｖsc＝±（ＶRb＋ＶRw）／２ Ｖdk＝＋（ＶOPb−ＶOPw）／２〜−（ＶOPb−ＶOPw）／
２ Ｖdc＝＋（ＶRb−ＶRw）／２〜−（ＶRb−ＶRw）／２ これらの関係式から各信号線について具体的な電位を得
る。この時Ｖdk＝Ｖdcである場合、実際のデータ信号
も、上記関係式から得られる結果どうりの値を用いて図
７（ｂ）のような簡単な波形Ｂ１となる。またＶdk≠Ｖ
dcの場合、実際のデータ信号はＶdk＝Ｖdc＝＋（ＶOPb
−ＶOPw）／２〜−（ＶOPb−ＶOPw）／２として図７
（ｂ）の波形Ｂ１とするか、またはＶdkは上記関係式か
ら得られる結果どうりの値、Ｖdcは＋（ＶRb−ＶRW）／
２〜−（ＶRb−ＶRw）／２の範囲内の一定値に設定し図
８（ｂ）の波形Ｂ２とするか、どちらか液晶印加電圧の
非線形抵抗２端子素子特性による変動が小さくなるほう
を選ぶ。
２ Ｖdc＝＋（ＶRb−ＶRw）／２〜−（ＶRb−ＶRw）／２ これらの関係式から各信号線について具体的な電位を得
る。この時Ｖdk＝Ｖdcである場合、実際のデータ信号
も、上記関係式から得られる結果どうりの値を用いて図
７（ｂ）のような簡単な波形Ｂ１となる。またＶdk≠Ｖ
dcの場合、実際のデータ信号はＶdk＝Ｖdc＝＋（ＶOPb
−ＶOPw）／２〜−（ＶOPb−ＶOPw）／２として図７
（ｂ）の波形Ｂ１とするか、またはＶdkは上記関係式か
ら得られる結果どうりの値、Ｖdcは＋（ＶRb−ＶRW）／
２〜−（ＶRb−ＶRw）／２の範囲内の一定値に設定し図
８（ｂ）の波形Ｂ２とするか、どちらか液晶印加電圧の
非線形抵抗２端子素子特性による変動が小さくなるほう
を選ぶ。
【００４６】ところで、特開平５−３２３３８５号公
報、特開平５−３４１２６４号公報には、走査信号とし
て、選択期間直後の非選択期間の液晶印加電圧と同一極
性であるパルスと、それに続く、該液晶印加電圧と逆極
性のパルスとからなる波形の走査信号を用いる液晶の駆
動方法が示されている。これらの公報記載の技術は、逆
極性パルス期間におけるデータ信号を映像データに応じ
た信号レベルにして液晶層に適当な電圧を印加し、これ
により液晶表示画面における残像を軽減するものであ
り、同極性パルス期間のデータ信号を映像データに応じ
た信号レベルにして液晶層に適当な電圧を印加し、これ
により液晶表示画面における表示ムラを低減する本発明
とは明確に異なる。
報、特開平５−３４１２６４号公報には、走査信号とし
て、選択期間直後の非選択期間の液晶印加電圧と同一極
性であるパルスと、それに続く、該液晶印加電圧と逆極
性のパルスとからなる波形の走査信号を用いる液晶の駆
動方法が示されている。これらの公報記載の技術は、逆
極性パルス期間におけるデータ信号を映像データに応じ
た信号レベルにして液晶層に適当な電圧を印加し、これ
により液晶表示画面における残像を軽減するものであ
り、同極性パルス期間のデータ信号を映像データに応じ
た信号レベルにして液晶層に適当な電圧を印加し、これ
により液晶表示画面における表示ムラを低減する本発明
とは明確に異なる。
【００４７】次に具体例を挙げて効果について説明す
る。
る。
【００４８】 走査信号の選択期間 ６９．４μｓｅｃ 走査信号の非選択期間 １６．６ｍｓｅｃ ｔ1＝６３μｓｅｃ ｔ2＝６．４μｓｅｃ の条件で上記方法にしたがって、Ｖopb ，Ｖopw ，ＶRb
，ＶRw を求めたところ以下のようになった。
，ＶRw を求めたところ以下のようになった。
【００４９】Ｖopb＝２６ｖ，ＶRb＝−２０ｖ このとき、データ信号の電位を一定とした場合の液晶印
加電圧は、ＶLc＝３．３〜３．５ｖとなる。
加電圧は、ＶLc＝３．３〜３．５ｖとなる。
【００５０】Ｖopw＝２０ｖ，ＶRw＝−２４ｖ このとき、データ信号の電位を一定とした場合の液晶印
加電圧は、ＶLc＝０．８〜０．９ｖとなる。
加電圧は、ＶLc＝０．８〜０．９ｖとなる。
【００５１】これらより、走査信号として図７（ａ）の
波形Ａを、データ信号として図７（ｂ）の波形Ｂ１を採
用し、 Ｖsk＝２３．０ｖ Ｖsc＝−２２．０ Ｖdk＝Ｖdc＝３．０ｖ としたところ、つぎのような液晶印加電圧ＶLCが得ら
れ、表示ムラは観察されなかった。
波形Ａを、データ信号として図７（ｂ）の波形Ｂ１を採
用し、 Ｖsk＝２３．０ｖ Ｖsc＝−２２．０ Ｖdk＝Ｖdc＝３．０ｖ としたところ、つぎのような液晶印加電圧ＶLCが得ら
れ、表示ムラは観察されなかった。
【００５２】 液晶印加電圧（黒表示） ＶLC＝３．２〜３．４ｖ 液晶印加電圧（白表示） ＶLC＝０．７〜０．８ｖ この場合、データ信号の電位がパルス的に変化している
ため、液晶印加電圧は、上記データ信号を一定とした場
合の値に比べて若干低くなっている。
ため、液晶印加電圧は、上記データ信号を一定とした場
合の値に比べて若干低くなっている。
【００５３】また、走査信号として図８（ａ）の波形Ａ
を、データ信号として図８（ｂ）の波形Ｂ２を採用し、 Ｖsk＝２３．０ｖ Ｖsc＝−２２．０ Ｖdk＝３．０ｖ Ｖdc＝０ｖ としたところ、つぎのような液晶印加電圧ＶLCが得ら
れ、表示ムラは観察されなかった。
を、データ信号として図８（ｂ）の波形Ｂ２を採用し、 Ｖsk＝２３．０ｖ Ｖsc＝−２２．０ Ｖdk＝３．０ｖ Ｖdc＝０ｖ としたところ、つぎのような液晶印加電圧ＶLCが得ら
れ、表示ムラは観察されなかった。
【００５４】 液晶印加電圧（黒表示） ＶLC＝３．１〜３．２ｖ 液晶印加電圧（白表示） ＶLC＝０．９〜１．０ｖ この場合、調整期間のデータ信号の電位をＶdc＝０ｖと
しているため、白表示の場合の電荷の逃げる量が少な
い。このため、液晶印加電圧（白表示）は、図７（ｂ）
の波形Ｂ１の場合に比べて高くなっている。
しているため、白表示の場合の電荷の逃げる量が少な
い。このため、液晶印加電圧（白表示）は、図７（ｂ）
の波形Ｂ１の場合に比べて高くなっている。
【００５５】一方、走査信号及びデータ信号の波形とし
て、図１２（ａ），（ｂ）に示す従来の駆動波形を使用
した場合は、液晶印加電圧は以下のようになり、表示ム
ラがはっきり観察された。
て、図１２（ａ），（ｂ）に示す従来の駆動波形を使用
した場合は、液晶印加電圧は以下のようになり、表示ム
ラがはっきり観察された。
【００５６】Ｖs＝２４．０ｖ Ｖd＝３．０ｖ 液晶印加電圧（黒表示） ＶLC＝２．８〜３．８ｖ 液晶印加電圧（白表示） ＶLC＝０．５〜１．１ｖ このように本実施例では、走査信号を、その選択期間の
後半部分に、該選択期間前半の書き込み期間に絵素の液
晶に印加した電荷の一部を逃がす調整期間を有する信号
波形としたので、非線形抵抗２端子素子の特性差による
液晶印加電圧のばらつきを小さくし、表示ムラを無くす
ことができる。
後半部分に、該選択期間前半の書き込み期間に絵素の液
晶に印加した電荷の一部を逃がす調整期間を有する信号
波形としたので、非線形抵抗２端子素子の特性差による
液晶印加電圧のばらつきを小さくし、表示ムラを無くす
ことができる。
【００５７】（実施例２）図３（ａ）は、本発明の第２
の実施例による液晶表示装置を構成する一対の対向基板
のうち、非線形２端子素子の形成されている側の対向基
板を示す断面図、図３（ｂ）はその平面図である。
の実施例による液晶表示装置を構成する一対の対向基板
のうち、非線形２端子素子の形成されている側の対向基
板を示す断面図、図３（ｂ）はその平面図である。
【００５８】図において、１０２ａは、非線形素子の形
成されている側の対向基板であり、そのガラス基板１ａ
上には、走査信号線１１１が形成され、該走査信号線１
１１に沿って絵素（絵素電極）１１５が並んでいる。そ
して各絵素１１５と走査信号線１１１との間には、非線
形抵抗２端子素子１１４が設けられている。
成されている側の対向基板であり、そのガラス基板１ａ
上には、走査信号線１１１が形成され、該走査信号線１
１１に沿って絵素（絵素電極）１１５が並んでいる。そ
して各絵素１１５と走査信号線１１１との間には、非線
形抵抗２端子素子１１４が設けられている。
【００５９】次に図３を参照して製造方法について説明
する。
する。
【００６０】ガラス基板１ａ上にＴａ薄膜をスパッタリ
ング法により形成し、フォトリソグラフィ法により走査
信号線１１１を形成する。
ング法により形成し、フォトリソグラフィ法により走査
信号線１１１を形成する。
【００６１】次にＺｎＳ薄膜１１２をスパッタリング法
により形成し、続いて感光性樹脂膜１１３を形成する。
この感光性樹脂膜１１３をパターニングして、走査線１
１４上にスルーホール１１３ａを形成する。そしてその
上にＡｌ薄膜をスパッタリング法により形成し、フォト
リソグラフィ法により図３に示す形状の絵素電極１１５
を形成する。このＡｌ薄膜１１５、ＺｎＳ薄膜１１２、
Ｔａ薄膜１１１の３層構造が非線形抵抗２端子素子１１
４となる。これにより非線形抵抗２端子素子の形成され
ている側の対向基板１０２ａを完成する。
により形成し、続いて感光性樹脂膜１１３を形成する。
この感光性樹脂膜１１３をパターニングして、走査線１
１４上にスルーホール１１３ａを形成する。そしてその
上にＡｌ薄膜をスパッタリング法により形成し、フォト
リソグラフィ法により図３に示す形状の絵素電極１１５
を形成する。このＡｌ薄膜１１５、ＺｎＳ薄膜１１２、
Ｔａ薄膜１１１の３層構造が非線形抵抗２端子素子１１
４となる。これにより非線形抵抗２端子素子の形成され
ている側の対向基板１０２ａを完成する。
【００６２】上記非線形抵抗２端子素子１１４のＩ−Ｖ
特性はスパッタリング法により作成されたＺｎＳ薄膜の
膜厚が不均一であることが主な理由で、図９（ｂ）に示
すように違いがある。図中４３はその膜厚が薄い素子の
Ｉ−Ｖ特性、４４はその膜厚が厚い素子のＩ−Ｖ特性で
ある。
特性はスパッタリング法により作成されたＺｎＳ薄膜の
膜厚が不均一であることが主な理由で、図９（ｂ）に示
すように違いがある。図中４３はその膜厚が薄い素子の
Ｉ−Ｖ特性、４４はその膜厚が厚い素子のＩ−Ｖ特性で
ある。
【００６３】なお、非線形抵抗２端子素子の形成されて
いない側の対向基板１０１ｂについては、上記実施例１
と同様にガラス基板１ｂ上にスパッタリング法によりＩ
ＴＯ薄膜を形成し、これをフォトリゾグラフィ法により
図２に示すストライプ形状に加工して完成する。このス
トライプ状のＩＴＯ薄膜がデータ信号線１０となる。
いない側の対向基板１０１ｂについては、上記実施例１
と同様にガラス基板１ｂ上にスパッタリング法によりＩ
ＴＯ薄膜を形成し、これをフォトリゾグラフィ法により
図２に示すストライプ形状に加工して完成する。このス
トライプ状のＩＴＯ薄膜がデータ信号線１０となる。
【００６４】これらの対向基板１０２ａ，１０１ｂを走
査信号線とデータ信号線が互いに垂直になるように貼り
合わせシール樹脂で固定し、両基板間の隙間に液晶を充
填して液晶パネルを完成し、さらに該液晶パネル外部に
出た走査信号線端子及びデータ信号線端子に走査ドライ
バ及びデータドライバを接続して、液晶表示装置を完成
する。
査信号線とデータ信号線が互いに垂直になるように貼り
合わせシール樹脂で固定し、両基板間の隙間に液晶を充
填して液晶パネルを完成し、さらに該液晶パネル外部に
出た走査信号線端子及びデータ信号線端子に走査ドライ
バ及びデータドライバを接続して、液晶表示装置を完成
する。
【００６５】次に作用効果について説明する。
【００６６】 走査信号の選択期間 ６９．４μｓｅｃ 走査信号の非選択期間 １６．６ｍｓｅｃ ｔ1＝６３μｓｅｃ ｔ2＝６．４μｓｅｃ の条件で上記実施例１に示した方法にしたがって、Ｖ
opb ，Ｖopw ，ＶRb ，ＶR w を求めたところ以下のよう
になった。
opb ，Ｖopw ，ＶRb ，ＶR w を求めたところ以下のよう
になった。
【００６７】Ｖopb＝３０ｖ，ＶRb＝−２０ｖ このとき、データ信号の電位を一定とした場合の液晶印
加電圧は、ＶLc＝５．１〜５．４ｖとなる。
加電圧は、ＶLc＝５．１〜５．４ｖとなる。
【００６８】Ｖopw＝２５ｖ，ＶRw＝−２３ｖ このとき、データ信号の電位を一定とした場合の液晶印
加電圧は、ＶLc＝０．７〜０．８ｖとなる。
加電圧は、ＶLc＝０．７〜０．８ｖとなる。
【００６９】これらより、図７の波形を採用し、 Ｖsk＝２７．５ｖ Ｖsc＝−２２．５ Ｖdk＝Ｖdc＝２．５ｖ としたところ、つぎのような液晶印加電圧ＶLCが得ら
れ、表示ムラは観察されなかった。
れ、表示ムラは観察されなかった。
【００７０】 液晶印加電圧（黒表示） ＶLC＝５．１〜５．４ｖ 液晶印加電圧（白表示） ＶLC＝０．５〜０．７ｖ この場合、調整期間の液晶印加電圧がＶsc−Ｖdc＝−２
５．０Ｖとなり、上記ＶRw＝−２３．０Ｖの場合に比べ
てその絶対値が大きいため、白表示の場合の電荷の逃げ
量が多い。このため、液晶印加電圧（白表示）は、調整
期間の液晶印加電圧をＶRw＝−２３．０Ｖとした場合に
比べて若干低くなっている。
５．０Ｖとなり、上記ＶRw＝−２３．０Ｖの場合に比べ
てその絶対値が大きいため、白表示の場合の電荷の逃げ
量が多い。このため、液晶印加電圧（白表示）は、調整
期間の液晶印加電圧をＶRw＝−２３．０Ｖとした場合に
比べて若干低くなっている。
【００７１】また、図８の波形を採用し、 Ｖsk＝２７．５ｖ Ｖsc＝−２０．０ Ｖdk＝２．５ｖ Ｖdc＝０ｖ としたところ、つぎのような液晶印加電圧ＶLCが得ら
れ、表示ムラは観察されなかった。
れ、表示ムラは観察されなかった。
【００７２】 液晶印加電圧（黒表示） ＶLC＝５．１〜５．４ｖ 液晶印加電圧（白表示） ＶLC＝０．８〜１．０ｖ この場合、調整期間のデータ信号の電位をＶdc＝０ｖと
しているため、白表示の場合の電荷の逃げる量が少な
い。このため、液晶印加電圧（白表示）は、図７（ｂ）
の波形Ｂ１の場合に比べて高くなっている。
しているため、白表示の場合の電荷の逃げる量が少な
い。このため、液晶印加電圧（白表示）は、図７（ｂ）
の波形Ｂ１の場合に比べて高くなっている。
【００７３】一方、図１２に示す従来の駆動波形を使用
した場合は以下のようになり、表示ムラがはっきり観察
された。
した場合は以下のようになり、表示ムラがはっきり観察
された。
【００７４】Ｖs＝２９．０ｖ Ｖd＝２．５ｖ 液晶印加電圧（黒表示） ＶLC＝４．４〜６．３ｖ 液晶印加電圧（白表示） ＶLC＝０．５〜１．８ｖ このように本実施例においても、走査信号を、その選択
期間の後半部分に、該選択期間前半の書き込み期間に絵
素の液晶に印加した電荷の一部を逃がす調整期間を有す
る信号波形としたので、非線形抵抗２端子素子の特性差
による液晶印加電圧のばらつきを小さくし、表示ムラを
無くすことができる。
期間の後半部分に、該選択期間前半の書き込み期間に絵
素の液晶に印加した電荷の一部を逃がす調整期間を有す
る信号波形としたので、非線形抵抗２端子素子の特性差
による液晶印加電圧のばらつきを小さくし、表示ムラを
無くすことができる。
【００７５】
【発明の効果】以上のように本発明の液晶表示装置によ
れば、走査信号が、その選択期間前半の書き込み期間に
おいて映像データに応じた電圧となり、その選択期間後
半の調整期間において、該書き込み期間に該絵素の液晶
に充電された電荷の一部が逃げるような電圧となるよう
構成したので、非線形抵抗２端子素子特性差による液晶
印加電圧差は小さくなり、表示ムラをなくすことができ
る効果がある。
れば、走査信号が、その選択期間前半の書き込み期間に
おいて映像データに応じた電圧となり、その選択期間後
半の調整期間において、該書き込み期間に該絵素の液晶
に充電された電荷の一部が逃げるような電圧となるよう
構成したので、非線形抵抗２端子素子特性差による液晶
印加電圧差は小さくなり、表示ムラをなくすことができ
る効果がある。
【図１】本発明の第１の実施例による非線形抵抗２端子
素子を用いた液晶表示装置を説明するための図であり、
該装置の非線形抵抗２端子素子の形成された側の対向基
板を示す断面図及び平面図である。
素子を用いた液晶表示装置を説明するための図であり、
該装置の非線形抵抗２端子素子の形成された側の対向基
板を示す断面図及び平面図である。
【図２】本発明の第１の実施例の液晶表示装置の、非線
形抵抗２端子素子の形成されていない側の対向基板を示
す平面図である。
形抵抗２端子素子の形成されていない側の対向基板を示
す平面図である。
【図３】本発明の第２の実施例による非線形抵抗２端子
素子を用いた液晶表示装置を説明するための図であり、
該装置の非線形抵抗２端子素子の形成された側の対向基
板の断面図及び平面図である。
素子を用いた液晶表示装置を説明するための図であり、
該装置の非線形抵抗２端子素子の形成された側の対向基
板の断面図及び平面図である。
【図４】本発明及び従来の液晶の駆動波形について、該
駆動波形とそれを使用した場合の液晶印加電圧とを示す
図である。
駆動波形とそれを使用した場合の液晶印加電圧とを示す
図である。
【図５】黒表示についての走査信号、及びデータ信号の
電圧を決定する過程を示す図である。
電圧を決定する過程を示す図である。
【図６】白表示についての走査信号、データ信号の電圧
を決定する過程を示す図である。
を決定する過程を示す図である。
【図７】本発明の第１，第２の実施例による液晶表示装
置に用いる走査信号波形、データ信号波形、及びこれら
の信号による液晶印加電圧の波形を示す図である。
置に用いる走査信号波形、データ信号波形、及びこれら
の信号による液晶印加電圧の波形を示す図である。
【図８】上記第１，第２の実施例による液晶表示装置に
用いる他の走査信号波形、データ信号波形、及びこれら
の信号による液晶印加電圧の信号波形を示す図である。
用いる他の走査信号波形、データ信号波形、及びこれら
の信号による液晶印加電圧の信号波形を示す図である。
【図９】上記第１，第２の実施例による液晶表示装置に
用いる非線形抵抗２端子素子のＩ−Ｖ特性を示す図であ
る。
用いる非線形抵抗２端子素子のＩ−Ｖ特性を示す図であ
る。
【図１０】従来の一般的な液晶表示装置の非線形抵抗２
端子素子の形成された側の対向基板、及び非線形抵抗２
端子素子の形成されていない側の対向基板を示す平面図
である。
端子素子の形成された側の対向基板、及び非線形抵抗２
端子素子の形成されていない側の対向基板を示す平面図
である。
【図１１】一般的な非線形抵抗２端子素子を用いた従来
の液晶表示装置の等価回路図である。
の液晶表示装置の等価回路図である。
【図１２】従来の液晶表示装置における一般的な駆動法
を使用する場合の走査信号波形とデータ信号波形を示す
信号波形図である。
を使用する場合の走査信号波形とデータ信号波形を示す
信号波形図である。
１ａ，１ｂ ガラス基板 ５，１１１ 走査信号線 ６，１１２ 絶縁性薄膜 ７ Ｔｉ薄膜 ８，１１５ 絵素電極 ９ 非線形抵抗２端子素子 １０ データ信号線 １１ 書き込み期間の走査信号電位Ｖｓｋ １２ 書き込み期間のデータ信号電位Ｖｄｋ １３ 調整期間の走査信号電位Ｖsc １４ 調整期間のデータ信号電位Ｖkc １５ 書き込み期間 １６ 調整期間 １７ 選択期間 １８ 非選択期間 １９ 液晶層と非線形抵抗２端子素子の直列回路に印加
される信号書込期間の電位 ２０ 液晶層と非線形抵抗２端子素子の直列回路に印加
される調整期間の電位 １０１ａ，１０２ａ 非線形抵抗２端子素子の形成され
た側の対向基板 １０１ｂ 非線形抵抗２端子素子の形成されていない側
の対向基板 １１３ 感光性樹脂膜 １１３ａ スルーホール
される信号書込期間の電位 ２０ 液晶層と非線形抵抗２端子素子の直列回路に印加
される調整期間の電位 １０１ａ，１０２ａ 非線形抵抗２端子素子の形成され
た側の対向基板 １０１ｂ 非線形抵抗２端子素子の形成されていない側
の対向基板 １１３ 感光性樹脂膜 １１３ａ スルーホール
Claims (4)
- 【請求項１】 相互に平行に並んだ複数本の走査信号線
と、該走査信号線と垂直な方向に相互に平行に並んだ複
数本のデータ信号線と、該走査信号線と該データ信号線
の交差する部分に形成され、データ信号線とともに絵素
を構成する絵素電極と、該絵素電極と該走査信号線との
間に設けられた非線形抵抗２端子素子とを備え、該走査
信号線に選択期間と非選択期間からなる走査信号を印加
し、該データ信号線にデータ信号を印加して、該絵素を
構成する液晶に該非線形抵抗２端子素子を介して電圧を
印加する液晶表示装置であって、 該走査信号は、その選択期間前半の書き込み期間におい
て、映像データに応じた電圧となり、その選択期間後半
の調整期間において、該書き込み期間に該絵素の液晶に
充電された電荷の一部が逃げるような電圧となるもので
ある液晶表示装置。 - 【請求項２】 前記走査信号は、前記書き込み期間にお
いては選択期間直後の非選択期間における液晶印加電圧
と同一極性の電位となり、前記調整期間においては選択
期間直後の非選択期間における液晶印加電圧と逆極性の
電位となるものであり、 前記データ信号は該選択期間全体を通じて映像データに
応じた一定電圧を維持するものである請求項１に記載の
液晶表示装置。 - 【請求項３】 前記走査信号は、前記書き込み期間にお
いては選択期間直後の非選択期間における液晶印加電圧
と同一極性の電位となり、前記調整期間においては選択
期間直後の非選択期間における液晶印加電圧と逆極性の
電圧となるものであり、 前記データ信号は、該書き込み期間においては映像デー
タに応じた電圧となり、該調整期間においては映像デー
タによらず一定電圧を維持するものである請求項１に記
載の液晶表示装置。 - 【請求項４】 前記走査信号は、該書き込み期間が該調
整期間よりも長いものである請求項１ないし３のいずれ
かに記載の液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6146486A JPH0815669A (ja) | 1994-06-28 | 1994-06-28 | 液晶表示装置 |
| US08/456,868 US5689281A (en) | 1994-06-28 | 1995-06-01 | Liquid crystal display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6146486A JPH0815669A (ja) | 1994-06-28 | 1994-06-28 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0815669A true JPH0815669A (ja) | 1996-01-19 |
Family
ID=15408727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6146486A Withdrawn JPH0815669A (ja) | 1994-06-28 | 1994-06-28 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5689281A (ja) |
| JP (1) | JPH0815669A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3617206B2 (ja) * | 1996-08-16 | 2005-02-02 | セイコーエプソン株式会社 | 表示装置、電子機器及び駆動方法 |
| JPH1062811A (ja) * | 1996-08-20 | 1998-03-06 | Toshiba Corp | 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法 |
| US20010052885A1 (en) * | 1997-09-12 | 2001-12-20 | Masaya Okita | Method for driving a nematic liquid crystal |
| US6713268B2 (en) * | 2001-06-26 | 2004-03-30 | Allergan, Inc. | Methods of identifying ocular hypotensive compounds having reduced hyperpigmentation |
| KR100548145B1 (ko) * | 2002-07-26 | 2006-02-02 | 삼성전자주식회사 | 액정 표시장치 및 그 구동방법 |
| US7977152B2 (en) * | 2008-05-10 | 2011-07-12 | Intermolecular, Inc. | Non-volatile resistive-switching memories formed using anodization |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60120399A (ja) * | 1983-12-02 | 1985-06-27 | シチズン時計株式会社 | ダイオ−ド型表示装置の駆動方法 |
| DE68922159T2 (de) * | 1988-08-17 | 1995-09-14 | Canon Kk | Anzeigevorrichtung. |
| JPH05249435A (ja) * | 1992-03-03 | 1993-09-28 | Mitsubishi Gas Chem Co Inc | 反強誘電性液晶素子 |
| JPH05323385A (ja) * | 1992-05-25 | 1993-12-07 | Seiko Epson Corp | 駆動波形 |
| JP3254731B2 (ja) * | 1992-06-10 | 2002-02-12 | セイコーエプソン株式会社 | 液晶パネルの駆動方法 |
| JPH06214216A (ja) * | 1993-01-14 | 1994-08-05 | Sharp Corp | 液晶表示装置の駆動回路 |
-
1994
- 1994-06-28 JP JP6146486A patent/JPH0815669A/ja not_active Withdrawn
-
1995
- 1995-06-01 US US08/456,868 patent/US5689281A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5689281A (en) | 1997-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4776676A (en) | Ferroelectric liquid crystal optical modulation device providing gradation by voltage gradient on resistive electrode | |
| US6229510B1 (en) | Liquid crystal display having different common voltages | |
| US4021798A (en) | Liquid crystal display panel and method for driving the same | |
| JP2005351993A (ja) | 電気泳動表示素子及び電気泳動表示素子の駆動方法 | |
| JPH05216443A (ja) | 液晶表示装置 | |
| JPH0815669A (ja) | 液晶表示装置 | |
| JPH02134618A (ja) | 表示装置 | |
| JP3054520B2 (ja) | アクティブマトリックスセルの駆動方法 | |
| US6344842B1 (en) | Liquid crystal display device and a driving method therefor | |
| KR101167929B1 (ko) | 수평전계방식 액정표시소자 | |
| JP3069659B2 (ja) | 表示装置 | |
| JPS5821792A (ja) | マトリクス形液晶表示装置の駆動方法 | |
| JPH05119742A (ja) | 液晶パネル駆動方法 | |
| JPH05323385A (ja) | 駆動波形 | |
| JP3137883B2 (ja) | 液晶表示装置 | |
| JP2947697B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH06118910A (ja) | 液晶表示装置の駆動方法 | |
| JPH02239230A (ja) | 液晶表示装置 | |
| JPH06214216A (ja) | 液晶表示装置の駆動回路 | |
| JPH02181724A (ja) | 液晶素子とその駆動法 | |
| KR100879214B1 (ko) | 액정표시소자 | |
| JPH07114002A (ja) | アクティブマトリクス型液晶ディスプレイの駆動方法 | |
| KR100215784B1 (ko) | 액정표시장치의 구동방법 | |
| JPH07120786A (ja) | アクティブマトリクス型液晶パネル | |
| JPH0720482A (ja) | 液晶表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |