JPH08150752A - サーマルヘッド - Google Patents
サーマルヘッドInfo
- Publication number
- JPH08150752A JPH08150752A JP4102295A JP4102295A JPH08150752A JP H08150752 A JPH08150752 A JP H08150752A JP 4102295 A JP4102295 A JP 4102295A JP 4102295 A JP4102295 A JP 4102295A JP H08150752 A JPH08150752 A JP H08150752A
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- elements
- heating resistor
- shift register
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】駆動用ＩＣを小型化し、かつ、従来より低い製
造コストで製作することが可能なサーマルヘッドを提供
する。 【構成】多数の発熱抵抗体２と、該発熱抵抗体２に流れ
る電流を制御する多数のスイッチング素子Ｔ１〜Ｔｎ
と、所定の周波数を有するストローブ信号によって前記
スイッチング素子Ｔ１〜Ｔｎを開閉する複数個のゲート
素子Ｇ１〜Ｇｎと、シリアルデータから成る印字データ
をパラレルデータに変換して前記ゲート素子Ｇ１〜Ｇｎ
に供給するシフトレジスタＳＲ１〜ＳＲｎとを備えたサ
ーマルヘッドであって、前記各スイッチング素子Ｔ１〜
Ｔｎには複数個の発熱抵抗体２が並列に接続されてお
り、且つ、該スイッチング素子Ｔ１〜Ｔｎと各発熱抵抗
体２との間に、それぞれが異なる周波数領域の電力入力
に対してインピーダンスを極小となす周波数選択素子Ｓ
ａ、Ｓｂを接続する。
造コストで製作することが可能なサーマルヘッドを提供
する。 【構成】多数の発熱抵抗体２と、該発熱抵抗体２に流れ
る電流を制御する多数のスイッチング素子Ｔ１〜Ｔｎ
と、所定の周波数を有するストローブ信号によって前記
スイッチング素子Ｔ１〜Ｔｎを開閉する複数個のゲート
素子Ｇ１〜Ｇｎと、シリアルデータから成る印字データ
をパラレルデータに変換して前記ゲート素子Ｇ１〜Ｇｎ
に供給するシフトレジスタＳＲ１〜ＳＲｎとを備えたサ
ーマルヘッドであって、前記各スイッチング素子Ｔ１〜
Ｔｎには複数個の発熱抵抗体２が並列に接続されてお
り、且つ、該スイッチング素子Ｔ１〜Ｔｎと各発熱抵抗
体２との間に、それぞれが異なる周波数領域の電力入力
に対してインピーダンスを極小となす周波数選択素子Ｓ
ａ、Ｓｂを接続する。
Description
【０００１】
【産業上の利用分野】本発明は、ワードプロセッサやフ
ァクシミリ等のプリンタ機構として組み込まれるサーマ
ルヘッドの改良に関する。
ァクシミリ等のプリンタ機構として組み込まれるサーマ
ルヘッドの改良に関する。
【０００２】
【従来の技術】従来、ワードプロセッサ等のプリンタ機
構として組み込まれるサーマルヘッドは、図９に示す如
く、アルミナセラミックス等からなる絶縁基板２１上
に、窒化タンタル等からなる多数の発熱抵抗体２２（Ｒ
１〜Ｒ２０４８）と、該発熱抵抗体２２に電力を供給す
る個別電極および共通電極と、前記発熱抵抗体２２を印
字信号に基づいて選択的にジュール発熱させる駆動用Ｉ
Ｃ２３と、該各駆動用ＩＣ２３に印字信号、ラッチ信
号、ストローブ信号等の制御信号を入力するための種々
の制御信号線とを取着した構造を有しており、該駆動用
ＩＣ２３の内部には、図１０に示す如く、発熱抵抗体２
２と同一ビット数のシフトレジスタＳＲ、ラッチＬ、ア
ンドゲートＧ及びスイッチングトランジスタＴを有して
いる。
構として組み込まれるサーマルヘッドは、図９に示す如
く、アルミナセラミックス等からなる絶縁基板２１上
に、窒化タンタル等からなる多数の発熱抵抗体２２（Ｒ
１〜Ｒ２０４８）と、該発熱抵抗体２２に電力を供給す
る個別電極および共通電極と、前記発熱抵抗体２２を印
字信号に基づいて選択的にジュール発熱させる駆動用Ｉ
Ｃ２３と、該各駆動用ＩＣ２３に印字信号、ラッチ信
号、ストローブ信号等の制御信号を入力するための種々
の制御信号線とを取着した構造を有しており、該駆動用
ＩＣ２３の内部には、図１０に示す如く、発熱抵抗体２
２と同一ビット数のシフトレジスタＳＲ、ラッチＬ、ア
ンドゲートＧ及びスイッチングトランジスタＴを有して
いる。
【０００３】尚、前記発熱抵抗体２２はその数が例えば
２０４８個と極めて多く、これらを同時に通電すると共
通電極で電圧降下が発生して印画の濃度むらが形成され
る等、好ましくないため、これを防止するため、通常、
複数のストローブ信号（例えばＳＴＢ１、ＳＴＢ２の２
種類）を用いて発熱抵抗体２２を分割駆動している。次
に従来のサーマルヘッドの印画動作について、図１１の
タイミングチャートを用いて説明する。
２０４８個と極めて多く、これらを同時に通電すると共
通電極で電圧降下が発生して印画の濃度むらが形成され
る等、好ましくないため、これを防止するため、通常、
複数のストローブ信号（例えばＳＴＢ１、ＳＴＢ２の２
種類）を用いて発熱抵抗体２２を分割駆動している。次
に従来のサーマルヘッドの印画動作について、図１１の
タイミングチャートを用いて説明する。
【０００４】まず外部からの印字信号ＤＡＴＡをクロッ
ク信号ＣＬＫに同期してシフトレジスタＳＲにシリアル
に入力することにより１ライン分の印字信号ＤＡＴＡを
シフトレジスタＳＲに格納し、次にラッチ信号ＬＡＴに
同期してシフトレジスタＳＲの各ビットに格納された印
字信号ＤＡＴＡをラッチＬにパラレルに転送することに
より１ライン分の印字信号ＤＡＴＡをラッチＬで保持す
る。
ク信号ＣＬＫに同期してシフトレジスタＳＲにシリアル
に入力することにより１ライン分の印字信号ＤＡＴＡを
シフトレジスタＳＲに格納し、次にラッチ信号ＬＡＴに
同期してシフトレジスタＳＲの各ビットに格納された印
字信号ＤＡＴＡをラッチＬにパラレルに転送することに
より１ライン分の印字信号ＤＡＴＡをラッチＬで保持す
る。
【０００５】次にストローブ信号ＳＴＢ１がハイレベル
からロウレベルに反転すると、ストローブ信号ＳＴＢ１
に対応するストローブ信号線が接続されたアンドゲート
Ｇを介してスイッチングトランジスタＴの開閉が制御さ
れ、発熱抵抗体２２のうち半数が選択的に通電される。
からロウレベルに反転すると、ストローブ信号ＳＴＢ１
に対応するストローブ信号線が接続されたアンドゲート
Ｇを介してスイッチングトランジスタＴの開閉が制御さ
れ、発熱抵抗体２２のうち半数が選択的に通電される。
【０００６】次にストローブ信号ＳＴＢ１がロウレベル
からハイレベルに反転し、ストローブ信号ＳＴＢ２がハ
イレベルからロウレベルに反転すると、ストローブ信号
ＳＴＢ２に対応するストローブ信号線が接続されたアン
ドゲートＧを介してスイッチングトランジスタＴの開閉
が制御され、発熱抵抗体２２のうち残りの半数が選択的
に通電される。
からハイレベルに反転し、ストローブ信号ＳＴＢ２がハ
イレベルからロウレベルに反転すると、ストローブ信号
ＳＴＢ２に対応するストローブ信号線が接続されたアン
ドゲートＧを介してスイッチングトランジスタＴの開閉
が制御され、発熱抵抗体２２のうち残りの半数が選択的
に通電される。
【０００７】これにより発熱抵抗体２２が２分割駆動さ
れ、感熱紙等に一連の感熱記録が行われる。
れ、感熱紙等に一連の感熱記録が行われる。
【０００８】
【発明が解決しようとする課題】しかしながら、この従
来のサーマルヘッドにおいては、駆動用ＩＣ２３内に発
熱抵抗体２２と同一ビット数のシフトレジスタＳＲ、ラ
ッチＬ、アンドケートＧ及びスイッチングトランジスタ
Ｔを有しており、これらの中でも特に各発熱抵抗体２２
毎に接続されているスイッチングトランジスタＴには１
０ｍＡ〜３０ｍＡの大電流が流れ、かつ、２５Ｖ〜３０
Ｖの電圧が印加されることから、大きな耐圧特性を要す
る。このため、駆動用ＩＣ２３の内部には多数のスイッ
チングトランジスタＴを設けるための広い面積が必要と
なって駆動用ＩＣ２３が大型化し、サーマルヘッドの小
型化が困難であるという欠点を有していた。
来のサーマルヘッドにおいては、駆動用ＩＣ２３内に発
熱抵抗体２２と同一ビット数のシフトレジスタＳＲ、ラ
ッチＬ、アンドケートＧ及びスイッチングトランジスタ
Ｔを有しており、これらの中でも特に各発熱抵抗体２２
毎に接続されているスイッチングトランジスタＴには１
０ｍＡ〜３０ｍＡの大電流が流れ、かつ、２５Ｖ〜３０
Ｖの電圧が印加されることから、大きな耐圧特性を要す
る。このため、駆動用ＩＣ２３の内部には多数のスイッ
チングトランジスタＴを設けるための広い面積が必要と
なって駆動用ＩＣ２３が大型化し、サーマルヘッドの小
型化が困難であるという欠点を有していた。
【０００９】また駆動用ＩＣ２３を構成するのに発熱抵
抗体２２と同数の極めて多くのシフトレジスタＳＲ、ラ
ッチＬ、アンドケートＧ及びスイッチングトランジスタ
Ｔが必要であることから、駆動用ＩＣ２３の製造コスト
を低く抑えることが困難であり、製品としてのサーマル
ヘッドが高価なものとなる欠点を有している。
抗体２２と同数の極めて多くのシフトレジスタＳＲ、ラ
ッチＬ、アンドケートＧ及びスイッチングトランジスタ
Ｔが必要であることから、駆動用ＩＣ２３の製造コスト
を低く抑えることが困難であり、製品としてのサーマル
ヘッドが高価なものとなる欠点を有している。
【００１０】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は駆動用ＩＣを小型化し、かつ、従来より
低い製造コストで製作することが可能なサーマルヘッド
を提供することにある。
で、その目的は駆動用ＩＣを小型化し、かつ、従来より
低い製造コストで製作することが可能なサーマルヘッド
を提供することにある。
【００１１】
【課題を解決するための手段】本発明のサーマルヘッド
は、多数の発熱抵抗体と、該発熱抵抗体に流れる電流を
制御する多数のスイッチング素子と、所定の周波数を有
するストローブ信号によって前記スイッチング素子を開
閉する複数個のゲート素子と、シリアルデータから成る
印字データをパラレルデータに変換して前記ゲート素子
に供給するシフトレジスタとを備えたサーマルヘッドで
あって、前記各スイッチング素子には複数個の発熱抵抗
体が並列に接続されており、且つ、該スイッチング素子
と各発熱抵抗体との間に、それぞれが異なる周波数領域
の電力入力に対してインピーダンスを極小となす周波数
選択素子が接続されていることを特徴とする。
は、多数の発熱抵抗体と、該発熱抵抗体に流れる電流を
制御する多数のスイッチング素子と、所定の周波数を有
するストローブ信号によって前記スイッチング素子を開
閉する複数個のゲート素子と、シリアルデータから成る
印字データをパラレルデータに変換して前記ゲート素子
に供給するシフトレジスタとを備えたサーマルヘッドで
あって、前記各スイッチング素子には複数個の発熱抵抗
体が並列に接続されており、且つ、該スイッチング素子
と各発熱抵抗体との間に、それぞれが異なる周波数領域
の電力入力に対してインピーダンスを極小となす周波数
選択素子が接続されていることを特徴とする。
【００１２】また本発明のサーマルヘッドは、多数の発
熱抵抗体と、該発熱抵抗体に流れる電流を制御する多数
のスイッチング素子と、所定の周波数を有するストロー
ブ信号によって前記スイッチング素子を開閉する複数個
のゲート素子と、シリアルデータから成る印字データを
パラレルデータに変換して前記ゲート素子に供給するシ
フトレジスタとを備えたサーマルヘッドであって、前記
各スイッチング素子に２個の発熱抵抗体が並列に接続さ
れ、且つ、該スイッチング素子と一方の発熱抵抗体との
間に、コンデンサ、或いは、コイルが接続されているこ
とを特徴とする。
熱抵抗体と、該発熱抵抗体に流れる電流を制御する多数
のスイッチング素子と、所定の周波数を有するストロー
ブ信号によって前記スイッチング素子を開閉する複数個
のゲート素子と、シリアルデータから成る印字データを
パラレルデータに変換して前記ゲート素子に供給するシ
フトレジスタとを備えたサーマルヘッドであって、前記
各スイッチング素子に２個の発熱抵抗体が並列に接続さ
れ、且つ、該スイッチング素子と一方の発熱抵抗体との
間に、コンデンサ、或いは、コイルが接続されているこ
とを特徴とする。
【００１３】
【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。
詳細に説明する。
【００１４】（実施例１）図１は本発明のサーマルヘッ
ドの第１実施例を示す回路図、図２は図１に示すサーマ
ルヘッドの駆動用ＩＣ内の構成を示す回路図であり、１
は絶縁基板、２は発熱抵抗体、３ａは個別電極、３ｂは
共通電極、４は駆動用ＩＣ、ＳＲはシフトレジスタ、Ｌ
はラッチ、Ｇはアンドゲート、Ｔはスイッチングトラン
ジスタ、Ｓａ、Ｓｂは周波数選択素子である。
ドの第１実施例を示す回路図、図２は図１に示すサーマ
ルヘッドの駆動用ＩＣ内の構成を示す回路図であり、１
は絶縁基板、２は発熱抵抗体、３ａは個別電極、３ｂは
共通電極、４は駆動用ＩＣ、ＳＲはシフトレジスタ、Ｌ
はラッチ、Ｇはアンドゲート、Ｔはスイッチングトラン
ジスタ、Ｓａ、Ｓｂは周波数選択素子である。
【００１５】本実施例のサーマルヘッドは、アルミナセ
ラミックス等からなる絶縁基板１上に、窒化タンタル等
からなる多数の発熱抵抗体２（Ｒ１〜Ｒ２０４８）と、
該発熱抵抗体２の両端に接続される個別電極３ａ及び共
通電極３ｂと、前記発熱抵抗体２を印字信号に基づいて
選択的に発熱させるための駆動用ＩＣ４と、該駆動用Ｉ
Ｃ４に種々の制御信号を入力するための制御信号線（ス
トローブ信号線５、ラッチ信号線６、データ信号線７、
クロック信号線８）とが取着されている。
ラミックス等からなる絶縁基板１上に、窒化タンタル等
からなる多数の発熱抵抗体２（Ｒ１〜Ｒ２０４８）と、
該発熱抵抗体２の両端に接続される個別電極３ａ及び共
通電極３ｂと、前記発熱抵抗体２を印字信号に基づいて
選択的に発熱させるための駆動用ＩＣ４と、該駆動用Ｉ
Ｃ４に種々の制御信号を入力するための制御信号線（ス
トローブ信号線５、ラッチ信号線６、データ信号線７、
クロック信号線８）とが取着されている。
【００１６】また前記駆動用ＩＣ４は、その内部に発熱
抵抗体２の１／２のビット数をもつシフトレジスタＳ
Ｒ、ラッチＬ、アンドゲートＧおよびスイッチングトラ
ンジスタＴを有している。
抵抗体２の１／２のビット数をもつシフトレジスタＳ
Ｒ、ラッチＬ、アンドゲートＧおよびスイッチングトラ
ンジスタＴを有している。
【００１７】前記シフトレジスタＳＲは、シリアルデー
タからなる印字信号をパラレルデータに変換してラッチ
Ｌに転送するためのものであり、ラッチＬはシフトレジ
スタＳＲからの印字信号をラッチ信号に同期して一時的
に保持するためのものである。
タからなる印字信号をパラレルデータに変換してラッチ
Ｌに転送するためのものであり、ラッチＬはシフトレジ
スタＳＲからの印字信号をラッチ信号に同期して一時的
に保持するためのものである。
【００１８】また前記スイッチングトランジスタＴは発
熱抵抗体２に流れる電流を制御するためのものであり、
アンドゲートＧに所定の周波数を有するストローブ信号
ＳＴＢが入力されると、スイッチングトランジスタＴの
開閉が制御されるようになっている。
熱抵抗体２に流れる電流を制御するためのものであり、
アンドゲートＧに所定の周波数を有するストローブ信号
ＳＴＢが入力されると、スイッチングトランジスタＴの
開閉が制御されるようになっている。
【００１９】これら各スイッチングトランジスタＴのド
レイン側には２個の発熱抵抗体２が並列に接続されてお
り、且つ、該スイッチングトランジスタＴと各発熱抵抗
体２との間に、それぞれが異なる周波数領域の電力入力
に対してインピーダンスを極小となす周波数選択素子Ｓ
ａ、Ｓｂが直列に接続されている。
レイン側には２個の発熱抵抗体２が並列に接続されてお
り、且つ、該スイッチングトランジスタＴと各発熱抵抗
体２との間に、それぞれが異なる周波数領域の電力入力
に対してインピーダンスを極小となす周波数選択素子Ｓ
ａ、Ｓｂが直列に接続されている。
【００２０】前記周波数選択素子Ｓａ、Ｓｂは、それぞ
れ所定の周波数を選択するためのものであり、例えば、
周波数選択素子Ｓａは所定の静電容量Ｃａ（１６０μ
Ｆ）をもつコンデンサと所定のインダクタンスＬａ（１
６０μＨ）をもつコイルとを直列接続して成り、所定の
周波数ｆａ、例えば１ｋＨｚを選択する。
れ所定の周波数を選択するためのものであり、例えば、
周波数選択素子Ｓａは所定の静電容量Ｃａ（１６０μ
Ｆ）をもつコンデンサと所定のインダクタンスＬａ（１
６０μＨ）をもつコイルとを直列接続して成り、所定の
周波数ｆａ、例えば１ｋＨｚを選択する。
【００２１】また周波数選択素子Ｓｂは所定の静電容量
Ｃｂ（０．１６μＦ）をもつコンデンサと所定のインダ
クタンスＬｂ（０．１６μＨ）をもつコイルとを直列接
続して成り、所定の周波数ｆｂ、例えば１ＭＨｚを選択
する。
Ｃｂ（０．１６μＦ）をもつコンデンサと所定のインダ
クタンスＬｂ（０．１６μＨ）をもつコイルとを直列接
続して成り、所定の周波数ｆｂ、例えば１ＭＨｚを選択
する。
【００２２】次に上述したサーマルヘッドの印画動作に
ついて、図３に示すタイミングチャートを用いて説明す
る。
ついて、図３に示すタイミングチャートを用いて説明す
る。
【００２３】まず１ライン分の印字信号（ＤＡＴＡ）の
うち、奇数ビットの印字信号Ｄａをクロック信号（ＣＬ
Ｋ）に同期してシフトレジスタＳにシリアル入力し、シ
フトレジスタＳＲに奇数ビットの印字信号（Ｄａ）を格
納する。
うち、奇数ビットの印字信号Ｄａをクロック信号（ＣＬ
Ｋ）に同期してシフトレジスタＳにシリアル入力し、シ
フトレジスタＳＲに奇数ビットの印字信号（Ｄａ）を格
納する。
【００２４】次にラッチ信号（ＬＡＴ）に同期してシフ
トレジスタＳＲに格納されている印字信号（Ｄａ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
トレジスタＳＲに格納されている印字信号（Ｄａ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
【００２５】次に周波数ｆａ（１ｋＨｚ）で第１のスト
ローブ信号（ＳＴＢ）をアンドゲートＧに入力し、これ
によって周波数選択素子Ｓａを低インピーダンスとな
す。
ローブ信号（ＳＴＢ）をアンドゲートＧに入力し、これ
によって周波数選択素子Ｓａを低インピーダンスとな
す。
【００２６】前記発熱抵抗体２の合成インピーダンス
Ｚ、及び共振周波数ｆO は次式で表される。
Ｚ、及び共振周波数ｆO は次式で表される。
【００２７】
【数１】
【００２８】前記Ｃａ、Ｌａの回路素子を有する周波数
選択素子Ｓａの場合、共振周波数ｆO が１ｋＨｚとな
り、インピーダンス成分のうち、（Ｌω−１／Ｃω）の
項が０となるので、スイッチングトランジスタＴと発熱
抵抗体２との間は完全に導通しているのに対し、同じス
イッチングトランジスタＴに並列接続されている周波数
選択素子Ｓｂでは容量Ｃｂ及びインダクタンスＬｂを有
する場合、（Ｌω−１／Ｃω）の項が１０００Ωとなり
高インピーダンスとなるので、例えば発熱抵抗体２の電
気抵抗値が１０００Ωであるとき、偶数ビットの消費電
力は奇数ビットの消費電力に比し約７０％と低くなる。
選択素子Ｓａの場合、共振周波数ｆO が１ｋＨｚとな
り、インピーダンス成分のうち、（Ｌω−１／Ｃω）の
項が０となるので、スイッチングトランジスタＴと発熱
抵抗体２との間は完全に導通しているのに対し、同じス
イッチングトランジスタＴに並列接続されている周波数
選択素子Ｓｂでは容量Ｃｂ及びインダクタンスＬｂを有
する場合、（Ｌω−１／Ｃω）の項が１０００Ωとなり
高インピーダンスとなるので、例えば発熱抵抗体２の電
気抵抗値が１０００Ωであるとき、偶数ビットの消費電
力は奇数ビットの消費電力に比し約７０％と低くなる。
【００２９】従って感熱紙等に記録する際の臨界エネル
ギーを、この両者の中間に設定しておけば、奇数ビット
では印字信号（Ｄａ）に基づいて印字が行われ、偶数ビ
ットでは印字が行われない。
ギーを、この両者の中間に設定しておけば、奇数ビット
では印字信号（Ｄａ）に基づいて印字が行われ、偶数ビ
ットでは印字が行われない。
【００３０】このようにしてラッチＬで保持されている
印字信号（Ｄａ）に基づき奇数ビットの印画動作が行わ
れた後、偶数ビットの印字信号（Ｄｂ）をクロック信号
（ＣＬＫ）に同期してシフトレジスタＳＲにシリアルに
入力し、シフトレジスタＳＲに印字信号Ｄｂを格納す
る。
印字信号（Ｄａ）に基づき奇数ビットの印画動作が行わ
れた後、偶数ビットの印字信号（Ｄｂ）をクロック信号
（ＣＬＫ）に同期してシフトレジスタＳＲにシリアルに
入力し、シフトレジスタＳＲに印字信号Ｄｂを格納す
る。
【００３１】次にラッチ信号（ＬＡＴ）に同期してシフ
トレジスタＳＲに格納されている印字信号Ｄｂをパラレ
ルデータに変換し、これをラッチＬに転送する。
トレジスタＳＲに格納されている印字信号Ｄｂをパラレ
ルデータに変換し、これをラッチＬに転送する。
【００３２】次に前記第１のストローブ信号とは異なる
周波数ｆｂ（１ＭＨｚ）をもった第２のストローブ信号
（ＳＴＢ）をアンドゲートＧに入力し、これによって周
波数選択素子Ｓｂを低インピーダンスとなす。
周波数ｆｂ（１ＭＨｚ）をもった第２のストローブ信号
（ＳＴＢ）をアンドゲートＧに入力し、これによって周
波数選択素子Ｓｂを低インピーダンスとなす。
【００３３】これによって周波数選択素子Ｓａが高イン
ピーダンスになり、偶数ビットの発熱抵抗体Ｒが選択的
にジュール発熱する。
ピーダンスになり、偶数ビットの発熱抵抗体Ｒが選択的
にジュール発熱する。
【００３４】このとき、周波数選択素子Ｓｂの共振周波
数が１ＭＨｚで、（Ｌω−１／Ｃω）の項が０となるの
で、スイッチングトランジスタＴと偶数ビットの発熱抵
抗体２との間が完全に導通する。これに対し、奇数ビッ
トの周波数選択素子Ｓａは（Ｌω−１／Ｃω）の項が１
０００Ωとなり、高インピーダンスとなる。
数が１ＭＨｚで、（Ｌω−１／Ｃω）の項が０となるの
で、スイッチングトランジスタＴと偶数ビットの発熱抵
抗体２との間が完全に導通する。これに対し、奇数ビッ
トの周波数選択素子Ｓａは（Ｌω−１／Ｃω）の項が１
０００Ωとなり、高インピーダンスとなる。
【００３５】以上のようなサイクルを繰り返すことによ
って感熱紙等に一連の印字画像が形成される。
って感熱紙等に一連の印字画像が形成される。
【００３６】上述した第１実施例のサーマルヘッドにお
いては、各スイッチングトランジスタＴと複数個の発熱
抵抗体２との間に、それぞれが異なる周波数領域を選択
する複数個の周波数選択素子Ｓａ、Ｓｂを接続したこと
により、２種類の異なる周波数をもったストローブ信号
（ＳＴＢ）を順次アンドゲートＧに入力して、１本のス
トローブ信号線５で、発熱抵抗体２を２分割駆動するこ
とができる。
いては、各スイッチングトランジスタＴと複数個の発熱
抵抗体２との間に、それぞれが異なる周波数領域を選択
する複数個の周波数選択素子Ｓａ、Ｓｂを接続したこと
により、２種類の異なる周波数をもったストローブ信号
（ＳＴＢ）を順次アンドゲートＧに入力して、１本のス
トローブ信号線５で、発熱抵抗体２を２分割駆動するこ
とができる。
【００３７】しかも駆動用ＩＣ４内のシフトレジスタＳ
Ｒ、ラッチＬ、アンドゲートＧ及びスイッチングトラン
ジスタＴの数は大幅に減るので、駆動用ＩＣ４の小型化
が可能であり、これによってサーマルヘッドを小型化す
ることもできる。
Ｒ、ラッチＬ、アンドゲートＧ及びスイッチングトラン
ジスタＴの数は大幅に減るので、駆動用ＩＣ４の小型化
が可能であり、これによってサーマルヘッドを小型化す
ることもできる。
【００３８】また駆動用ＩＣ４内で大きな面積を占める
スイッチングトランジスタＴの数も大幅に減るため、駆
動用ＩＣ４の小型化には極めて有利であり、更に駆動用
ＩＣ４の製造コストの低減されて製品としてのサーマル
ヘッドを安価になすことができる。
スイッチングトランジスタＴの数も大幅に減るため、駆
動用ＩＣ４の小型化には極めて有利であり、更に駆動用
ＩＣ４の製造コストの低減されて製品としてのサーマル
ヘッドを安価になすことができる。
【００３９】（第２実施例）次に本発明のサーマルヘッ
ドの第２実施例について説明する。
ドの第２実施例について説明する。
【００４０】図４は本発明の第２実施例にかかる駆動用
ＩＣの構成を示す回路図、図５は図４のサーマルヘッド
を用いて印画動作を行う際のタイミングチャートであ
る。尚、第１実施例と同一箇所には同一符号を用いる。
ＩＣの構成を示す回路図、図５は図４のサーマルヘッド
を用いて印画動作を行う際のタイミングチャートであ
る。尚、第１実施例と同一箇所には同一符号を用いる。
【００４１】第２実施例のサーマルヘッドが、第１実施
例のサーマルヘッドと異なる点は、周波数選択素子Ｓａ
が０．０３２μＦの静電容量Ｃをもつコンデンサであ
り、周波数選択素子Ｓｂが１．６ｍＨのインダクタンス
をもつコイルであることである。尚、各発熱抵抗体２の
電気抵抗値Ｒは３０００Ωに設定されている。
例のサーマルヘッドと異なる点は、周波数選択素子Ｓａ
が０．０３２μＦの静電容量Ｃをもつコンデンサであ
り、周波数選択素子Ｓｂが１．６ｍＨのインダクタンス
をもつコイルであることである。尚、各発熱抵抗体２の
電気抵抗値Ｒは３０００Ωに設定されている。
【００４２】次に上述したサーマルヘッドの印画動作に
ついて、図５に示すタイミングチャートを用いて説明す
る。
ついて、図５に示すタイミングチャートを用いて説明す
る。
【００４３】まず１ライン分の印字信号（ＤＡＴＡ）の
うち、偶数ビットの印字信号Ｄｂをクロック信号（ＣＬ
Ｋ）に同期してシフトレジスタＳにシリアル入力し、シ
フトレジスタＳＲに偶数ビットの印字信号（Ｄｂ）を格
納する。
うち、偶数ビットの印字信号Ｄｂをクロック信号（ＣＬ
Ｋ）に同期してシフトレジスタＳにシリアル入力し、シ
フトレジスタＳＲに偶数ビットの印字信号（Ｄｂ）を格
納する。
【００４４】次にラッチ信号（ＬＡＴ）に同期してシフ
トレジスタＳＲに格納されている印字信号（Ｄｂ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
トレジスタＳＲに格納されている印字信号（Ｄｂ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
【００４５】次に２ｍｓｅｃ周期の第１のストローブ信
号（周波数：５００Ｈｚ）をアンドゲートＧに入力し、
これによって周波数選択素子Ｓｂを低インピーダンスと
なす。このとき、奇数ビットの発熱抵抗体２と周波数選
択素子Ｓａとの合成インピーダンスＺａ、及び偶数ビッ
トの発熱抵抗体２と周波数選択素子Ｓｂとの合成インピ
ーダンスＺｂは次式で表される。
号（周波数：５００Ｈｚ）をアンドゲートＧに入力し、
これによって周波数選択素子Ｓｂを低インピーダンスと
なす。このとき、奇数ビットの発熱抵抗体２と周波数選
択素子Ｓａとの合成インピーダンスＺａ、及び偶数ビッ
トの発熱抵抗体２と周波数選択素子Ｓｂとの合成インピ
ーダンスＺｂは次式で表される。
【００４６】
【数２】
【００４７】前記周波数選択素子Ｓａとして用いたコン
デンサの静電容量Ｃは０．０３２μＦであることから、
Ｓａのインピーダンス成分１／Ｃωは１０ｋΩとなり、
合成インピーダンスＺａも約１０ｋΩと極めて大きくな
る。このため、奇数ビットの発熱抵抗体２の消費電力は
５８ｍＷと極めて小さく、印画に寄与しない。これに対
してＳｂのインピーダンス成分Ｌωは５ｋΩと極めて小
さく、偶数ビットの発熱抵抗体２の消費電力は１９０ｍ
Ｗと大きいため、スイッチングトランジスタＴと偶数ビ
ットの発熱抵抗体２との間が完全に導通して偶数ビット
の発熱抵抗体２の発熱のみが感熱紙等への印画に寄与す
る。
デンサの静電容量Ｃは０．０３２μＦであることから、
Ｓａのインピーダンス成分１／Ｃωは１０ｋΩとなり、
合成インピーダンスＺａも約１０ｋΩと極めて大きくな
る。このため、奇数ビットの発熱抵抗体２の消費電力は
５８ｍＷと極めて小さく、印画に寄与しない。これに対
してＳｂのインピーダンス成分Ｌωは５ｋΩと極めて小
さく、偶数ビットの発熱抵抗体２の消費電力は１９０ｍ
Ｗと大きいため、スイッチングトランジスタＴと偶数ビ
ットの発熱抵抗体２との間が完全に導通して偶数ビット
の発熱抵抗体２の発熱のみが感熱紙等への印画に寄与す
る。
【００４８】このようにしてラッチＬで保持されている
印字信号（Ｄｂ）に基づき偶数ビットの印画動作が行わ
れた後、奇数ビットの印字信号（Ｄａ）をクロック信号
（ＣＬＫ）に同期してシフトレジスタＳＲにシリアルに
入力し、シフトレジスタＳＲに印字信号Ｄａを格納す
る。
印字信号（Ｄｂ）に基づき偶数ビットの印画動作が行わ
れた後、奇数ビットの印字信号（Ｄａ）をクロック信号
（ＣＬＫ）に同期してシフトレジスタＳＲにシリアルに
入力し、シフトレジスタＳＲに印字信号Ｄａを格納す
る。
【００４９】次にラッチ信号（ＬＡＴ）に同期してシフ
トレジスタＳＲに格納されている印字信号Ｄａをパラレ
ルデータに変換し、これをラッチＬに転送する。
トレジスタＳＲに格納されている印字信号Ｄａをパラレ
ルデータに変換し、これをラッチＬに転送する。
【００５０】次に１μｓｅｃ周期の前記第２のストロー
ブ信号（周波数：１ＭＨｚ）をアンドゲートＧに入力
し、これによって周波数選択素子Ｓａを低インピーダン
スとなす。
ブ信号（周波数：１ＭＨｚ）をアンドゲートＧに入力
し、これによって周波数選択素子Ｓａを低インピーダン
スとなす。
【００５１】これによって周波数選択素子Ｓｂが高イン
ピーダンスになり、奇数ビットの発熱抵抗体Ｒが選択的
にジュール発熱する。
ピーダンスになり、奇数ビットの発熱抵抗体Ｒが選択的
にジュール発熱する。
【００５２】このとき、偶数ビットのコンデンサのイン
ピーダンス成分は５ｋΩと極めて小さく、反対に偶数ビ
ットのコイルのインピーダンス成分は１０ｋΩと極めて
大きくなるため、スイッチングトランジスタＴと奇数ビ
ットの発熱抵抗体２との間が完全に導通して奇数ビット
の発熱抵抗体２が印画駆動され、偶数ビットの発熱抵抗
体２は印画駆動されない。
ピーダンス成分は５ｋΩと極めて小さく、反対に偶数ビ
ットのコイルのインピーダンス成分は１０ｋΩと極めて
大きくなるため、スイッチングトランジスタＴと奇数ビ
ットの発熱抵抗体２との間が完全に導通して奇数ビット
の発熱抵抗体２が印画駆動され、偶数ビットの発熱抵抗
体２は印画駆動されない。
【００５３】以上のようなサイクルを繰り返すことによ
って感熱紙等に一連の印字画像が形成される。
って感熱紙等に一連の印字画像が形成される。
【００５４】この第２実施例においても、各スイッチン
グトランジスタＴと複数個の発熱抵抗体２との間に、そ
れぞれが異なる周波数領域を選択する複数個の周波数選
択素子Ｓａ、Ｓｂを接続したことにより、第１実施例と
全く同様の効果を奏する。
グトランジスタＴと複数個の発熱抵抗体２との間に、そ
れぞれが異なる周波数領域を選択する複数個の周波数選
択素子Ｓａ、Ｓｂを接続したことにより、第１実施例と
全く同様の効果を奏する。
【００５５】（第３実施例）次に本発明のサーマルヘッ
ドの第３実施例について説明する。
ドの第３実施例について説明する。
【００５６】図６は本発明の第３実施例にかかる駆動用
ＩＣの構成を示す回路図である。尚、第１実施例と同一
箇所には同一符号を用いる。
ＩＣの構成を示す回路図である。尚、第１実施例と同一
箇所には同一符号を用いる。
【００５７】第３実施例のサーマルヘッドが、第１実施
例のサーマルヘッドと異なる点は、各スイッチングトラ
ンジスタＴに２個の発熱抵抗体２が並列に接続されてお
り、且つ、該スイッチングトランジスタＴと前記２個の
発熱抵抗体２の間に、静電容量の異なるコンデンサＣ
１、Ｃ２が周波数選択素子としてそれぞれ接続されてい
ることである。
例のサーマルヘッドと異なる点は、各スイッチングトラ
ンジスタＴに２個の発熱抵抗体２が並列に接続されてお
り、且つ、該スイッチングトランジスタＴと前記２個の
発熱抵抗体２の間に、静電容量の異なるコンデンサＣ
１、Ｃ２が周波数選択素子としてそれぞれ接続されてい
ることである。
【００５８】前記コンデンサＣ１はスイッチングトラン
ジスタＴと奇数ビットの発熱抵抗体２の間に介在されて
おり、０．０３２μＦの静電容量Ｃを有している。
ジスタＴと奇数ビットの発熱抵抗体２の間に介在されて
おり、０．０３２μＦの静電容量Ｃを有している。
【００５９】また前記コンデンサＣ２はスイッチングト
ランジスタＴと偶数ビットの発熱抵抗体２の間に介在さ
れており、３．２μＦの静電容量Ｃ’を有している。
ランジスタＴと偶数ビットの発熱抵抗体２の間に介在さ
れており、３．２μＦの静電容量Ｃ’を有している。
【００６０】尚、各発熱抵抗体２の電気抵抗値Ｒは３０
００Ωに設定されている。
００Ωに設定されている。
【００６１】次に上述したサーマルヘッドの印画動作に
ついて、図５に示すタイミングチャートを用いて説明す
る。
ついて、図５に示すタイミングチャートを用いて説明す
る。
【００６２】まず発熱抵抗体２と同一ビット数の画像デ
ータより、スイッチングトランジスタＴに接続されてい
る２個の発熱抵抗体２のうち一方のみを発熱駆動するデ
ータで構成した印字信号（Ｄｂ）と２個の発熱抵抗体２
を両方とも発熱駆動するデータで構成した印字信号（Ｄ
ａ）とを作成し、最初に前記印字信号（Ｄｂ）をクロッ
ク信号（ＣＬＫ）に同期してシフトレジスタＳにシリア
ル入力し、シフトレジスタＳＲに印字信号（Ｄｂ）を格
納する。
ータより、スイッチングトランジスタＴに接続されてい
る２個の発熱抵抗体２のうち一方のみを発熱駆動するデ
ータで構成した印字信号（Ｄｂ）と２個の発熱抵抗体２
を両方とも発熱駆動するデータで構成した印字信号（Ｄ
ａ）とを作成し、最初に前記印字信号（Ｄｂ）をクロッ
ク信号（ＣＬＫ）に同期してシフトレジスタＳにシリア
ル入力し、シフトレジスタＳＲに印字信号（Ｄｂ）を格
納する。
【００６３】次にラッチ信号（ＬＡＴ）に同期してシフ
トレジスタＳＲに格納されている印字信号（Ｄｂ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
トレジスタＳＲに格納されている印字信号（Ｄｂ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
【００６４】次に２ｍｓｅｃ周期の第１のストローブ信
号（周波数：５００Ｈｚ）をアンドゲートＧに入力し、
これによって周波数選択素子Ｓｂを低インピーダンスと
なす。このとき、奇数ビットの発熱抵抗体２とコンデン
サＣ１との合成インピーダンスＺｃ、及び偶数ビットの
発熱抵抗体２とコンデンサＣ２との合成インピーダンス
Ｚｄは次式で表される。
号（周波数：５００Ｈｚ）をアンドゲートＧに入力し、
これによって周波数選択素子Ｓｂを低インピーダンスと
なす。このとき、奇数ビットの発熱抵抗体２とコンデン
サＣ１との合成インピーダンスＺｃ、及び偶数ビットの
発熱抵抗体２とコンデンサＣ２との合成インピーダンス
Ｚｄは次式で表される。
【００６５】
【数３】
【００６６】前記コンデンサＣ１の静電容量Ｃは０．０
３２μＦであることから、インピーダンス成分１／Ｃω
は１０ｋΩとなり、合成インピーダンスＺｃも約１０ｋ
Ωと極めて大きくなる。このため、奇数ビットの発熱抵
抗体２の消費電力は５８ｍＷと極めて小さく、印画に寄
与しない。これに対してＺｄのインピーダンス成分１／
Ｃ’ωは０．１ｋΩと極めて小さく、偶数ビットの発熱
抵抗体２の消費電力は１９０ｍＷと大きいため、スイッ
チングトランジスタＴと偶数ビットの発熱抵抗体２との
間が完全に導通して偶数ビットの発熱抵抗体２の発熱の
みが感熱紙等への印画に寄与する。
３２μＦであることから、インピーダンス成分１／Ｃω
は１０ｋΩとなり、合成インピーダンスＺｃも約１０ｋ
Ωと極めて大きくなる。このため、奇数ビットの発熱抵
抗体２の消費電力は５８ｍＷと極めて小さく、印画に寄
与しない。これに対してＺｄのインピーダンス成分１／
Ｃ’ωは０．１ｋΩと極めて小さく、偶数ビットの発熱
抵抗体２の消費電力は１９０ｍＷと大きいため、スイッ
チングトランジスタＴと偶数ビットの発熱抵抗体２との
間が完全に導通して偶数ビットの発熱抵抗体２の発熱の
みが感熱紙等への印画に寄与する。
【００６７】このようにしてラッチＬで保持されている
印字信号（Ｄｂ）に基づき偶数ビットのみの印画動作が
行われた後、前記印字信号（Ｄａ）をクロック信号（Ｃ
ＬＫ）に同期してシフトレジスタＳＲにシリアルに入力
し、シフトレジスタＳＲに印字信号（Ｄａ）を格納す
る。
印字信号（Ｄｂ）に基づき偶数ビットのみの印画動作が
行われた後、前記印字信号（Ｄａ）をクロック信号（Ｃ
ＬＫ）に同期してシフトレジスタＳＲにシリアルに入力
し、シフトレジスタＳＲに印字信号（Ｄａ）を格納す
る。
【００６８】次にラッチ信号（ＬＡＴ）に同期してシフ
トレジスタＳＲに格納されている印字信号（Ｄａ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
トレジスタＳＲに格納されている印字信号（Ｄａ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
【００６９】そして次に１μｓｅｃ周期の前記第２のス
トローブ信号（周波数：１ＭＨｚ）をアンドゲートＧに
入力する。これによってコンデンサＣ１のインピーダン
ス成分が５Ωと極めて小さくなり、スイッチングトラン
ジスタＴにコンデンサＣ１、Ｃ２を介して接続されてい
る２個の発熱抵抗体２が印字信号（Ｄａ）に対応して同
時にジュール発熱し、感熱紙等への印画が行われる。
トローブ信号（周波数：１ＭＨｚ）をアンドゲートＧに
入力する。これによってコンデンサＣ１のインピーダン
ス成分が５Ωと極めて小さくなり、スイッチングトラン
ジスタＴにコンデンサＣ１、Ｃ２を介して接続されてい
る２個の発熱抵抗体２が印字信号（Ｄａ）に対応して同
時にジュール発熱し、感熱紙等への印画が行われる。
【００７０】以上のようなサイクルを繰り返すことによ
って感熱紙等に一連の印字画像が形成される。
って感熱紙等に一連の印字画像が形成される。
【００７１】この第３実施例においても、各スイッチン
グトランジスタＴと複数個の発熱抵抗体２との間に、そ
れぞれが異なる周波数領域を選択する複数個の周波数選
択素子を接続したことにより、第１実施例と同様の効果
を奏する。
グトランジスタＴと複数個の発熱抵抗体２との間に、そ
れぞれが異なる周波数領域を選択する複数個の周波数選
択素子を接続したことにより、第１実施例と同様の効果
を奏する。
【００７２】（第４実施例）次に本発明のサーマルヘッ
ドの第４実施例について説明する。
ドの第４実施例について説明する。
【００７３】図７は本発明の第４実施例にかかる駆動用
ＩＣの構成を示す回路図である。尚、第１実施例と同一
箇所には同一符号を用いる。
ＩＣの構成を示す回路図である。尚、第１実施例と同一
箇所には同一符号を用いる。
【００７４】第４実施例のサーマルヘッドが、第１実施
例のサーマルヘッドと異なる点は、各スイッチングトラ
ンジスタＴに２個の発熱抵抗体２が並列に接続されてお
り、且つ、該スイッチングトランジスタＴと、前記２個
の発熱抵抗体２のうち一方の発熱抵抗体２（奇数ビッ
ト）との間に、コンデンサＣ１が接続されていることで
ある。
例のサーマルヘッドと異なる点は、各スイッチングトラ
ンジスタＴに２個の発熱抵抗体２が並列に接続されてお
り、且つ、該スイッチングトランジスタＴと、前記２個
の発熱抵抗体２のうち一方の発熱抵抗体２（奇数ビッ
ト）との間に、コンデンサＣ１が接続されていることで
ある。
【００７５】前記コンデンサＣ１の静電容量Ｃは０．０
３２μＦであり、各発熱抵抗体２の電気抵抗値Ｒは３０
００Ωに設定されている。
３２μＦであり、各発熱抵抗体２の電気抵抗値Ｒは３０
００Ωに設定されている。
【００７６】次に上述したサーマルヘッドの印画動作に
ついて、図５に示すタイミングチャートを用いて説明す
る。
ついて、図５に示すタイミングチャートを用いて説明す
る。
【００７７】まず発熱抵抗体２と同一ビット数の画像デ
ータより、スイッチングトランジスタＴに接続されてい
る２個の発熱抵抗体２のうち一方のみを発熱駆動するデ
ータで構成した印字信号（Ｄｂ）と２個の発熱抵抗体２
を両方とも発熱駆動するデータで構成した印字信号（Ｄ
ａ）とを作成し、最初に前記印字信号（Ｄｂ）をクロッ
ク信号（ＣＬＫ）に同期してシフトレジスタＳにシリア
ル入力し、シフトレジスタＳＲに偶数ビットの印字信号
（Ｄｂ）を格納する。
ータより、スイッチングトランジスタＴに接続されてい
る２個の発熱抵抗体２のうち一方のみを発熱駆動するデ
ータで構成した印字信号（Ｄｂ）と２個の発熱抵抗体２
を両方とも発熱駆動するデータで構成した印字信号（Ｄ
ａ）とを作成し、最初に前記印字信号（Ｄｂ）をクロッ
ク信号（ＣＬＫ）に同期してシフトレジスタＳにシリア
ル入力し、シフトレジスタＳＲに偶数ビットの印字信号
（Ｄｂ）を格納する。
【００７８】次にラッチ信号（ＬＡＴ）に同期してシフ
トレジスタＳＲに格納されている印字信号（Ｄｂ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
トレジスタＳＲに格納されている印字信号（Ｄｂ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
【００７９】次に２ｍｓｅｃ周期の第１のストローブ信
号（周波数：５００Ｈｚ）をアンドゲートＧに入力し、
これによってコンデンサＣ１を高インピーダンスとな
す。
号（周波数：５００Ｈｚ）をアンドゲートＧに入力し、
これによってコンデンサＣ１を高インピーダンスとな
す。
【００８０】このとき、奇数ビットの発熱抵抗体２とコ
ンデンサＣ１との合成インピーダンスＺは次式で表され
る。
ンデンサＣ１との合成インピーダンスＺは次式で表され
る。
【００８１】
【数４】
【００８２】前記コンデンサＣ１の静電容量Ｃは０．０
３２μＦであることから、Ｚのインピーダンス成分１／
Ｃωは１０ｋΩとなり、合成インピーダンスＺも約１０
ｋΩと極めて大きくなる。このため、奇数ビットの発熱
抵抗体２の消費電力は５８ｍＷと極めて小さく、印画に
寄与しない。これに対してコンデンサＣ１が接続されて
いない偶数ビットの発熱抵抗体２の消費電力は１９０ｍ
Ｗと大きいため、スイッチングトランジスタＴと偶数ビ
ットの発熱抵抗体２との間が完全に導通して偶数ビット
の印画動作のみが行われる。
３２μＦであることから、Ｚのインピーダンス成分１／
Ｃωは１０ｋΩとなり、合成インピーダンスＺも約１０
ｋΩと極めて大きくなる。このため、奇数ビットの発熱
抵抗体２の消費電力は５８ｍＷと極めて小さく、印画に
寄与しない。これに対してコンデンサＣ１が接続されて
いない偶数ビットの発熱抵抗体２の消費電力は１９０ｍ
Ｗと大きいため、スイッチングトランジスタＴと偶数ビ
ットの発熱抵抗体２との間が完全に導通して偶数ビット
の印画動作のみが行われる。
【００８３】このようにしてラッチＬで保持されている
印字信号（Ｄｂ）に基づき偶数ビットのみの印画動作が
行われた後、前記印字信号（Ｄａ）をクロック信号（Ｃ
ＬＫ）に同期してシフトレジスタＳＲにシリアルに入力
し、シフトレジスタＳＲに印字信号Ｄａを格納する。
印字信号（Ｄｂ）に基づき偶数ビットのみの印画動作が
行われた後、前記印字信号（Ｄａ）をクロック信号（Ｃ
ＬＫ）に同期してシフトレジスタＳＲにシリアルに入力
し、シフトレジスタＳＲに印字信号Ｄａを格納する。
【００８４】次にラッチ信号（ＬＡＴ）に同期してシフ
トレジスタＳＲに格納されている印字信号Ｄａをパラレ
ルデータに変換し、これをラッチＬに転送する。
トレジスタＳＲに格納されている印字信号Ｄａをパラレ
ルデータに変換し、これをラッチＬに転送する。
【００８５】そして次に１μｓｅｃ周期の前記第２のス
トローブ信号（周波数：１ＭＨｚ）をアンドゲートＧに
入力する。これによってコンデンサＣ１のインピーダン
ス成分が５Ωと極めて小さくなり、スイッチングトラン
ジスタＴに接続されている２つの発熱抵抗体２が印字信
号（Ｄａ）に対応して同時にジュール発熱し、感熱紙等
への印画が行われる。
トローブ信号（周波数：１ＭＨｚ）をアンドゲートＧに
入力する。これによってコンデンサＣ１のインピーダン
ス成分が５Ωと極めて小さくなり、スイッチングトラン
ジスタＴに接続されている２つの発熱抵抗体２が印字信
号（Ｄａ）に対応して同時にジュール発熱し、感熱紙等
への印画が行われる。
【００８６】以上のようなサイクルを繰り返すことによ
って感熱紙等に一連の印字画像が形成される。
って感熱紙等に一連の印字画像が形成される。
【００８７】この第４実施例においては、各スイッチン
グトランジスタＴと２個の発熱抵抗体２とを並列に接続
し、且つ、該スイッチングトランジスタＴと一方の発熱
抵抗体２との間にコンデンサＣを接続したことから、２
種類のストローブ信号（ＳＴＢ）を順次アンドゲートＧ
に入力して、１本のストローブ信号線５で、発熱抵抗体
２を２分割駆動することができる。
グトランジスタＴと２個の発熱抵抗体２とを並列に接続
し、且つ、該スイッチングトランジスタＴと一方の発熱
抵抗体２との間にコンデンサＣを接続したことから、２
種類のストローブ信号（ＳＴＢ）を順次アンドゲートＧ
に入力して、１本のストローブ信号線５で、発熱抵抗体
２を２分割駆動することができる。
【００８８】しかも駆動用ＩＣ４内のシフトレジスタＳ
Ｒ、ラッチＬ、アンドゲートＧ及びスイッチングトラン
ジスタＴの数は半分に減るので、駆動用ＩＣ４の小型化
が可能であり、これによってサーマルヘッドを小型化す
ることもできる。
Ｒ、ラッチＬ、アンドゲートＧ及びスイッチングトラン
ジスタＴの数は半分に減るので、駆動用ＩＣ４の小型化
が可能であり、これによってサーマルヘッドを小型化す
ることもできる。
【００８９】また駆動用ＩＣ４内で大きな面積を占める
スイッチングトランジスタＴの数も半分に減るため、駆
動用ＩＣ４の小型化には極めて有利であり、更に駆動用
ＩＣ４の製造コストの低減されて製品としてのサーマル
ヘッドを安価になすことができる。
スイッチングトランジスタＴの数も半分に減るため、駆
動用ＩＣ４の小型化には極めて有利であり、更に駆動用
ＩＣ４の製造コストの低減されて製品としてのサーマル
ヘッドを安価になすことができる。
【００９０】（第５実施例）次に本発明のサーマルヘッ
ドの第５実施例について説明する。
ドの第５実施例について説明する。
【００９１】図８は本発明の第５実施例にかかる駆動用
ＩＣの構成を示す回路図である。尚、第１実施例と同一
箇所には同一符号を用いる。
ＩＣの構成を示す回路図である。尚、第１実施例と同一
箇所には同一符号を用いる。
【００９２】第５実施例のサーマルヘッドが、第１実施
例のサーマルヘッドと異なる点は、各スイッチングトラ
ンジスタＴに２個の発熱抵抗体２が並列に接続されてお
り、且つ、該スイッチングトランジスタＴと、前記２個
の発熱抵抗体２のうち一方の発熱抵抗体２（奇数ビッ
ト）との間に、コイルＬ１が接続されていることであ
る。
例のサーマルヘッドと異なる点は、各スイッチングトラ
ンジスタＴに２個の発熱抵抗体２が並列に接続されてお
り、且つ、該スイッチングトランジスタＴと、前記２個
の発熱抵抗体２のうち一方の発熱抵抗体２（奇数ビッ
ト）との間に、コイルＬ１が接続されていることであ
る。
【００９３】前記コイルＬ１のインダクタンスＬは１．
６ｍＨであり、各発熱抵抗体２の電気抵抗値Ｒは３００
０Ωに設定されている。
６ｍＨであり、各発熱抵抗体２の電気抵抗値Ｒは３００
０Ωに設定されている。
【００９４】次に上述したサーマルヘッドの印画動作に
ついて、図５に示すタイミングチャートを用いて説明す
る。
ついて、図５に示すタイミングチャートを用いて説明す
る。
【００９５】まず発熱抵抗体２と同一ビット数の画像デ
ータより、スイッチングトランジスタＴに接続されてい
る２個の発熱抵抗体２のうち一方のみを発熱駆動するデ
ータで構成した印字信号（Ｄｂ）と２個の発熱抵抗体２
を両方とも発熱駆動するデータで構成した印字信号（Ｄ
ａ）とを作成し、最初に前記印字信号（Ｄｂ）をクロッ
ク信号（ＣＬＫ）に同期してシフトレジスタＳにシリア
ル入力し、シフトレジスタＳＲに偶数ビットの印字信号
（Ｄｂ）を格納する。
ータより、スイッチングトランジスタＴに接続されてい
る２個の発熱抵抗体２のうち一方のみを発熱駆動するデ
ータで構成した印字信号（Ｄｂ）と２個の発熱抵抗体２
を両方とも発熱駆動するデータで構成した印字信号（Ｄ
ａ）とを作成し、最初に前記印字信号（Ｄｂ）をクロッ
ク信号（ＣＬＫ）に同期してシフトレジスタＳにシリア
ル入力し、シフトレジスタＳＲに偶数ビットの印字信号
（Ｄｂ）を格納する。
【００９６】次にラッチ信号（ＬＡＴ）に同期してシフ
トレジスタＳＲに格納されている印字信号（Ｄｂ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
トレジスタＳＲに格納されている印字信号（Ｄｂ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
【００９７】次に２ｍｓｅｃ周期の第１のストローブ信
号（周波数：５００Ｈｚ）をアンドゲートＧに入力し、
これによってコイルＬ１を高インピーダンスとなす。
号（周波数：５００Ｈｚ）をアンドゲートＧに入力し、
これによってコイルＬ１を高インピーダンスとなす。
【００９８】このとき、奇数ビットの発熱抵抗体２とコ
イルＬ１との合成インピーダンスＺは次式で表される。
イルＬ１との合成インピーダンスＺは次式で表される。
【００９９】
【数５】
【０１００】前記コイルＬ１のインダクタンスＬは１．
６ｍＨであることから、Ｚのインピーダンス成分Ｌωは
１０ｋΩとなり、合成インピーダンスＺも約１０ｋΩと
極めて大きくなる。このため、奇数ビットの発熱抵抗体
２の消費電力は５８ｍＷと極めて小さく、印画に寄与し
ない。これに対してコイルＬ１が接続されていない偶数
ビットの発熱抵抗体２の消費電力は１９０ｍＷと大きい
ため、スイッチングトランジスタＴと偶数ビットの発熱
抵抗体２との間が完全に導通して偶数ビットの印画動作
のみが行われる。
６ｍＨであることから、Ｚのインピーダンス成分Ｌωは
１０ｋΩとなり、合成インピーダンスＺも約１０ｋΩと
極めて大きくなる。このため、奇数ビットの発熱抵抗体
２の消費電力は５８ｍＷと極めて小さく、印画に寄与し
ない。これに対してコイルＬ１が接続されていない偶数
ビットの発熱抵抗体２の消費電力は１９０ｍＷと大きい
ため、スイッチングトランジスタＴと偶数ビットの発熱
抵抗体２との間が完全に導通して偶数ビットの印画動作
のみが行われる。
【０１０１】このようにしてラッチＬで保持されている
印字信号（Ｄｂ）に基づき偶数ビットのみの印画動作が
行われた後、前記印字信号（Ｄａ）をクロック信号（Ｃ
ＬＫ）に同期してシフトレジスタＳＲにシリアルに入力
し、シフトレジスタＳＲに印字信号（Ｄａ）を格納す
る。
印字信号（Ｄｂ）に基づき偶数ビットのみの印画動作が
行われた後、前記印字信号（Ｄａ）をクロック信号（Ｃ
ＬＫ）に同期してシフトレジスタＳＲにシリアルに入力
し、シフトレジスタＳＲに印字信号（Ｄａ）を格納す
る。
【０１０２】次にラッチ信号（ＬＡＴ）に同期してシフ
トレジスタＳＲに格納されている印字信号（Ｄａ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
トレジスタＳＲに格納されている印字信号（Ｄａ）をパ
ラレルデータに変換し、これをラッチＬに転送する。
【０１０３】そして次に１μｓｅｃ周期の前記第２のス
トローブ信号（周波数：１ＭＨｚ）をアンドゲートＧに
入力する。これによってコイルＬ１のインピーダンス成
分が５Ωと極めて小さくなり、スイッチングトランジス
タＴに接続されている２つの発熱抵抗体２が印字信号
（Ｄａ）に対応して同時にジュール発熱し、感熱紙等へ
の印画が行われる。
トローブ信号（周波数：１ＭＨｚ）をアンドゲートＧに
入力する。これによってコイルＬ１のインピーダンス成
分が５Ωと極めて小さくなり、スイッチングトランジス
タＴに接続されている２つの発熱抵抗体２が印字信号
（Ｄａ）に対応して同時にジュール発熱し、感熱紙等へ
の印画が行われる。
【０１０４】以上のようなサイクルを繰り返すことによ
って感熱紙等に一連の印字画像が形成される。
って感熱紙等に一連の印字画像が形成される。
【０１０５】この第５実施例においては、各スイッチン
グトランジスタＴと２個の発熱抵抗体２とを並列に接続
し、且つ、該スイッチングトランジスタＴと一方の発熱
抵抗体２との間にコイルＬ１を接続したことから、２種
類のストローブ信号（ＳＴＢ）を順次アンドゲートＧに
入力して、１本のストローブ信号線５で、発熱抵抗体２
を２分割駆動することができる。
グトランジスタＴと２個の発熱抵抗体２とを並列に接続
し、且つ、該スイッチングトランジスタＴと一方の発熱
抵抗体２との間にコイルＬ１を接続したことから、２種
類のストローブ信号（ＳＴＢ）を順次アンドゲートＧに
入力して、１本のストローブ信号線５で、発熱抵抗体２
を２分割駆動することができる。
【０１０６】しかも駆動用ＩＣ４内のシフトレジスタＳ
Ｒ、ラッチＬ、アンドゲートＧ及びスイッチングトラン
ジスタＴの数は半減するため、駆動用ＩＣ４の小型化が
可能であり、これによってサーマルヘッドを小型化する
こともできる。
Ｒ、ラッチＬ、アンドゲートＧ及びスイッチングトラン
ジスタＴの数は半減するため、駆動用ＩＣ４の小型化が
可能であり、これによってサーマルヘッドを小型化する
こともできる。
【０１０７】また駆動用ＩＣ４内で大きな面積を占める
スイッチングトランジスタＴの数も半分に減るため、駆
動用ＩＣ４の小型化には極めて有利であり、更に駆動用
ＩＣ４の製造コストの低減されて製品としてのサーマル
ヘッドを安価になすことができる。
スイッチングトランジスタＴの数も半分に減るため、駆
動用ＩＣ４の小型化には極めて有利であり、更に駆動用
ＩＣ４の製造コストの低減されて製品としてのサーマル
ヘッドを安価になすことができる。
【０１０８】尚、本発明は上記実施例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲において、種
々の変更、改良が可能であり、例えば、上記実施例にお
いては、発熱抵抗体２に２種類の周波数選択素子を接続
して２分割駆動を行ったが、発熱抵抗体２に４種類の周
波数選択素子を接続して４分割駆動をするようにしても
良く、この場合も上記実施例と同様の効果を奏する。
ではなく、本発明の要旨を逸脱しない範囲において、種
々の変更、改良が可能であり、例えば、上記実施例にお
いては、発熱抵抗体２に２種類の周波数選択素子を接続
して２分割駆動を行ったが、発熱抵抗体２に４種類の周
波数選択素子を接続して４分割駆動をするようにしても
良く、この場合も上記実施例と同様の効果を奏する。
【０１０９】また上記実施例においては、周波数選択素
子としてコンデンサとコイルを直列に接続したバンドパ
スフィルターを用いたが、これに代えて、コンデンサと
コイルを並列接続したバンドパスフィルターや圧電素子
等を用いても良く、このような場合にも上記実施例と同
様の効果を奏する。
子としてコンデンサとコイルを直列に接続したバンドパ
スフィルターを用いたが、これに代えて、コンデンサと
コイルを並列接続したバンドパスフィルターや圧電素子
等を用いても良く、このような場合にも上記実施例と同
様の効果を奏する。
【０１１０】
【発明の効果】本発明のサーマルヘッドによれば、異な
る周波数をもった複数のストローブ信号によって、１本
のストローブ信号線で、発熱抵抗体を分割駆動すること
ができるようになる。
る周波数をもった複数のストローブ信号によって、１本
のストローブ信号線で、発熱抵抗体を分割駆動すること
ができるようになる。
【０１１１】しかも駆動用ＩＣ内に収容されているシフ
トレジスタ、ラッチ、アンドゲートおよびスイッチング
トランジスタの数は大幅に減るので、駆動用ＩＣが小型
になり、サーマルヘッドの小型化が可能になるとともに
駆動用ＩＣの製造コストが安価になり、製品としてのサ
ーマルヘッドを安価になすことができる。
トレジスタ、ラッチ、アンドゲートおよびスイッチング
トランジスタの数は大幅に減るので、駆動用ＩＣが小型
になり、サーマルヘッドの小型化が可能になるとともに
駆動用ＩＣの製造コストが安価になり、製品としてのサ
ーマルヘッドを安価になすことができる。
【図１】本発明のサーマルヘッドの第１実施例を示す構
成図である。
成図である。
【図２】図１に示すサーマルヘッドの駆動用ＩＣの構成
を示す回路図である。
を示す回路図である。
【図３】第１実施例のサーマルヘッドを用いて印画動作
を行う際のタイミングチャートである。
を行う際のタイミングチャートである。
【図４】本発明のサーマルヘッドの第２実施例にかかる
駆動用ＩＣの構成を示す回路図である。
駆動用ＩＣの構成を示す回路図である。
【図５】第２〜５実施例のサーマルヘッドを用いて印画
動作を行う際のタイミングチャートである。
動作を行う際のタイミングチャートである。
【図６】本発明のサーマルヘッドの第３実施例にかかる
駆動用ＩＣの構成を示す回路図である。
駆動用ＩＣの構成を示す回路図である。
【図７】本発明のサーマルヘッドの第４実施例にかかる
駆動用ＩＣの構成を示す回路図である。
駆動用ＩＣの構成を示す回路図である。
【図８】本発明のサーマルヘッドの第５実施例にかかる
駆動用ＩＣの構成を示す回路図である。
駆動用ＩＣの構成を示す回路図である。
【図９】従来のサーマルヘッドの構成図である。
【図１０】図９に示すサーマルヘッドの駆動用ＩＣの構
成を示す回路図である。
成を示す回路図である。
【図１１】図９に示すサーマルヘッドを用いて印画動作
を行った際のタイミングチャートである。
を行った際のタイミングチャートである。
２・・・発熱抵抗体 ４・・・駆動用ＩＣ Ｔ・・・スイッチングトランジスタ Ｓａ、Ｓｂ・・・周波数選択素子
Claims (2)
- 【請求項１】多数の発熱抵抗体と、該発熱抵抗体に流れ
る電流を制御する多数のスイッチング素子と、所定の周
波数を有するストローブ信号によって前記スイッチング
素子を開閉する複数個のゲート素子と、シリアルデータ
から成る印字データをパラレルデータに変換して前記ゲ
ート素子に供給するシフトレジスタとを備えたサーマル
ヘッドであって、 前記各スイッチング素子には複数個の発熱抵抗体が並列
に接続されており、且つ、該スイッチング素子と各発熱
抵抗体との間に、それぞれが異なる周波数領域の電力入
力に対してインピーダンスを極小となす周波数選択素子
が接続されていることを特徴とするサーマルヘッド。 - 【請求項２】多数の発熱抵抗体と、該発熱抵抗体に流れ
る電流を制御する多数のスイッチング素子と、所定の周
波数を有するストローブ信号によって前記スイッチング
素子を開閉する複数個のゲート素子と、シリアルデータ
から成る印字データをパラレルデータに変換して前記ゲ
ート素子に供給するシフトレジスタとを備えたサーマル
ヘッドであって、 前記各スイッチング素子に２個の発熱抵抗体が並列に接
続され、且つ、該スイッチング素子と一方の発熱抵抗体
との間に、コンデンサ、或いは、コイルが接続されてい
ることを特徴とするサーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102295A JPH08150752A (ja) | 1994-09-30 | 1995-02-28 | サーマルヘッド |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-237117 | 1994-09-30 | ||
| JP23711794 | 1994-09-30 | ||
| JP4102295A JPH08150752A (ja) | 1994-09-30 | 1995-02-28 | サーマルヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08150752A true JPH08150752A (ja) | 1996-06-11 |
Family
ID=26380551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4102295A Pending JPH08150752A (ja) | 1994-09-30 | 1995-02-28 | サーマルヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08150752A (ja) |
-
1995
- 1995-02-28 JP JP4102295A patent/JPH08150752A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0140450B1 (ko) | 열 헤드 장치 | |
| US4518971A (en) | Thermal head | |
| JPH08150752A (ja) | サーマルヘッド | |
| JP2000246938A (ja) | 記録ヘッド駆動装置 | |
| EP0415718B1 (en) | Thermal head | |
| JP3102718B2 (ja) | サーマルヘッド | |
| JPH01232072A (ja) | ライン状並列負荷の駆動装置 | |
| JPH08127147A (ja) | サーマルプリンタ | |
| JPH0890816A (ja) | サーマルヘッド | |
| JP3148359B2 (ja) | ドットデータ用駆動回路 | |
| JPH09207369A (ja) | サーマルヘッド | |
| JPH07246723A (ja) | サーマルヘッド駆動回路 | |
| JPH0796622A (ja) | 印字装置の駆動方法 | |
| JP2001038939A (ja) | サーマルヘッド | |
| JPH07125286A (ja) | サーマルヘッド | |
| JPS62257865A (ja) | 感熱ヘツドの駆動制御回路 | |
| JPH01135663A (ja) | サーマルヘッドの駆動方法 | |
| JPH07148964A (ja) | サーマルヘッド | |
| JPH0664214A (ja) | サーマルヘッド | |
| JPH07266602A (ja) | サーマルヘッド | |
| JPS61240770A (ja) | サ−マルヘツド駆動回路 | |
| JPH0796624A (ja) | サーマルヘッドおよびその駆動方法 | |
| JPS61252755A (ja) | サ−マルヘツド駆動装置 | |
| JPH02286357A (ja) | 記録ヘッド及び前記記録ヘッドを用いた熱記録装置 | |
| JPH0615858A (ja) | サーマルヘッド用駆動回路およびサーマルヘッド |