JPH08147338A - ハードウェア機能設計支援装置及びハードウェア機能設計支援方法 - Google Patents
ハードウェア機能設計支援装置及びハードウェア機能設計支援方法Info
- Publication number
- JPH08147338A JPH08147338A JP6290958A JP29095894A JPH08147338A JP H08147338 A JPH08147338 A JP H08147338A JP 6290958 A JP6290958 A JP 6290958A JP 29095894 A JP29095894 A JP 29095894A JP H08147338 A JPH08147338 A JP H08147338A
- Authority
- JP
- Japan
- Prior art keywords
- state transition
- transition diagram
- format
- file
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ハードウエア設計の大幅な効率の向上を計る
ハードウェア機能設計支援方法及びハードウェア機能設
計支援装置を提供する。 【構成】 階層分割又はコンカレント分割して状態遷移
図を入力し、該状態遷移図を論理回路におけるインスタ
ンスモジュールであるとして分割、抽出して（ステップ
２０２）、モジュール化された各状態遷移図をハードウ
エア記述言語の形式へそれぞれ変換し、ファイル登録す
る（ステップ２０３）。
ハードウェア機能設計支援方法及びハードウェア機能設
計支援装置を提供する。 【構成】 階層分割又はコンカレント分割して状態遷移
図を入力し、該状態遷移図を論理回路におけるインスタ
ンスモジュールであるとして分割、抽出して（ステップ
２０２）、モジュール化された各状態遷移図をハードウ
エア記述言語の形式へそれぞれ変換し、ファイル登録す
る（ステップ２０３）。
Description
【０００１】
【産業上の利用分野】本発明は、状態遷移図をハードウ
ェア記述言語の形式、ステートマシンフォーマット又は
ＰＬＡフォーマットへ変換するハードウェア機能設計支
援装置及びハードウェア機能設計支援方法に関する。
ェア記述言語の形式、ステートマシンフォーマット又は
ＰＬＡフォーマットへ変換するハードウェア機能設計支
援装置及びハードウェア機能設計支援方法に関する。
【０００２】
【従来の技術と発明が解決しようとする課題】近年、機
能シミュレータや論理合成ツールの高性能化にともな
い、ＨＤＬ（ハードウェア記述言語）を使った機能設計
手法が普及してきた。同期式のコントローラやステート
マシンの設計については、直接ＨＤＬをコーディングす
るよりも状態遷移図を使って設計する方が直接的である
として、図９に示すような状態遷移図を対話的にデータ
ベース登録してＨＤＬを自動で生成するツールも市販さ
れている。今日では、図９に示すような状態遷移図に関
しても、より容易に設計できるよう、階層分割設計やコ
ンカレント分割設計ができるように工夫されている。状
態数が多い時や、複雑な遷移のあるケースでは、これに
よって状態遷移図の設計効率向上を計ることができる。
図９の状態遷移図に示される状態を例えば階層分割し作
成した状態遷移図を図１０に示す。尚、図１０におい
て、図中の「Ｓ０」，「Ｐ０」，「Ｐ１」は状態名を示
し、「ＧＯ」，「ＣＯＮＤ」は入力条件を示し、「Ｚ」
は出力を示す。また、図１０に示す◎は下階層に当たる
状態遷移図Ｐをシンボル化したものである。
能シミュレータや論理合成ツールの高性能化にともな
い、ＨＤＬ（ハードウェア記述言語）を使った機能設計
手法が普及してきた。同期式のコントローラやステート
マシンの設計については、直接ＨＤＬをコーディングす
るよりも状態遷移図を使って設計する方が直接的である
として、図９に示すような状態遷移図を対話的にデータ
ベース登録してＨＤＬを自動で生成するツールも市販さ
れている。今日では、図９に示すような状態遷移図に関
しても、より容易に設計できるよう、階層分割設計やコ
ンカレント分割設計ができるように工夫されている。状
態数が多い時や、複雑な遷移のあるケースでは、これに
よって状態遷移図の設計効率向上を計ることができる。
図９の状態遷移図に示される状態を例えば階層分割し作
成した状態遷移図を図１０に示す。尚、図１０におい
て、図中の「Ｓ０」，「Ｐ０」，「Ｐ１」は状態名を示
し、「ＧＯ」，「ＣＯＮＤ」は入力条件を示し、「Ｚ」
は出力を示す。また、図１０に示す◎は下階層に当たる
状態遷移図Ｐをシンボル化したものである。
【０００３】一方、状態数の多いコントローラを設計す
る場合には、クリティカルパスやタイミング解析の困難
化を懸念して、複数のインスタンスモジュールに分割し
て設計するという手段がとられる。また、今日の論理合
成ツールで扱うことのできる状態数はせいぜい２０個程
度までである。しかし、状態遷移図からＨＤＬを自動生
成する従来のツールでは、状態遷移図作成の段階では図
１０に示すように階層分割設計やコンカレント分割設計
したとしても、生成されるＨＤＬは、図１１に示すよう
に、１モジュールで生成されてしまい、さらに上記ＨＤ
Ｌを元に作成される回路図においても分割処理された図
とはならない。これでは、状態遷移図の設計は容易化で
きてもタイミング解析の容易化や論理合成ツールの制限
などは全く無視されてしまい、結局のところ、ハードウ
エア設計の大幅な効率向上には至っていないという問題
点がある。本発明はこのような問題点を解決するために
なされたもので、タイミング解析や論理合成を考慮しな
がら状態遷移図の設計が可能でありハードウエア設計の
大幅な効率の向上を計るハードウェア機能設計支援装置
及びハードウェア機能設計支援方法を提供することを目
的とする。
る場合には、クリティカルパスやタイミング解析の困難
化を懸念して、複数のインスタンスモジュールに分割し
て設計するという手段がとられる。また、今日の論理合
成ツールで扱うことのできる状態数はせいぜい２０個程
度までである。しかし、状態遷移図からＨＤＬを自動生
成する従来のツールでは、状態遷移図作成の段階では図
１０に示すように階層分割設計やコンカレント分割設計
したとしても、生成されるＨＤＬは、図１１に示すよう
に、１モジュールで生成されてしまい、さらに上記ＨＤ
Ｌを元に作成される回路図においても分割処理された図
とはならない。これでは、状態遷移図の設計は容易化で
きてもタイミング解析の容易化や論理合成ツールの制限
などは全く無視されてしまい、結局のところ、ハードウ
エア設計の大幅な効率向上には至っていないという問題
点がある。本発明はこのような問題点を解決するために
なされたもので、タイミング解析や論理合成を考慮しな
がら状態遷移図の設計が可能でありハードウエア設計の
大幅な効率の向上を計るハードウェア機能設計支援装置
及びハードウェア機能設計支援方法を提供することを目
的とする。
【０００４】
【課題を解決するための手段とその作用】本発明のハー
ドウェア機能設計支援装置は、階層分割又はコンカレン
ト分割されている個々の状態遷移図を、論理回路の一つ
のインスタンスモジュールであるとしてデータベースか
ら抽出しハードウェア記述言語の形式へ変換してファイ
ル登録するモジュール分割手段と、上記状態遷移図の入
力条件に対応する外部入力信号、上記状態遷移図の出力
に対応する外部出力信号、及び階層間の状態遷移を制御
する内部信号を、上記モジュール分割手段にて抽出した
各インスタンスモジュール間で結線して論理回路情報を
作成しファイル登録する論理回路情報生成手段と、を備
えたことを特徴とする。
ドウェア機能設計支援装置は、階層分割又はコンカレン
ト分割されている個々の状態遷移図を、論理回路の一つ
のインスタンスモジュールであるとしてデータベースか
ら抽出しハードウェア記述言語の形式へ変換してファイ
ル登録するモジュール分割手段と、上記状態遷移図の入
力条件に対応する外部入力信号、上記状態遷移図の出力
に対応する外部出力信号、及び階層間の状態遷移を制御
する内部信号を、上記モジュール分割手段にて抽出した
各インスタンスモジュール間で結線して論理回路情報を
作成しファイル登録する論理回路情報生成手段と、を備
えたことを特徴とする。
【０００５】モジュール分割手段は、個々の状態遷移図
を論理回路の一つのインスタンスモジュールとしてデー
タベースから抽出し、抽出した各状態遷移図をそれぞれ
ハードウェア記述言語の形式に変換する。論理回路情報
生成手段は、外部入力信号、外部出力信号及び内部信号
に基づき、上記分割手段にて抽出された、各インスタン
スモジュールに対応した各状態遷移図間の結線を行い論
理回路図を作成する。このように、モジュール分割手段
及び論理回路情報生成手段は、階層分割又はコンカレン
ト分割された状態遷移図に対応してハードウェア記述言
語を生成し、個々の状態遷移図に対応させて論理回路図
における１モジュールを生成することから、タイミング
解析や論理合成を考慮しながら状態遷移図の分割設計が
可能となり、ハードウエア設計の大幅な効率向上を計る
ように作用する。
を論理回路の一つのインスタンスモジュールとしてデー
タベースから抽出し、抽出した各状態遷移図をそれぞれ
ハードウェア記述言語の形式に変換する。論理回路情報
生成手段は、外部入力信号、外部出力信号及び内部信号
に基づき、上記分割手段にて抽出された、各インスタン
スモジュールに対応した各状態遷移図間の結線を行い論
理回路図を作成する。このように、モジュール分割手段
及び論理回路情報生成手段は、階層分割又はコンカレン
ト分割された状態遷移図に対応してハードウェア記述言
語を生成し、個々の状態遷移図に対応させて論理回路図
における１モジュールを生成することから、タイミング
解析や論理合成を考慮しながら状態遷移図の分割設計が
可能となり、ハードウエア設計の大幅な効率向上を計る
ように作用する。
【０００６】又、本発明のハードウェア機能設計支援方
法は、階層分割又はコンカレント分割されている個々の
状態遷移図を、論理回路の一つのインスタンスモジュー
ルであるとしてデータベースから抽出しハードウェア記
述言語の形式へ変換してファイル登録するモジュール分
割工程と、上記状態遷移図の入力条件に対応する外部入
力信号、上記状態遷移図の出力に対応する外部出力信
号、及び階層間の状態遷移を制御する内部信号を、上記
モジュール分割工程にて抽出した各インスタンスモジュ
ール間で結線して論理回路情報を作成しファイル登録す
る論理回路情報生成工程と、を備えたことを特徴とす
る。
法は、階層分割又はコンカレント分割されている個々の
状態遷移図を、論理回路の一つのインスタンスモジュー
ルであるとしてデータベースから抽出しハードウェア記
述言語の形式へ変換してファイル登録するモジュール分
割工程と、上記状態遷移図の入力条件に対応する外部入
力信号、上記状態遷移図の出力に対応する外部出力信
号、及び階層間の状態遷移を制御する内部信号を、上記
モジュール分割工程にて抽出した各インスタンスモジュ
ール間で結線して論理回路情報を作成しファイル登録す
る論理回路情報生成工程と、を備えたことを特徴とす
る。
【０００７】
【実施例】本発明のハードウェア機能設計支援装置及び
ハードウェア機能設計支援方法の一実施例について図を
参照しながら以下に説明する。尚、ハードウェア機能設
計支援方法はハードウェア機能設計支援装置を使用する
ことで実行される。本実施例のハードウェア機能設計支
援装置は図１に示すように、キーボード１０１、マウス
１０２、グラフィックディスプレイ１０３、グラフィッ
クＲＡＭ１０４、ハードディスク１０５、ＲＯＭ（読出
専用メモリ）１０６、ＣＰＵ（中央演算処理装置）１０
７、ＲＡＭ（読出書込メモリ）１０８を備え、これらの
各構成要素は接続線１０９に接続されている。
ハードウェア機能設計支援方法の一実施例について図を
参照しながら以下に説明する。尚、ハードウェア機能設
計支援方法はハードウェア機能設計支援装置を使用する
ことで実行される。本実施例のハードウェア機能設計支
援装置は図１に示すように、キーボード１０１、マウス
１０２、グラフィックディスプレイ１０３、グラフィッ
クＲＡＭ１０４、ハードディスク１０５、ＲＯＭ（読出
専用メモリ）１０６、ＣＰＵ（中央演算処理装置）１０
７、ＲＡＭ（読出書込メモリ）１０８を備え、これらの
各構成要素は接続線１０９に接続されている。
【０００８】このように構成されるハードウェア機能設
計支援装置において、キーボード１０１、マウス１０２
は、グラフィックディスプレイ１０３上で対話的に状態
遷移図を設計するために使用される。尚、このようにし
て作成される状態遷移図は、図１０に示すような、階層
分割処理又はコンカレント分割処理して作成されるもの
である。又、階層分割処理又はコンカレント分割処理し
て作成されたそれぞれの状態遷移図を第１状態遷移図と
する。
計支援装置において、キーボード１０１、マウス１０２
は、グラフィックディスプレイ１０３上で対話的に状態
遷移図を設計するために使用される。尚、このようにし
て作成される状態遷移図は、図１０に示すような、階層
分割処理又はコンカレント分割処理して作成されるもの
である。又、階層分割処理又はコンカレント分割処理し
て作成されたそれぞれの状態遷移図を第１状態遷移図と
する。
【０００９】グラフィックＲＡＭ１０４は、グラフィッ
クディスプレイ１０３上に出力する上記第１状態遷移図
のグラフィックイメージを格納するためのＲＡＭであ
る。ここで設計された、図１０に示すような第１状態遷
移図はハードディスク１０５にファイル登録される。Ｒ
ＯＭ１０６は、本実施例により付加されるプログラムモ
ジュールが格納されるプログラムメモリである。
クディスプレイ１０３上に出力する上記第１状態遷移図
のグラフィックイメージを格納するためのＲＡＭであ
る。ここで設計された、図１０に示すような第１状態遷
移図はハードディスク１０５にファイル登録される。Ｒ
ＯＭ１０６は、本実施例により付加されるプログラムモ
ジュールが格納されるプログラムメモリである。
【００１０】ＣＰＵ１０７は上記プログラムモジュール
に従い以下のように動作する。又、ＣＰＵ１０７には、
ハードディスク１０５にファイル登録されている図１０
に示すような第１状態遷移図を論理回路におけるそれぞ
れのインスタンスモジュールとして分割、抽出した後、
これらのモジュール分割された各状態遷移図をハードウ
エア記述言語の形式へ変換し、該ハードウェア記述言語
をハードディスク１０５にファイル登録するモジュール
分割手段１１０と、論理回路図に関する論理回路情報を
作成してハードディスク１０５にファイル登録する論理
回路情報生成手段１１１とを備える。又、モジュール分
割手段１１０には、上記モジュール分割する際において
後述のコントロール信号を付加する付加手段１２０と、
分割する各状態遷移図をそれぞれのインスタンスモジュ
ールとして抽出する抽出手段１２１と、分割、抽出した
状態遷移図をハードウエア記述言語の形式へ変換するＨ
ＤＬ変換手段１２２とを備えている。尚、このように各
インスタンスモジュールに対応して分割、抽出された状
態遷移図を第２状態遷移図とする。ＲＡＭ１０８は、ワ
ーキングＲＡＭであって、読み込んだ状態遷移図が処理
用としてデータベース登録される。
に従い以下のように動作する。又、ＣＰＵ１０７には、
ハードディスク１０５にファイル登録されている図１０
に示すような第１状態遷移図を論理回路におけるそれぞ
れのインスタンスモジュールとして分割、抽出した後、
これらのモジュール分割された各状態遷移図をハードウ
エア記述言語の形式へ変換し、該ハードウェア記述言語
をハードディスク１０５にファイル登録するモジュール
分割手段１１０と、論理回路図に関する論理回路情報を
作成してハードディスク１０５にファイル登録する論理
回路情報生成手段１１１とを備える。又、モジュール分
割手段１１０には、上記モジュール分割する際において
後述のコントロール信号を付加する付加手段１２０と、
分割する各状態遷移図をそれぞれのインスタンスモジュ
ールとして抽出する抽出手段１２１と、分割、抽出した
状態遷移図をハードウエア記述言語の形式へ変換するＨ
ＤＬ変換手段１２２とを備えている。尚、このように各
インスタンスモジュールに対応して分割、抽出された状
態遷移図を第２状態遷移図とする。ＲＡＭ１０８は、ワ
ーキングＲＡＭであって、読み込んだ状態遷移図が処理
用としてデータベース登録される。
【００１１】このように構成されるハードウェア機能設
計支援装置の動作を以下に説明する。 図２に示すよう
に、ステップ（図内では、「Ｓ」にて示す）２０１に
て、作成された第１状態遷移図のファイルをハードディ
スク１０５から読み出し、ＲＡＭ１０８へデータベース
登録する。次に、ステップ２０２にて、ＲＡＭ１０８内
のデータベースから、階層分割又はコンカレント分割さ
れている個々の状態遷移図を、論理回路におけるそれぞ
れ一個のインスタンスモジュールに対応させて抽出す
る。分割された個々の第２状態遷移図を関連付けるため
に、各第２状態遷移図の相互間の状態遷移動作を表すた
めのコントロール信号が新たに必要となる。図３に上記
コントロール信号の付加を行う処理フローを示す。
計支援装置の動作を以下に説明する。 図２に示すよう
に、ステップ（図内では、「Ｓ」にて示す）２０１に
て、作成された第１状態遷移図のファイルをハードディ
スク１０５から読み出し、ＲＡＭ１０８へデータベース
登録する。次に、ステップ２０２にて、ＲＡＭ１０８内
のデータベースから、階層分割又はコンカレント分割さ
れている個々の状態遷移図を、論理回路におけるそれぞ
れ一個のインスタンスモジュールに対応させて抽出す
る。分割された個々の第２状態遷移図を関連付けるため
に、各第２状態遷移図の相互間の状態遷移動作を表すた
めのコントロール信号が新たに必要となる。図３に上記
コントロール信号の付加を行う処理フローを示す。
【００１２】図４及び図５に示す第２状態遷移図は階層
分割にて作成した場合を例にとる。尚、図４に示す第２
状態遷移図が上階層に相当し図５に示す第２状態遷移図
が下階層に相当する。まず、ステップ３０１にて、下階
層に当たる状態遷移図に対して、図５に示すように、ダ
ミーのアイドル状態（図５にて「Ｉｄｌｅ」と記載した
状態）を付加する。
分割にて作成した場合を例にとる。尚、図４に示す第２
状態遷移図が上階層に相当し図５に示す第２状態遷移図
が下階層に相当する。まず、ステップ３０１にて、下階
層に当たる状態遷移図に対して、図５に示すように、ダ
ミーのアイドル状態（図５にて「Ｉｄｌｅ」と記載した
状態）を付加する。
【００１３】次に、ステップ３０２にて、図４に示すよ
うに上階層に当たる状態遷移図の出力に、下階層の状態
遷移を活性化させるための、「ｅｎｔｅｒ Ｐ」（図４
内で矢印アにて示されるもの）にて図示する活性化コン
トロール信号を付加し、さらに上記活性化コントロール
信号を下階層に当たる状態遷移図へ入力条件として与え
る。
うに上階層に当たる状態遷移図の出力に、下階層の状態
遷移を活性化させるための、「ｅｎｔｅｒ Ｐ」（図４
内で矢印アにて示されるもの）にて図示する活性化コン
トロール信号を付加し、さらに上記活性化コントロール
信号を下階層に当たる状態遷移図へ入力条件として与え
る。
【００１４】次に、ステップ３０３にて、図５に示すよ
うに下階層に当たる状態遷移図の出力に、下階層から上
階層への遷移を通知するための、「ｌｅａｖｅ Ｐ」
（図５内で矢印イにて示されるもの）にて図示する通知
コントロール信号を付加し、さらに該通知コントロール
信号を上階層に当たる状態遷移図へ入力条件として与え
る。又、図４及び図５に示す第２状態遷移図に図示され
る、その他のコントロール信号、「ｌｅａｖｅ Ｐ」、
「！ｌｅａｖｅ Ｐ」、「！ｅｎｔｅｒ Ｐ」、「ｅｎ
ｔｅｒ Ｐ」についても付加される。尚、状態遷移図の
入力条件や出力はそのまま継承する。
うに下階層に当たる状態遷移図の出力に、下階層から上
階層への遷移を通知するための、「ｌｅａｖｅ Ｐ」
（図５内で矢印イにて示されるもの）にて図示する通知
コントロール信号を付加し、さらに該通知コントロール
信号を上階層に当たる状態遷移図へ入力条件として与え
る。又、図４及び図５に示す第２状態遷移図に図示され
る、その他のコントロール信号、「ｌｅａｖｅ Ｐ」、
「！ｌｅａｖｅ Ｐ」、「！ｅｎｔｅｒ Ｐ」、「ｅｎ
ｔｅｒ Ｐ」についても付加される。尚、状態遷移図の
入力条件や出力はそのまま継承する。
【００１５】このようにしてコントロール信号が付加さ
れ、第１状態遷移図から第２状態遷移図を抽出後、ステ
ップ２０３にて、個々のモジュール、即ち、各第２状態
遷移図をハードウエア記述言語の形式へ変換し、該ＨＤ
Ｌをハードディスク１０５へファイル登録する。尚、各
第２状態遷移図がハードウエア記述言語の形式へ変換さ
れる際には、上記コントロール信号をも同様にハードウ
エア記述言語の形式へ変換される。又、状態遷移図を読
み込んでハードウエア記述言語の形式へ変換しファイル
出力する動作は、既に市販の装置を使用する。又、図４
に示す状態Ｓの第２状態遷移図をＨＤＬの形式にて表し
たものを図６に示し、図５に示す状態Ｐの第２状態遷移
図をＨＤＬの形式にて表したものを図７に示す。図６及
び図７に示すように、階層分割して作成した第１状態遷
移図が、それぞれの階層に対応してＨＤＬ形式に変換さ
れているのがわかる。
れ、第１状態遷移図から第２状態遷移図を抽出後、ステ
ップ２０３にて、個々のモジュール、即ち、各第２状態
遷移図をハードウエア記述言語の形式へ変換し、該ＨＤ
Ｌをハードディスク１０５へファイル登録する。尚、各
第２状態遷移図がハードウエア記述言語の形式へ変換さ
れる際には、上記コントロール信号をも同様にハードウ
エア記述言語の形式へ変換される。又、状態遷移図を読
み込んでハードウエア記述言語の形式へ変換しファイル
出力する動作は、既に市販の装置を使用する。又、図４
に示す状態Ｓの第２状態遷移図をＨＤＬの形式にて表し
たものを図６に示し、図５に示す状態Ｐの第２状態遷移
図をＨＤＬの形式にて表したものを図７に示す。図６及
び図７に示すように、階層分割して作成した第１状態遷
移図が、それぞれの階層に対応してＨＤＬ形式に変換さ
れているのがわかる。
【００１６】次に、ステップ２０４では、図４及び図５
に対応する、変換後のそれぞれのモジュールは、論理ブ
ロックとしてインスタンス化され、入力条件や出力を外
部ポートとし、上述の付加したコントロール信号などを
互いに接続して論理回路情報を作成し、ハードディスク
１０５にファイル登録する。尚、作成された論理回路図
は、図８に示すように、２つの論理ブロックを有してい
る。論理ブロック１００１が図４に示す状態Ｓに対応す
るものであり、論理ブロック１００２が図５に示す状態
Ｐに対応するものである。ＡＮＤゲート１００３は、出
力Ｚの値の整合性を計るために付加しているものであ
る。
に対応する、変換後のそれぞれのモジュールは、論理ブ
ロックとしてインスタンス化され、入力条件や出力を外
部ポートとし、上述の付加したコントロール信号などを
互いに接続して論理回路情報を作成し、ハードディスク
１０５にファイル登録する。尚、作成された論理回路図
は、図８に示すように、２つの論理ブロックを有してい
る。論理ブロック１００１が図４に示す状態Ｓに対応す
るものであり、論理ブロック１００２が図５に示す状態
Ｐに対応するものである。ＡＮＤゲート１００３は、出
力Ｚの値の整合性を計るために付加しているものであ
る。
【００１７】尚、状態遷移図からステートマシンフォー
マットやＰＬＡフォーマットへ変換する装置は、ハード
ウエア記述言語の形式へ変換するのと同様に既に存在す
る。よって、上述した状態Ｓ及び状態Ｐに対応する各第
２状態遷移図をステートマシンフォーマットやＰＬＡフ
ォーマットへ変換してファイル登録することも容易に実
行することができる。
マットやＰＬＡフォーマットへ変換する装置は、ハード
ウエア記述言語の形式へ変換するのと同様に既に存在す
る。よって、上述した状態Ｓ及び状態Ｐに対応する各第
２状態遷移図をステートマシンフォーマットやＰＬＡフ
ォーマットへ変換してファイル登録することも容易に実
行することができる。
【００１８】以上説明したように、本実施例のハードウ
エア機能設計支援装置及び方法は、設計者が階層若しく
はコンカレント分割して入力した各状態遷移図を、論理
回路における各インスタンスモジュールであるとして抽
出し、抽出した状態遷移図をハードウエア記述言語の形
式へそれぞれ変換し、ファイル登録するので、階層分割
等により作成した各状態遷移図がそのまま論理回路図に
おける１モジュールとなる。そのため、設計者はタイミ
ング解析や論理合成を考慮しながら状態遷移図の分割設
計が可能となり、ハードウエア設計の大幅な効率向上を
計ることができる。
エア機能設計支援装置及び方法は、設計者が階層若しく
はコンカレント分割して入力した各状態遷移図を、論理
回路における各インスタンスモジュールであるとして抽
出し、抽出した状態遷移図をハードウエア記述言語の形
式へそれぞれ変換し、ファイル登録するので、階層分割
等により作成した各状態遷移図がそのまま論理回路図に
おける１モジュールとなる。そのため、設計者はタイミ
ング解析や論理合成を考慮しながら状態遷移図の分割設
計が可能となり、ハードウエア設計の大幅な効率向上を
計ることができる。
【００１９】又、本実施例のハードウエア機能設計支援
装置及び方法は、設計者が階層若しくはコンカレント分
割して入力した各状態遷移図を、論理回路における各イ
ンスタンスモジュールであるとして抽出し、抽出した状
態遷移図をステートマシンフォーマットの形式へ変換し
ファイル登録するので、設計者は状態マシンの論理合成
ツールを使ってコントローラ回路の設計を行う場合、１
モジュール当たりの状態数が論理合成ツールのパフォー
マンスを越えることのないよう考慮しながら状態遷移図
の階層、コンカレント分割設計が可能となり、ハードウ
エア設計の大幅な効率向上を計ることができる。
装置及び方法は、設計者が階層若しくはコンカレント分
割して入力した各状態遷移図を、論理回路における各イ
ンスタンスモジュールであるとして抽出し、抽出した状
態遷移図をステートマシンフォーマットの形式へ変換し
ファイル登録するので、設計者は状態マシンの論理合成
ツールを使ってコントローラ回路の設計を行う場合、１
モジュール当たりの状態数が論理合成ツールのパフォー
マンスを越えることのないよう考慮しながら状態遷移図
の階層、コンカレント分割設計が可能となり、ハードウ
エア設計の大幅な効率向上を計ることができる。
【００２０】又、本実施例のハードウエア機能設計支援
装置及び方法は、設計者が階層若しくはコンカレント分
割して入力した各状態遷移図を、論理回路における各イ
ンスタンスモジュールであるとして抽出し、抽出した状
態遷移図をＰＬＡフォーマットの形式へ変換しファイル
登録するので、設計者はＰＬＡコンパイラを使ってコン
トローラ回路の設計を行う場合、１モジュール当たりの
回路規模がＰＬＡコンパイラのパフォーマンスを越える
ことのないよう考慮しながら状態遷移図の階層、コンカ
レント分割設計が可能となり、ハードウエア設計の大幅
な効率向上を計ることができる。
装置及び方法は、設計者が階層若しくはコンカレント分
割して入力した各状態遷移図を、論理回路における各イ
ンスタンスモジュールであるとして抽出し、抽出した状
態遷移図をＰＬＡフォーマットの形式へ変換しファイル
登録するので、設計者はＰＬＡコンパイラを使ってコン
トローラ回路の設計を行う場合、１モジュール当たりの
回路規模がＰＬＡコンパイラのパフォーマンスを越える
ことのないよう考慮しながら状態遷移図の階層、コンカ
レント分割設計が可能となり、ハードウエア設計の大幅
な効率向上を計ることができる。
【００２１】
【発明の効果】以上詳述したように本発明によれば、設
計者が階層若しくはコンカレント分割して入力した各状
態遷移図を、論理回路における各インスタンスモジュー
ルであるとして抽出し、抽出した状態遷移図をハードウ
ェア記述言語や論理回路情報を作成するようにしたこと
から、タイミング解析や論理合成を考慮しながら状態遷
移図の分割設計が可能となり、ハードウエア設計の大幅
な効率向上を計ることができる。
計者が階層若しくはコンカレント分割して入力した各状
態遷移図を、論理回路における各インスタンスモジュー
ルであるとして抽出し、抽出した状態遷移図をハードウ
ェア記述言語や論理回路情報を作成するようにしたこと
から、タイミング解析や論理合成を考慮しながら状態遷
移図の分割設計が可能となり、ハードウエア設計の大幅
な効率向上を計ることができる。
【図１】 本発明のハードウェア機能設計支援装置にお
ける一実施例の構成を示すブロック図である。
ける一実施例の構成を示すブロック図である。
【図２】 図１に示すハードウェア機能設計支援装置の
動作であって、本発明のハードウェア機能設計支援方法
の一実施例における処理動作を示すフローチャートであ
る。
動作であって、本発明のハードウェア機能設計支援方法
の一実施例における処理動作を示すフローチャートであ
る。
【図３】 図２に示す処理動作の内、アイドル状態の付
加及びコントロール信号の付加に関する動作を示すフロ
ーチャートである。
加及びコントロール信号の付加に関する動作を示すフロ
ーチャートである。
【図４】 図２に示す処理動作において第２状態遷移図
に分割された場合における、状態Ｓに対応する第２状態
遷移図である。
に分割された場合における、状態Ｓに対応する第２状態
遷移図である。
【図５】 図２に示す処理動作において第２状態遷移図
に分割された場合における、状態Ｐに対応する第２状態
遷移図である。
に分割された場合における、状態Ｐに対応する第２状態
遷移図である。
【図６】 図４に示す状態Ｓの第２状態遷移図から作成
したＨＤＬの形式を示す図である。
したＨＤＬの形式を示す図である。
【図７】 図５に示す状態Ｐの第２状態遷移図から作成
したＨＤＬの形式を示す図である。
したＨＤＬの形式を示す図である。
【図８】 図６及び図７に示すＨＤＬから作成した論理
回路図である。
回路図である。
【図９】 状態Ｓと状態Ｐとからなる状態遷移図であ
る。
る。
【図１０】 図９に示す状態遷移図を階層分割した場合
を示す第１状態遷移図である。
を示す第１状態遷移図である。
【図１１】 図１０に示す第１状態遷移図を従来のハー
ドウェア機能設計支援装置にてＨＤＬ形式に変換した場
合のＨＤＬである。
ドウェア機能設計支援装置にてＨＤＬ形式に変換した場
合のＨＤＬである。
１０３…グラフィックディスプレイ、１０４…グラフィ
ックＲＡＭ、１０５…ハードディスク、１０７…ＣＰ
Ｕ、１１０…モジュール分割手段、１１１…論理回路情
報生成手段。
ックＲＡＭ、１０５…ハードディスク、１０７…ＣＰ
Ｕ、１１０…モジュール分割手段、１１１…論理回路情
報生成手段。
Claims (6)
- 【請求項１】 階層分割又はコンカレント分割されてい
る個々の状態遷移図を、論理回路の一つのインスタンス
モジュールであるとしてデータベースから抽出しハード
ウェア記述言語の形式へ変換してファイル登録するモジ
ュール分割手段と、 上記状態遷移図の入力条件に対応する外部入力信号、上
記状態遷移図の出力に対応する外部出力信号、及び階層
間の状態遷移を制御する内部信号を、上記モジュール分
割手段にて抽出した各インスタンスモジュール間で結線
して論理回路情報を作成しファイル登録する論理回路情
報生成手段と、を備えたことを特徴とするハードウェア
機能設計支援装置。 - 【請求項２】 上記モジュール分割手段は、上記データ
ベースから抽出した個々の上記状態遷移図を上記ハード
ウェア記述言語の形式に代えてステートマシンフォーマ
ットへ変換してファイル登録する、請求項１記載のハー
ドウェア機能設計支援装置。 - 【請求項３】 上記モジュール分割手段は、上記データ
ベースから抽出した個々の上記状態遷移図を上記ハード
ウェア記述言語の形式に代えてＰＬＩフォーマットへ変
換してファイル登録する、請求項１記載のハードウェア
機能設計支援装置。 - 【請求項４】 階層分割又はコンカレント分割されてい
る個々の状態遷移図を、論理回路の一つのインスタンス
モジュールであるとしてデータベースから抽出しハード
ウェア記述言語の形式へ変換してファイル登録するモジ
ュール分割工程と、 上記状態遷移図の入力条件に対応する外部入力信号、上
記状態遷移図の出力に対応する外部出力信号、及び階層
間の状態遷移を制御する内部信号を、上記モジュール分
割工程にて抽出した各インスタンスモジュール間で結線
して論理回路情報を作成しファイル登録する論理回路情
報生成工程と、を備えたことを特徴とするハードウェア
機能設計支援方法。 - 【請求項５】 上記モジュール分割工程は、上記データ
ベースから抽出した個々の上記状態遷移図を上記ハード
ウェア記述言語の形式に代えてステートマシンフォーマ
ットへ変換してファイル登録する、請求項４記載のハー
ドウェア機能設計支援方法。 - 【請求項６】 上記モジュール分割工程は、上記データ
ベースから抽出した個々の上記状態遷移図を上記ハード
ウェア記述言語の形式に代えてＰＬＩフォーマットへ変
換してファイル登録する、請求項４記載のハードウェア
機能設計支援方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6290958A JPH08147338A (ja) | 1994-11-25 | 1994-11-25 | ハードウェア機能設計支援装置及びハードウェア機能設計支援方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6290958A JPH08147338A (ja) | 1994-11-25 | 1994-11-25 | ハードウェア機能設計支援装置及びハードウェア機能設計支援方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08147338A true JPH08147338A (ja) | 1996-06-07 |
Family
ID=17762667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6290958A Pending JPH08147338A (ja) | 1994-11-25 | 1994-11-25 | ハードウェア機能設計支援装置及びハードウェア機能設計支援方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08147338A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016122299A (ja) * | 2014-12-24 | 2016-07-07 | 富士通株式会社 | ステートマシン分割プログラム、情報処理装置およびステートマシン分割方法 |
-
1994
- 1994-11-25 JP JP6290958A patent/JPH08147338A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016122299A (ja) * | 2014-12-24 | 2016-07-07 | 富士通株式会社 | ステートマシン分割プログラム、情報処理装置およびステートマシン分割方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027009B2 (ja) | 設計取り込みシステム | |
| JP5056511B2 (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
| JPH08147338A (ja) | ハードウェア機能設計支援装置及びハードウェア機能設計支援方法 | |
| CN112905450B (zh) | 基于模板变量替换的芯片寄存器自动开发系统 | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JP4006120B2 (ja) | 論理合成装置 | |
| JP3415354B2 (ja) | 最小動作環境移行装置 | |
| JP2962292B2 (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム | |
| JP2551935B2 (ja) | 図的言語処理方式 | |
| JP3705772B2 (ja) | Ｃ＋＋言語による電子回路設計補助方法 | |
| JP2923914B2 (ja) | 集積回路のｃａｄシステム | |
| JP4199816B2 (ja) | 論理合成方法 | |
| JP2001142921A (ja) | 機能ブロック間制約高速抽出方法、及び、機能ブロック間制約高速抽出プログラムを記録した記録媒体 | |
| JP2008117136A (ja) | 検証支援プログラム、記録媒体、検証支援装置および検証支援方法 | |
| KR20050051207A (ko) | Ａｍｂａ시스템 집적 회로의 레지스터 전송 단계 코드의자동 통합 방법 | |
| JP2946973B2 (ja) | 記述データ変換装置 | |
| JP2000165518A (ja) | 局データ入力画面制御装置および方法 | |
| JPH10222550A (ja) | 論理合成方法及び装置並びに論理合成プログラムを記録した記録媒体 | |
| JP2003271384A (ja) | ソフトウェア仕様管理方法およびソフトウェア仕様管理装置並びにプログラム | |
| JPH03248228A (ja) | ソフトウェア設計情報の誤り検出方式 | |
| JPH03245271A (ja) | Ｌｓｉ設計用エンジニアリングワークステーション | |
| JP2001318956A (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム及びその方法 | |
| JP2005149012A (ja) | デジタル・アナログ混載チップ設計方法、装置及びプログラム | |
| JPS62199148A (ja) | デ−タ処理方式 | |
| JP2008204489A (ja) | 論理合成方法 |