JPH08139716A

JPH08139716A - 第２世代コードレス電話システム用同期信号検出回路

Info

Publication number: JPH08139716A
Application number: JP6293642A
Authority: JP
Inventors: Shunichi Wakamatsu; 俊一若松
Original assignee: Kokusai Electric Corp
Current assignee: Kokusai Electric Corp
Priority date: 1994-11-04
Filing date: 1994-11-04
Publication date: 1996-05-31
Anticipated expiration: 2016-03-05
Also published as: JP3140924B2

Abstract

(57)【要約】【目的】制御スロットの同期信号の検出と通信スロッ
トの同期信号の検出との切り替えを行うことができ、受
信状況の変化に対応可能であると共に、同期信号の検出
が確実に行える第２世代コードレス電話システム用同期
信号検出回路を提供する。【構成】入力された１６又は３２ビットの同期ワード
は、１６ビットシフトレジスタ８ａ，８ｂにより１６又
は３２ビットのシリアルデータに変換され、１６ビット
比較器７ａ又は３２ビット比較器７ｂに入力され、ＵＷ
１６ビットパターンテーブル５又はＵＷ３２ビットパタ
ーン６から読み出された正規の同期ワードと比較され、
一致している場合には一致信号が出力される。そして、
これら比較器７ａ，７ｂの一致信号は、３入力ＡＮＤ回
路９ａ又は９ｂにおいて、検出範囲タイミング信号及び
ＵＷ１６又はＵＷ３２待ちフラグ信号とＡＮＤがとら
れ、成立した場合にフリップフロップ１０ａ，１０ｂに
より検出フラグが出力されるようになっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、移動電話システムにお
ける同期信号検出回路に係り、特に、いわゆる第２世代
コードレス電話システムの基地局又は移動端末の受信装
置内に設けられる同期信号検出回路に関する。

【０００２】

【従来の技術】近年、自動車電話、携帯電話やコードレ
ス電話に代表される公衆移動電話システムにおいては、
周波数の有効利用等の観点からディジタル化が促進され
つつある。このようなディジタル化された公衆移動電話
システムにおいては、基地局と移動端末間の同期をとる
ことが必須であり、如何に確実且つ正確に同期をとるか
が重要となる。

【０００３】ところで、いわゆる第２世代コードレス電
話システムにおいては、同期信号を含めた各種信号形式
が標準化されており、この標準化された信号に準拠しつ
つ同期等の処理を考える必要がある。

【０００４】この第２世代コードレス電話システムにお
ける標準化された信号形式は、図４に示されたように、
制御スロット（同図（Ａ）参照）と通信スロット（同図
（Ｂ）参照）とに大別され、制御スロット中には同期信
号としての３２ビットの同期ワード（図（Ａ）において
ＵＷ［Unique Word ］と記載）の領域が規定される一
方、通信スロット中には同期信号としての１６ビットの
同期ワード（図４（Ｂ）においてＵＷと記載）の領域が
規定されているものである。

【０００５】そして、上述の同期ワードは、基地局から
移動端末へ対して送信される送信信号中におけるもの
（すなわち、上述した制御スロット中の３２ビット同期
ワードと通信スロット中の１６ビット同期ワード）と、
移動端末から基地局へ対して送信される送信信号中にお
けるもの（すなわち、上述した制御スロット中の３２ビ
ット同期ワードと通信スロット中の１６ビット同期ワー
ド）とでは、それぞれ異なるように設定されるものであ
る。この同期ワードは、基地局又は移動端末において、
一定の誤り許容範囲で受信された場合に、それ以後のデ
ータを取り込むこととなっている。

【０００６】

【発明が解決しようとする課題】しかしながら、従来装
置において、受信側では制御スロットの受信状態から通
信スロットの受信状態に制御シーケンスが変わったにも
拘わらず、送信側から制御スロットデータが再度送信さ
れるような場合がある。これは、基地局と移動端末間は
無線により接続されているため、移動端末が存在する周
囲の建物等の影響や、フェージング等により受信側から
送信側へ返された応答信号、すなわち、上述の例で言え
ば、制御スロットデータが正常に受信されたとする受信
側からの応答信号がフェージング等の影響により、送信
側では逆に異常とする応答信号として誤って受信される
ような場合があるためである。

【０００７】このように受信側が通信スロットの受信状
態にあるにも拘わらず制御スロットデータが再度送信さ
れた場合には、結局、受信側で通信スロットの同期ワー
ドが検知されないこととなるため、受信状態が強制的に
断とされるような制御が行われ、受信状況の変化に対す
るフレキシビリティが小さいという問題点があり、より
フレキシビリティのある受信装置が望まれていた。

【０００８】本発明は上記実情に鑑みて為されたもの
で、制御スロットの同期信号の検出と通信スロットの同
期信号の検出との切り替えを行うことができ、受信状況
の変化に対応可能であると共に、同期信号の検出が確実
に行える第２世代コードレス電話システム用同期信号検
出回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】請求項１記載の発明に係
る第２世代コードレス電話システム用同期信号検出回路
は、入力されたディジタルデータのビット形式を変換す
るビット形式変換手段と、正規の同期信号のデータを任
意に読み出し可能に記憶する記憶手段と、前記ビット形
式変換手段を介して入力された同期信号と前記記憶手段
から読み出された記憶データとを比較し、一致した場合
に一致信号を出力する比較手段と、前記比較手段から一
致信号が一定の時間誤差内で検出され且つ外部から入力
される同期信号の種別を示すフラグ信号の発生期間内で
ある場合に、同期信号検出フラグ信号を出力する検出フ
ラグ発生手段とを具備してなるものである。

【００１０】請求項２記載の発明に係る第２世代コード
レス電話システム用同期信号検出回路は、入力されたデ
ィジタルデータのビット形式を変換するシフトレジスタ
と、正規の同期信号のデータを任意に読み出し可能に記
憶する記憶素子と、前記シフトレジスタを介して入力さ
れた同期信号と前記記憶素子から読み出された記憶デー
タとを比較し、一致した場合に一致信号を出力する比較
器と、前記比較器からの一致信号と外部から入力される
前記一致信号の時間的誤差を規定するタイミング信号と
外部から入力される同期信号の種別を示すフラグ信号と
でＡＮＤが成立した時に信号を出力するＡＮＤ回路と、
前記ＡＮＤ回路からの出力信号によりセットされ、同期
信号の検出を示す検出フラグ信号を出力するフリップフ
ロップとを具備してなるものである。

【００１１】

【作用】請求項１記載の発明においては、ビット形式変
換手段によりビット形式が変換された同期信号と、記憶
手段に予め記憶されて読み出された正規の同期信号のデ
ータとが比較手段により一致しているか否かが判定さ
れ、一致した場合には一致信号が出力され、そして、検
出フラグ発生手段において、この一致信号が所定の時間
誤差の範囲内で得られたものであって、所定の同期信号
の検出されるべき期間に得られたと判定された場合に、
同期信号の検出フラグが発生されることとなり、同期信
号の検出が確実且つ安定して行われるものである。

【００１２】請求項２記載の発明においては、シフトレ
ジスタによりシリアルデータに変換された同期信号と、
記憶素子に予め記憶された読み出された正規の同期信号
のデータとが比較器において比較され、一致した場合に
は一致信号が出力され、そして、ＡＮＤ回路において、
この一致信号と、一致信号が得られるべき期間中に外部
から入力されるタイミング信号と、同期信号の種別を示
すフラグ信号とのＡＮＤがとれると、その出力信号によ
りフリップフロップがセットされ、同期信号の検出を示
す検出フラグ信号が出力されることとなり、同期信号の
検出が確実且つ安定して行われるものである。

【００１３】

【実施例】以下、本発明の実施例について図１乃至図４
を参照しつつ説明する。ここで、図１は、本発明に係る
第２世代コードレス電話システム用同期信号検出回路の
基本的構成例を示すブロック図であり、図２は、本発明
に係る第２世代コードレス電話システム用同期信号検出
回路の具体回路例を示す回路図であり、図３は、図２に
示された回路における動作を説明するための主要信号の
タイミング図であり、図４は、第２世代コードレス電話
システムにおける制御スロット及び通信スロットの構成
を説明するための説明図である。尚、以下に説明する部
材、配置等は本発明を限定するものではなく、本発明の
趣旨の範囲内で種々改変することができるものである。

【００１４】先ず、前提として本発明に係る第２世代コ
ードレス電話システム用同期信号検出回路（以下「同期
信号検出回路」と言う）は、次述するような受信信号に
含まれる同期信号が正常に受信されたか否かを検出する
ためのものである。すなわち、図示しない受信部に入力
される受信信号は、図４に示されたように、制御スロッ
ト（同図（Ａ）参照）と通信スロット（同図（Ｂ）参
照）とから構成されており、制御スロット、通信スロッ
トの順にディジタル信号で入力されるものである。

【００１５】制御スロットは、初めに過渡応答ランプタ
イム領域（図４（Ａ）において「Ｒ」と記載された部
分）に４ビット、スタートシンボルの領域（図４（Ａ）
において「ＳＳ」と記載された部分）に２ビット、プリ
アンブルの領域（図４（Ａ）において「ＰＲ」と記載さ
れた部分）に６２ビット、同期ワードの領域（図４
（Ａ）において「ＵＷ」と記載された部分）に３２ビッ
ト、制御データの領域（図４（Ａ）において「ＣＡＣ」
と記載された部分）に１２４ビット、それぞれ設定され
ている。尚、制御データの領域にはＣＲＣコードも含ま
れる。

【００１６】一方、通信スロットは、過渡応答ランプタ
イム（Ｒ）、スタートシンボル（ＳＳ）、プリアンブル
（ＰＲ）の各領域は上述した制御スロットの場合と同一
のビット数が確保されているもので、さらに、同期ワー
ドの領域に１６ビット、通信データの領域（図４（Ｂ）
において「Ｉ（ＤＡＴＡ＋ＣＲＣ）」と記載）に１９６
ビット、それぞれ設定されている。尚、通信データの領
域は、音声データの他、ＣＲＣコードも含まれることと
なっている。

【００１７】次に、本発明に係る第２世代コードレス電
話システム用同期信号検出回路（以下「同期信号検出回
路」と言う）の基本的構成について、図１を参照しつつ
説明する。本実施例の同期信号検出回路は、記憶手段と
しての同期ワード記憶部（図１において「ＵＷ記憶部」
と略記）１と、ビット形式変換手段とビット形式変換部
２と、比較手段としての比較部３と、検出フラグ発生手
段としての検出フラグ発生部４とに大別されてなるもの
である。

【００１８】同期ワード記憶部１は、同期信号としての
所定の同期ワードを記憶するためのもので、ＲＡＭ、Ｒ
ＯＭ等の記憶素子から構成されてなるものである。すな
わち、この同期信号検出回路で検出しようとしている同
期ワードは、予め定められているもので、この予め設定
された同期ワードが同期ワード記憶部１に読み出し可能
に記憶されている。

【００１９】そして、この同期ワードは、基地局から移
動端末に対して送信される制御スロットにおけるもの及
び通信スロットにおけるもの並びに移動端末から基地局
へ送信される制御スロットにおけるもの及び通信スロッ
トにおけるものというように、一つの移動端末と基地局
の間だけで４種類それぞれ異なるワードが規定されてい
るものである。

【００２０】したがって、この同期信号検出回路は、移
動端末及び基地局のそれぞれで使用されるものである
が、例えば、移動端末に用いられる場合には基地局から
この移動端末に送信される制御スロット及び通信スロッ
トのそれぞれに規定されたそれぞれの同期ワードが同期
ワード記憶部１に記憶されることとなる。

【００２１】ビット形式変換部２は、図示されない受信
部で復調されたパラレル受信データを、シリアルデータ
に変換するためのものである。

【００２２】比較部３は、先の同期ワード記憶部１から
読み出された同期ワードと、ビット形式変換部２により
ビット形式が変換された実際に受信復調された同期ワー
ドとを比較するもので、双方のデータが一致した場合に
一致信号を出力するようになっているものである。

【００２３】検出フラグ発生部４は、後述するように一
定の条件下において、比較部３により一致信号が出力さ
れた同期ワード（本同期信号検出回路に入力された同期
ワード）が後述する一定の条件下で正常であると判断さ
れた場合に、検出フラグを出力するもので、制御スロッ
トにおける同期ワードに対するＵＷ１６検出フラグと、
通信スロットにおける同期ワードに対するＵＷ３２検出
フラグの２種類が出力されるようになっている。

【００２４】この検出フラグ発生部４において検出フラ
グを発生させる際の一定条件は、外部から入力されるＵ
Ｗ１６待ちフラグ、ＵＷ３２待ちフラグ、ＵＷ１６検出
範囲タイミング信号、ＵＷ３２検出範囲タイミング信
号、パワーオン・リセット信号、受信スロット・リセッ
ト信号により定められるようになっている。

【００２５】ＵＷ１６待ちフラグは、１６ビットの同期
ワード（通信スロットにおける同期ワード）が検出され
るべきタイミングを、ＵＷ３２待ちフラグは、３２ビッ
トの同期ワード（制御スロットにおける同期ワード）が
検出されるべきタイミングを、それぞれ決定するフラグ
である。

【００２６】ＵＷ１６検出範囲タイミング信号は、１６
ビットの同期ワードの誤りの許容範囲を定めるためのタ
イミング信号であり、ＵＷ３２検出範囲タイミング信号
は、３２ビットの同期ワードの誤りの許容範囲を定める
ためのタイミング信号である。

【００２７】パワーオン・リセット信号は、本実施例の
同期信号検出回路を含む受信システム全体の電源が投入
された際に、この検出フラグ発生部４の初期化を行うた
めの信号である。また、受信スロット・リセット信号
は、受信スロットが終了したタイミングで初期化を行う
ための信号である。尚、これらの信号のさらに具体的な
タイミングについては、次述する具体回路例の説明の際
に併せて説明をする。

【００２８】次に、上記基本構成に基づいて構成された
具体回路例について図２及び図３を参照しつつ説明す
る。この具体回路例では、同期ワード記憶部１には、Ｕ
Ｗ１６ビットパターンテーブル（図２においては「ＵＷ
１６ビットパターン」と略記）５とＵＷ３２ビットパタ
ーンテーブル（図２においては「ＵＷ３２ビットパター
ン」と略記）６とが形成されている。ＵＷ１６ビットパ
ターンテーブル５には、通信スロットにおける同期ワー
ド（図４（Ｂ）参照）が、ＵＷ３２ビットパターンテー
ブル６には、制御スロットにおける同期ワード（図４
（Ａ）参照）が、それぞれ記憶されている。

【００２９】そして、ＵＷ１６ビットパターンテーブル
５の出力は、比較部３を構成する一方の比較器７ａに、
ＵＷ３２ビットパターンテーブル６の出力は、比較部３
を構成する他方の比較器７ｂに、それぞれ入力されるよ
うになっている。

【００３０】ビット形式変換部２は、２つの１６ビット
シフトレジスタ（図２においては「１６ビットシフトｒ
ｅｇ．」と略記）８ａ，８ｂから構成されている。２つ
の１６ビットシフトレジスタ８ａ，８ｂは、直列に接続
されており、１６ビットの同期ワードが入力された場合
には、一方の１６ビットシフトレジスタ８ａから出力さ
れるシリアルデータが、また、３２ビットの同期ワード
が入力された場合には他方の１６ビットシフトレジスタ
８ｂから出力されるシリアルデータが、それぞれ用いら
れるようになっている。

【００３１】すなわち、一方の１６ビットシフトレジス
タ８ａの出力は、比較部３を構成する一方の比較器７ａ
に、他方の１６ビットシフトレジスタ８ｂの出力は比較
部３を構成する他方の比較器７ｂに、それぞれ入力され
るようになっている。

【００３２】比較部３は、１６ビット比較器７ａと、３
２ビット比較器７ｂとから構成されており、１６ビット
比較器７ａは１６ビットシフトレジスタ８ａによりシリ
アルビットに変換された受信の同期ワードと、ＵＷ１６
ビットパターンテーブル５から読み出された同期ワード
とを比較し、一致している場合に一致信号を出力するよ
うになっている。また、３２ビット比較器７ｂは、受信
の同期ワードと、ＵＷ３２ビットパターンテーブル６か
ら読み出された同期ワードとを比較し、一致している場
合に一致信号を出力するようになっている。

【００３３】検出フラグ発生部４は、２つの３入力ＡＮ
Ｄ回路９ａ，９ｂと、２つのフリップフロップ１０ａ，
１０ｂとＯＲ回路１１とから構成されている。一方の３
入力ＡＮＤ回路９ａの入力端子には、１６ビット比較器
７ａの出力信号、ＵＷ１６待ちフラグ及びＵＷ１６検出
範囲タイミング信号が入力されるようになっており、こ
の３入力ＡＮＤ回路９ａの出力は、一方のフリップフロ
ップ１０ａのセット端子に入力されるようになってい
る。

【００３４】また、他方の３入力ＡＮＤ回路９ｂの入力
端子には、３２ビット比較器７ｂの出力信号、ＵＷ３２
待ちフラグ及びＵＷ３２検出範囲タイミング信号が入力
されるようになっており、この３入力ＡＮＤ回路９ｂの
出力は、他方のフリップフロップ１０ｂのセット端子に
入力されるようになっている。

【００３５】フリップフロップ１０ａ，１０ｂの信号入
力端子は常時一定電圧が印加されて論理値「１」の状態
にされており、３入力ＡＮＤ回路９ａ，９ｂから論理値
「１」の信号がセット端子に入力されると、出力が論理
値「１」の状態となるように構成されている。

【００３６】さらに、ＯＲ回路１１の入力端子には、パ
ワーオン・リセット信号及び受信スロット・リセット信
号がそれぞれ入力されるようになっており、その出力端
子はフリップフロップ１０ａ，１０ｂのリセット端子に
接続されている。そして、いずれかの入力信号が負論理
で入力されると、負論理の出力信号が出力され、フリッ
プフロップ１０ａ，１０ｂがリセットされるようになっ
ている。

【００３７】次に、図３のタイミング図を参照しつつこ
の回路動作について説明する。先ず、この同期信号検出
回路が用いられる基地局と移動端末との通信は、ＴＤＭ
Ａ方式によって行われることを前提としており、図３
（Ａ）はこのようなＴＤＭＡスロットタイミングを示す
もので、同図に「該当」と記載された部分は、一組の受
信スロットと送信スロットである。

【００３８】そして、同図（Ｂ）乃至（Ｇ）は、上述し
た受信スロットにおける各種信号のタイミングを示すも
のである。尚、同図において制御スロットデータ（同図
（Ｂ）参照）と通信スロットデータ（同図（Ｃ）参照）
とは、時間的に重なる位置に示されているが、あくまで
便宜上の表示であって、実際には制御スロットデータの
次に通信スロットデータが続くようになっている。ま
た、同図（Ｆ）及び（Ｇ）の信号は、制御スロットデー
タの発生時及び通信スロットデータの発生時のぞれぞれ
において発生するものである。

【００３９】上記前提の下、制御スロットデータの取り
込みは、受信スロット・リセット信号が論理値「１」の
状態において行われる（図３（Ｇ）参照）。そして、Ｕ
Ｗ３２待ちフラグが論理値「１」の状態（図３（Ｆ）参
照）において、同期ワードが入力されると、１６ビット
シフトレジスタ８ａ，８ｂによりシリアルデータに変換
されて３２ビット比較器７ｂにおいて、同期ワード記憶
部１のＵＷ３２ビットパターンテーブル６から読み出さ
れたデータと比較され、一致していれば一致信号が出力
され、３入力ＡＮＤ回路９ｂに入力される。

【００４０】３入力ＡＮＤ回路９ｂに入力されるＵＷ３
２検出範囲タイミング信号（図３（Ｅ）参照）は、３２
ビット比較器７ｂから出力される一致信号のタイミング
のずれの許容範囲を規定するもので、一定の範囲に設定
されるものである。換言すれば、実際に受信された同期
ワードの許容誤差を規定する信号と言えるものである。
尚、この一定の範囲は、第２世代コードレス電話標準規
格ＲＣＲ−ＳＴＤ−２８を考慮すると、数ビット乃至数
十ビットの範囲に設定されるべきものである。

【００４１】そして、先の３２ビット比較器７ｂから出
力された一致信号がこのＵＷ３２ビット検出範囲タイミ
ング信号が論理値「１」の期間内に出力され、且つ先の
ＵＷ３２待ちフラグが論理値「１」である場合に、３入
力ＡＮＤ回路９ｂからは論理値「１」の信号が出力さ
れ、フリップフロップ１０ｂがセットされる結果、論理
値「１」のＵＷ３２検出フラグが出力されることとな
る。

【００４２】このＵＷ３２検出フラグは、その後の制御
データ（図３（Ｂ）において「ＣＡＣ」と記載された領
域のデータ）の取り込みを開始するための信号として図
示されない受信部の復調回路において使用されることと
なる。すなわち、このＵＷ３２検出フラグが検出されな
い場合には、制御データの取り込みを開始しない制御シ
ーケンスとするための信号として使用される。

【００４３】ＵＷ３２検出フラグの発生によりその後の
制御データの取り込みが行われ、そのデータ取り込みが
終了すると通信スロットデータが入力されることとな
る。先ず、制御スロットデータの場合と同様に、ＵＷ１
６待ちフラグ及び受信スロット・リセット信号が論理値
「１」の状態（図３（Ｆ），（Ｇ）参照）で同期ワード
が入力されると、１６ビットシフトレジスタ８ａにより
シリアルデータに変換されて１６ビット比較器７ａにお
いて、同期ワード記憶部１のＵＷ１６ビットパターンテ
ーブル５から読み出されたデータと比較され、一致して
いれば一致信号が出力され、３入力ＡＮＤ回路９ａに入
力される。

【００４４】３入力ＡＮＤ回路９ａに入力されるＵＷ１
６検出範囲タイミング信号（図３（Ｄ）参照）は、１６
ビット比較器７ａから出力される一致信号のタイミング
のずれの許容範囲を規定するもので、ＵＷ３２検出範囲
タイミング信号の場合と同様に一定の範囲に設定される
ものである。換言すれば、実際に受信された同期ワード
の許容誤差を規定する信号と言えるものである。

【００４５】先の１６ビット比較器７ａから出力された
一致信号がこのＵＷ１６ビット検出範囲タイミング信号
が論理値「１」の期間内に出力され、且つ先のＵＷ１６
待ちフラグが論理値「１」である場合に、３入力ＡＮＤ
回路９ａからは論理値「１」の信号が出力され、フリッ
プフロップ１０ａがセットされる結果、論理値「１」の
ＵＷ１６検出フラグが出力されることとなる。ＵＷ１６
検出フラグの発生によりその後の通信データの取り込み
が行われることで、一連の受信スロットにおけるデータ
の取り込みが終了することとなる。

【００４６】本実施例によれば、ＵＷ１６待ちフラグ及
びＵＷ３２待ちフラグにより所望の同期ワードの検出を
制御できるようにし、しかもこのＵＷ１６待ちフラグ、
ＵＷ３２待ちフラグ、ＵＷ検出範囲タイミング信号、比
較部３からの一致信号の各信号によるＡＮＤが得られた
ときに同期ワード検出が行われたとする検出フラグを発
生するようにしたので、誤同期を確実に防止することが
できると共に、制御スロットデータ及び通信スロットデ
ータを正確且つ確実に受信することができることとな
る。加えて、制御スロットデータか通信スロットデータ
かを前もって認識できない場合であってもこれらデータ
を受信することができることとなるものである。

【００４７】

【発明の効果】以上、述べたように、本発明によれば、
２種類の同期信号を一定の条件の下で確実に検出できる
ようにし、その検出が正常に行われた際には所定の信号
を発生し、他の回路動作に使用できるようにしたので、
本発明をいわゆる第２世代のコードレス電話システムに
適用する場合には、従来と異なり、基地局、移動端末間
での接続、解放等のプロトコールシーケンス中に発生す
るデータ誤りによる制御スロット及び通信スロットの誤
認識による受信状態の切断という事態を回避することが
でき、弱電界やフェージングが生じても信頼性の高い通
信が確保されるという効果を奏するものである。

【図面の簡単な説明】

【図１】本発明に係る第２世代コードレス電話システム
用同期信号検出回路の基本的構成例を示すブロック図で
ある。

【図２】本発明に係る第２世代コードレス電話システム
用同期信号検出回路の具体回路例を示す回路図である。

【図３】図２に示された回路における動作を説明するた
めの主要信号のタイミング図である。

【図４】第２世代コードレス電話システムにおける制御
スロット及び通信スロットの構成を説明するための説明
図である。

【符号の説明】

１…同期ワード記憶部、２…ビット形式変換部、３
…比較部、４…検出フラグ発生部、５…ＵＷ１６ビ
ットパターンテーブル、６…ＵＷ３２ビットパターン
テーブル、７ａ，７ｂ…比較器、８ａ，８ｂ…１６
ビットシフトレジスタ、９ａ，９ｂ…３入力ＡＮＤ回
路、１０ａ，１０ｂ…フリップフロップ、１１…Ｏ
Ｒ回路

Claims

【特許請求の範囲】

【請求項１】入力されたディジタルデータのビット形
式を変換するビット形式変換手段と、正規の同期信号の
データを任意に読み出し可能に記憶する記憶手段と、前
記ビット形式変換手段を介して入力された同期信号と前
記記憶手段から読み出された記憶データとを比較し、一
致した場合に一致信号を出力する比較手段と、前記比較
手段から一致信号が一定の時間誤差内で検出され且つ外
部から入力される同期信号の種別を示すフラグ信号の発
生期間内である場合に、同期信号検出フラグ信号を出力
する検出フラグ発生手段とを具備してなることを特徴と
する第２世代コードレス電話システム用同期信号検出回
路。
【請求項２】入力されたディジタルデータのビット形
式を変換するシフトレジスタと、正規の同期信号のデー
タを任意に読み出し可能に記憶する記憶素子と、前記シ
フトレジスタを介して入力された同期信号と前記記憶素
子から読み出された記憶データとを比較し、一致した場
合に一致信号を出力する比較器と、前記比較器からの一
致信号と外部から入力される前記一致信号の時間的誤差
を規定するタイミング信号と外部から入力される同期信
号の種別を示すフラグ信号とでＡＮＤが成立した時に信
号を出力するＡＮＤ回路と、前記ＡＮＤ回路からの出力
信号によりセットされ、同期信号の検出を示す検出フラ
グ信号を出力するフリップフロップとを具備してなるこ
とを特徴とする第２世代コードレス電話システム用同期
信号検出回路。