JPH08139568A - フィルタ制御回路 - Google Patents
フィルタ制御回路Info
- Publication number
- JPH08139568A JPH08139568A JP27935194A JP27935194A JPH08139568A JP H08139568 A JPH08139568 A JP H08139568A JP 27935194 A JP27935194 A JP 27935194A JP 27935194 A JP27935194 A JP 27935194A JP H08139568 A JPH08139568 A JP H08139568A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bpf
- circuit
- input
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】 （修正有）
【目的】入力信号の周波数が変わってもＢＰＦ３の中心
周波数の制御を短時間で行うことができるフィルタ制御
回路を提供する。 【構成】スイッチ１０により入力端子１からの少なくと
も２種類の第１、若しくは第２の周波数信号と、入力端
子２からの前記第１、若しくは第２周波数信号に関連し
た第１、若しくは第２基準クロック信号とを選択的に切
換える。そして、スイッチ１０により選択された第１、
若しくは第２基準クロック信号の位相を９０度位相器５
により９０度移相する。また、スイッチ１０により選択
された第１周波数信号、若しくは第２周波数信号はＢＰ
Ｆ３に通過する。乗算器６では、上述の９０度位相器５
からの出力とＢＰＦ３からの出力を検波し、ゲイン可変
アンプ１５、及び平滑用ＬＰＦ７を介してＶ／Ｉ変換器
８に供給する。Ｖ／Ｉ変換器８では位相差電圧を電流に
変換してＢＰＦ３の中心周波数を制御する。
周波数の制御を短時間で行うことができるフィルタ制御
回路を提供する。 【構成】スイッチ１０により入力端子１からの少なくと
も２種類の第１、若しくは第２の周波数信号と、入力端
子２からの前記第１、若しくは第２周波数信号に関連し
た第１、若しくは第２基準クロック信号とを選択的に切
換える。そして、スイッチ１０により選択された第１、
若しくは第２基準クロック信号の位相を９０度位相器５
により９０度移相する。また、スイッチ１０により選択
された第１周波数信号、若しくは第２周波数信号はＢＰ
Ｆ３に通過する。乗算器６では、上述の９０度位相器５
からの出力とＢＰＦ３からの出力を検波し、ゲイン可変
アンプ１５、及び平滑用ＬＰＦ７を介してＶ／Ｉ変換器
８に供給する。Ｖ／Ｉ変換器８では位相差電圧を電流に
変換してＢＰＦ３の中心周波数を制御する。
Description
【０００１】
【産業上の利用分野】本発明はＩＣ内に内蔵されたフィ
ルタ回路の中心周波数を制御するフィルタ制御回路に関
するものである。
ルタ回路の中心周波数を制御するフィルタ制御回路に関
するものである。
【０００２】
【従来の技術】従来よりＩＣ内蔵フィルタは、ＩＣ内素
子の値の精度の悪さ、温度による変化の大きさから、図
４図に示す如く、中心周波数を基準クロックによって制
御するように構成されている。
子の値の精度の悪さ、温度による変化の大きさから、図
４図に示す如く、中心周波数を基準クロックによって制
御するように構成されている。
【０００３】即ち、図４において、クロック入力端子２
からの基準クロックが基準ＢＰＦ４に入力されるととも
に、この基準クロックは９０度位相器５にも入力され
る。
からの基準クロックが基準ＢＰＦ４に入力されるととも
に、この基準クロックは９０度位相器５にも入力され
る。
【０００４】尚、ＢＰＦ４は電流により中心周波数が制
御される構成となっている。
御される構成となっている。
【０００５】基準ＢＰＦ４からの出力信号と９０度位相
器５からの出力信号は、乗算器６に入力され、これらの
信号の位相検波が行われる、そして、乗算器６からの位
相検波出力は、ＬＰＦ７により平滑された後、電圧／電
流（Ｖ／Ｉ）変換回路８に入力されて電流に変換され
る。この電流は、基準ＢＰＦ４に入力され、ＢＰＦの中
心周波数が制御される。
器５からの出力信号は、乗算器６に入力され、これらの
信号の位相検波が行われる、そして、乗算器６からの位
相検波出力は、ＬＰＦ７により平滑された後、電圧／電
流（Ｖ／Ｉ）変換回路８に入力されて電流に変換され
る。この電流は、基準ＢＰＦ４に入力され、ＢＰＦの中
心周波数が制御される。
【０００６】つまり、入力された基準クロックと基準Ｂ
ＰＦ４の中心周波数とが一致していれば、ＢＰＦの位相
特性によりそれぞれの信号の位相差は９０度となり、Ｖ
／Ｉ変換器８から出力される電流値は一定となる。
ＰＦ４の中心周波数とが一致していれば、ＢＰＦの位相
特性によりそれぞれの信号の位相差は９０度となり、Ｖ
／Ｉ変換器８から出力される電流値は一定となる。
【０００７】しかしながら、入力された基準クロックと
基準ＢＰＦ４の中心周波数とが一致していない場合、乗
算器６に入力されるそれぞれの信号の位相差は９０度と
ならず、ＬＰＦ７より位相差電圧信号が出力され、基準
ＢＰＦ４の中心周波数が基準クロックの周波数に一致す
るように制御される。
基準ＢＰＦ４の中心周波数とが一致していない場合、乗
算器６に入力されるそれぞれの信号の位相差は９０度と
ならず、ＬＰＦ７より位相差電圧信号が出力され、基準
ＢＰＦ４の中心周波数が基準クロックの周波数に一致す
るように制御される。
【０００８】一方、ＢＰＦ３にもＶ／Ｉ変換器８より、
基準ＢＰＦ４へ供給される電流と同じ、若しくはある一
定比率の電流が入力されている。
基準ＢＰＦ４へ供給される電流と同じ、若しくはある一
定比率の電流が入力されている。
【０００９】尚、ＢＰＦ３は基準ＢＰＦ４と同じ回路構
成となっており、コンデンサ等の素子値は基準ＢＰＦ４
を構成する素子値と同じ、若しくはある一定比率のもの
となっている。
成となっており、コンデンサ等の素子値は基準ＢＰＦ４
を構成する素子値と同じ、若しくはある一定比率のもの
となっている。
【００１０】つまり、基準ＢＰＦ４とＢＰＦ３とは、同
一ＩＣ内で構成されているため、基準ＢＰＦ４の中心周
波数が入力された基準クロックの周波数と同じになる制
御電流が与えられると、基準ＢＰＦ４と同じ、あるいは
比例した電流がＢＰＦ３にも与えられ、ＢＰＦ３の素子
値を適当に選ぶことで目的の特性を実現できる。
一ＩＣ内で構成されているため、基準ＢＰＦ４の中心周
波数が入力された基準クロックの周波数と同じになる制
御電流が与えられると、基準ＢＰＦ４と同じ、あるいは
比例した電流がＢＰＦ３にも与えられ、ＢＰＦ３の素子
値を適当に選ぶことで目的の特性を実現できる。
【００１１】また、図５に他の従来回路を示す。
【００１２】図５の回路は、基準クロックの周波数と入
力端子１より入力される信号の中心周波数とが同じ、ま
たは非常に近く、また入力される信号がある一定間隔で
信号の不要な期間がある際に使用される。
力端子１より入力される信号の中心周波数とが同じ、ま
たは非常に近く、また入力される信号がある一定間隔で
信号の不要な期間がある際に使用される。
【００１３】そして、図５の回路は図４の回路に比べ、
基準ＢＰＦ４が不要となるため、回路構成が簡単となる
とともに、ＢＰＦ３自身で制御を行っているため、中心
周波数の確度が向上するという利点がある。
基準ＢＰＦ４が不要となるため、回路構成が簡単となる
とともに、ＢＰＦ３自身で制御を行っているため、中心
周波数の確度が向上するという利点がある。
【００１４】以下、入力信号がビデオ信号の場合につい
て説明する。
て説明する。
【００１５】まず、入力端子１にはビデオ信号、またク
ロック入力端子２には基準クロックが入力され、これら
の信号はスイッチ１０に入力される。
ロック入力端子２には基準クロックが入力され、これら
の信号はスイッチ１０に入力される。
【００１６】スイッチ１０では、これらの信号を入力端
子１１からの垂直同期パルスにより通常映像信号期間は
ビデオ信号を選択し、また垂直帰線期間では基準クロッ
クを選択するように制御される。
子１１からの垂直同期パルスにより通常映像信号期間は
ビデオ信号を選択し、また垂直帰線期間では基準クロッ
クを選択するように制御される。
【００１７】スイッチ１０で選択されたビデオ信号、若
しくは基準クロックは、ＢＰＦ３に供給されるととも
に、９０度位相器５に供給される。
しくは基準クロックは、ＢＰＦ３に供給されるととも
に、９０度位相器５に供給される。
【００１８】尚、ＢＰＦ３は電流により中心周波数が制
御される構成となっている。
御される構成となっている。
【００１９】ＢＰＦ３からの出力信号と９０度位相器５
からの出力信号は、乗算器６に入力され、乗算器６では
前述の垂直同期パルスに基づき、これらの信号の位相検
波が行われる、そして、乗算器６からの位相検波出力
は、ＬＰＦ７により平滑された後、電圧／電流（Ｖ／
Ｉ）変換回路８に入力されて電流に変換される。この電
流は、ＢＰＦ３に供給され、ＢＰＦの中心周波数が制御
される。
からの出力信号は、乗算器６に入力され、乗算器６では
前述の垂直同期パルスに基づき、これらの信号の位相検
波が行われる、そして、乗算器６からの位相検波出力
は、ＬＰＦ７により平滑された後、電圧／電流（Ｖ／
Ｉ）変換回路８に入力されて電流に変換される。この電
流は、ＢＰＦ３に供給され、ＢＰＦの中心周波数が制御
される。
【００２０】
【発明が解決しようとする課題】しかしながら、上述の
回路においては、例えば、ＮＴＳＣ方式のビデオ信号と
ＰＡＬ方式のビデオ信号との２種類の信号を入力する場
合、以下に示す欠点を有する。
回路においては、例えば、ＮＴＳＣ方式のビデオ信号と
ＰＡＬ方式のビデオ信号との２種類の信号を入力する場
合、以下に示す欠点を有する。
【００２１】以下、図５の回路において説明する。
【００２２】ＮＴＳＣ方式のビデオ信号が入力された場
合は、クロック入力端子２には基準クロックとして３．
５８ＭＨＺの信号が入力され、またＰＡＬ方式のビデオ
信号が入力された場合は、クロック入力端子２には基準
クロックとして４．４３ＭＨＺの信号が入力されるた
め、異なったＢＰＦ４のフィルタ特性を有することにな
る。
合は、クロック入力端子２には基準クロックとして３．
５８ＭＨＺの信号が入力され、またＰＡＬ方式のビデオ
信号が入力された場合は、クロック入力端子２には基準
クロックとして４．４３ＭＨＺの信号が入力されるた
め、異なったＢＰＦ４のフィルタ特性を有することにな
る。
【００２３】このため、ＮＴＳＣ方式のビデオ信号が入
力された場合とＰＡＬ方式のビデオ信号が入力された場
合とでは、ＢＰＦ３の中心周波数における制御電流も当
然異なり、ＬＰＦ７からの出力電圧のＤＣ電位も異なっ
たものになる。
力された場合とＰＡＬ方式のビデオ信号が入力された場
合とでは、ＢＰＦ３の中心周波数における制御電流も当
然異なり、ＬＰＦ７からの出力電圧のＤＣ電位も異なっ
たものになる。
【００２４】従って、入力される信号をＮＴＳＣ方式の
ビデオ信号からＰＡＬ方式のビデオ信号に切り換えた場
合、このＤＣ電位もそれに合わせて変化させる必要があ
る。
ビデオ信号からＰＡＬ方式のビデオ信号に切り換えた場
合、このＤＣ電位もそれに合わせて変化させる必要があ
る。
【００２５】しかしながら、ＢＰＦ３の中心周波数を安
定して制御させるためには、ＬＰＦ７の時定数を大きく
取り、乗算器６からの位相差出力の高調波を十分落とす
必要があり、この結果、Ｖ／Ｉ変換器８の感度もこの高
調波の影響を少なくするために、十分に感度を落とさな
ければならない。
定して制御させるためには、ＬＰＦ７の時定数を大きく
取り、乗算器６からの位相差出力の高調波を十分落とす
必要があり、この結果、Ｖ／Ｉ変換器８の感度もこの高
調波の影響を少なくするために、十分に感度を落とさな
ければならない。
【００２６】このため、基準クロックの周波数が３．５
８ＭＨＺから４．４３ＭＨＺに切り換わった場合、ＤＣ
電位の変化は時間的に緩やかなものとなり、ＢＰＦ３の
中心周波数が安定するのに時間がかかってしまう。
８ＭＨＺから４．４３ＭＨＺに切り換わった場合、ＤＣ
電位の変化は時間的に緩やかなものとなり、ＢＰＦ３の
中心周波数が安定するのに時間がかかってしまう。
【００２７】また、図５の回路においては、乗算器６の
動作が間欠的となるため、ＢＰＦ３の中心周波数が安定
するには更に時間がかかる。
動作が間欠的となるため、ＢＰＦ３の中心周波数が安定
するには更に時間がかかる。
【００２８】従って、テレビの色信号処理回路等にこの
回路を採用した場合、ＢＰＦ３が正しい中心周波数にな
るまでの間、テレビ画面に色が出ない等の不都合が生じ
る。
回路を採用した場合、ＢＰＦ３が正しい中心周波数にな
るまでの間、テレビ画面に色が出ない等の不都合が生じ
る。
【００２９】本発明は上述の欠点に鑑みなされたもので
あり、入力される信号の周波数が変わってもＢＰＦ３の
中心周波数の制御が短時間で行うことができるフィルタ
制御回路を提供するものである。
あり、入力される信号の周波数が変わってもＢＰＦ３の
中心周波数の制御が短時間で行うことができるフィルタ
制御回路を提供するものである。
【００３０】
【課題を解決するための手段】本発明は、第１入力端子
からの少なくとも２種類の第１周波数信号、若しくは第
２周波数信号と第２入力端子からの前記第１、若しくは
第２周波数信号に関連した第１、若しくは第２基準クロ
ック信号とを選択的に切換えるスイッチ手段と、該スイ
ッチ手段により選択された第１、若しくは第２基準クロ
ック信号の位相を９０度移相する９０度位相器と、前記
スイッチ手段により選択された第１周波数信号、若しく
は第２周波数信号のうち、所定の帯域を通過するフィル
タ手段と、該フィルタ手段を通過した信号の位相と前記
９０度位相器を通過した信号の位相とを検波する検波手
段と、該検波手段により検出された位相差電圧信号を平
滑する低域通過フィルタ（以下、ＬＰＦと略す）と、該
ＬＰＦにより平滑された位相差電圧信号を位相差電流信
号に変換し、変換した位相差電流信号を前記フィルタ手
段に供給する電圧／電流変換器（以下、Ｖ／Ｉ変換器と
略す）と、前記スイッチ手段により前記第１、若しくは
第２基準クロック信号を選択した時から一定期間前記検
波手段により検出された位相差電圧信号の利得を上げる
利得制御手段とからなることを特徴とするフィルタ制御
回路である。
からの少なくとも２種類の第１周波数信号、若しくは第
２周波数信号と第２入力端子からの前記第１、若しくは
第２周波数信号に関連した第１、若しくは第２基準クロ
ック信号とを選択的に切換えるスイッチ手段と、該スイ
ッチ手段により選択された第１、若しくは第２基準クロ
ック信号の位相を９０度移相する９０度位相器と、前記
スイッチ手段により選択された第１周波数信号、若しく
は第２周波数信号のうち、所定の帯域を通過するフィル
タ手段と、該フィルタ手段を通過した信号の位相と前記
９０度位相器を通過した信号の位相とを検波する検波手
段と、該検波手段により検出された位相差電圧信号を平
滑する低域通過フィルタ（以下、ＬＰＦと略す）と、該
ＬＰＦにより平滑された位相差電圧信号を位相差電流信
号に変換し、変換した位相差電流信号を前記フィルタ手
段に供給する電圧／電流変換器（以下、Ｖ／Ｉ変換器と
略す）と、前記スイッチ手段により前記第１、若しくは
第２基準クロック信号を選択した時から一定期間前記検
波手段により検出された位相差電圧信号の利得を上げる
利得制御手段とからなることを特徴とするフィルタ制御
回路である。
【００３１】
【作用】システムの切り換え信号が切り換わった時か
ら、システム動作に悪影響を与えないある時間、乗算器
の感度を大にする。または図２のように乗算器が間欠的
に動作している場合は間欠動作を止め、常時出力するよ
うにし、ＬＰＦの応答時間を早めるようにする。制御が
安定する時間が経過した後、乗算器の感度を元に戻す、
または元の間欠動作に戻すようにする。
ら、システム動作に悪影響を与えないある時間、乗算器
の感度を大にする。または図２のように乗算器が間欠的
に動作している場合は間欠動作を止め、常時出力するよ
うにし、ＬＰＦの応答時間を早めるようにする。制御が
安定する時間が経過した後、乗算器の感度を元に戻す、
または元の間欠動作に戻すようにする。
【００３２】このようにすることにより、システムを切
り換えた瞬間にＬＰＦ出力は高速に追従し、安定した後
もとの状態に戻るため、応答が速くまた安定感を失うこ
とがない。
り換えた瞬間にＬＰＦ出力は高速に追従し、安定した後
もとの状態に戻るため、応答が速くまた安定感を失うこ
とがない。
【００３３】例えば、テレビ信号の処理システムで垂直
帰線期間で制御しているようなシステムであれば、垂直
帰線期間は２０Ｈ／５２５Ｈまたは２０Ｈ／６２５Ｈ程
度であるので、間欠動作を止めることで２０倍以上の高
速化が行える。
帰線期間で制御しているようなシステムであれば、垂直
帰線期間は２０Ｈ／５２５Ｈまたは２０Ｈ／６２５Ｈ程
度であるので、間欠動作を止めることで２０倍以上の高
速化が行える。
【００３４】尚、５２５Ｈ，６２５Ｈは１／６０秒、１
／５０秒程度の時間であり、間欠動作を止めることで信
号が途切れても問題ない程度の時間である。
／５０秒程度の時間であり、間欠動作を止めることで信
号が途切れても問題ない程度の時間である。
【００３５】
【実施例】以下、図面に従い本発明の第１の実施例を説
明する。
明する。
【００３６】図１のフィルタ制御回路が図５の回路と異
なる点は、システム切り換え信号入力端子１２からのシ
ステム切り換え信号のエッジを検出し、このエッジに基
づきエッジ検出パルスを作成するエッジ検出回路１３を
設けるとともに、乗算器６とＬＰＦ７との間にゲイン可
変アンプ１５を介在させ、上述のエッジ検出パルスによ
りゲイン可変アンプ１５を制御する点である。
なる点は、システム切り換え信号入力端子１２からのシ
ステム切り換え信号のエッジを検出し、このエッジに基
づきエッジ検出パルスを作成するエッジ検出回路１３を
設けるとともに、乗算器６とＬＰＦ７との間にゲイン可
変アンプ１５を介在させ、上述のエッジ検出パルスによ
りゲイン可変アンプ１５を制御する点である。
【００３７】図１において、入力端子１にはビデオ信
号、またクロック入力端子２には基準クロックが入力さ
れ、これらの信号はスイッチ１０に入力される。
号、またクロック入力端子２には基準クロックが入力さ
れ、これらの信号はスイッチ１０に入力される。
【００３８】スイッチ１０では、これらの信号を入力端
子１１からの垂直同期パルスにより通常映像信号期間は
ビデオ信号を選択し、また垂直帰線期間では基準クロッ
クを選択するように制御される。
子１１からの垂直同期パルスにより通常映像信号期間は
ビデオ信号を選択し、また垂直帰線期間では基準クロッ
クを選択するように制御される。
【００３９】スイッチ１０で選択されたビデオ信号、若
しくは基準クロックは、ＢＰＦ３に供給されるととも
に、９０度位相器５に供給される。
しくは基準クロックは、ＢＰＦ３に供給されるととも
に、９０度位相器５に供給される。
【００４０】尚、ＢＰＦ３は電流により中心周波数が制
御される構成となっている。
御される構成となっている。
【００４１】ＢＰＦ３からの出力信号と９０度位相器５
からの出力信号は、乗算器６に入力され、乗算器６では
前述の垂直同期パルスに基づき、これらの信号の位相検
波が行われる、そして、乗算器６からの位相検波出力
は、ＬＰＦ７により平滑された後、ゲイン可変アンプ１
５に入力され、垂直同期パルス入力端子１１からの垂直
同期パルス、及びエッジ検出回路１３からのエッジ検出
パルスに基づいて利得が制御される。
からの出力信号は、乗算器６に入力され、乗算器６では
前述の垂直同期パルスに基づき、これらの信号の位相検
波が行われる、そして、乗算器６からの位相検波出力
は、ＬＰＦ７により平滑された後、ゲイン可変アンプ１
５に入力され、垂直同期パルス入力端子１１からの垂直
同期パルス、及びエッジ検出回路１３からのエッジ検出
パルスに基づいて利得が制御される。
【００４２】この利得が制御された検波出力は、電圧／
電流（Ｖ／Ｉ）変換回路８に入力されて電流に変換され
る。
電流（Ｖ／Ｉ）変換回路８に入力されて電流に変換され
る。
【００４３】このように、ＢＰＦ３の中心周波数が、入
力された基準クロックの周波数と一致するようにループ
制御される。
力された基準クロックの周波数と一致するようにループ
制御される。
【００４４】次に、図３及び図８を用いてエッジ検出回
路１３の構成、及び動作について説明する。
路１３の構成、及び動作について説明する。
【００４５】入力端子１２からは図３ｂに示すようにＢ
ＰＦ３に供給される信号が変化した時に発生するシステ
ム切り換え信号（この場合は信号がローからハイへ変
化）が出力されている。
ＰＦ３に供給される信号が変化した時に発生するシステ
ム切り換え信号（この場合は信号がローからハイへ変
化）が出力されている。
【００４６】このシステム切り換え信号は、ＥＸ−ＯＲ
回路１７の一方の入力端子に供給されるとともに、コン
デンサと抵抗からなる時定数回路、若しくはシフトレジ
スタ等から構成された遅延回路１６により一定期間信号
が遅延された後、ＥＸ−ＯＲ回路１７の他方の入力端子
にも供給され、図３Ｃに示す如くシステム切り換え信号
の立ち上がりエッジから一定期間ハイとなるエッジ検出
パルスを作成する。
回路１７の一方の入力端子に供給されるとともに、コン
デンサと抵抗からなる時定数回路、若しくはシフトレジ
スタ等から構成された遅延回路１６により一定期間信号
が遅延された後、ＥＸ−ＯＲ回路１７の他方の入力端子
にも供給され、図３Ｃに示す如くシステム切り換え信号
の立ち上がりエッジから一定期間ハイとなるエッジ検出
パルスを作成する。
【００４７】このエッジ検出パルスがゲイン可変アンプ
１５に供給される。
１５に供給される。
【００４８】次に、ゲイン可変アンプ１５の構成、及び
動作について説明する。
動作について説明する。
【００４９】図６は、図２に示す乗算器６、及びゲイン
可変アンプ１５をトランジスタ回路にて一体に構成した
ものである。
可変アンプ１５をトランジスタ回路にて一体に構成した
ものである。
【００５０】図６において、乗算器６はトランジスタＱ
2〜Ｑ9より構成され、トランジスタＱ4、Ｑ5のベースに
は９０度位相器５から正負の信号が供給され、またトラ
ンジスタＱ6〜Ｑ9のベースにはＢＰＦ３からの正負の信
号が供給される。
2〜Ｑ9より構成され、トランジスタＱ4、Ｑ5のベースに
は９０度位相器５から正負の信号が供給され、またトラ
ンジスタＱ6〜Ｑ9のベースにはＢＰＦ３からの正負の信
号が供給される。
【００５１】また、入力端子１１からのフィルタ制御信
号により、スイッチ２３が間欠的に動作し、スイッチ２
３のオン時にトランジスタＱ2〜Ｑ9により検波され、こ
の検波出力がトランジスタＱ10〜Ｑ15からなるミラー回
路を介して乗算出力端子２２より取り出される。
号により、スイッチ２３が間欠的に動作し、スイッチ２
３のオン時にトランジスタＱ2〜Ｑ9により検波され、こ
の検波出力がトランジスタＱ10〜Ｑ15からなるミラー回
路を介して乗算出力端子２２より取り出される。
【００５２】ここで、前述のエッジ検出パルスが検出さ
れると、ゲイン切り換え端子２１からエッジ検出パルス
が供給され、このエッジ検出パルスによりトランジスタ
Ｑ1がオフする。これにより、抵抗Ｒ3による電圧降下が
なくなり、トランジスタＱ3のベース電位が０からほぼ
Ｅまで変化し、トランジスタＱ3がオンする。
れると、ゲイン切り換え端子２１からエッジ検出パルス
が供給され、このエッジ検出パルスによりトランジスタ
Ｑ1がオフする。これにより、抵抗Ｒ3による電圧降下が
なくなり、トランジスタＱ3のベース電位が０からほぼ
Ｅまで変化し、トランジスタＱ3がオンする。
【００５３】この結果、トランジスタＱ4，Ｑ5のエミッ
タ電流が増加し、乗算器６のゲインが増加する。
タ電流が増加し、乗算器６のゲインが増加する。
【００５４】尚、ゲインを上げることでリップル等の影
響を受けやすくなるが、前述したようにパルス幅をシス
テム動作に影響しない程度に選べば問題はない。
響を受けやすくなるが、前述したようにパルス幅をシス
テム動作に影響しない程度に選べば問題はない。
【００５５】次に、本発明フィルタ制御回路の第２の実
施例を説明する。
施例を説明する。
【００５６】図２のフィルタ制御回路が図１の回路と異
なる点は、システム切り換え信号入力端子１２からのシ
ステム切り換え信号のエッジを検出し、このエッジに基
づきエッジ検出パルスを作成するエッジ検出回路１３を
設けるとともに、このエッジ検出回路１３からのエッジ
検出パルスと入力端子１１からのフィルタ制御信号とを
ゲート回路１４に供給し、このゲート回路１４からの出
力信号によりスイッチ１０、及び乗算器６を制御する点
である。
なる点は、システム切り換え信号入力端子１２からのシ
ステム切り換え信号のエッジを検出し、このエッジに基
づきエッジ検出パルスを作成するエッジ検出回路１３を
設けるとともに、このエッジ検出回路１３からのエッジ
検出パルスと入力端子１１からのフィルタ制御信号とを
ゲート回路１４に供給し、このゲート回路１４からの出
力信号によりスイッチ１０、及び乗算器６を制御する点
である。
【００５７】図２において、入力端子１にはビデオ信
号、またクロック入力端子２には基準クロックが入力さ
れ、これらの信号はスイッチ１０に入力される。
号、またクロック入力端子２には基準クロックが入力さ
れ、これらの信号はスイッチ１０に入力される。
【００５８】スイッチ１０では、これらの信号を入力端
子１１からの垂直同期パルスにより通常映像信号期間は
ビデオ信号を選択し、また垂直帰線期間では基準クロッ
クを選択するように制御される。
子１１からの垂直同期パルスにより通常映像信号期間は
ビデオ信号を選択し、また垂直帰線期間では基準クロッ
クを選択するように制御される。
【００５９】スイッチ１０で選択されたビデオ信号、若
しくは基準クロックは、ＢＰＦ３に供給されるととも
に、９０度位相器５に供給される。
しくは基準クロックは、ＢＰＦ３に供給されるととも
に、９０度位相器５に供給される。
【００６０】尚、ＢＰＦ３は電流により中心周波数が制
御される構成となっている。
御される構成となっている。
【００６１】ＢＰＦ３からの出力信号と９０度位相器５
からの出力信号は、乗算器６に入力され、乗算器６では
前述の垂直同期パルスに基づき、これらの信号の位相検
波が行われる、ここで、スイッチ１０、及び乗算器６
は、以下の信号により制御される。
からの出力信号は、乗算器６に入力され、乗算器６では
前述の垂直同期パルスに基づき、これらの信号の位相検
波が行われる、ここで、スイッチ１０、及び乗算器６
は、以下の信号により制御される。
【００６２】エッジ検出回路１３では、システム切り換
え信号に基づいてエッジ検出パルスが作成され、このエ
ッジ検出パルスとフィルタ制御信号とがゲート回路１４
に供給され、ゲート回路１４にてシステム信号切り換え
時に一定期間ハイとなるゲート信号を作成し、スイッチ
１０、及び乗算器６を制御する。
え信号に基づいてエッジ検出パルスが作成され、このエ
ッジ検出パルスとフィルタ制御信号とがゲート回路１４
に供給され、ゲート回路１４にてシステム信号切り換え
時に一定期間ハイとなるゲート信号を作成し、スイッチ
１０、及び乗算器６を制御する。
【００６３】そして、乗算器６からの位相検波出力は、
ＬＰＦ７により平滑された後、この平滑出力は、電圧／
電流（Ｖ／Ｉ）変換回路８に入力されて電流に変換され
る。
ＬＰＦ７により平滑された後、この平滑出力は、電圧／
電流（Ｖ／Ｉ）変換回路８に入力されて電流に変換され
る。
【００６４】このように、ＢＰＦ３の中心周波数が、入
力された基準クロックの周波数と一致するようにループ
制御される。
力された基準クロックの周波数と一致するようにループ
制御される。
【００６５】次に、図３及び図７を用いてエッジ検出回
路１３、及びゲート回路１４の構成、及び動作について
説明する。
路１３、及びゲート回路１４の構成、及び動作について
説明する。
【００６６】入力端子１２からは図３ｂに示すようにＢ
ＰＦ３に供給される信号が変化した時に発生するシステ
ム切り換え信号（この場合は信号がローからハイへ変
化）が出力されている。
ＰＦ３に供給される信号が変化した時に発生するシステ
ム切り換え信号（この場合は信号がローからハイへ変
化）が出力されている。
【００６７】このシステム切り換え信号は、ＥＸ−ＯＲ
回路１７の一方の入力端子に供給されるとともに、コン
デンサと抵抗からなる時定数回路、若しくはシフトレジ
スタ等から構成された遅延回路１６により一定期間信号
が遅延された後、ＥＸ−ＯＲ回路１７の他方の入力端子
にも供給され、図３Ｃに示す如くシステム切り換え信号
の立ち上がりエッジから一定期間ハイとなるエッジ検出
パルスを作成し、このエッジ検出パルスをＯＲ回路から
なるゲート回路１８に供給する。
回路１７の一方の入力端子に供給されるとともに、コン
デンサと抵抗からなる時定数回路、若しくはシフトレジ
スタ等から構成された遅延回路１６により一定期間信号
が遅延された後、ＥＸ−ＯＲ回路１７の他方の入力端子
にも供給され、図３Ｃに示す如くシステム切り換え信号
の立ち上がりエッジから一定期間ハイとなるエッジ検出
パルスを作成し、このエッジ検出パルスをＯＲ回路から
なるゲート回路１８に供給する。
【００６８】そして、ゲート回路１８では、上述のエッ
ジ検出パルスと入力端子１１より供給されるフィルタ制
御信号とにより、図３ｄに示す如く、システム切り換え
時に一定期間ハイとなるゲート信号が作成される。
ジ検出パルスと入力端子１１より供給されるフィルタ制
御信号とにより、図３ｄに示す如く、システム切り換え
時に一定期間ハイとなるゲート信号が作成される。
【００６９】このゲート信号がスイッチ１０、及び乗算
器６に供給される。
器６に供給される。
【００７０】次に、乗算器６の構成、及び動作について
説明する。
説明する。
【００７１】図６は、図２に示す乗算器６をトランジス
タ回路にて構成したものである。
タ回路にて構成したものである。
【００７２】図６において、乗算器６はトランジスタＱ
2〜Ｑ9より構成され、トランジスタＱ4、Ｑ5のベースに
は９０度位相器５から正負の信号が供給され、またトラ
ンジスタＱ6〜Ｑ9のベースにはＢＰＦ３からの正負の信
号が供給される。
2〜Ｑ9より構成され、トランジスタＱ4、Ｑ5のベースに
は９０度位相器５から正負の信号が供給され、またトラ
ンジスタＱ6〜Ｑ9のベースにはＢＰＦ３からの正負の信
号が供給される。
【００７３】そして、スイッチ２３のオン時にトランジ
スタＱ2〜Ｑ9により検波され、この検波出力がトランジ
スタＱ10〜Ｑ15からなるミラー回路を介して乗算出力端
子２２より取り出される。
スタＱ2〜Ｑ9により検波され、この検波出力がトランジ
スタＱ10〜Ｑ15からなるミラー回路を介して乗算出力端
子２２より取り出される。
【００７４】ここで、前述のゲート信号が検出される
と、入力端子１４から図３ｄに示すゲート信号がスイッ
チ２３に供給され、このゲート信号により乗算器６の動
作期間が制御される。
と、入力端子１４から図３ｄに示すゲート信号がスイッ
チ２３に供給され、このゲート信号により乗算器６の動
作期間が制御される。
【００７５】つまり、前述のゲート信号により、システ
ム切り換え時に一定期間乗算器６が動作し続けることと
なる。
ム切り換え時に一定期間乗算器６が動作し続けることと
なる。
【００７６】尚、第１の実施例と第２の実施例とはそれ
ぞれ独立した実施例として説明したが、これらの実施例
を兼用して使用すれば、更に高速な制御を行うことがで
きる。
ぞれ独立した実施例として説明したが、これらの実施例
を兼用して使用すれば、更に高速な制御を行うことがで
きる。
【００７７】
【発明の効果】本発明によれば、簡単な構成でフィルタ
制御ループの安定度を失うことなく、高速な制御の切り
換えが可能となる。
制御ループの安定度を失うことなく、高速な制御の切り
換えが可能となる。
【図１】本発明フィルタ制御回路の第１の実施例を示す
ブロック図である。
ブロック図である。
【図２】本発明フィルタ制御回路の第２の実施例を示す
ブロック図である。
ブロック図である。
【図３】本発明フィルタ制御回路の動作を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図４】従来のフィルタ制御回路を示すブロック図であ
る。
る。
【図５】従来のフィルタ制御回路を示すブロック図であ
る。
る。
【図６】本発明フィルタ制御回路を構成する乗算器、ゲ
イン可変アンプの回路図である。
イン可変アンプの回路図である。
【図７】本発明フィルタ制御回路を構成するエッジ検出
回路、ゲート回路である。
回路、ゲート回路である。
【図８】本発明フィルタ制御回路を構成するエッジ検出
回路である。
回路である。
１ 信号入力端子 ２ 基準クロック入力端子 ３ ＢＰＦ ４ 基準ＢＰＦ ５ ９０度移相回路 ６ 乗算器 ７ ＬＰＦ ８ Ｖ／Ｉ変換器 ９ 出力端子 １０ スイッチ １１ フィルタ制御信号入力端子 １２ システム切り換え信号入力端子 １３ エッジ検出回路 １４ ゲート回路 １５ ゲイン可変アンプ １６ 遅延回路 １７ ＥＸ−ＯＲ回路 １８ ゲート回路 １９ 電源端子 ２０ ＧＮＤ端子 ２１ ゲイン切り換え端子 ２２ 乗算出力端子 ２３ スイッチ
Claims (2)
- 【請求項１】 第１入力端子からの少なくとも２種類の
第１周波数信号、若しくは第２周波数信号と第２入力端
子からの前記第１、若しくは第２周波数信号に関連した
第１、若しくは第２基準クロック信号とを選択的に切換
えるスイッチ手段と、該スイッチ手段により選択された
第１、若しくは第２基準クロック信号の位相を９０度移
相する９０度位相器と、前記スイッチ手段により選択さ
れた第１周波数信号、若しくは第２周波数信号のうち、
所定の帯域を通過するフィルタ手段と、該フィルタ手段
を通過した信号の位相と前記９０度位相器を通過した信
号の位相とを検波する検波手段と、該検波手段により検
出された位相差電圧信号を平滑する低域通過フィルタ
（以下、ＬＰＦと略す）と、該ＬＰＦにより平滑された
位相差電圧信号を位相差電流信号に変換し、変換した位
相差電流信号を前記フィルタ手段に供給する電圧／電流
変換器（以下、Ｖ／Ｉ変換器と略す）と、前記スイッチ
手段により前記第１、若しくは第２基準クロック信号を
選択した時から一定期間前記検波手段により検出された
位相差電圧信号の利得を上げる利得制御手段とからなる
ことを特徴とするフィルタ制御回路。 - 【請求項２】 前記フィルタ手段は、帯域通過フィルタ
（以下、ＢＰＦと略す）であることを特徴とする請求項
１記載のフィルタ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27935194A JPH08139568A (ja) | 1994-11-14 | 1994-11-14 | フィルタ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27935194A JPH08139568A (ja) | 1994-11-14 | 1994-11-14 | フィルタ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139568A true JPH08139568A (ja) | 1996-05-31 |
Family
ID=17609966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27935194A Pending JPH08139568A (ja) | 1994-11-14 | 1994-11-14 | フィルタ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139568A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100962A (ja) * | 2000-09-21 | 2002-04-05 | Texas Instr Japan Ltd | 周波数特性調整回路 |
-
1994
- 1994-11-14 JP JP27935194A patent/JPH08139568A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100962A (ja) * | 2000-09-21 | 2002-04-05 | Texas Instr Japan Ltd | 周波数特性調整回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4227205A (en) | Hue and saturation control circuitry requiring single coupling capacitor | |
| JPH08139568A (ja) | フィルタ制御回路 | |
| US6246440B1 (en) | Circuit for generating a reference signal | |
| JPH08181568A (ja) | フィルタ制御回路 | |
| JPH0786930A (ja) | 位相同期回路 | |
| JPH10209859A (ja) | Ｐｌｌ回路 | |
| JP3439143B2 (ja) | 水平同期回路 | |
| JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
| JP3469825B2 (ja) | Ｐｌｌ回路 | |
| JP2548804B2 (ja) | Ｐｌｌ回路 | |
| JPH08111630A (ja) | フィルタ制御回路 | |
| JP2714193B2 (ja) | デジタルテレビジョン受像機 | |
| JP3432999B2 (ja) | 色同期回路 | |
| JPH0350985A (ja) | クロマ自動位相制御回路 | |
| KR100222075B1 (ko) | 고속응답기능을 갖는 주파수합성pll | |
| JPS5986789U (ja) | 時間軸変動補正装置 | |
| JPS5916465B2 (ja) | 水平発振周波数自動制御回路 | |
| JP3135374B2 (ja) | 周波数特性自動調整回路 | |
| JP2563812Y2 (ja) | カラーバースト信号連続化回路 | |
| JP2894112B2 (ja) | 位相同期受信回路 | |
| JPH01181212A (ja) | くし形フイルタ | |
| JPH04154389A (ja) | 映像信号再生装置 | |
| JPH0347780B2 (ja) | ||
| JPH02104176A (ja) | 映像中間周波数自動位相制御回路 | |
| JPH04274692A (ja) | 色信号処理回路 |