JPH08139188A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08139188A
JPH08139188A JP27373194A JP27373194A JPH08139188A JP H08139188 A JPH08139188 A JP H08139188A JP 27373194 A JP27373194 A JP 27373194A JP 27373194 A JP27373194 A JP 27373194A JP H08139188 A JPH08139188 A JP H08139188A
Authority
JP
Japan
Prior art keywords
oxide film
contact hole
silicon oxide
titanium
impurity diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27373194A
Other languages
English (en)
Inventor
Sumio Yamaguchi
澄夫 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27373194A priority Critical patent/JPH08139188A/ja
Publication of JPH08139188A publication Critical patent/JPH08139188A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 不純物拡散層へのコンタクト形成において、
精度の高い製品が得られるように改良された半導体装置
を得ることを主要な特徴とする。 【構成】 半導体基板101の表面に形成された不純物
拡散層102を覆うように、第1のシリコン酸化膜10
4が形成される。第1のシリコン酸化膜104中に設け
られた第1のコンタクトホール105を通って、不純物
拡散層105に接触するように、チタンポリサイド配線
層110が設けられる。第2のシリコン酸化膜113中
に、チタンポリサイド配線層110の表面を露出させる
第4のコンタクトホール115が設けられている。第4
のコンタクトホール115を通って、チタンポリサイド
配線層110に、導電性膜119が接触している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は一般に半導体装置に関
するものであり、より特定的には、不純物拡散層へのコ
ンタクト形成において、精度の高い製品が得られるよう
に改良された半導体装置に関する。この発明は、さらに
そのような半導体装置の製造方法に関する。
【0002】
【従来の技術】図13は、従来の半導体装置の断面図で
ある。半導体基板1の表面中にフィールド酸化膜1aが
設けられている。半導体基板1の活性領域には、N型不
純物領域2とP型不純物領域3が、電気的に離されて形
成されている。フィールド酸化膜1a、N型不純物領域
2、およびP型不純物領域3に接触するように、半導体
基板1の上に第1のシリコン酸化膜4が形成されてい
る。第1のシリコン酸化膜4の上であって、フィールド
酸化膜1aの上方に、ポリシリコン5および珪化チタン
(TiSi2 )6よりなるチタンポリサイド配線層7が
設けられる。チタンポリサイド配線層7は、所望の形状
にパターニングされている。チタンポリサイド配線層7
を覆うように、第1のシリコン酸化膜4の上に、第2の
シリコン酸化膜8が形成されている。第1のシリコン酸
化膜4と第2のシリコン酸化膜8中を貫通するように、
N型不純物領域2の表面を露出させるためのコンタクト
ホール9が形成されている。第1のシリコン酸化膜4お
よび第2のシリコン酸化膜8を貫通するように、P型不
純物領域3の表面を露出させるためのコンタクトホール
10が設けられている。さらに、第2のシリコン酸化膜
8中には、チタンポリサイド配線層7の表面の一部を露
出させるための第3のコンタクトホール11が形成され
ている。第1のコンタクトホール9を通って、N型不純
物領域2に接続されるように、第2のシリコン酸化膜8
の上に、チタンおよび窒化チタン12およびアルミニウ
ム合金13からなる導電性膜14が設けられている。第
2のコンタクトホール10を通って、P型不純物領域3
に接続されるように第2のシリコン酸化膜8の上に、チ
タンおよび窒化チタン12およびアルミニウム合金13
からなる導電性膜14が設けられている。第3のコンタ
クトホール11を通って、チタンポリサイド配線層7に
接続されるように、第2のシリコン酸化膜8の上にチタ
ンおよび窒化チタン12およびアルミニウム合金13か
らなる導電性膜14が設けられている。
【0003】
【発明が解決しようとする課題】従来の半導体装置の製
造方法においては、図13を参照して、第1のコンタク
トホール9、第2のコンタクトホール10および第3の
コンタクトホール11を第1のシリコン酸化膜4および
第2のシリコン酸化膜8中に形成した後、第1のコンタ
クトホール9および第2のコンタクトホール10の底面
に付着した自然酸化膜を除去するために、沸酸溶液で、
半導体基板1の表面全面を処理していた。この沸酸溶液
の処理は、たとえば沸酸(HF)の溶液を用いて、30
秒の処理時間で行なわれる。このとき、沸酸処理を施す
と、第3のコンタクトホール11によって露出する珪化
チタン6が沸酸溶液に溶解してしまう。これによって、
第3のコンタクトホール11の下部において、珪化チタ
ン6が横方向に浸食され、その結果、導電性膜14を形
成する場合に、空洞が生じ、導電性膜14とチタンポリ
サイド配線層7との電気的接続の信頼性が低下するとい
う問題点があった。
【0004】また、自然酸化膜を除去する他の方法とし
て、Arガスを用いたスパッタエッチング法が知られて
いる。しかし、この方法では、チタンポリサイド配線層
7と導電性膜14とのコンタクトは良好になるが、不純
物拡散層(2,3)の上では、スパッタエッチングのダ
メージによるp−n接合が問題となり、導電性膜14と
不純物拡散層(2,3)とのコンタクトを良好に形成で
きなかった。
【0005】いずれの方法によっても、従来の構造を有
する半導体装置では、チタンポリサイド配線層7上およ
び不純物拡散層2,3上に、同時に良好なコンタクトを
形成することができないという問題点があった。
【0006】この発明は上記のような問題点を解決する
ためになされたもので、スパッタエッチングにより自然
酸化膜を除去し、良好なAlコンタクトを形成できるよ
うに改良された半導体装置を提供することにある。
【0007】この発明の他の目的は、そのような半導体
装置の製造方法を提供することにある。
【0008】
【課題を解決するための手段】この発明の第1の局面に
従った半導体装置は、半導体基板を備える。上記半導体
基板の主表面中に不純物拡散層が設けられている。上記
不純物拡散層を覆うように上記半導体基板の上に第1の
シリコン酸化膜が設けられている。上記第1のシリコン
酸化膜中に、上記不純物拡散層の表面を露出させるため
の第1のコンタクトホールが設けられている。上記第1
のコンタクトホールを通って上記不純物拡散層に接触す
るように、上記第1のシリコン酸化膜の上にチタンポリ
サイド配線層が設けられている。上記チタンポリサイド
配線層を覆うように上記半導体基板の上に第2のシリコ
ン酸化膜が設けられている。上記第2のシリコン酸化膜
中に、上記チタンポリサイド配線層の表面を露出させる
第2のコンタクトホールが設けられている。上記第2の
コンタクトホールを通って上記チタンポリサイド配線層
に接触するように前記半導体基板の上に導電性膜が設け
られている。
【0009】この発明の第2の局面に従った半導体装置
は、半導体基板を備える。上記半導体基板の主表面中
に、不純物拡散層が設けられている。上記不純物拡散層
を覆うように上記半導体基板の上に設けられた第1のシ
リコン酸化膜が設けられている。上記第1のシリコン酸
化膜中に、上記不純物拡散層の表面を露出させるための
第1のコンタクトホールが設けられている。上記第1の
コンタクトホールを通って上記不純物拡散層に接触する
ように、上記第1のシリコン酸化膜の上にポリシリコン
パッドが設けられている。上記ポリシリコンパッドを覆
うように上記半導体基板の上に第2のシリコン酸化膜が
設けられている。上記第2のシリコン酸化膜中に、上記
ポリシリコンパッドの表面を露出させるための第2のコ
ンタクトホールが設けられている。上記第2のコンタク
トホールを通って上記ポリシリコンパッドに接触するよ
うに上記半導体基板の上に導電性膜が設けられている。
【0010】この発明の第3の局面に従った半導体装置
の製造方法においては、まず半導体基板の表面中に不純
物拡散層を形成する。上記不純物拡散層を覆うように上
記半導体基板の上に第1のシリコン酸化膜を形成する。
上記第1のシリコン酸化膜中に上記不純物拡散層の表面
を露出させるための第1のコンタクトホールを形成す
る。上記第1のコンタクトホールを通って、上記不純物
拡散層に接続されるように上記第1のシリコン酸化膜の
上にチタンポリサイド配線層を形成する。上記チタンポ
リサイド配線層を覆うように上記第1の酸化膜の上に第
2の酸化膜を形成する。上記第2の酸化膜中に上記チタ
ンポリサイド配線層の表面を露出させるための第2のコ
ンタクトホールを形成する。上記チタンポリサイド配線
層の、上記第2のコンタクトホールによって露出した部
分の表面上に存在する自然酸化膜をスパッタエッチング
により除去する。上記第2のコンタクトホールを通って
上記チタンポリサイド配線層に接続される導電性膜を上
記第2のシリコン酸化膜の上に形成する。
【0011】この発明の第4の局面に従う半導体装置の
製造方法においては、まず半導体基板の表面中に不純物
拡散層を形成する。上記不純物拡散層を覆うように半導
体導体基板の上に第1のシリコン酸化膜を形成する。上
記第1のシリコン酸化膜中に上記不純物拡散層の表面を
露出させるための第1のコンタクトホールを形成する。
上記第1のコンタクトホールを通って上記不純物拡散層
に接続されるように上記第1のシリコン酸化膜の上にポ
リシリコンパッドを形成する。上記ポリシリコンパッド
を覆うように上記第1の酸化膜の上に第2の酸化膜を形
成する。第2の酸化膜中に上記ポリシリコンパッドの表
面を露出させるため第2のコンタクトホールを形成す
る。上記ポリシリコンパッドの、上記第2のコンタクト
ホールにより露出した部分の表面上に存在する自然酸化
膜をスパッタエッチングにより除去する。上記第2のコ
ンタクトホールを通って、上記チタンポリサイド配線層
に接続される導電性膜を上記第2のシリコン酸化膜の上
に形成する。
【0012】
【作用】この発明の第1の局面に従う半導体装置および
第3の局面に従う半導体装置の製造方法によれば、不純
物拡散層が、チタンポリサイド配線層で保護されている
ので、チタンポリサイド配線層の表面に付着している自
然酸化膜を、アルゴンガスによるスパッタエッチングに
より除去できる。
【0013】この発明の第2の局面に従う半導体装置お
よび第4の局面に従う半導体装置の製造方法によれば、
不純物拡散層の表面上に付着している自然酸化膜を、フ
ッ酸処理によって除去できる。したがって、不純物拡散
層と後に形成されるポリシリコンパッドとの電気的接続
は良好となる。また、不純物拡散層はポリシリコンパッ
ドによって保護されているので、ポリシリコンパッドの
表面に付着している自然酸化膜を、スパッタエッチング
により除去できる。
【0014】
【実施例】以下、この発明の実施例を図について説明す
る。
【0015】実施例1 図1は、実施例1に係る半導体装置の断面図である。
【0016】シリコン等よりなる半導体基板101の主
表面中に、フィールド酸化膜1aが形成されている。半
導体基板101の活性領域には、N型不純物領域102
とP型不純物領域103が、電気的に分離されて形成さ
れている。半導体基板101の表面を、第1のシリコン
酸化膜104が被覆している。
【0017】第1のシリコン酸化膜104中に、N型不
純物領域102の表面を露出させるための第1のコンタ
クトホール105が形成されている。第1のシリコン酸
化膜104中に、P型不純物領域103の表面を露出さ
せるための第2のコンタクトホール106が形成されて
いる。第1のコンタクトホール105と、N型不純物領
域102に接触するように、ポリシリコン108および
珪化チタン(TiSi 2 )109よりなる第1のチタン
ポリサイド配線層110が、第1のシリコン酸化膜10
4の上に設けられている。
【0018】第2のコンタクトホール106を通って、
P型不純物領域103に接触するように、第1のシリコ
ン酸化膜104の上に、ポリシリコン108および珪化
チタン109よりなる第2のチタンポリサイド配線層1
11が設けられている。
【0019】第1のシリコン酸化膜104の上であっ
て、フィールド酸化膜1aの上方には、ポリシリコン1
08および珪化チタン109よりなる第3のチタンポリ
サイド配線層112が設けられている。第1、第2およ
び第3のチタンポリサイド配線層110、111、11
2は、所望の形状にパターニングされている。第1、第
2および第3のチタンポリサイド配線層110、11
1、112を被覆するように、第1のシリコン酸化膜1
04の上に第2のシリコン酸化膜113が形成されてい
る。
【0020】第2のシリコン酸化膜113中には、第2
のチタンポリサイド配線層112の表面を露出させるた
めの第3のコンタクトホール114と、第2のチタンポ
リサイド配線層110の表面を露出させるための第4の
コンタクトホール115と、第3のチタンポリサイド配
線層111の表面を露出させるための第5のコンタクト
ホール116が設けられている。
【0021】第3のコンタクトホール114を通って第
3のチタンポリサイド配線層112に接続されるよう
に、第2のシリコン酸化膜113の上に、チタンおよび
窒化チタン117およびアルミニウム合金118からな
る導電性膜119が設けられている。第4のコンタクト
ホール115を通って、第1のチタンポリサイド配線層
110に接続されるように、第2のシリコン酸化膜11
3の上に、チタンおよび窒化チタン117およびアルミ
ニウム合金118からなる導電性膜119が設けられて
いる。第5のコンタクトホール116を通って、第2の
チタンポリサイド配線層111に接続されるように、チ
タンおよび窒化チタン117およびアルミニウム合金1
18からなる導電性膜119が設けられている。
【0022】次に、図1に示す半導体装置の製造方法に
ついて説明する。図2を参照して、半導体基板101の
表面中にフィールド酸化膜1aを形成する。半導体基板
101の活性領域に、N型不純物領域102とP型不純
物領域103を、酸化膜1bにより分離して形成する。
図3を参照して、半導体基板101の表面上に、化学気
相成長法(CVD法)等を用いて、第1のシリコン酸化
膜104を堆積する。
【0023】図4を参照して、第1のシリコン酸化膜1
04の表面上に所望の形状にパターニングされたレジス
トパターンを形成し(図示せず)、このレジストパター
ンをマスクにして、第1のシリコン酸化膜をエッチング
し、第1のシリコン酸化膜104中に、N型不純物領域
102の表面を露出する第1のコンタクトホール105
と、P型不純物領域103の表面を露出する第2のコン
タクトホール106を形成する。
【0024】図5を参照して、第1のコンタクトホール
105および第2のコンタクトホール106を埋めるよ
うに、半導体基板101の上に、CVD法等によりポリ
シリコン膜108を堆積する。次に、スパッタ法等によ
り、ポリシリコン膜108の上に、珪化チタン膜109
を堆積する。図5と図6を参照して、ポリシリコン膜1
08および珪化チタン膜109を、フォトリソグラフィ
技術等によりパターニングし、第1のチタンポリサイド
配線層110、第2のチタンポリサイド配線層111お
よび第3のチタンポリサイド配線層112を形成する。
【0025】図7を参照して、第1のチタンポリサイド
配線層110と第3のチタンポリサイド配線層112を
覆う、レジストパターン130を形成する。レジストパ
ターン130をマスクにして、第2のチタンポリサイド
配線層111のポリシリコン層108の抵抗を減少させ
るための、ボロンなどのP型不純物をイオン注入する。
その後、レジストパターン130を除去する。
【0026】図8を参照して、第2のチタンポリサイド
配線層111を覆う、レジストパターン131をマスク
にして、リンなどのP型不純物をイオン注入し、第1お
よび第3のチタンポリサイド配線層110,112のポ
リシリコン層108,108の抵抗を減少させる。その
後、レジストパターン131を除去する。
【0027】図9を参照して、第1、第2および第3の
チタンポリサイド配線層110,111,112を被覆
するように、第1のシリコン酸化膜104の上に、第2
のシリコン酸化膜113をCVD法等により堆積する。
リソグラフィ法により、第2のシリコン酸化膜113中
に、第1のチタンポリサイド配線層110の表面を露出
させる第4のコンタクトホール115と、第2のチタン
ポリサイド配線層111の表面を露出させる第5のコン
タクトホール116と、第3のチタンポリサイド配線層
112の表面を露出させる第3のコンタクトホール11
4を、形成する。
【0028】図9と図10を参照して、第3、第4およ
び第5のコンタクトホール114,115,116によ
って露出する、第1、第2および第3のチタンポリサイ
ド配線層110,111,112の表面に付着した自然
酸化膜を除去するため、アルゴンガス雰囲気中で、スパ
ッタエッチングを行なう。
【0029】その後、第3のコンタクトホール114を
通じて、第3のチタンポリサイド配線層112に接触す
るように、また第4のコンタクトホール115を通じて
第1のチタンポリサイド配線層110に接触するよう
に、さらに第5のコンタクトホール116を通じて第2
のチタンポリサイド配線層111に接触するように、第
2のシリコン酸化膜113の表面上に、それぞれ、チタ
ンおよび窒化チタン117およびアルミニウム合金11
8からなる導電性膜119を形成する。導電性膜119
は、第2のシリコン酸化膜113の表面全面に設けられ
た、チタンおよび窒化チタン117およびアルミニウム
合金118からなる導電性膜を、フォトリソグラフィ技
術等によりパターニングすることによって形成される。
【0030】本実施例に係る方法によれば、N型不純物
領域102およびP型不純物領域103が、第1のチタ
ンポリサイド配線層110または第2のチタンポリサイ
ド配線層111で保護されているので、第1、第2およ
び第3のチタンポリサイド配線層110,111,11
2の表面に付着している自然酸化膜を、アルゴンガスに
よるスパッタエッチングにより除去できる。沸酸処理に
よって、自然酸化膜を除去する方法ではないので、第
1、第2および第3のチタンポリサイド配線層110,
111,112は浸食されない。
【0031】その結果、第3のチタンポリサイド配線層
112は導電性膜119との間で良好に電気的接続す
る。またN型不純物領域102は、第2のチタンポリサ
イド配線層110を間に介在させて、導電性膜119と
良好に電気的接続する。同様に、P型不純物領域103
は、第3のチタンポリサイド配線層111を介在させ
て、導電性膜119と良好に電気的接続する。
【0032】実施例2 図11は、実施例2に係る半導体装置の断面図である。
半導体基板101の表面中にフィールド酸化膜1aが形
成されている。半導体基板101の表面中に、N型不純
物領域102とP型不純物領域103が、電気的に分離
されて形成されている。
【0033】半導体基板101の上に、第1のシリコン
酸化膜104が設けられている。第1のシリコン酸化膜
104の上であって、フィールド酸化膜1aの上方に、
ポリシリコン108および珪化チタン(TiSi2 )1
09よりなる第4のチタンポリサイド配線層220が形
成されている。第4のチタンポリサイド配線層220は
所望の形状にパターニングされている。
【0034】第4のチタンポリサイド配線層220を覆
うように、第1のシリコン酸化膜104の上に第3のシ
リコン酸化膜221が形成されている。第1のシリコン
酸化膜104および第3のシリコン酸化膜221中に
は、この2層を貫通する、N型不純物領域102および
P型不純物領域103の表面を露出させるための、第6
のコンタクトホール222と第7のコンタクトホール2
23が設けられている。第6のコンタクトホール222
を通って、N型不純物領域102に接続されるポリシリ
コンパッド224が、第3のシリコン酸化膜221の上
に設けられている。また、第7のコンタクトホール22
3を通って、P型不純物領域103に接続されるポリシ
リコンパッド225が、第3のシリコン酸化膜221の
上に設けられている。
【0035】第1および第2のポリシリコンパッド22
4,225を覆うように、第3のシリコン酸化膜221
の上に第4のシリコン酸化膜226が設けられている。
第4のシリコン酸化膜226と第3のシリコン酸化膜2
21を貫通するように、第4のチタンポリサイド配線層
220の表面を露出させるための第8のコンタクトホー
ル227が設けられている。また、第4のシリコン酸化
膜226中には、ポリシリコンパッド224の表面を露
出させるための第9のコンタクトホール228が設けら
れている。さらに、第4のシリコン酸化膜226中に
は、ポリシリコンパッド225の表面を露出させるため
の第10のコンタクトホール229が設けられている。
【0036】第8のコンタクトホール227を通じて、
第4のチタンポリサイド配線層220に接続される、チ
タンおよび窒化チタン230およびアルミニウム合金2
31からなる導電性膜232が第4のシリコン酸化膜2
26の上に設けられている。また、第9のコンタクトホ
ール228を通じて、第1のポリシリコンパッド224
に接続される、チタンおよび窒化チタン230およびア
ルミニウム合金231からなる導電性膜232が設けら
れている。さらに、第10のコンタクトホール229を
通じて、第2のポリシリコンパッド225の表面に接続
される、チタンおよび窒化チタン230およびアルミニ
ウム合金231からなる導電性膜232が設けられてい
る。
【0037】なお第1のポリシリコンパッド224に
は、N型不純物が注入され、第2のポリシリコンパッド
225にはP型の不純物が注入され、それぞれ導電化さ
れている。
【0038】また、第4のチタンポリサイド配線層22
0の下層膜であるポリシリコン108には、N型または
P型不純物がドーピングされていてもよい。
【0039】実施例2に係る構造を有する半導体装置に
よると、N型不純物拡散領域102およびP型不純物拡
散領域103の表面上に付着している自然酸化膜を、沸
酸処理によって除去できる。したがって、N型不純物拡
散領域102と第1のポリシリコンパッド224との電
気的接続は良好となり、P型不純物拡散領域103と第
2のポリシリコンパッド225との電気的接続は良好と
なる。
【0040】また、N型不純物拡散領域102は、第1
のポリシリコンパッド224に保護され、かつP型不純
物拡散領域103は、第2のポリシリコンパッド225
で保護されているので、チタンポリサイド配線層22
0、第1のポリシリコンパッド224および第2のポリ
シリコンパッド225の表面に付着している自然酸化膜
を、スパッタエッチングにより除去できる。その結果、
N型不純物拡散領域102およびP型不純物拡散領域1
03にダメージは与えられない。
【0041】実施例3 図12は、実施例3に係る半導体装置の断面図である。
【0042】実施例3に係る半導体装置は、以下の点を
除いて、実施例1に係る半導体装置と同様であるので、
同一または相当する部分には同一の参照番号を付し、そ
の説明を繰返さない。
【0043】実施例1では、図1を参照して、導電性膜
119を、チタンおよび窒化チタン117とアルミニウ
ム合金118から形成したが、本実施例では、図12を
参照して、導電性膜131を、窒化チタン130とアル
ミニウム合金118から形成している点である。本実施
例に係る装置によると、第1、第2および第3のチタン
ポリサイド配線層110,111,112の表面に付着
した自然酸化膜を除去するために、まず、アルゴンガス
雰囲気中で、スパッタエッチングを行なう。その後、大
気解放せずに、窒化チタン130を堆積する。大気解放
しないために、珪化チタン膜109の表面に酸化膜はで
きない。その結果、酸化膜を還元するためのチタンが必
要ない。
【0044】なお、この窒化チタン膜のみでコンタクト
を形成するという方法は、実施例2に係る装置を製造す
る場合においても適用できる。
【0045】
【発明の効果】以上説明したとおり、この発明の第1の
局面に従う半導体装置および第3の局面に従う半導体装
置の製造方法によれば、不純物拡散層がチタンポリサイ
ド配線層で保護されているので、チタンポリサイド配線
層の表面に付着している自然酸化膜を、アルゴンガスに
よるスパッタエッチングにより除去できる。フッ酸によ
って、自然酸化膜を除去する方法でないので、チタンポ
リサイド配線層は浸食されない。その結果、チタンポリ
サイド配線層は、その上に形成される導電性膜と良好に
電気的接続される。
【0046】この発明の第2の局面に従う半導体装置お
よび第4の局面に従う半導体装置の製造方法によれば、
不純物拡散層の表面上に付着している自然酸化膜を、フ
ッ酸処理によって除去できる。したがって、不純物拡散
層と、その後に形成されるポリシリコンパッドとの電気
的接続は良好となり、不純物拡散層とポリシリコンパッ
ドとの電気的接続は良好となる。また、不純物拡散層が
ポリシリコンパッドで保護されているので、ポリシリコ
ンパッドの表面に付着している自然酸化膜を、スパッタ
エッチングにより除去できる。その結果、不純物拡散層
にダメージは与えられない。
【図面の簡単な説明】
【図1】 実施例1に係る半導体装置の断面図である。
【図2】 実施例1に係る半導体装置の製造方法の第1
の工程における断面図である。
【図3】 実施例1に係る半導体装置の製造方法の第2
の工程における半導体装置の断面図である。
【図4】 実施例1に係る半導体装置の製造方法の第3
の工程における半導体装置の断面図である。
【図5】 実施例1に係る半導体装置の製造方法の第4
の工程における半導体装置の断面図である。
【図6】 実施例1に係る半導体装置の製造方法の第5
の工程における半導体装置の断面図である。
【図7】 実施例1に係る半導体装置の製造方法の第6
の工程における半導体装置の断面図である。
【図8】 実施例1に係る半導体装置の製造方法の第7
の工程における半導体装置の断面図である。
【図9】 実施例1に係る半導体装置の製造方法の第8
の工程における半導体装置の断面図である。
【図10】 実施例1に係る半導体装置の製造方法の第
9の工程における半導体装置の断面図である。
【図11】 実施例2に係る半導体装置の断面図であ
る。
【図12】 実施例3に係る半導体装置の断面図であ
る。
【図13】 従来の半導体装置の断面図である。
【符号の説明】
101 半導体基板、102 N型不純物領域、104
第1のシリコン酸化膜、105 第1のコンタクトホ
ール、110 チタンポリサイド配線層、115 第4
のコンタクトホール、119 導電性膜。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、 前記半導体基板の主表面中に設けられた不純物拡散層
    と、 前記不純物拡散層を覆うように前記半導体基板の上に設
    けられた第1のシリコン酸化膜と、 前記第1のシリコン酸化膜中に設けられ、前記不純物拡
    散層の表面を露出させるための第1のコンタクトホール
    と、 前記第1のコンタクトホールを通って、前記不純物拡散
    層に接触するように、前記第1のシリコン酸化膜の上に
    設けられたチタンポリサイド配線層と、 前記チタンポリサイド配線層を覆うように前記半導体基
    板の上に設けられた第2のシリコン酸化膜と、 前記第2のシリコン酸化膜中に設けられ、前記チタンポ
    リサイド配線層の表面を露出させる第2のコンタクトホ
    ールと、 前記第2のコンタクトホールを通って、前記チタンポリ
    サイド配線層に接触するように前記半導体基板の上に設
    けられた導電性膜と、 を備えた半導体装置。
  2. 【請求項2】 半導体基板と、 前記半導体基板の主表面中に設けられた不純物拡散層
    と、 前記不純物拡散層を覆うように前記半導体基板の上に設
    けられた第1のシリコン酸化膜と、 前記第1のシリコン酸化膜中に設けられ、前記不純物拡
    散層の表面を露出させるための第1のコンタクトホール
    と、 前記第1のコンタクトホールを通って前記不純物拡散層
    に接触するように、前記第1のシリコン酸化膜の上に設
    けられたポリシリコンパッドと、 前記ポリシリコンパッドを覆うように前記半導体基板の
    上に設けられた第2のシリコン酸化膜と、 前記第2のシリコン酸化膜中に設けられ、前記ポリシリ
    コンパッドの表面を露出させる第2のコンタクトホール
    と、 前記第2のコンタクトホールを通って前記ポリシリコン
    パッドに接触するように前記半導体基板の上に設けられ
    た導電性膜と、 を備えた半導体装置。
  3. 【請求項3】 前記導電性膜は窒化チタンのみで形成さ
    れる、請求項1または2に記載の半導体装置。
  4. 【請求項4】 半導体基板の表面中に不純物拡散層を形
    成する工程と、 前記不純物拡散層を覆うように前記半導体基板の上に第
    1のシリコン酸化膜を形成する工程と、 前記第1のシリコン酸化膜中に前記不純物拡散層の表面
    を露出させるための第1のコンタクトホールを形成する
    工程と、 前記第1のコンタクトホールを通って、前記不純物拡散
    層に接続されるように前記第1のシリコン酸化膜の上に
    チタンポリサイド配線層を形成する工程と、 前記チタンポリサイド配線層を覆うように、前記第1の
    酸化膜の上に第2の酸化膜を形成する工程と、 前記第2の酸化膜中に前記チタンポリサイド配線層の表
    面を露出させるための第2のコンタクトホールを形成す
    る工程と、 前記チタンポリサイド配線層の、前記第2のコンタクト
    ホールによって露出した部分の表面上に存在する自然酸
    化膜をスパッタエッチングにより除去する工程と、 前記第2のコンタクトホールを通って、前記チタンポリ
    サイド配線層に接続される導電性膜を前記第2のシリコ
    ン酸化膜の上に備える半導体装置の製造方法。
  5. 【請求項5】 半導体基板の表面中に不純物拡散層を形
    成する工程と、 前記不純物拡散層を覆うように前記半導体基板の上に第
    1のシリコン酸化膜を形成する工程と、 前記第1のシリコン酸化膜中に前記不純物拡散層の表面
    を露出させるための第1のコンタクトホールを形成する
    工程と、 前記第1のコンタクトホールを通って前記不純物拡散層
    に接続されるように前記第1のシリコン酸化膜の上にポ
    リシリコンパッドを形成する工程と、 前記ポリシリコンパッドを覆うように前記第1の酸化膜
    の上に第2の酸化膜を形成する工程と、 前記第2の酸化膜中に前記ポリシリコンパッドの表面を
    露出させるため第2のコンタクトホールを形成する工程
    と、 前記ポリシリコンパッドの、前記第2のコンタクトホー
    ルにより露出した部分の表面上に存在する自然酸化膜を
    スパッタエッチングにより除去する工程と、 前記第2のコンタクトホールを通って前記チタンポリサ
    イド配線層に接続される導電性膜を前記第2のシリコン
    酸化膜の上に形成する工程と、 を備えた半導体装置の製造方法。
JP27373194A 1994-11-08 1994-11-08 半導体装置およびその製造方法 Pending JPH08139188A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27373194A JPH08139188A (ja) 1994-11-08 1994-11-08 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27373194A JPH08139188A (ja) 1994-11-08 1994-11-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08139188A true JPH08139188A (ja) 1996-05-31

Family

ID=17531783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27373194A Pending JPH08139188A (ja) 1994-11-08 1994-11-08 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08139188A (ja)

Similar Documents

Publication Publication Date Title
EP0380327B1 (en) Structure of semiconductor device with funnel-shaped inter-level connection and method of manufacturing it
US5600170A (en) Interconnection structure of semiconductor device
JP3321864B2 (ja) 半導体装置とその製法
EP0681319B1 (en) Semiconductor device and method of manufacturing the same
US6261940B1 (en) Semiconductor method of making electrical connection between an electrically conductive line and a node location, and integrated circuitry
JPH08139188A (ja) 半導体装置およびその製造方法
US6004840A (en) Method of fabricating a semiconductor device comprising a MOS portion and a bipolar portion
JPH0837289A (ja) 半導体装置及びその製造方法
JPH0831935A (ja) 半導体装置の製造方法
WO1984001471A1 (en) An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof
JP2782737B2 (ja) 半導体装置の製造方法
JPH0227737A (ja) 半導体装置の製造方法
JPH0713958B2 (ja) 半導体装置の製造方法
KR0175518B1 (ko) 반도체 소자에서의 금속배선의 구조 및 그 제조 방법
JPH0554263B2 (ja)
JPH0230113A (ja) 半導体集積回路装置
JP3038873B2 (ja) 半導体装置の製造方法
JPS62262443A (ja) 半導体装置およびその製造方法
JPH0286135A (ja) 半導体装置の製造方法
JPH06104339A (ja) 半導体装置およびその製造方法
JPH07335751A (ja) 半導体集積回路装置の製造方法
JPH06232277A (ja) 半導体装置の製造方法
JPS63170922A (ja) 配線方法
JPH0513750A (ja) 半導体装置
JPH06163558A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020917