JPH0812862B2 - Heat treatment method for semiconductor silicon wafers - Google Patents

Heat treatment method for semiconductor silicon wafers

Info

Publication number
JPH0812862B2
JPH0812862B2 JP3159849A JP15984991A JPH0812862B2 JP H0812862 B2 JPH0812862 B2 JP H0812862B2 JP 3159849 A JP3159849 A JP 3159849A JP 15984991 A JP15984991 A JP 15984991A JP H0812862 B2 JPH0812862 B2 JP H0812862B2
Authority
JP
Japan
Prior art keywords
heat treatment
layer
wafer
temperature
semiconductor silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3159849A
Other languages
Japanese (ja)
Other versions
JPH0645339A (en
Inventor
芳野史朗
赤城哲郎
佐藤浩三
河野光雄
Original Assignee
コマツ電子金属株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コマツ電子金属株式会社 filed Critical コマツ電子金属株式会社
Priority to JP3159849A priority Critical patent/JPH0812862B2/en
Publication of JPH0645339A publication Critical patent/JPH0645339A/en
Publication of JPH0812862B2 publication Critical patent/JPH0812862B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】デバイスプロセスにおいて、表面
部に無欠陥層(以下、DZ層という)を有し、内部に欠
陥層(ゲッタリング層)を有するシリコンウェーハを製
造するにあたり、DZ層形成のための高温(たとえば、
1100℃以上)熱処理を用いない熱処理方法に関する。
BACKGROUND OF THE INVENTION In a device process, when a silicon wafer having a defect-free layer (hereinafter referred to as a DZ layer) on the surface and a defect layer (gettering layer) inside is manufactured, a DZ layer is formed. For high temperatures (for example,
(1100 ° C or higher) Heat treatment method without heat treatment.

【0002】[0002]

【従来の技術】従来、表面部に無欠陥層を有し、一方、
内部にはゲッタリング効果を有する欠陥層が形成された
シリコンウェーハを得るため、デバイスプロセスにおい
て、たとえば、チョクラルスキー(以下、CZという)
法により製造したシリコンウェーハを1100℃以上の高温
に加熱することによって、一旦酸素を外方向に拡散し、
DZ層を形成して、次いで700 ℃程度の熱処理で内部欠
陥の生成核となるための酸素析出核を作り込む方法が実
施されている。
2. Description of the Related Art Conventionally, there is a defect-free layer on the surface, while
In order to obtain a silicon wafer in which a defect layer having a gettering effect is formed, in a device process, for example, Czochralski (hereinafter referred to as CZ)
By heating the silicon wafer manufactured by the method to a high temperature of 1100 ° C or higher, oxygen is once diffused outward,
A method in which a DZ layer is formed and then oxygen precipitation nuclei for forming nuclei for internal defects are formed by heat treatment at about 700 ° C. is implemented.

【0003】[0003]

【解決しようとする課題】このような従来のDZ層形成
においては、上記のような高温の熱処理を必要とするた
め、今後ウェーハの大径化にともない、高温処理によ
る、反り、スリップなどの発生が問題となる。現在、こ
のウェーハの反り、スリップ解決のため、ウェーハの装
填枚数を減らして、温度分布の均一化を図ることを行な
うが、これよって生産性は低下する。
In the conventional DZ layer formation as described above, since the high temperature heat treatment as described above is required, generation of warp, slip, etc. due to the high temperature treatment will occur in the future as the diameter of the wafer becomes larger. Is a problem. At present, in order to solve the warp and slip of the wafer, the number of wafers to be loaded is reduced to make the temperature distribution uniform, but this lowers the productivity.

【0004】[0004]

【解決するための手段】本発明は、上記従来におけるD
Z層形成のための熱処理方法の不具合を解決するもの
で、高温処理を用いないDZ層形成技術を提供する。す
なわち本発明は、半導体シリコンウェーハを、400〜
700℃の温度で繰返し熱処理することによって、その
表面に無欠陥層を、内部に微小欠陥を形成させることを
特徴としている。
The present invention provides the above-mentioned conventional D
The present invention provides a DZ layer forming technique that does not use high-temperature treatment, in order to solve the problems of the heat treatment method for forming the Z layer. That is, the present invention provides semiconductor silicon wafers with 400-
It is characterized in that a defect- free layer is formed on the surface and a minute defect is formed inside by repeatedly performing heat treatment at a temperature of 700 ° C.

【0005】[0005]

【作用】一般に、熱処理温度が、1100℃を越えるような
高温度の場合、時間が長いほど、ウェーハ表面のDZ層
は深く形成される。逆に、それより低い温度で処理する
場合、時間が長いほど、内部微小欠陥(以下、BMDと
いう)密度が高くなる。しかし、この事実を考慮して
も、本発明におけるDZ層の形成メカニズムは、なお明
確ではない。すなわち、従来のように、1100℃以上の高
温度で、ウェーハ表面にある将来欠陥の核となる酸素原
子を外方拡散(アウトディフュージョン)で除去するこ
とにより、DZ層を形成する作用とは異なるものと考え
られる。本発明に用いる400〜700℃の温度領域では、酸
素の外方向拡散は期待されないからである。
In general, when the heat treatment temperature is as high as over 1100 ° C., the longer the time, the deeper the DZ layer formed on the wafer surface. On the contrary, when the treatment is performed at a temperature lower than that, the longer the time, the higher the internal microdefect (hereinafter referred to as BMD) density. However, even considering this fact, the formation mechanism of the DZ layer in the present invention is still unclear. That is, unlike the prior art, by removing oxygen atoms, which will be the nucleus of future defects on the wafer surface, by out diffusion at a high temperature of 1100 ° C. or higher, it is different from the action of forming a DZ layer. It is considered to be a thing. This is because outward diffusion of oxygen is not expected in the temperature range of 400 to 700 ° C. used in the present invention.

【0006】しかしながら、図3は、650 ℃の低い温度
で、熱処理した後の、ウェーハ中のDZ層と、BMD密
度との関係を示したものであるが、これからみると、10
00℃以下の温度であっても、ある程度のDZ層の形成は
可能であることが明らかになる。この場合、同じように
低い温度であっても、一定温度で保持するより、繰り返
して熱処理を行なった方が、同一BMD密度で比較する
と、DZ層の形成深さが深くなる。逆にいうと、同一D
Z層深さで比較すると、繰り返し熱処理したものの方
が、一定温度で保持、熱処理したものより、ウェーハ中
のBMD密度は高くなる。したがって、ウェーハに歪み
や反り、スリップを生じさせない1000℃以下の温度で、
要求されるBMD密度を確保し、かつDZ層を効率的に
形成させるには、繰り返し熱処理を行なえばよいことが
明らかになる。
However, FIG. 3 shows the relationship between the DZ layer in the wafer and the BMD density after heat treatment at a low temperature of 650 ° C.
It becomes clear that the DZ layer can be formed to some extent even at a temperature of 00 ° C. or lower. In this case, even if the temperature is similarly low, the DZ layer formation depth becomes deeper when the heat treatment is repeatedly performed than when the temperature is kept constant, as compared with the same BMD density. Conversely, the same D
Comparing the Z layer depths, the BMD density in the wafer is higher in the case of repeated heat treatment than in the case of holding and heat treatment at a constant temperature. Therefore, at a temperature of 1000 ° C or less that does not cause distortion, warpage, or slip on the wafer,
It becomes clear that repeated heat treatment may be performed to secure the required BMD density and to efficiently form the DZ layer.

【0007】本発明は、従来見出されていなかった、こ
うした作用効果を利用している。なお、熱処理を施した
ウェーハ中のBMDの状態を調べるには、熱処理の後
に、たとえば1000℃、16時間の熱処理により、ウェーハ
中の酸素析出核を成長させて可視化(顕在化)する、い
わゆるシミュレーション熱処理としての熱処理はもちろ
ん必要である。
The present invention utilizes such an effect which has not been found hitherto. In order to investigate the state of BMD in the heat-treated wafer, after heat treatment, for example, by heat treatment at 1000 ° C. for 16 hours, oxygen precipitation nuclei in the wafer are grown and visualized (so-called simulation). Of course, heat treatment as heat treatment is necessary.

【0008】以下に、実施例により本発明をさらに詳し
く開示する。
Hereinafter, the present invention will be disclosed in more detail with reference to Examples.

【0009】[0009]

【実施例】酸素濃度;16×1017atoms/cc(Old ASTM)程
度を含有するCZ単結晶シリコンより鏡面加工したウェ
ーハ(導電型;N,結晶軸;(100),抵抗率;3〜5
(Ω・cm),直径;150mm,厚さ;625μm)に対し、450
℃、5hr(N2雰囲気)、650℃、2hr.(dryO2雰囲気)
の繰返し熱処理を行なった(図1)。
[Example] A wafer (conductivity type: N, crystal axis: (100), resistivity: 3 to 5 which was mirror-finished from CZ single crystal silicon containing oxygen concentration: about 16 × 10 17 atoms / cc (Old ASTM)
450 for (Ω · cm), diameter; 150 mm, thickness; 625 μm)
℃, 5hr (N 2 atmosphere), 650 ℃, 2hr. (Dry O 2 atmosphere)
Was repeatedly heat-treated (FIG. 1).

【0010】この熱処理では、微小な酸素析出核を作り
込むことを目的とし、熱処理の時間、繰返し数を変更す
ることによってBMD密度と、DZ層との形成状態の制
御が可能になる。繰返しのパターンは、図1のA〜Dの
4通りで、それぞれのパターンにおけるDZ層等の形成
の様子は、図2に示した。これら4通りのパターンのう
ち、Aについては、本発明と対比させるため、単に450
℃の一回のみの処理を行っている。なお、前記のよう
に、BMDの可視化のため、本実施例の熱処理につづ
き、1000℃、16時間の熱処理を行なっている。
The purpose of this heat treatment is to create minute oxygen precipitation nuclei, and it becomes possible to control the BMD density and the formation state of the DZ layer by changing the heat treatment time and the number of repetitions. There are four repeating patterns A to D in FIG. 1, and the manner of forming the DZ layer and the like in each pattern is shown in FIG. Of these four patterns, A is only 450 for comparison with the present invention.
The treatment is performed only once at ℃. As described above, in order to visualize the BMD, the heat treatment of this example is followed by heat treatment at 1000 ° C. for 16 hours.

【0011】その結果、本実施例に供した100枚のウェ
ーハのいずれにも、反り、スリップの発生は認められな
かった。
As a result, no warp or slip was found on any of the 100 wafers used in this example.

【0012】[0012]

【比較例】酸素濃度;16×1017atoms/cc(Old ASTM)程
度を含有するCZ単結晶シリコンより鏡面加工したウェ
ーハ(導電型;P,結晶軸;(100),抵抗率;3〜5
(Ω・cm,直径;150mm,厚さ;625μm)に対し、1175℃
(N2雰囲気)でウェーハ表面近傍の格子間酸素の外方
拡散を行ったのち、700℃(dryO2雰囲気)で、酸素析
出核を形成させる従来法により、2ステップ熱処理を行
なった(図4)。DZ層等の形成の様子は、図5に示し
た。なお、前記のように、BMDの可視化のため、本参
考例の熱処理につづき、1000℃、16時間の熱処理を行な
っている。
[Comparative example] Oxygen concentration: Wafer mirror-finished from CZ single crystal silicon containing about 16 × 10 17 atoms / cc (Old ASTM) (conductivity type; P, crystal axis; (100), resistivity; 3-5
(Ω · cm, diameter; 150 mm, thickness; 625 μm), 1175 ° C
After outward diffusion of interstitial oxygen near the wafer surface in (N 2 atmosphere), a two-step heat treatment was performed at 700 ° C. (dry O 2 atmosphere) by the conventional method of forming oxygen precipitation nuclei (FIG. 4). ). The formation of the DZ layer and the like is shown in FIG. As described above, in order to visualize BMD, the heat treatment of this reference example is followed by heat treatment at 1000 ° C. for 16 hours.

【0013】本比較例に供した100枚のウェーハのうち1
0枚に、反り、スリップの発生が認められた。
1 out of 100 wafers used in this comparative example
Warp and slip were observed on 0 sheets.

【0014】以上のことからも明らかなように、低い温
度領域であっても、熱処理を繰返すことによって、ウェ
ーハ表面に効果的にDZ層を形成することができる。し
かも、高温度を用いないため、ウェーハヘの反りやスリ
ップは、全く発生しない。
As is clear from the above, the DZ layer can be effectively formed on the wafer surface by repeating the heat treatment even in the low temperature region. Moreover, since high temperature is not used, no warp or slip on the wafer occurs.

【0015】[0015]

【発明の効果】以上のように、本発明によれば、ウェー
ハ表面にDZ層を作り込む方法として高温熱処理を用い
ないため、反り、スリップの発生が防止され、歩留りが
向上する。さらに、熱処理における装填枚数の増加が可
能となり、生産性が向上する。
As described above, according to the present invention, since the high temperature heat treatment is not used as a method for forming the DZ layer on the wafer surface, warp and slip are prevented from occurring and the yield is improved. Further, the number of loaded sheets in the heat treatment can be increased, and the productivity is improved.

【0016】また、高温度を採用しないことから、治具
類の劣化や、精度の悪化が軽減され、経済的効果も期待
される。
Further, since high temperature is not adopted, deterioration of jigs and deterioration of accuracy are reduced, and an economic effect is expected.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の熱処理パターンを示す図。FIG. 1 is a diagram showing a heat treatment pattern of the present invention.

【図2】本発明により熱処理を施したウェーハの断面へ
き開図。
FIG. 2 is a cross-sectional cleavage view of a wafer that has been heat treated according to the present invention.

【図3】ウエーハ中のBMD密度とDZ層の関係を示す
図。
FIG. 3 is a diagram showing a relationship between a BMD density in a wafer and a DZ layer.

【図4】従来法による熱処理パターンを示す図。FIG. 4 is a diagram showing a heat treatment pattern according to a conventional method.

【図5】従来法による熱処理を施したウェーハの断面へ
き開図。
FIG. 5 is a cross-sectional cleavage diagram of a wafer that has been heat-treated by a conventional method.

【符号の説明】[Explanation of symbols]

A 450℃1回のみの熱処理 B 450℃→650℃1回のみの熱処理 C 450℃→650℃2回くりかえしの熱処理 D 450℃→650℃3回くりかえしの熱処理 X 1175℃→700℃(短時間)1回のみの熱処
理 Y 1175℃→700℃(中時間)1回のみの熱処
理 Z 1175℃→700℃(長時間)1回のみの熱処
A Heat treatment of 450 ° C only once B Heat treatment of 450 ° C → 650 ° C only once C Heat treatment of 450 ° C → 650 ° C two times D Heat treatment of 450 ° C → 650 ° C 3 times X 1175 ° C → 700 ° C (short time) ) Heat treatment only once Y 1175 ° C → 700 ° C (medium time) Heat treatment only once Z 1175 ° C → 700 ° C (long time) Heat treatment only once

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半導体シリコンウェーハを、400〜70
0℃の温度領域で繰返し熱処理することによって、その
表面に無欠陥層を、同時に内部に微小欠陥を形成させる
ことを特徴とする半導体シリコンウェーハの熱処理方
法。
1. A semiconductor silicon wafer, 400-70.
A heat treatment method for a semiconductor silicon wafer, characterized in that a defect-free layer is simultaneously formed on the surface of the semiconductor wafer by repeatedly performing heat treatment in a temperature range of 0 ° C., and minute defects are formed therein.
JP3159849A 1991-06-05 1991-06-05 Heat treatment method for semiconductor silicon wafers Expired - Lifetime JPH0812862B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3159849A JPH0812862B2 (en) 1991-06-05 1991-06-05 Heat treatment method for semiconductor silicon wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3159849A JPH0812862B2 (en) 1991-06-05 1991-06-05 Heat treatment method for semiconductor silicon wafers

Publications (2)

Publication Number Publication Date
JPH0645339A JPH0645339A (en) 1994-02-18
JPH0812862B2 true JPH0812862B2 (en) 1996-02-07

Family

ID=15702581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3159849A Expired - Lifetime JPH0812862B2 (en) 1991-06-05 1991-06-05 Heat treatment method for semiconductor silicon wafers

Country Status (1)

Country Link
JP (1) JPH0812862B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3563224B2 (en) * 1996-03-25 2004-09-08 住友電気工業株式会社 Semiconductor wafer evaluation method, heat treatment method, and heat treatment apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02166741A (en) * 1988-12-20 1990-06-27 Fujitsu Ltd Manufacture of semiconductor device
JPH02166730A (en) * 1988-12-21 1990-06-27 Sony Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH0645339A (en) 1994-02-18

Similar Documents

Publication Publication Date Title
JPH05102162A (en) Manufacture of semiconductor wafer
JP2003031582A (en) Manufacturing method for silicon wafer and silicon wafer
JPH07321120A (en) Heat treatment of silicon wafer
JP3381816B2 (en) Semiconductor substrate manufacturing method
JP6293087B2 (en) Semiconductor wafer made of silicon and method of manufacturing the same
JPH06295912A (en) Manufacture of silicon wafer and silicon wafer
WO2010131412A1 (en) Silicon wafer and method for producing the same
JPS60247935A (en) Manufacture of semiconductor wafer
JPH0812862B2 (en) Heat treatment method for semiconductor silicon wafers
JPH08213403A (en) Semiconductor substrate and manufacture thereof
JP2008227060A (en) Method of manufacturing annealed wafer
JP5045710B2 (en) Silicon wafer manufacturing method
JPS63198334A (en) Manufacture of semiconductor silicon wafer
JPH0324058B2 (en)
KR100712057B1 (en) Process for producing silicon single crystal layer and silicon single crystal layer
JPS58138034A (en) Manufacture of semiconductor device
JPH10144696A (en) Silicon wafer and its manufacture
JPH0897222A (en) Manufacture of silicon wafer, and silicon wafer
JP2002176058A (en) Method of manufacturing silicon semiconductor substrate
JP2004221435A (en) Semiconductor wafer and manufacturing method thereof
JPS60198735A (en) Manufacture of semiconductor device
JPS6216539B2 (en)
Sawada et al. Bending gettering of Si crystalline defects
JPS637025B2 (en)
KR20030056659A (en) A method for gettering of silicon wafer