JPH08125861A

JPH08125861A - 画像処理装置

Info

Publication number: JPH08125861A
Application number: JP6255220A
Authority: JP
Inventors: Hideo Kumashiro; 秀郎熊城
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1994-10-20
Filing date: 1994-10-20
Publication date: 1996-05-17

Abstract

(57)【要約】【目的】画像処理装置において高画質化、高速化、お
よびローコスト化を可能にする。【構成】８ビットの入力画像データは画像レンジ変換
ルックアップテーブル１１でレンジ調整が行なわれ、多
値ディザ回路１２で４ビットのディザ画像データｆ２に
変換される。変換された４ビットのディザ画像データｆ
２は誤差補正部１３で誤差補正され、所定の２値化しき
い値Ｔｈ＝８で２値化される。２値化されたデータｇと
誤差補正された画像データｆ２′との誤差が誤差算出部
１５で算出され、２値化誤差ｅが誤差格納ラインメモリ
１６を経て注目画素に対して周辺誤差重み付けフィルタ
１７によって誤差データｅ′が出力され、これによっ
て、注目画素の周辺に誤差が伝搬される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は画像処理装置に関し、
特に誤差拡散方式を用いた画像処理装置に関する。

【０００２】

【従来の技術】従来、画像処理装置の階調性と解像度を
両立させる２値化方式として誤差拡散方式がある。誤差
拡散２値化方式は、誤差補正されたたとえば８ビットの
多値画素をしきい値Ｔｈ＝１２８で２値化し、そのとき
に発生した２値化誤差を他の画素へ伝搬することで面積
階調保存を行なう。従来の誤差拡散法における疑似階調
表現について以下に説明する。

【０００３】図１５は従来の画像処理装置に採用されて
いる誤差拡散部５０のブロック図である。図１５を参照
して誤差拡散部５０は、たとえば８ビット（２５６階
調）で表わされた多値の画像データｆ（ｘ，ｙ）に対し
て後に説明する誤差データｅ′（ｘ，ｙ）により補正を
行なう誤差補正部５１と、誤差補正された画像データ
ｆ′（ｘ，ｙ）を所定の２値化しきい値Ｔｈ＝１２８で
２値化する２値化部５２と、２値化された２値データｇ
（ｘ，ｙ）と誤差補正された画像データｆ′（ｘ，ｙ）
との誤差を算出する誤差算出部５３と、算出された誤差
を２ライン分格納するファーストインファーストアウト
形式の誤差格納ラインメモリ５４と、誤差格納ラインメ
モリ５４に接続され、注目画像に対して周辺画素の重み
付けを行なう周辺誤差重み付けフィルタ５５とを含む。

【０００４】次に動作について説明する。誤差補正部５
１により誤差データｅ′（ｘ，ｙ）で誤差補正された画
像データｆ′（ｘ，ｙ）が算出され、これが２値化部５
２で固定の２値化しきい値Ｔｈ＝１２８で２値化され、
０または１のいずれかの２値データｇ（ｘ，ｙ）が得ら
れる。誤差算出部５３は２値化された誤差ｅ（ｘ，ｙ）
を算出する。ここでは次のように算出される。

【０００５】（ｉ）誤差補正後の画像データｆ′
（ｘ，ｙ）≧２値化しきい値Ｔｈ（１２８）のとき２値データｇ（ｘ，ｙ）＝１（黒）誤差ｅ（ｘ，ｙ）＝ｆ′（ｘ，ｙ）−２５５（ｉｉ）その他２値データｇ（ｘ，ｙ）＝０（白）誤差ｅ（ｘ，ｙ）＝ｆ′（ｘ，ｙ）−０このようにして演算された誤差ｅ（ｘ，ｙ）は誤差格納
ラインメモリ５４により２ライン分記憶され、周辺誤差
重み付けフィルタ５５を用いて誤差ｅ（ｘ，ｙ）を他の
画素へ拡散させるための重み付け平均誤差データｅ′
（ｘ，ｙ）を算出する。この重み付け係数ｋ（ｉ，ｊ）
は一般に注目画素に近いほど大きく、その総和は１であ
る。重み付け係数ｋ（ｉ，ｊ）を図１６に示す。

【０００６】重み付け平均誤差データｅ′（ｘ，ｙ）は
次の式（１）で算出される。

【０００７】

【数１】

【０００８】このようにして演算された誤差データｅ′
（ｘ，ｙ）が誤差補正部５１へ送られ、誤差が逐次伝搬
する。

【０００９】

【発明が解決しようとする課題】従来の画像処理装置に
おける誤差拡散法では、たとえばコンピュータグラフィ
ックスや、非常になめらかな写真のように画素間の分散
が極めて少ない画像では、同じような誤差の発生が周期
的に繰返されるために２値化パターンにおいて独特の縞
模様が生じる。完全に分散０の画像（ＤＣ成分のみで高
周波成分が０）の原画像を入力したとき２値化パターン
の１例を図１７に示す。図１７を参照して、斜め方向に
画素が連続的につながった部分が縞模様である。また、
従来の誤差拡散部が図１５に示すようにフィードバック
ループを持つため、ディザ処理よりも高速化が実現しに
くく、また、誤差格納ラインメモリが必要であるためデ
ィザ処理よりも回路規模が大きくなるという問題点があ
った。

【００１０】この発明は上記のような問題点を解消する
ためになされたもので、高画質、高速かつローコストの
２値化処理が可能な画像処理装置を提供することを目的
とする。

【００１１】

【課題を解決するための手段】この発明にかかる画像処
理装置は、Ｎ１値で表わされた画像データをＮ１値より
小さいＮ２値ディザ画像データに変換するディザ変換手
段と、Ｎ２値で表わされたディザ画像データを誤差拡散
法によってＮ２値よりも小さいＮ３値データに変換する
誤差拡散手段とを含み、入力されたＮ１値画像データを
ディザ変換手段でＮ２値画像データに変換した後、誤差
拡散手段によりＮ３値画像データに変換するようディザ
変換手段と誤差拡散手段とを制御する手段とを含む。

【００１２】

【作用】入力されたＮ１値で表わされた画像データをデ
ィザ変換手段によりＮ１値より小さいＮ２値ディザデー
タに変換し、変換されたＮ２値ディザデータを誤差拡散
手段によりＮ３値データに変換するため、基本演算デー
タ幅はＮ１値より小さいＮ２値ですむとともに、ディザ
変換処理と誤差拡散処理の長所を兼ね備えた処理ができ
る。

【００１３】

【実施例】

（１）第１実施例以下この発明の実施例を図面を参照して説明する。第１
実施例は、８ビット２５６階調の入力画像を多値ディザ
回路により４×４多値ディザ画像（４ビット２４１階
調）に変換した後、さらに誤差拡散２値化法により１ビ
ット疑似階調２値画像に変換するものである。図１はこ
の発明の第１の実施例にかかる画像処理装置を構成する
ディザ誤差拡散回路１０の全体構成を示すブロック図で
ある。図１を参照して、ディザ誤差拡散回路１０はたと
えば８ビットの画像データｆ０（ｘ，ｙ）が入力される
画像レンジ変換ルックアップテーブル１１と、画像レン
ジ変換ルックアップテーブル１１によって変換された画
像データｆ１（ｘ，ｙ）を４ビットの画像データにディ
ザ処理する多値ディザ部１２と、多値ディザ部１２によ
って処理された４ビットの画像データｆ２（ｘ，ｙ）を
入力しそれに対して誤差補正を行なう誤差補正部１３
と、誤差補正された画像データｆ２′（ｘ，ｙ）を所定
のしきい値Ｔｈ＝８で２値化する２値化部１４と、２値
化された画像データｇ（ｘ，ｙ）と誤差補正された画像
データｆ２′（ｘ，ｙ）との誤差を算出する誤差算出部
１５と、誤差算出部１５によって算出された２値化誤差
ｅ（ｘ，ｙ）を格納する２ライン分の誤差格納ラインメ
モリ１６と、誤差格納ラインメモリ１６に接続され、誤
差補正用の誤差補正データｅ′（ｘ，ｙ）を出力するた
めの周辺誤差重み付けフィルタ１７とを含む。

【００１４】次に、動作について説明する。入力される
多値画像ｆ０（ｘ，ｙ）は８ビット、０〜２５５の値を
とる２５６階調画像である。これに対し、まず画像レン
ジ変換ルックアップテーブル１１によりｆ１（ｘ，ｙ）
に変換する。変換された画像データｆ１（ｘ，ｙ）は８
ビット、２４１階調画像（０〜２４０）である。ここで
階調変換する理由は、８ビット、０〜２５５の値をとる
２５６階調画像を４ビット（０〜１５），４×４多値デ
ィザに変換する際に、４ビット（０〜１５），４×４多
値ディザでは、以下の演算により２４０のレベルしか表
現できない。

【００１５】１５（４ビット）×４×４（マトリックス数）＝２４０そこで、８ビットデータの２５６階調（０〜２５５）を
２４１階調（０〜２４０）に丸め込む処理をしている。

【００１６】図２は画像レンジ変換ルックアップテーブ
ル１１を示す模式図である。図２を参照して０〜２５５
の２５６階調を有する入力多値画像データｆ０（ｘ，
ｙ）が０〜２４０の２４１階調を有するｆ１（ｘ，ｙ）
画像データに変換される。この階調変換式は次の式
（２）で求められる。

【００１７】ｆ１（ｘ，ｙ）＝（２４０／２５５）×ｆ０（ｘ，ｙ） …（２）この変換テーブルは図３に示すようにＲＯＭに格納され
る。これによって図３に示すように８ビットの入力デー
タｆ０（ｘ，ｙ）が同じく８ビットの画像データｆ１
（ｘ，ｙ）に変換される。

【００１８】次に多値ディザ部１２について説明する。
多値ディザ部１２は入力された画像データｆ１（ｘ，
ｙ）を多値ディザ画像ｆ２（ｘ，ｙ）へ変換する。この
画像データｆ２（ｘ，ｙ）は４ビット（０〜１５）、４
×４マトリックス面積階調による２４１階調多値ディザ
画像である。この変換のためのアルゴリズム（式
（３））を図４に、そのフローチャートを図５に示す。

【００１９】図４および図５を参照して、多値ディザ部
１２においては、その出力画像データｆ２（ｘ，ｙ）は
４ビット（０〜１５）なので、８ビット（０〜２４０）
の入力画像データｆ１を１５分割し、８ビットのデータ
がこの１５分割された領域（Ｎ＝０〜１４）のどこに属
するかをステップ＃１，＃２および＃６で検索する。こ
の分割の模式図を図６に示す。

【００２０】８ビットのデータがどの領域（Ｎ）に属す
るかを判別すると（＃２でＹＥＳ）、＃３で８ビットの
データがこの領域Ｎに１６を乗算したものにＴｘｙを加
算した値よりも大きいかどうかを判別する。ここでＴｘ
ｙは一定の規則にしたがって算出されるしきい値であ
る。８ビットのデータが演算した値よりも大きい場合
（＃３でＹＥＳ）、画像データｆ２（ｘ，ｙ）の出力と
してＮ＋１を出力する（＃４）。小さい場合は（＃３で
ＮＯ）、画像データｆ２（ｘ，ｙ）としてＮの値をその
まま出力する（＃５）。

【００２１】図７は上記したしきい値パターンＴｘｙの
例として４×４渦巻き型を用いたディザパターン（Ａ）
とそれによって変換された例（Ｂ）を示す図である。こ
こに示した渦巻き型ディザパターン以外に網点型やベイ
ヤー型等のディザパターンを用いてもよい。

【００２２】図６および図７を参照して８ビットのデー
タで“２３５”の場合の変換例について説明する。８ビ
ットのデータｆ１＝“２３５”は領域Ｎ＝１４となる。
したがって図５の＃３でＮ×１６＋Ｔｘｙ＝１４×１６
＋Ｔｘｙ（０〜１５）と２３５とを各Ｔｘｙで比較する
と図７（Ｂ）に示した“２３５”のディザデータが得ら
れる。

【００２３】次に上記した変換式（式（３））を実現す
る回路例を説明する。図８は上記した変換式を実現する
多値ディザ回路１２の回路例を示す図である。図８を参
照して、多値ディザ回路１２は、図示のない画像読取部
が実行するラスタースキャンにおける水平／垂直同期信
号をカウントによりカウントするカウンタ２１，２２
と、カウンタ２１，２２からの２ビットのカウントデー
タを入力し４×４マトリックスしきい値Ｔｘｙ（４ビッ
ト）をデコード出力するデコーダＡと、デコーダＡから
の４ビット出力データと８ビットの入力画像データｆ１
（ｘ，ｙ）の下位４ビットとを比較して２値化する２値
化部２４と、その２値化結果と入力画像データｆ１
（ｘ，ｙ）の上位４ビットをデコードして出力画像デー
タｆ２（ｘ，ｙ）を出力するデコーダＢとを含む。

【００２４】図９はデコーダＡのしきい値パターンとし
て渦巻き型ディザパターンを用いた場合のデコーダＡの
テーブルを示す図である。図９を参照してそれぞれが２
ビットの水平同期カウンタおよび垂直同期カウンタ２
１，２２のデータに基づいてデコーダＡから図示の出力
が得られる。デコーダＡはＳＲＡＭ等を用いて図示のな
いＣＰＵにより書替可能とし、しきい値パターンとして
網点型やベイヤー型等に変更できるようにしてもよい。

【００２５】図１０はデコーダＢの構成を示すブロック
図である。図１０を参照して、デコーダＢは入力画像デ
ータｆ１の上位４ビットに“１”を加算する加算器２６
と、加算器２６からの４ビットの出力と入力画像データ
ｆ１（ｘ，ｙ）の上位４ビットのいずれかを２値化部２
４からの１ビットの２値化出力に応じて選択するセレク
タ２７とを含む。デコーダＢへの８ビットの入力画像デ
ータｆ１（ｘ，ｙ）の入力において２４０以上（ＨＥＸ
でＦ０ｈ以上）のとき加算器２６にキャリーアウトが発
生し、オーバーフローとなる。これを防止するのが前述
の画像レンジ変換ルックアップテーブル１１であり、こ
れによって入力画像データｆ１（ｘ，ｙ）は０〜２４０
（００ｈ〜Ｆ０ｈ）の範囲に制限される。

【００２６】図１１はデコーダＢの有するテーブル内の
データを示す図である。入力画像データｆ１（ｘ，ｙ）
の上位４ビットの値と２値化部２４からの出力データと
によってデコーダＢの４ビットの出力が決定される。

【００２７】次に誤差算出部１５について説明する。誤
差補正部１３により誤差データｅ′（ｘ，ｙ）で誤差補
正された画像データｆ２′（ｘ，ｙ）が算出され、２値
化部１４により画像データｆ２′（ｘ，ｙ）を固定しき
い値Ｔｈ＝８で２値化し、２値データｇ（ｘ，ｙ）を得
る。２値データｇ（ｘ，ｙ）と誤差補正された画像デー
タｆ２′（ｘ，ｙ）は２値化誤差を算出するために誤差
算出部１５へ入力され２値化された誤差ｅ（ｘ，ｙ）が
以下の式によって算出される。

【００２８】（ｉ）画像データｆ２′（ｘ，ｙ）≧２
値化しきい値Ｔｈ（８）のとき２値データｇ（ｘ，ｙ）＝１（黒）２値化誤差ｅ（ｘ，ｙ）＝ｆ２′（ｘ，ｙ）−１５（ｉｉ）その他２値データｇ（ｘ，ｙ）＝０（白）２値化誤差ｅ（ｘ，ｙ）＝ｆ２′（ｘ，ｙ）−０次に誤差格納ラインメモリ１６により誤差ｅ（ｘ，ｙ）
は２ライン分記憶され、周辺誤差重み付けフィルタ１７
を用いて誤差ｅ（ｘ，ｙ）を他の画素へ拡散させるため
の重み付け平均誤差データｅ′（ｘ，ｙ）を算出する。
この重み付け係数ｋ（ｉ，ｊ）は一般に注目画素に近い
ほど大きく、その総和は１である。この誤差データｅ′
（ｘ，ｙ）が誤差補正部１３へ送られ、誤差が逐次伝搬
する。なお、誤差データｅ′（ｘ，ｙ）を算出するため
の周辺誤差重み付けフィルタ１７は従来の図１５と同じ
であり、その算出式も従来の式（１）と同じであある。

【００２９】（２）第２実施例第１実施例においては、入力画像データｆ１（ｘ，ｙ）
として８ビット，２５６階調の画像データを用い、それ
を４×４多値ディザ画像に変換した後、さらに誤差拡散
２値化法により１ビット疑似階調２値画像に変換した例
を示したが、第２実施例においては、入力画像データと
して７ビット、１２８階調画像を５×５多値ディザ画像
に変換した後誤差拡散２値化法により変換する例につい
て説明する。この場合においても基本的に図１に示した
実施例の場合と同じであるが、多値ディザ部１２の構成
は異なる。そこでこの場合の構成について以下に説明す
る。

【００３０】図１２（Ａ）は第２実施例における多値デ
ィザ回路３０の内容を示すブロック図であり、第１実施
例の図８に対応する。図１２（Ａ）を参照して多値ディ
ザ回路３０が、ラスタースキャンにおける水平／垂直同
期信号を受けそれによって１ビットのデータを出力する
カウンタ３１，３２と、カウンタ３１，３２からの１ビ
ットデータを受け、２×２マトリックスしきい値Ｔｘｙ
（２ビット）を出力するデコーダＡ２と、デコーダＡ２
からの２ビットの出力と７ビットの入力画像データｆ１
２（ｘ，ｙ）の下位２ビットを比較して２値化する２値
化部３４と、２値化部３４の２値化結果と入力画像デー
タｆ１２（ｘ，ｙ）の上位５ビットをデコードして多値
ディザ出力画像データｆ２２（ｘ，ｙ）を出力するデコ
ーダＢ２とを含む。デコーダＡの２×２マトリックスし
きい値Ｔｘｙ２を図１２（Ｂ）に示す。

【００３１】図１３はデコーダＢの内容を示すブロック
図である。図１３を参照してデコーダＢには入力画像デ
ータｆ１２（ｘ，ｙ）の上位５ビットとデータ“１”の
加算を行なう加算器３６と、加算器３６からの出力と入
力画像データｆ１２（ｘ，ｙ）の上位５ビットのうちの
いずれかを１ビットの２値化出力データに応じて選択す
るセレクタ３７とを含む。

【００３２】デコーダＡ２およびデコーダＢ２が有する
テーブルは第１実施例と同様であるのでその内容は省略
する。上記実施例においては入力画像データとして７ビ
ットの場合と８ビットの場合について説明したが、上記
以外に画質と回路規模に合わせて所望のビット数の入力
画像に適応できるのはいうまでもない。

【００３３】次にこの発明の効果について説明する。こ
の発明に係るディザ誤差拡散回路１０を用いた場合に
は、分散性の少ない画像に対して多値ディザ法による階
調変換を施して分散性を高めた後誤差拡散法により２値
化するので、２値化パターンにおける独特の縞模様の発
生を抑えることができ、画質が向上する。図１４はこの
発明に係るディザ誤差拡散回路を用いた画像処理装置に
おける２値化パターンの出力画像例を示す図である。斜
め方向に連続的に繋がった縞模様は発生していないこと
がわかる。これにより従来法よりも画質が改善される。
また、８ビット画像または７ビット画像を多値ディザ部
により４ビットまたは５ビット画像に一旦変換した後誤
差拡散２値化するので、誤差換算演算部の基本ビット数
は４ビットまたは５ビットでよく、従来法に比べてより
高速化が実現できるメリットがある。また誤差の演算に
必要なメモリも４ビットまたは５ビットでよく、回路規
模が従来の半分で済むメリットがある。

【００３４】また、誤差を格納する誤差メモリもビット
数が減った分だけ減り、従来の半分程度ですむのでロー
コスト化ができる。さらに、ディザ誤差拡散回路をゲー
トアレイ化すればピン端子の数を減らすことができるの
で、パッケージを小型化することができる。

【００３５】さらに、ゲートアレイ化したときにピン端
子の数が少ないので電気消費を低く抑えることができ
る。

【００３６】

【発明の効果】以上のようにこの発明によれば、入力さ
れたＮ１値画像データをディザ変換することによりＮ２
値変換し、Ｎ２値を誤差拡散手段によりＮ３値に変換す
るため、ディザ変化手段により誤差拡散法独特の縞模様
の発生が抑えられ、画質が向上するとともに、誤差演算
フィードバックループの演算精度をビット数が減った分
だけ従来の半分程度に抑えることができ、誤差を格納す
る誤差メモリも従来の半分程度に減らすことができるの
で高画質、高速かつローコストの画像処理装置が提供で
きる。

【図面の簡単な説明】

【図１】この発明に係る画像処理装置のディザ誤差拡散
回路のブロック図である。

【図２】画像レンジ変換ルックアップテーブルを示す図
である。

【図３】画像レンジ変換ルックアップテーブルをストア
するＲＯＭを示す図である。

【図４】８ビットデータを４ビットデータに変換するア
ルゴリズムを説明するための図である。

【図５】多値ディザ回路の行なう処理内容を示すフロー
チャートである。

【図６】８ビットのデータを１５分割された領域に分け
る状態を示す図である。

【図７】多値ディザ画像への変換例を示す図である。

【図８】第１実施例にかかる多値ディザ回路の内容を示
すブロック図である。

【図９】第１実施例におけるデコーダの有する変換テー
ブルの内容を示す図である。

【図１０】第１実施例におけるデコーダＢの構成を示す
ブロック図である。

【図１１】第１実施例におけるデコーダＢの有するテー
ブルの内容を示す図である。

【図１２】第２実施例における多値ディザ回路の内容を
示すブロック図である。

【図１３】第２実施例におけるデコーダＢの内容を示す
ブロック図である。

【図１４】この発明の効果を説明するための図である。

【図１５】従来の誤差拡散２値化回路の構成を示すブロ
ック図である。

【図１６】周辺誤差重み付けフィルタの重み付け係数を
示す図である。

【図１７】従来の誤差拡散回路の有する問題点を説明す
るための図である。

【符号の説明】

１０ディザ誤差拡散回路１１画像レンジ変換ルックアップテーブル１２多値ディザ部１３誤差補正部１４２値化部１５誤差算出部１６誤差格納ラインメモリ１７周辺誤差重み付けフィルタ

Claims

【特許請求の範囲】

【請求項１】Ｎ１値で表わされた画像データを前記Ｎ
１値より小さいＮ２値ディザ画像データに変換するディ
ザ変換手段と、前記Ｎ２値で表わされたディザ画像データを誤差拡散法
により前記Ｎ２値より小さいＮ３値データに変換する誤
差拡散手段とを含み、前記入力されたＮ１値画像データを前記ディザ変換手段
で前記Ｎ２値画像データに変換した後、前記誤差拡散手
段により前記Ｎ３値画像データに変換するよう前記ディ
ザ変換手段と前記誤差拡散手段とを制御する制御手段と
を含む、画像処理装置。