JPH08124967A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH08124967A JPH08124967A JP28292094A JP28292094A JPH08124967A JP H08124967 A JPH08124967 A JP H08124967A JP 28292094 A JP28292094 A JP 28292094A JP 28292094 A JP28292094 A JP 28292094A JP H08124967 A JPH08124967 A JP H08124967A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- silicon
- printed wiring
- silicon circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置に関し、特に
シリコンICチップをプリント配線基板に搭載する半導
体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a silicon IC chip mounted on a printed wiring board.
【0002】[0002]
【従来の技術】従来、シリコンICチップ(以下、単に
チップと称する)をプリント配線基板に実装する構造と
して、図18に示すように、チップ31の電極31aに
半田バンプ32を形成し、この半田バンプ32をプリン
ト配線基板33の回路パターン33aに直接接続する構
造がとられている。しかしながら、この構造では、チッ
プ31とプリント配線基板33との熱膨張係数の差によ
って、周囲温度が変化すると両者間に熱応力が発生し、
半田バンプ32による接続部が剥離され、あるいはチッ
プ31に割れが発生する等の不具合が発生する。この不
具合は、チップ31とプリント配線基板33との熱膨張
係数の差が大きいほど、またチップサイズが大きくなる
ほど顕著に現れる。2. Description of the Related Art Conventionally, as a structure for mounting a silicon IC chip (hereinafter simply referred to as a chip) on a printed wiring board, as shown in FIG. In this structure, the bump 32 is directly connected to the circuit pattern 33a of the printed wiring board 33. However, in this structure, when the ambient temperature changes, a thermal stress is generated between the chip 31 and the printed wiring board 33 when the ambient temperature changes,
Problems such as peeling of the connection portion by the solder bump 32 or cracking of the chip 31 occur. This problem becomes more conspicuous as the difference between the coefficients of thermal expansion of the chip 31 and the printed wiring board 33 increases, and as the chip size increases.
【0003】このため、このような熱応力を吸収するた
めに、特開平4−29337号公報では、図19に示す
ように多層プリント配線基板41に、その断面がチップ
42の半田バンプに合致するようにガラスエポキシ基板
を積層してフリップチップ用の基板パッド43を形成
し、かつ基板パッド43間に深い溝44を形成してい
る。したがって、チップ42の半田バンプを基板パッド
43に対して接続すると、個々の基板パッド43は深い
溝44によって独立して柔軟性が持たせることができる
ため、熱応力を吸収することができる。In order to absorb such thermal stress, Japanese Patent Application Laid-Open No. 4-29337 discloses a multilayer printed wiring board 41 whose cross section matches a solder bump of a chip 42 as shown in FIG. The glass epoxy substrates are laminated as described above to form flip-chip substrate pads 43, and deep grooves 44 are formed between the substrate pads 43. Therefore, when the solder bumps of the chip 42 are connected to the substrate pads 43, the individual substrate pads 43 can have flexibility independently by the deep grooves 44, so that thermal stress can be absorbed.
【0004】また、他の対策として、特開平5−294
89号公報では、図20に示すように、セラミック多層
配線基板51にチップ52を半田バンプ53により接続
している。なお、この例ではチップ52は上面がキャッ
プ54に半田付けされており、キャップ54はセラミッ
ク多層配線基板51に半田55により固定されており、
その上面には冷却板56が取り付けられている。この構
成では、チップ52を構成するシリコンの熱膨張係数α
1とセラミック多層配線基板51の熱膨張係数α2の差
は10%以内であり、かつチップ52の温度上昇ΔT
1、セラミック多層配線基板51の温度上昇ΔT2とす
ると、α2/α1の値を所定の誤差範囲内でΔT1/Δ
T2に等しくなるようにセラミック多層配線基板51の
熱膨張係数α2を設定し、半田バンプ53による接続部
での応力を緩和している。As another countermeasure, Japanese Patent Laid-Open No. Hei 5-294
In Japanese Patent Publication No. 89, a chip 52 is connected to a ceramic multilayer wiring substrate 51 by solder bumps 53, as shown in FIG. In this example, the upper surface of the chip 52 is soldered to the cap 54, and the cap 54 is fixed to the ceramic multilayer wiring board 51 with solder 55.
A cooling plate 56 is attached to the upper surface. In this configuration, the thermal expansion coefficient α of silicon constituting the chip 52
1 and the thermal expansion coefficient α2 of the ceramic multilayer wiring board 51 are within 10%, and the temperature rise ΔT of the chip 52
1. Assuming that the temperature rise of the ceramic multilayer wiring board 51 is ΔT2, the value of α2 / α1 is set to ΔT1 / Δ within a predetermined error range.
The thermal expansion coefficient α2 of the ceramic multilayer wiring board 51 is set so as to be equal to T2, and the stress at the connection part due to the solder bump 53 is reduced.
【0005】更に、特開平2−116152号公報で
は、図21のように、リードフレーム61の基板搭載用
マウントアイランド62にシリコン回路基板63が貼り
付けられ、ボンディングワイヤ64により相互接続され
ている。また、シリコン回路基板63にはチップ65が
半田バンプ66により搭載されている。そして、全体を
トランスファーモールド樹脂67によりパッケージング
している。この構成では、シリコン回路基板63とチッ
プ65とが同じシリコンで構成されているため、両者の
熱膨張係数は等しく、熱応力の発生を防止することがで
きる。また、シリコン回路基板63を使用することで配
線密度が飛躍的に向上し、受動素子をシリコン回路基板
に一体的に形成でき、実装密度が向上できる。Further, in Japanese Unexamined Patent Publication No. 2-116152, as shown in FIG. 21, a silicon circuit substrate 63 is attached to a substrate mounting mount island 62 of a lead frame 61 and interconnected by a bonding wire 64. A chip 65 is mounted on the silicon circuit board 63 by solder bumps 66. The whole is packaged with a transfer mold resin 67. In this configuration, since the silicon circuit board 63 and the chip 65 are made of the same silicon, they have the same coefficient of thermal expansion, and the occurrence of thermal stress can be prevented. Further, by using the silicon circuit board 63, the wiring density is dramatically improved, the passive elements can be integrally formed on the silicon circuit board, and the packaging density can be improved.
【0006】[0006]
【発明が解決しようとする課題】このように従来の熱応
力に対処するための構成において、図19の独立した基
板パッド43を形成する構成では、プリント配線基板4
1の製造工程が複雑になり、コスト高をまねくという問
題がある。更に、プリント配線基板41の配線密度は3
0cm/cm2 /層であるため、高密度化には適さない
という問題がある。また、複数のチップを搭載した場合
もチップの間隔を狭めることができない。As described above, in the conventional structure for coping with the thermal stress, in the structure in which the independent substrate pad 43 of FIG. 19 is formed, the printed wiring board 4 is formed.
There is a problem that the manufacturing process of (1) becomes complicated, leading to an increase in cost. Further, the wiring density of the printed wiring board 41 is 3
Since it is 0 cm / cm 2 / layer, there is a problem that it is not suitable for high density. Further, even when a plurality of chips are mounted, it is not possible to narrow the chip interval.
【0007】また、図20のセラミック多層配線基板5
1を用いる構成では、熱膨張係数がシリコンチップに近
いが若干の差は存在しているため、熱応力を完全に防止
することはできない。更に、配線密度は40〜200c
m/cm2 /層であり、高密度化には制限がある。The ceramic multilayer wiring board 5 shown in FIG.
In the configuration using 1, the thermal stress cannot be completely prevented because the thermal expansion coefficient is close to that of the silicon chip but there is a slight difference. Further, the wiring density is 40 to 200 c.
Since it is m / cm 2 / layer, there is a limitation in increasing the density.
【0008】これに対し、図21のシリコン回路基板6
3を用いた構成では、チップ65とシリコン回路基板6
3との熱膨張係数が等しいため熱応力の発生を防止する
点では有効である。しかしながら、この構成では、トラ
ンスファーモールド樹脂67によりパッケージングして
いるため、このモールド樹脂67の熱応力がシリコン回
路基板63やチップ65に作用することになる。また、
リードフレーム61はリード数を多くすることが難しい
ため、搭載するチップ数にも限界があり、高密度の実装
が困難になる。更に、シリコン回路基板63をリードフ
レーム61にボンディングワイヤ64で接続し、更に実
装時にはこのリードフレーム61のアウターリードを実
装基板に接続することが必要とされるため、接続箇所の
数が極めて多くなり、その接続工程が煩雑なものにな
り、組立工数が多くなるという問題もある。On the other hand, the silicon circuit board 6 shown in FIG.
3, the chip 65 and the silicon circuit board 6
Since the coefficient of thermal expansion is equal to that of No. 3, it is effective in preventing generation of thermal stress. However, in this configuration, since the transfer molding resin 67 is used for packaging, the thermal stress of the molding resin 67 acts on the silicon circuit board 63 and the chip 65. Also,
Since it is difficult to increase the number of leads in the lead frame 61, the number of chips to be mounted is limited, and high-density mounting becomes difficult. Further, since it is necessary to connect the silicon circuit board 63 to the lead frame 61 with the bonding wires 64 and further connect the outer leads of the lead frame 61 to the mounting board at the time of mounting, the number of connection points becomes extremely large. In addition, there is a problem that the connecting process becomes complicated and the number of assembling steps increases.
【0009】[0009]
【発明の目的】本発明の目的は、熱応力の発生を防止す
るとともに、高密度化を図り、かつ組立工数の削減を可
能にした半導体装置を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device capable of preventing generation of thermal stress, achieving high density, and reducing the number of assembling steps.
【0010】[0010]
【課題を解決するための手段】本発明の第1の発明の半
導体装置は、シリコン回路基板上にシリコンのICチッ
プを搭載し、前記シリコン回路基板をフレキシブル性の
接着樹脂によりプリント配線基板に実装することを特徴
とする。この場合、シリコン回路基板とICチップと
を、プリント配線基板上に設けた封止樹脂或いは金属キ
ャップで封止し、或いはプリント配線基板の両面にそれ
ぞれICチップを搭載したシリコン回路基板を対向する
ように実装することが好ましい。According to a first aspect of the present invention, a semiconductor device has a silicon IC chip mounted on a silicon circuit board, and the silicon circuit board is mounted on a printed wiring board with a flexible adhesive resin. It is characterized by doing. In this case, the silicon circuit board and the IC chip are sealed with a sealing resin or a metal cap provided on the printed wiring board, or the silicon circuit boards each having the IC chip mounted on both sides of the printed wiring board are opposed to each other. It is preferable to mount it on
【0011】本発明の第2の発明の半導体装置は、シリ
コン回路基板上にシリコンのICチップを搭載し、プリ
ント配線基板に凹部を設け、この凹部内に前記シリコン
回路基板を内装し、かつフレキシブル性の接着樹脂で実
装することを特徴とする。In a semiconductor device according to a second aspect of the present invention, a silicon IC chip is mounted on a silicon circuit board, a recess is provided in a printed wiring board, and the silicon circuit board is mounted in the recess and is flexible. It is characterized by being mounted with an adhesive resin.
【0012】本発明の第3の発明の半導体装置は、シリ
コン回路基板上にシリコンのICチップを搭載し、シリ
コンとプリント配線基板との中間の熱膨張係数の応力緩
和板を介してフレキシブル性の接着樹脂により前記シリ
コン回路基板をプリント配線基板に実装することを特徴
とする。According to a third aspect of the present invention, a semiconductor device has a silicon IC chip mounted on a silicon circuit board, and is provided with flexibility through a stress relaxation plate having a coefficient of thermal expansion between the silicon and the printed wiring board. The silicon circuit board is mounted on a printed wiring board with an adhesive resin.
【0013】この場合、シリコン回路基板上にシリコン
のICチップを搭載し、前記シリコン回路基板をフレキ
シブル性の接着樹脂によりプリント配線基板に実装し、
かつシリコンとプリント配線基板との中間の熱膨張係数
の応力緩和板を前記プリント配線基板の反対面に前記シ
リコン回路基板に対向するようにフレキシブル性の接着
樹脂により実装してもよい。In this case, a silicon IC chip is mounted on a silicon circuit board, and the silicon circuit board is mounted on a printed wiring board with a flexible adhesive resin.
A stress relaxation plate having a coefficient of thermal expansion intermediate between the silicon and the printed wiring board may be mounted on the opposite surface of the printed wiring board with a flexible adhesive resin so as to face the silicon circuit board.
【0014】本発明の第4の発明の半導体装置は、シリ
コン回路基板上にシリコンのICチップを搭載し、前記
シリコン回路基板をTABテープを利用してプリント配
線基板に対してフローティングされた状態で実装するこ
とを特徴とする。According to a fourth aspect of the present invention, in a semiconductor device, a silicon IC chip is mounted on a silicon circuit board, and the silicon circuit board is floated with respect to a printed wiring board using a TAB tape. It is characterized by implementing.
【0015】本発明の第5の発明の半導体装置は、シリ
コン回路基板上にシリコンのICチップを搭載し、前記
シリコン回路基板をフレキシブル性の接着樹脂によりプ
リント配線中継板に搭載し、かつ前記プリント配線中継
板をプリント配線基板に実装することを特徴とする。According to a fifth aspect of the present invention, in a semiconductor device, a silicon IC chip is mounted on a silicon circuit board, the silicon circuit board is mounted on a printed wiring board by a flexible adhesive resin, and the printed circuit board is mounted. The wiring relay board is mounted on a printed wiring board.
【0016】[0016]
【作用】第1の発明の半導体装置は、シリコン回路基板
とプリント配線基板との間に生じる熱応力をフレキシブ
ル性の接着樹脂により吸収し、或いは緩和し、ICチッ
プやシリコン回路基板に熱応力が影響することを防止す
る。特に、シリコン回路基板とICチップとを封止樹脂
或いは金属キャップで封止することで封止性を高め、か
つICチップやシリコン回路基板の放熱性を高める。ま
た、プリント配線基板の両面にそれぞれシリコン回路基
板を対向するように実装することで、各シリコン回路基
板に生じる熱応力を両面で相殺し、熱応力の影響を更に
低減する。According to the first aspect of the present invention, the thermal stress generated between the silicon circuit board and the printed wiring board is absorbed or reduced by the flexible adhesive resin, and the thermal stress is applied to the IC chip and the silicon circuit board. Prevent influence. In particular, by sealing the silicon circuit board and the IC chip with a sealing resin or a metal cap, the sealing performance is improved, and the heat dissipation of the IC chip and the silicon circuit board is improved. Further, by mounting the silicon circuit boards on both sides of the printed wiring board so as to face each other, the thermal stress generated in each silicon circuit board is offset on both sides, and the influence of the thermal stress is further reduced.
【0017】第2の発明の半導体装置は、プリント配線
基板に設けた凹部内にフレキシブル性の接着樹脂でシリ
コン回路基板を内装することで、半導体装置の薄型化を
図り、かつプリント配線基板への電気接続を短くし、高
周波特性を改善する。In the semiconductor device according to the second aspect of the present invention, a silicon circuit board is provided inside a concave portion provided in the printed wiring board with a flexible adhesive resin so that the semiconductor device can be made thinner and the printed wiring board can be mounted on the printed circuit board. Shorten electrical connections and improve high frequency characteristics.
【0018】第3の発明の半導体装置は、シリコンとプ
リント配線基板との中間の熱膨張係数の応力緩和板を利
用することで、熱応力を応力緩和板により緩和し、IC
チップやシリコン回路基板に対する熱応力の影響を格段
に低減させる。また、応力緩和板をプリント配線基板の
反対面に搭載することで、シリコン回路基板に生じる熱
応力を応力緩和板によって相殺する。The semiconductor device according to the third aspect of the present invention uses a stress relaxation plate having a thermal expansion coefficient intermediate between silicon and a printed wiring board, so that the thermal stress is relaxed by the stress relaxation plate, and the IC is integrated.
The effect of thermal stress on the chip and the silicon circuit board is significantly reduced. Further, by mounting the stress relaxation plate on the opposite surface of the printed wiring board, the thermal stress generated in the silicon circuit board is canceled by the stress relaxation plate.
【0019】第4の発明の半導体装置は、シリコン回路
基板をTABテープを利用してフローティング状態でプ
リント配線基板に実装しているので、プリント配線基板
との間の熱応力が生じることを防止する。In the semiconductor device of the fourth invention, since the silicon circuit board is mounted on the printed wiring board in a floating state by using the TAB tape, thermal stress between the silicon circuit board and the printed wiring board is prevented. .
【0020】第5の発明の半導体装置は、プリント配線
中継板にシリコン回路基板を搭載し、このプリント配線
中継板をプリント配線基板に実装しているので、プリン
ト配線中継板とシリコン回路基板との間の熱応力をフレ
キシブル性の接着樹脂により吸収し、シリコン回路基板
とプリント配線基板との間に熱応力が生じることを防止
する。In the semiconductor device of the fifth invention, the printed circuit board is mounted with the silicon circuit board, and the printed circuit board is mounted on the printed circuit board. Therefore, the printed circuit board and the silicon circuit board are separated from each other. The thermal stress between them is absorbed by the flexible adhesive resin to prevent the thermal stress from occurring between the silicon circuit board and the printed wiring board.
【0021】[0021]
【実施例】次に、本発明の実施例を図面を参照して説明
する。図1は本発明の第1実施例の断面図である。シリ
コン回路基板1はシリコン基板に選択酸化法や不純物導
入等により微細な配線パターンが形成され、その配線パ
ターンの一部として金属薄膜で形成されたパッドメタル
1aが形成される。また、シリコン回路基板1には、図
示は省略するが必要に応じて抵抗や容量等の受動素子が
形成されている。そして、このシリコン回路基板1の上
面には、シリコンで形成されたトランジスタやIC等の
チップ2が搭載されており、チップの下面に配設した電
極2aが半田バンプ3により前記シリコン回路基板1の
パッドメタル1aに接続されている。Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of the first embodiment of the present invention. In the silicon circuit board 1, a fine wiring pattern is formed on the silicon substrate by a selective oxidation method or introduction of impurities, and a pad metal 1a formed of a metal thin film is formed as a part of the wiring pattern. Although not shown, passive elements such as resistors and capacitors are formed on the silicon circuit board 1 as necessary. A chip 2 such as a transistor or an IC formed of silicon is mounted on the upper surface of the silicon circuit board 1, and the electrodes 2 a provided on the lower surface of the chip are solder bumps 3 of the silicon circuit board 1. It is connected to pad metal 1a.
【0022】また、シリコン回路基板1は半導体装置を
構成するプリント配線基板4の上面に搭載され、フレシ
キブル性を有するエポキシ系樹脂、或いはシリコンゲル
等の接着樹脂5を用いて取着されている。また、シリコ
ン回路基板1のパッドメタル1aとプリント配線基板4
の回路パターン4aとはボンディングワイヤ6で接続さ
れる。その上で、前記チップ2、シリコン回路基板1、
ボンディングワイヤ6を含む全体を封止樹脂7によりパ
ッケージングし、封止を行っている。The silicon circuit board 1 is mounted on the upper surface of a printed wiring board 4 constituting a semiconductor device, and is attached using an epoxy resin having a flexible property or an adhesive resin 5 such as silicon gel. The pad metal 1a of the silicon circuit board 1 and the printed wiring board 4
Is connected by a bonding wire 6 to the circuit pattern 4a. Then, the chip 2, the silicon circuit board 1,
The whole including the bonding wire 6 is packaged with the sealing resin 7 to perform sealing.
【0023】ここで、前記したシリコン回路基板1で
は、形成可能な配線の密度は400cm/cm3 であ
り、通常のプリント配線基板の配線密度30cm/cm
2 に対して10倍以上の高密度での回路形成が可能であ
る。また、前記したフレキシブル性を有するエポキシ樹
脂、或いはシリコンゲル等の接着樹脂5はシリコン回路
基板1をプリント配線基板4上に支持することができる
一方で、シリコン回路基板1をプリント回路基板4上に
微小寸法範囲内で上下方向或いは平面方向に移動可能な
状態で支持することができるものである。更に、封止樹
脂7も可及的にシリコンと熱膨張係数の近いものを用い
ている。Here, in the silicon circuit board 1 described above, the wiring density that can be formed is 400 cm / cm 3 , and the wiring density of a normal printed wiring board is 30 cm / cm 3.
It is possible to form a circuit at a density 10 times higher than that of 2 . The adhesive resin 5 such as the above-mentioned flexible epoxy resin or silicon gel can support the silicon circuit board 1 on the printed circuit board 4, while placing the silicon circuit board 1 on the printed circuit board 4. It can be supported in a state in which it can be moved in the vertical direction or the plane direction within a minute size range. Further, as the sealing resin 7, a resin having a thermal expansion coefficient close to that of silicon is used.
【0024】したがって、この構造によれば、周囲温度
が変動された場合、チップ2とシリコン回路基板1とは
同じ熱膨張係数であるシリコンで形成されているため
に、両者間に熱応力が発生することはなく、半田バンプ
3による接続部が損傷されることはなく、チップ2やシ
リコン回路基板1に割れが発生することもない。一方、
シリコン回路基板1とプリント配線基板4との間は、シ
リコンの熱膨張係数2.6×10-6/Kに対し、プリント
配線基板を構成するガラスエポキシ樹脂の熱膨張係数1
0〜20×10-6/Kと差が存在するが、両者はフレキ
シブル性のある接着樹脂5により接続されているため、
シリコン回路基板1とプリント配線基板4との間の熱膨
張係数の差による熱応力はこの接着樹脂5のフレキシブ
ル性により吸収され、特にシリコン回路基板1に対して
熱応力が影響されることはなく、その割れ等の発生が防
止できる。Therefore, according to this structure, when the ambient temperature is changed, since the chip 2 and the silicon circuit board 1 are formed of silicon having the same coefficient of thermal expansion, thermal stress is generated between them. No connection is caused by the solder bumps 3, and the chip 2 and the silicon circuit board 1 are not cracked. on the other hand,
Between the silicon circuit board 1 and the printed wiring board 4, the thermal expansion coefficient of silicon is 2.6 × 10 −6 / K, whereas the thermal expansion coefficient of the glass epoxy resin constituting the printed wiring board is 1
Although there is a difference of 0 to 20 × 10 −6 / K, since both are connected by the flexible adhesive resin 5,
The thermal stress due to the difference in the coefficient of thermal expansion between the silicon circuit board 1 and the printed wiring board 4 is absorbed by the flexibility of the adhesive resin 5, and the thermal stress is not particularly affected on the silicon circuit board 1. And the occurrence of cracks and the like can be prevented.
【0025】また、この構造では、シリコン回路基板1
における配線密度はプリント配線基板4の配線密度より
も1桁以上高いので、チップ2に対する配線密度を高
め、同じチップを搭載するプリント配線基板に比較して
シリコン回路基板のサイズを小型化することが可能とな
る。また、シリコン回路基板1をプリント配線基板4に
搭載する際には、フレキシブル性のある接着樹脂5で取
着する工程と、その後にボンディングワイヤ6での電気
接続を行う工程と、封止樹脂7による封止を行う工程を
行えばよい。したがって、シリコン回路基板をリードフ
レーム等に対して接続することが不要となり、製造工数
が削減されて製造の容易化を図ることが可能である。In this structure, the silicon circuit board 1
Is higher than the wiring density of the printed wiring board 4 by one digit or more, the wiring density for the chip 2 can be increased, and the size of the silicon circuit board can be reduced as compared with the printed wiring board mounting the same chip. It becomes possible. When mounting the silicon circuit board 1 on the printed wiring board 4, a step of attaching with a flexible adhesive resin 5, a step of performing electrical connection with bonding wires 6 thereafter, and a step of encapsulating resin 7. May be performed. Therefore, it is not necessary to connect the silicon circuit board to a lead frame or the like, and the number of manufacturing steps can be reduced, and the manufacturing can be facilitated.
【0026】ここで、40mm□のシリコン回路基板を
プリント配線基板に実装した場合の信頼性の試験結果を
示す。図17に示すように、同一面積で接着樹脂をシリ
コン回路基板1の全面に塗布したもの(a)、四隅に塗
布したもの(b)、縞状に塗布したもの(c)について
それぞれ熱履歴の試験を行ってシリコン回路基板の接着
強度の寿命について試験を行ったところ、(a)に比較
して(b),(c)の寿命が約1.5倍向上できること
が判明した。したがって、図1の構造において、シリコ
ン回路基板1をプリント配線基板4に搭載する際には、
(b),(c)のように、シリコン回路基板1の裏面の
四隅、或いは縞状部分に接着樹脂5を塗布して取着を行
うことが好ましいことが判明した。Here, the results of a reliability test when a 40 mm square silicon circuit board is mounted on a printed wiring board are shown. As shown in FIG. 17, thermal histories of an adhesive resin applied to the entire surface of the silicon circuit board 1 (a), four corners (b), and a stripe applied (c) in the same area are respectively shown. A test was conducted to test the life of the adhesive strength of the silicon circuit board. As a result, it was found that the life of (b) and (c) could be improved about 1.5 times as compared with (a). Therefore, in the structure of FIG. 1, when mounting the silicon circuit board 1 on the printed wiring board 4,
It has been found that it is preferable to apply the adhesive resin 5 to the four corners of the back surface of the silicon circuit board 1 or the striped portions for attachment as in (b) and (c).
【0027】図2は前記第1実施例の第1変形例の断面
図であり、図1と等価な部分には同一符号を付してある
(以下、同じ)。この実施例ではチップ2を半田バンプ
3によりシリコン回路基板1に搭載し、かつシリコン回
路基板1をフレキシブル性の接着樹脂5でプリント配線
基板4に取着し、かつボンディングワイヤ6で電気接続
を行った後、全体を金属キャップ8で覆い、この金属キ
ャップ8の開口部をプリント配線基板4に接着剤9によ
り封止状態に固着した構成を示している。この金属キャ
ップ8を被せることで気密性を高め、図1の封止樹脂7
を用いた場合のような、樹脂を通しての水分等の侵入を
防止して封止効果を改善している。また、外力に対して
も信頼性を高めることができる。更に、封止樹脂とチッ
プやシリコン回路基板との間の熱膨張係数の差による熱
応力の発生をも防止することができる。FIG. 2 is a cross-sectional view of a first modification of the first embodiment, in which parts equivalent to those in FIG. 1 are denoted by the same reference numerals (the same applies hereinafter). In this embodiment, a chip 2 is mounted on a silicon circuit board 1 by solder bumps 3, and the silicon circuit board 1 is attached to a printed wiring board 4 by a flexible adhesive resin 5, and is electrically connected by bonding wires 6. After that, the entire structure is covered with a metal cap 8 and the opening of the metal cap 8 is fixed to the printed wiring board 4 in a sealed state with an adhesive 9. The airtightness is enhanced by covering the metal cap 8, and the sealing resin 7 shown in FIG.
The sealing effect is improved by preventing the intrusion of moisture or the like through a resin as in the case of using a resin. In addition, the reliability can be improved with respect to external force. Further, it is possible to prevent the occurrence of thermal stress due to the difference in thermal expansion coefficient between the sealing resin and the chip or the silicon circuit board.
【0028】また、図3に第1実施例の第2変形例を示
すように、図1の構造を形成した上で、封止樹脂7の外
側から金属キャップ8を被せてプリント配線基板4に固
定するように構成してもよい。この実施例では金属キャ
ップ8による封止効果と封止樹脂7による封止効果とが
相乗し、極めて高い封止効果を得ることができる。特
に、金属キャップ8の内部で生じる結露等が原因とされ
る水分がチップ2やシリコン回路基板1に影響すること
を封止樹脂7により防止できる。Further, as shown in FIG. 3 showing a second modification of the first embodiment, after forming the structure of FIG. 1, a metal cap 8 is put on the printed wiring board 4 from the outside of the sealing resin 7. You may comprise so that it may be fixed. In this embodiment, the sealing effect of the metal cap 8 and the sealing effect of the sealing resin 7 are synergistic, and an extremely high sealing effect can be obtained. In particular, the sealing resin 7 can prevent moisture caused by dew condensation or the like generated inside the metal cap 8 from affecting the chip 2 and the silicon circuit board 1.
【0029】図4はチップの放熱効果を高めた第1実施
例の第3変形例を示しており、図2の変形例のチップ2
の上面と金属キャップ8の内面とを熱伝導性の高い接着
剤やAgペーストや半田等の金属材料からなる接着材料
10により接続したものである。また、この場合、接着
材料10はフレキシブル性を有することが好ましい。更
に、ここでは金属キャップ8の上面にヒートシンク11
を同様に熱伝導性の高い接着剤やAgペーストや半田等
の接着材料12により接続している。したがって、チッ
プで発生された熱は、接着材料12を介して直接的に金
属キャップ8に伝熱され、その外面やヒートシンク11
の表面から放熱されるため、チップ2及びシリコン回路
基板1の温度上昇を抑制し、熱応力の発生を更に有効に
防止する。FIG. 4 shows a third modification of the first embodiment in which the heat dissipation effect of the chip is enhanced, and the chip 2 of the modification of FIG.
Is connected to the inner surface of the metal cap 8 by an adhesive material 10 made of a metal material such as an adhesive having high thermal conductivity, Ag paste, or solder. Further, in this case, the adhesive material 10 preferably has flexibility. Further, here, the heat sink 11 is provided on the upper surface of the metal cap 8.
Are similarly connected by an adhesive material 12 such as an adhesive having a high thermal conductivity, Ag paste, or solder. Therefore, the heat generated in the chip is directly transferred to the metal cap 8 via the adhesive material 12, and the outer surface of the metal cap 8 and the heat sink 11 are exposed.
Since the heat is radiated from the surface of the substrate, the temperature rise of the chip 2 and the silicon circuit board 1 is suppressed, and the generation of thermal stress is more effectively prevented.
【0030】図5は放熱効果を更に進めた第1実施例の
第4変形例を示しており、プリント配線基板4に貫通穴
を開設し、ここに熱伝導性の高い樹脂や金属等の電熱材
料を埋設して放熱ビア13を構成する。そして、プリン
ト配線基板4の下面には同様に熱伝導性の高い樹脂や金
属等12によりヒートシンク14を接続している。この
構成では、チップ2で発生されてシリコン回路基板1に
伝達された熱、或いはシリコン回路基板1に生じた熱は
いずれも放熱ビア13を通してプリント配線基板4の下
面側に伝熱され、ヒートシンク14から放熱されるた
め、前記した金属キャップ8やヒートシンク11による
放熱効果とあいまって、放熱効果を一層高めることがで
きる。FIG. 5 shows a fourth modified example of the first embodiment in which the heat dissipation effect is further advanced. A through hole is opened in the printed wiring board 4 and an electric heat of a resin or a metal having a high heat conductivity is formed therein. The material is buried to form the heat dissipation via 13. A heat sink 14 is similarly connected to the lower surface of the printed wiring board 4 by a resin or metal 12 having high thermal conductivity. In this configuration, any heat generated in the chip 2 and transmitted to the silicon circuit board 1 or generated in the silicon circuit board 1 is transferred to the lower surface side of the printed wiring board 4 through the heat dissipation via 13 and the heat sink 14 Since the heat is radiated from the metal cap 8 and the heat sink 11, the heat radiating effect can be further enhanced.
【0031】図6は図2の変形例の構造をプリント配線
基板の両面に配設した第1実施例の第5変形例を示して
いる。この構成では、プリント配線基板4の両面に対称
な形でチップ2、シリコン回路基板1及び金属キャップ
8を実装しているため、仮にチップ2やシリコン回路基
板1とプリント配線基板4との間に熱応力が発生した場
合でも、この熱応力がプリント配線基板4の両面におい
て互いに対称な方向に発生されるため、結果として両熱
応力を相殺させ、熱応力の影響を解消することが可能と
なる。FIG. 6 shows a fifth modification of the first embodiment in which the structure of the modification of FIG. 2 is provided on both sides of a printed wiring board. In this configuration, since the chip 2, the silicon circuit board 1, and the metal cap 8 are mounted symmetrically on both sides of the printed circuit board 4, the chip 2, the silicon circuit board 1 and the printed circuit board 4 are temporarily Even when thermal stress is generated, the thermal stress is generated on both sides of the printed wiring board 4 in directions symmetric to each other. As a result, both thermal stresses can be canceled out and the influence of the thermal stress can be eliminated. .
【0032】図7は本発明の半導体装置の薄型化を図っ
た第2実施例を示しており、プリント配線基板4の表面
に凹部15を形成し、この凹部15内にシリコン回路基
板1を内装し、フレキシブル性のある接着樹脂5により
取着している。このため、凹部15の深さ寸法分、半導
体装置の全体の高さ寸法を低減でき、半導体装置の薄型
化が実現される。また、この場合シリコン回路基板1の
表面をプリント配線基板4の表面と同じ高さとなるよう
に構成することで、ボンディングワイヤ6の長さを短く
でき、高周波特性を改善することができる。また、この
実施例においても、熱応力の影響を抑制できる点は前記
第1実施例と同様である。FIG. 7 shows a second embodiment of the present invention in which the thickness of the semiconductor device is reduced. A concave portion 15 is formed on the surface of the printed wiring board 4, and the silicon circuit board 1 is mounted inside the concave portion 15. And, it is attached by the flexible adhesive resin 5. Therefore, the height of the semiconductor device as a whole can be reduced by the depth of the recess 15 and the semiconductor device can be made thinner. Further, in this case, by configuring the surface of the silicon circuit board 1 to be at the same height as the surface of the printed wiring board 4, the length of the bonding wire 6 can be reduced, and the high-frequency characteristics can be improved. Also, in this embodiment, the effect of the thermal stress can be suppressed as in the first embodiment.
【0033】図8は半導体装置の平坦化を図った第2実
施例の第1変形例を示しており、プリント配線基板4に
はシリコン回路基板1及びチップ2を内装可能な2段構
成の凹部16を形成し、この凹部16内にシリコン回路
基板1を内装してフレキシブル性のある接着樹脂5で取
着するとともに、凹部16内に封止樹脂7を充填してチ
ップ2を封止している。また、プリント回路基板4の表
面には凹部16を覆うように金属板17を被着してい
る。これにより、シリコン回路基板1とチップ2とを厚
目のプリント配線基板4内に内装でき、平坦化が可能と
なる。FIG. 8 shows a first modification of the second embodiment in which the semiconductor device is flattened. The printed wiring board 4 has a two-stage recess in which the silicon circuit board 1 and the chip 2 can be mounted. After forming the silicon circuit board 1 in the recess 16 and attaching it with the flexible adhesive resin 5, the sealing resin 7 is filled in the recess 16 to seal the chip 2. I have. A metal plate 17 is attached to the surface of the printed circuit board 4 so as to cover the recess 16. Thereby, the silicon circuit board 1 and the chip 2 can be provided inside the thick printed wiring board 4 and can be flattened.
【0034】図9は図8の変形例の放熱性を改善した第
2変形例を示しており、前記金属板17に代えてヒート
シンク11で凹部を覆うようにし、このヒートシンク1
1にチップ2の上面を接着材料10により接続するよう
に構成している。このため、ヒートシンク11を除く部
分での半導体装置の平坦性を確保した上で、チップ2で
発生した熱をヒートシンク11を介して放熱でき、放熱
性を高めることができる。FIG. 9 shows a second modified example of the modified example of FIG. 8 in which the heat dissipation is improved. The concave portion is covered with a heat sink 11 instead of the metal plate 17.
1 is configured so that the upper surface of the chip 2 is connected to the chip 1 with an adhesive material 10. Therefore, the heat generated in the chip 2 can be radiated through the heat sink 11 while ensuring the flatness of the semiconductor device in the portion excluding the heat sink 11, and the heat radiation performance can be improved.
【0035】図10は第2実施例の基本技術思想をプリ
ント配線基板の両面に適用した第3変形例を示してお
り、プリント配線基板4の両面に凹部15を形成し、こ
れらの凹部15内にそれぞれシリコン回路基板1とチッ
プ2を内装し、シリコン回路基板1をフレキシブル性の
ある接着樹脂5で取着する。また、各凹部15を金属キ
ャップ8で覆い、気密封止したものである。したがっ
て、半導体装置の薄型化を図るとともに、プリント配線
基板4の両面に対称にシリコン回路基板1とチップ2を
実装することで、両面における熱応力を相殺して熱応力
の影響を低減することが可能である。FIG. 10 shows a third modification in which the basic technical concept of the second embodiment is applied to both sides of a printed wiring board. Then, a silicon circuit board 1 and a chip 2 are respectively mounted inside, and the silicon circuit board 1 is attached with an adhesive resin 5 having flexibility. Further, each recess 15 is covered with a metal cap 8 and hermetically sealed. Therefore, the semiconductor device can be made thinner, and the silicon circuit board 1 and the chip 2 are symmetrically mounted on both surfaces of the printed wiring board 4 to cancel the thermal stress on both surfaces and reduce the influence of the thermal stress. It is possible.
【0036】図11は本発明の第3実施例を示してお
り、この実施例ではシリコン回路基板1とプリント配線
基板4との間における熱応力の緩和効果を更に高めたも
のである。前記各実施例ではシリコン回路基板1をフレ
キシブル性の接着樹脂5によりプリント配線基板4に実
装していることで熱応力を緩和しているが、シリコン回
路基板1のサイズが大きくなった場合にはその緩和効果
が十分でない場合がある。そこで、この実施例では、シ
リコン回路基板1とプリント配線基板4との間に両者の
熱膨張係数の中間の熱膨張係数を有する応力緩和板18
を介挿している。この応力緩和板18としては、例えば
熱膨張係数が4.5×10-6/Kの窒化アルミニウムが用
いられる。その他、CuW(6.5×10-6/K)、コ
バー(5.2×10-6/K)、Mo(5.0×10-6/
K)等の金属や、Al2 O3 (6.7×10-6/K),
SiC(3.7×10-6/K),ムライト(3.5×1
0-6/K)等のセラミックが用いられる。FIG. 11 shows a third embodiment of the present invention. In this embodiment, the effect of reducing thermal stress between the silicon circuit board 1 and the printed wiring board 4 is further enhanced. In each of the above embodiments, the thermal stress is reduced by mounting the silicon circuit board 1 on the printed wiring board 4 with the flexible adhesive resin 5, but when the size of the silicon circuit board 1 is increased, The mitigation effect may not be sufficient. Therefore, in this embodiment, a stress relaxation plate 18 having a thermal expansion coefficient intermediate between those of the silicon circuit board 1 and the printed wiring board 4 is used.
Is inserted. As the stress relaxation plate 18, for example, aluminum nitride having a thermal expansion coefficient of 4.5 × 10 −6 / K is used. Others, CuW (6.5 × 10 -6 / K), Kovar (5.2 × 10 -6 /K),Mo(5.0×10 -6 /
K) and other metals, Al 2 O 3 (6.7 × 10 −6 / K),
SiC (3.7 × 10 −6 / K), mullite (3.5 × 1
0 -6 / K) is a ceramic such as used.
【0037】この応力緩和板18の厚さやサイズを適宜
設定してシリコン回路基板1とプリント配線基板4との
間に介挿し、フレキシブル性の接着樹脂5により接着を
行うことで、シリコン回路基板1とプリント配線基板4
との間の温度変化に伴う膨張変化を緩和し、熱応力を緩
和することができる。The thickness and size of the stress relieving plate 18 are appropriately set, inserted between the silicon circuit board 1 and the printed wiring board 4, and adhered by the flexible adhesive resin 5, thereby obtaining the silicon circuit board 1. And printed wiring board 4
The expansion change due to the temperature change between and can be relieved, and the thermal stress can be relieved.
【0038】また、図12に示す第3実施例の第1変形
例では、応力緩和板18をプリント配線基板4の反対側
の面に取着している。この応力緩和板18はシリコン回
路基板1と同様にフレキシブル性の接着樹脂5により取
着している。このため、シリコン回路基板1とプリント
配線基板4との間に生じる膨張差が、プリント配線基板
4の裏面側においても応力緩和板18とプリント配線基
板4との間に生じることになり、両面での膨張差が相殺
され、プリント配線基板4やシリコン回路基板1に対す
る熱応力の影響を緩和することが可能となる。また、こ
の応力緩和板18は放熱板としても機能する。この実施
例では、応力緩和板18としては、シリコン板を利用し
てもよい。In the first modification of the third embodiment shown in FIG. 12, the stress relaxation plate 18 is attached to the surface on the opposite side of the printed wiring board 4. The stress relieving plate 18 is attached by a flexible adhesive resin 5 similarly to the silicon circuit board 1. Therefore, an expansion difference between the silicon circuit board 1 and the printed wiring board 4 is generated between the stress relaxation plate 18 and the printed wiring board 4 even on the back surface side of the printed wiring board 4, and both sides are covered. The difference in expansion is canceled out, and the influence of thermal stress on the printed wiring board 4 and the silicon circuit board 1 can be alleviated. The stress relaxation plate 18 also functions as a heat dissipation plate. In this embodiment, a silicon plate may be used as the stress relaxation plate 18.
【0039】図13は前記第2実施例に前記第3実施例
の技術を適用した第3実施例の第2変形例を示してお
り、プリント配線基板4に凹部16を設け、この凹部1
6内にシリコン回路基板1及びチップ2を内装する。シ
リコン回路基板1はフレキシブル性の接着樹脂5で取着
し、凹部16内に封止樹脂7を充填する。また、個々の
チップ2の上面にはそれぞれ接着材料12によりヒート
シンク11を一体的に接着し、封止樹脂7の外部に突出
させる。一方、プリント配線基板4の下面には応力緩和
板18をフレキシブル性の接着樹脂5で取着している。
この場合でも、応力緩和板に代えてシリコン板を使用し
てもよい。FIG. 13 shows a second modification of the third embodiment in which the technique of the third embodiment is applied to the second embodiment. A recess 16 is provided in the printed wiring board 4 and the recess 1 is formed.
The silicon circuit board 1 and the chip 2 are housed in the interior 6. The silicon circuit board 1 is attached with a flexible adhesive resin 5, and the sealing resin 7 is filled in the recess 16. Further, the heat sink 11 is integrally adhered to the upper surface of each chip 2 by the adhesive material 12 so as to protrude to the outside of the sealing resin 7. On the other hand, a stress relaxation plate 18 is attached to the lower surface of the printed wiring board 4 with a flexible adhesive resin 5.
Also in this case, a silicon plate may be used instead of the stress relaxation plate.
【0040】この実施例では、半導体装置の薄型化を図
ると共に、特にチップ2には個々にヒートシンク11が
ぞれぞれ独立して設けられているために、各チップ2の
放熱性を高めることができる。また、シリコン回路基板
1とプリント配線基板4との間の熱応力を応力緩和板1
8によって緩和することができることは前記図12の例
と同じである。In this embodiment, the thickness of the semiconductor device is reduced, and in particular, since the heat sinks 11 are provided independently of each other, the heat radiation of each chip 2 is improved. Can be. Further, the thermal stress between the silicon circuit board 1 and the printed wiring board 4 is reduced by the stress relaxation plate 1.
8 is the same as in the example of FIG.
【0041】図14は本発明の第4実施例を示してお
り、チップ2を半田バンプ3により搭載したシリコン回
路基板1をTABテープ19によりプリント配線基板4
に実装した例である。即ち、シリコン回路基板1のパッ
ドメタル1aとプリント配線基板4の回路パターン4a
とをTABテープ19により電気接続するとともに、T
ABテープ19が有する若干の剛性によりTABテープ
19でシリコン回路基板1をフローティング状態に支持
している。そして、金属キャップ8を被せてプリント配
線基板4に固定し、かつ金属キャップ8の上面には接着
材料12によりヒートシンク11を取着している。な
お、この実施例はシリコン回路基板1のフローティング
状態を安定化するために、チップ2の上面を接着材料1
0によって金属キャップ8の内面に接着している。FIG. 14 shows a fourth embodiment of the present invention, in which a silicon circuit board 1 on which a chip 2 is mounted by solder bumps 3 is printed by a TAB tape 19 on a printed wiring board 4.
It is an example implemented in. That is, the pad metal 1a of the silicon circuit board 1 and the circuit pattern 4a of the printed wiring board 4
Are electrically connected by TAB tape 19, and T
The silicon circuit board 1 is supported in a floating state by the TAB tape 19 due to the slight rigidity of the AB tape 19. Then, the printed circuit board 4 is fixed by covering the metal cap 8, and a heat sink 11 is attached to the upper surface of the metal cap 8 with an adhesive material 12. In this embodiment, in order to stabilize the floating state of the silicon circuit board 1, the upper surface of the chip 2 is covered with the adhesive material 1.
0 adheres to the inner surface of the metal cap 8.
【0042】この実施例では、シリコン回路基板1はプ
リント配線基板4に対して離間された状態で保持されて
いるため、両者間に熱膨張係数の差に伴う熱応力が発生
することはほとんど無く、熱応力の影響を防止すること
ができる。また、チップ2に発生した熱は金属キャップ
8及びヒートシンク11を介して効果的に外部に放熱す
ることができる。In this embodiment, since the silicon circuit board 1 is held apart from the printed wiring board 4, thermal stress due to the difference in the coefficient of thermal expansion between the two is hardly generated. In addition, the effect of thermal stress can be prevented. Further, the heat generated in the chip 2 can be effectively radiated to the outside via the metal cap 8 and the heat sink 11.
【0043】図15は本発明の第5実施例であり、プリ
ント配線基板4と同じ素材で形成されたプリント配線中
継板20を多層の回路パターン20aを有する多層配線
構造に形成し、このプリント配線中継板20の上にシリ
コン回路基板1をフレキシブル性の接着樹脂5により取
着している。シリコン回路基板1には前記各実施例と同
様にチップ2を半田バンプ3により搭載する。そして、
この実施例ではシリコン回路基板1とチップ2の上に、
ヒートシンクを兼用する金属キャップ21を被せてプリ
ント配線中継板20に固定し、かつチップ2の上面を伝
熱性の接着材料10で金属キャップ21の内面に接着し
ている。また、前記シリコン回路基板1とプリント配線
中継板20とはボンディングワイヤ6で電気接続され、
かつ前記プリント配線中継板20の下面には多数のパッ
ドメタル20bが形成され、このパッドメタル20bに
形成した半田バンプ22を利用してプリント配線基板4
の回路パターン4aに実装を行っている。FIG. 15 shows a fifth embodiment of the present invention, in which a printed wiring board 20 made of the same material as the printed wiring board 4 is formed in a multilayer wiring structure having a multilayer circuit pattern 20a. The silicon circuit board 1 is attached on the relay board 20 with a flexible adhesive resin 5. A chip 2 is mounted on a silicon circuit board 1 by solder bumps 3 as in the above-described embodiments. And
In this embodiment, on the silicon circuit board 1 and the chip 2,
A metal cap 21 also serving as a heat sink is covered and fixed to the printed wiring board 20, and the upper surface of the chip 2 is adhered to the inner surface of the metal cap 21 with a heat conductive adhesive material 10. Further, the silicon circuit board 1 and the printed wiring relay board 20 are electrically connected by bonding wires 6,
A large number of pad metals 20b are formed on the lower surface of the printed wiring board 20, and the solder bumps 22 formed on the pad metals 20b are used to make the printed wiring board 4
Is mounted on the circuit pattern 4a.
【0044】この構成では、チップ2とシリコン回路基
板1との間、プリント配線中継板20とプリント配線基
板4との間は、それぞれの素材の熱膨張係数が同じであ
るために、これらの間に熱応力が生じることはない。ま
た、シリコン回路基板1とプリント配線中継板20との
間もフレキシブル性の接着樹脂5で接着を行っているた
めに、両者間での熱応力を抑制することができる。In this structure, since the chips 2 and the silicon circuit board 1 and the printed wiring relay board 20 and the printed wiring board 4 have the same coefficient of thermal expansion, the materials between them are the same. No thermal stress occurs in the. Further, since the flexible circuit board 5 is used for bonding between the silicon circuit board 1 and the printed wiring board 20, thermal stress between the two can be suppressed.
【0045】図16は前記第5実施例の第2変形例を示
しており、個々のチップ2をそれぞれ図15の実施例と
同様なパッケージ23として構成し、これらのパッケー
ジ23をプリント配線基板4に半田バンプ22により実
装した構成を示している。なお、この例では各パッケー
ジ23ではヒートシンクを有していない金属キャップ8
を用いている。この実施例では、チップサイズと同程度
の小さい占有面積のパッケージとして構成できる。FIG. 16 shows a second modification of the fifth embodiment. Each of the chips 2 is formed as a package 23 similar to that of the embodiment of FIG. 2 shows a configuration mounted by solder bumps 22. In this example, the metal cap 8 that does not have a heat sink is used in each package 23.
Is used. In this embodiment, a package having an occupied area as small as the chip size can be configured.
【0046】[0046]
【発明の効果】以上説明したように本発明の第1の発明
の半導体装置は、シリコン回路基板上にシリコンのIC
チップを搭載し、このシリコン回路基板をフレキシブル
性の接着樹脂によりプリント配線基板に実装しているの
で、シリコン回路基板とプリント配線基板との間に生じ
る熱応力をフレキシブル性の接着樹脂により吸収し、或
いは緩和し、ICチップやシリコン回路基板に熱応力が
影響することを防止する。As described above, the semiconductor device according to the first aspect of the present invention has a silicon IC on a silicon circuit board.
Since the chip is mounted and this silicon circuit board is mounted on the printed wiring board with a flexible adhesive resin, the thermal stress generated between the silicon circuit board and the printed wiring board is absorbed by the flexible adhesive resin, Alternatively, the stress is reduced to prevent the thermal stress from affecting the IC chip and the silicon circuit board.
【0047】また、この発明において、シリコン回路基
板とICチップとを、プリント配線基板上に設けた封止
樹脂或いは金属キャップで封止することで、封止性を高
め、かつICチップやシリコン回路基板の放熱性を高め
ることができる。更に、プリント配線基板の両面にそれ
ぞれICチップを搭載したシリコン回路基板を対向する
ように実装することで、各シリコン回路基板に生じる熱
応力を両面で相殺し、熱応力の影響を更に低減すること
が可能となる。Further, in the present invention, the sealing property is enhanced by sealing the silicon circuit board and the IC chip with a sealing resin or a metal cap provided on the printed wiring board, and the IC chip and the silicon circuit are sealed. The heat dissipation of the substrate can be improved. Furthermore, by mounting the silicon circuit boards on which the IC chips are mounted on both sides of the printed circuit board so as to face each other, the thermal stress generated on each silicon circuit board is offset on both sides, and the influence of the thermal stress is further reduced. Becomes possible.
【0048】本発明の第2の発明の半導体装置は、プリ
ント配線基板に設けた凹部内にICチップを搭載したシ
リコン回路基板を内装し、かつフレキシブル性の接着樹
脂で実装しているので、熱応力を緩和できるとともに、
半導体装置の薄型化を図り、かつプリント配線基板への
電気接続を短くでき、高周波特性を改善することができ
る。In the semiconductor device according to the second aspect of the present invention, since a silicon circuit board on which an IC chip is mounted is mounted in a recess provided in a printed wiring board and mounted with a flexible adhesive resin, Can relieve stress,
It is possible to reduce the thickness of the semiconductor device, shorten the electrical connection to the printed wiring board, and improve high-frequency characteristics.
【0049】本発明の第3の発明の半導体装置は、シリ
コンとプリント配線基板との中間の熱膨張係数の応力緩
和板を介してICチップを搭載したシリコン回路基板を
フレキシブル性の接着樹脂により実装しているので、熱
応力を応力緩和板により緩和し、ICチップやシリコン
回路基板に対する熱応力の影響を格段に低減させること
ができる。特に、シリコン回路基板を実装したプリント
配線基板の反対面にシリコン回路基板に対向するように
応力緩和板を搭載することで、シリコン回路基板に生じ
る熱応力を応力緩和板によって相殺することも可能であ
る。In the semiconductor device according to the third aspect of the present invention, a silicon circuit board on which an IC chip is mounted is mounted with a flexible adhesive resin via a stress relaxation plate having an intermediate thermal expansion coefficient between silicon and a printed wiring board. Therefore, the thermal stress can be reduced by the stress relaxation plate, and the influence of the thermal stress on the IC chip and the silicon circuit board can be remarkably reduced. In particular, by mounting a stress relaxation plate on the opposite surface of the printed wiring board on which the silicon circuit board is mounted so as to face the silicon circuit board, it is possible to offset the thermal stress generated in the silicon circuit board by the stress relaxation plate. is there.
【0050】本発明の第4の発明の半導体装置は、IC
チップを搭載したシリコン回路基板をTABテープを利
用してプリント配線基板に対してフローティングされた
状態で実装しているので、プリント配線基板との間の熱
応力が生じることを防止することができる。The semiconductor device of the fourth invention of the present invention is an IC
Since the silicon circuit board on which the chip is mounted is mounted in a floating state on the printed wiring board using the TAB tape, it is possible to prevent thermal stress from being generated between the chip and the printed wiring board.
【0051】本発明の第5の発明の半導体装置は、IC
チップを搭載したシリコン回路基板をフレキシブル性の
接着樹脂によりプリント配線中継板に搭載し、かつこの
プリント配線中継板をプリント配線基板に実装している
ので、プリント配線中継板とシリコン回路基板との間の
熱応力をフレキシブル性の接着樹脂により吸収し、シリ
コン回路基板とプリント配線基板との間に熱応力が生じ
ることを防止することができる。The semiconductor device according to the fifth aspect of the present invention is an IC
Since the silicon circuit board on which the chip is mounted is mounted on the printed wiring relay board with a flexible adhesive resin, and this printed wiring relay board is mounted on the printed wiring board, the space between the printed wiring relay board and the silicon circuit board is reduced. It is possible to absorb the thermal stress of the above by the flexible adhesive resin and prevent the thermal stress from occurring between the silicon circuit board and the printed wiring board.
【図1】本発明の第1実施例の断面図である。FIG. 1 is a sectional view of a first embodiment of the present invention.
【図2】本発明の第1実施例の第1変形例の断面図であ
る。FIG. 2 is a sectional view of a first modification of the first embodiment of the present invention.
【図3】本発明の第1実施例の第2変形例の断面図であ
る。FIG. 3 is a sectional view of a second modification of the first embodiment of the present invention.
【図4】本発明の第1実施例の第3変形例の断面図であ
る。FIG. 4 is a sectional view of a third modification of the first embodiment of the present invention.
【図5】本発明の第1実施例の第4変形例の断面図であ
る。FIG. 5 is a sectional view of a fourth modification of the first embodiment of the present invention.
【図6】本発明の第1実施例の第5変形例の断面図であ
る。FIG. 6 is a sectional view of a fifth modification of the first embodiment of the present invention.
【図7】本発明の第2実施例の断面図である。FIG. 7 is a sectional view of a second embodiment of the present invention.
【図8】本発明の第2実施例の第1変形例の断面図であ
る。FIG. 8 is a sectional view of a first modification of the second embodiment of the present invention.
【図9】本発明の第2実施例の第2変形例の断面図であ
る。FIG. 9 is a sectional view of a second modification of the second embodiment of the present invention.
【図10】本発明の第2実施例の第3変形例の断面図で
ある。FIG. 10 is a sectional view of a third modification of the second embodiment of the present invention.
【図11】本発明の第3実施例の断面図である。FIG. 11 is a sectional view of a third embodiment of the present invention.
【図12】本発明の第3実施例の第1変形例の断面図で
ある。FIG. 12 is a sectional view of a first modification of the third embodiment of the present invention.
【図13】本発明の第3実施例の第2変形例の断面図で
ある。FIG. 13 is a sectional view of a second modification of the third embodiment of the present invention.
【図14】本発明の第4実施例の断面図である。FIG. 14 is a sectional view of a fourth embodiment of the present invention.
【図15】本発明の第5実施例の断面図である。FIG. 15 is a sectional view of a fifth embodiment of the present invention.
【図16】本発明の第5実施例の第1変形例の断面図で
ある。FIG. 16 is a sectional view of a first modification of the fifth embodiment of the present invention.
【図17】本発明におけるフレキシブル性の接着樹脂を
塗布する状態を示す図である。FIG. 17 is a diagram showing a state in which a flexible adhesive resin according to the present invention is applied.
【図18】従来の半導体装置の一例の断面図である。FIG. 18 is a cross-sectional view of an example of a conventional semiconductor device.
【図19】従来の半導体装置の他の例の斜視図である。FIG. 19 is a perspective view of another example of a conventional semiconductor device.
【図20】従来の半導体装置の更に他の例の断面図であ
る。FIG. 20 is a sectional view of still another example of a conventional semiconductor device.
【図21】従来の半導体装置の更に異なる他の例の断面
図である。FIG. 21 is a cross-sectional view of still another different example of the conventional semiconductor device.
1 シリコン回路基板 2 チップ(IC素子チップ) 3 半田バンプ 4 プリント配線基板 5 フレキシブル性を有する接着樹脂 6 ボンディングワイヤ 7 封止樹脂 8 金属キャップ 11 ヒートシンク 15,16 凹部 18 応力緩和板 19 放熱ビア 20 プリント配線中継板 22 半田バンプ 23 パッケージ DESCRIPTION OF SYMBOLS 1 Silicon circuit board 2 Chip (IC element chip) 3 Solder bump 4 Printed wiring board 5 Adhesive resin which has flexibility 6 Bonding wire 7 Sealing resin 8 Metal cap 11 Heat sink 15 and 16 Depression 18 Stress relaxation board 19 Heat radiation via 20 Printing Wiring relay board 22 Solder bump 23 Package
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/28 E 6921−4E 25/04 25/18 H05K 1/18 L 8718−4E H01L 23/12 N 25/04 Z (72)発明者 日下 輝雄 東京都港区芝五丁目7番1号 日本電気株 式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 23/28 E 6921-4E 25/04 25/18 H05K 1/18 L 8718-4E H01L 23 / 12 N 25/04 Z (72) Inventor Teruo Kusaka 5-7-1 Shiba, Minato-ku, Tokyo NEC Corporation
Claims (8)
ップを搭載し、前記シリコン回路基板をフレキシブル性
の接着樹脂によりプリント配線基板に実装することを特
徴とする半導体装置。1. A semiconductor device in which a silicon IC chip is mounted on a silicon circuit board, and the silicon circuit board is mounted on a printed wiring board with a flexible adhesive resin.
リント配線基板上に設けた封止樹脂或いは金属キャップ
で封止する請求項1の半導体装置。2. The semiconductor device according to claim 1, wherein the silicon circuit board and the IC chip are sealed with a sealing resin or a metal cap provided on the printed wiring board.
チップを搭載したシリコン回路基板を対向するように実
装する請求項1または2の半導体装置。3. An IC is provided on each side of a printed wiring board.
3. The semiconductor device according to claim 1, wherein the silicon circuit boards on which the chips are mounted are mounted so as to face each other.
ップを搭載し、プリント配線基板に凹部を設け、この凹
部内に前記シリコン回路基板を内装し、かつフレキシブ
ル性の接着樹脂で実装することを特徴とする半導体装
置。4. A silicon IC chip is mounted on a silicon circuit board, a recess is provided in a printed wiring board, and the silicon circuit board is housed in the recess and mounted with a flexible adhesive resin. Semiconductor device.
ップを搭載し、シリコンとプリント配線基板との中間の
熱膨張係数の応力緩和板を介してフレキシブル性の接着
樹脂により前記シリコン回路基板をプリント配線基板に
実装することを特徴とする半導体装置。5. An IC chip made of silicon is mounted on a silicon circuit board, and the silicon circuit board is printed by a flexible adhesive resin via a stress relaxation plate having a coefficient of thermal expansion intermediate between the silicon and the printed wiring board. A semiconductor device which is mounted on a substrate.
ップを搭載し、前記シリコン回路基板をフレキシブル性
の接着樹脂によりプリント配線基板に実装し、かつシリ
コンとプリント配線基板との中間の熱膨張係数の応力緩
和板を前記プリント配線基板の反対面に前記シリコン回
路基板に対向するようにフレキシブル性の接着樹脂によ
り実装することを特徴とする半導体装置。6. A silicon IC chip is mounted on a silicon circuit board, the silicon circuit board is mounted on a printed wiring board with a flexible adhesive resin, and a thermal expansion coefficient between the silicon and the printed wiring board is set to an intermediate value. A semiconductor device, wherein a stress relaxation plate is mounted on a surface opposite to the printed wiring board by a flexible adhesive resin so as to face the silicon circuit board.
ップを搭載し、前記シリコン回路基板をTABテープを
利用してプリント配線基板に対してフローティングされ
た状態で実装することを特徴とする半導体装置。7. A semiconductor device, comprising a silicon IC chip mounted on a silicon circuit board, the silicon circuit board being mounted on a printed wiring board in a floating state using a TAB tape.
ップを搭載し、前記シリコン回路基板をフレキシブル性
の接着樹脂によりプリント配線中継板に搭載し、かつ前
記プリント配線中継板をプリント配線基板に実装するこ
とを特徴とする半導体装置。8. A silicon IC chip is mounted on a silicon circuit board, the silicon circuit board is mounted on a printed wiring relay board by a flexible adhesive resin, and the printed wiring relay board is mounted on the printed wiring board. A semiconductor device characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6282920A JP2591499B2 (en) | 1994-10-21 | 1994-10-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6282920A JP2591499B2 (en) | 1994-10-21 | 1994-10-21 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08124967A true JPH08124967A (en) | 1996-05-17 |
JP2591499B2 JP2591499B2 (en) | 1997-03-19 |
Family
ID=17658828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6282920A Expired - Fee Related JP2591499B2 (en) | 1994-10-21 | 1994-10-21 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2591499B2 (en) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10261860A (en) * | 1997-03-19 | 1998-09-29 | Toshiba Corp | Printed wiring board structure |
DE19810070C2 (en) * | 1997-03-10 | 2001-09-13 | Yazaki Corp | Device and method for pressure welding wire |
US6360436B1 (en) | 1996-11-22 | 2002-03-26 | Yazaki Corporation | Method of manufacturing wire harnesses |
JP2003243565A (en) * | 2002-02-07 | 2003-08-29 | Motorola Inc | Packaged semiconductor device and its manufacturing method |
JP2006191117A (en) * | 2005-01-06 | 2006-07-20 | Sychip Inc | Integrated passive device |
JP2008034570A (en) * | 2006-07-28 | 2008-02-14 | Matsushita Electric Ind Co Ltd | Semiconductor device, and its manufacturing method |
JP2008244104A (en) * | 2007-03-27 | 2008-10-09 | Oki Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
JP2009124091A (en) * | 2007-11-09 | 2009-06-04 | Hynix Semiconductor Inc | Semiconductor package module |
US20090243079A1 (en) * | 2008-03-31 | 2009-10-01 | Lim Seung-Won | Semiconductor device package |
US7667299B2 (en) | 2004-01-27 | 2010-02-23 | Panasonic Corporation | Circuit board and method for mounting chip component |
JP2011515842A (en) * | 2008-03-31 | 2011-05-19 | インテル・コーポレーション | Silicon patch-containing microelectronic package for high density interconnects and method of manufacturing the same |
JP2015220291A (en) * | 2014-05-15 | 2015-12-07 | 株式会社ソシオネクスト | Semiconductor device and method of manufacturing the same |
JP2016105484A (en) * | 2012-12-20 | 2016-06-09 | インテル・コーポレーション | High density organic bridge device and method |
JP2016154240A (en) * | 2010-03-03 | 2016-08-25 | ジョージア テック リサーチ コーポレイション | Microelectronic package and semiconductor package circuits |
JP2016213351A (en) * | 2015-05-11 | 2016-12-15 | 株式会社デンソー | Semiconductor device and manufacturing method of the same |
JP2018037465A (en) * | 2016-08-29 | 2018-03-08 | ウシオ電機株式会社 | Semiconductor package and manufacturing method of the same |
US10334721B2 (en) | 2017-02-01 | 2019-06-25 | Nec Corporation | Electronic component and electronic component manufacturing method |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56134747A (en) * | 1980-03-25 | 1981-10-21 | Mitsubishi Electric Corp | Semiconductor device |
JPS62195137A (en) * | 1986-02-21 | 1987-08-27 | Fuji Electric Co Ltd | Semiconductor device |
JPS63255930A (en) * | 1987-04-14 | 1988-10-24 | Sumitomo Electric Ind Ltd | Semiconductor device |
JPS63167733U (en) * | 1987-04-20 | 1988-11-01 | ||
JPH01199439A (en) * | 1988-02-04 | 1989-08-10 | Hitachi Ltd | Semiconductor packaging structure |
JPH01291438A (en) * | 1988-05-19 | 1989-11-24 | Fujitsu Ltd | Method of mounting flip chip |
JPH04356934A (en) * | 1991-05-31 | 1992-12-10 | Sumitomo Bakelite Co Ltd | Insulating resin paste |
JPH05211380A (en) * | 1991-07-12 | 1993-08-20 | Toshiba Corp | Mounting structure of electronic part |
JPH05326625A (en) * | 1992-04-06 | 1993-12-10 | Nec Corp | Lsi mounting structure |
-
1994
- 1994-10-21 JP JP6282920A patent/JP2591499B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56134747A (en) * | 1980-03-25 | 1981-10-21 | Mitsubishi Electric Corp | Semiconductor device |
JPS62195137A (en) * | 1986-02-21 | 1987-08-27 | Fuji Electric Co Ltd | Semiconductor device |
JPS63255930A (en) * | 1987-04-14 | 1988-10-24 | Sumitomo Electric Ind Ltd | Semiconductor device |
JPS63167733U (en) * | 1987-04-20 | 1988-11-01 | ||
JPH01199439A (en) * | 1988-02-04 | 1989-08-10 | Hitachi Ltd | Semiconductor packaging structure |
JPH01291438A (en) * | 1988-05-19 | 1989-11-24 | Fujitsu Ltd | Method of mounting flip chip |
JPH04356934A (en) * | 1991-05-31 | 1992-12-10 | Sumitomo Bakelite Co Ltd | Insulating resin paste |
JPH05211380A (en) * | 1991-07-12 | 1993-08-20 | Toshiba Corp | Mounting structure of electronic part |
JPH05326625A (en) * | 1992-04-06 | 1993-12-10 | Nec Corp | Lsi mounting structure |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6360436B1 (en) | 1996-11-22 | 2002-03-26 | Yazaki Corporation | Method of manufacturing wire harnesses |
US6810581B2 (en) | 1996-11-22 | 2004-11-02 | Yazaki Corporation | Crimping apparatus for sub-harness production employing movable connector tables securable to frame members |
DE19810070C2 (en) * | 1997-03-10 | 2001-09-13 | Yazaki Corp | Device and method for pressure welding wire |
JPH10261860A (en) * | 1997-03-19 | 1998-09-29 | Toshiba Corp | Printed wiring board structure |
JP2003243565A (en) * | 2002-02-07 | 2003-08-29 | Motorola Inc | Packaged semiconductor device and its manufacturing method |
JP4653383B2 (en) * | 2002-02-07 | 2011-03-16 | フリースケール セミコンダクター インコーポレイテッド | Packaged semiconductor device and manufacturing method thereof |
US7667299B2 (en) | 2004-01-27 | 2010-02-23 | Panasonic Corporation | Circuit board and method for mounting chip component |
JP4589237B2 (en) * | 2005-01-06 | 2010-12-01 | サイチップ インコーポレーテッド | Integrated passive device |
JP2006191117A (en) * | 2005-01-06 | 2006-07-20 | Sychip Inc | Integrated passive device |
JP2008034570A (en) * | 2006-07-28 | 2008-02-14 | Matsushita Electric Ind Co Ltd | Semiconductor device, and its manufacturing method |
JP2008244104A (en) * | 2007-03-27 | 2008-10-09 | Oki Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
US8395245B2 (en) | 2007-11-09 | 2013-03-12 | Hynix Semiconductor Inc. | Semiconductor package module |
JP2009124091A (en) * | 2007-11-09 | 2009-06-04 | Hynix Semiconductor Inc | Semiconductor package module |
US20090243079A1 (en) * | 2008-03-31 | 2009-10-01 | Lim Seung-Won | Semiconductor device package |
JP2011515842A (en) * | 2008-03-31 | 2011-05-19 | インテル・コーポレーション | Silicon patch-containing microelectronic package for high density interconnects and method of manufacturing the same |
US8441809B2 (en) | 2008-03-31 | 2013-05-14 | Intel Corporation | Microelectronic package containing silicon connecting region for high density interconnects, and method of manufacturing same |
DE112009005576B4 (en) | 2008-03-31 | 2024-05-08 | Intel Corporation | Microelectronic package and method for producing a microelectronic package |
DE112009005519B4 (en) | 2008-03-31 | 2021-08-19 | Intel Corporation | Microelectronic package containing silicon patches for high density interconnects and methods of making the same |
JP2016154240A (en) * | 2010-03-03 | 2016-08-25 | ジョージア テック リサーチ コーポレイション | Microelectronic package and semiconductor package circuits |
US10672718B2 (en) | 2010-03-03 | 2020-06-02 | Georgia Tech Research Corporation | Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same |
US10672713B2 (en) | 2012-12-20 | 2020-06-02 | Intel Corporation | High density organic bridge device and method |
US10103105B2 (en) | 2012-12-20 | 2018-10-16 | Intel Corporation | High density organic bridge device and method |
US9548264B2 (en) | 2012-12-20 | 2017-01-17 | Intel Corporation | High density organic bridge device and method |
JP2016105484A (en) * | 2012-12-20 | 2016-06-09 | インテル・コーポレーション | High density organic bridge device and method |
US12002762B2 (en) | 2012-12-20 | 2024-06-04 | Intel Corporation | High density organic bridge device and method |
JP2015220291A (en) * | 2014-05-15 | 2015-12-07 | 株式会社ソシオネクスト | Semiconductor device and method of manufacturing the same |
JP2016213351A (en) * | 2015-05-11 | 2016-12-15 | 株式会社デンソー | Semiconductor device and manufacturing method of the same |
JP2018037465A (en) * | 2016-08-29 | 2018-03-08 | ウシオ電機株式会社 | Semiconductor package and manufacturing method of the same |
US10334721B2 (en) | 2017-02-01 | 2019-06-25 | Nec Corporation | Electronic component and electronic component manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP2591499B2 (en) | 1997-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5293301A (en) | Semiconductor device and lead frame used therein | |
JP2591499B2 (en) | Semiconductor device | |
US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
JP3061954B2 (en) | Semiconductor device | |
US6075288A (en) | Semiconductor package having interlocking heat sinks and method of fabrication | |
KR100339044B1 (en) | ball grid array semiconductor package and method for making the same | |
JP2974552B2 (en) | Semiconductor device | |
KR20090056594A (en) | Semiconductor power module package with temperature sensor mounted thereon and method of fabricating the same | |
JP2001156246A (en) | Mounting structure and mounting method for integrated circuit chip | |
US5168345A (en) | Semiconductor device having a universal die size inner lead layout | |
US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
JP2958380B2 (en) | Semiconductor device | |
JPS63239826A (en) | Semiconductor device | |
JPH0831490B2 (en) | Glass-sealed ceramic package | |
JP2865496B2 (en) | Multi-chip module | |
JP2691352B2 (en) | Electronic component mounting device | |
JP3374812B2 (en) | Semiconductor device | |
JPH05206320A (en) | Multi-chip module | |
JP3141020B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JPH10116936A (en) | Semiconductor package | |
KR19980025890A (en) | Multi-chip package with lead frame | |
JPH07235633A (en) | Multi-chip module | |
JP2531125B2 (en) | IC chip carrier module | |
JP3022738B2 (en) | Multi-chip module | |
JP3127149B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |