JPH08124967A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH08124967A
JPH08124967A JP28292094A JP28292094A JPH08124967A JP H08124967 A JPH08124967 A JP H08124967A JP 28292094 A JP28292094 A JP 28292094A JP 28292094 A JP28292094 A JP 28292094A JP H08124967 A JPH08124967 A JP H08124967A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
silicon
circuit board
board
silicon circuit
mounted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28292094A
Other languages
Japanese (ja)
Other versions
JP2591499B2 (en )
Inventor
Teruo Kusaka
Atsushi Nishizawa
Naoharu Senba
Nobuaki Takahashi
直治 仙波
輝雄 日下
厚 西沢
信明 高橋
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156Side view
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Abstract

PURPOSE: To provide a semiconductor package structure which prevents a thermal stress from being imposed on a semiconductor device and is enhanced in density and lessened in assembly man-hours.
CONSTITUTION: A silicon IC chip 2 is mounted on a silicon circuit board 1, and the silicon circuit board 1 is mounted on a printed wiring board 4 by a flexible adhesive resin 5 and sealed up with sealing resin 7 provided onto the printed wiring board 4. A thermal stress induced between the silicon circuit board 1 and the printed wiring board 4 is absorbed by the flexible adhesive resin 5 so as not to impose its effect on the IC chip 2.
COPYRIGHT: (C)1996,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は半導体装置に関し、特にシリコンICチップをプリント配線基板に搭載する半導体装置に関する。 The present invention relates to relates to a semiconductor device, a semiconductor device in particular mounting the silicon IC chip to a printed wiring board.

【0002】 [0002]

【従来の技術】従来、シリコンICチップ(以下、単にチップと称する)をプリント配線基板に実装する構造として、図18に示すように、チップ31の電極31aに半田バンプ32を形成し、この半田バンプ32をプリント配線基板33の回路パターン33aに直接接続する構造がとられている。 Conventionally, a silicon IC chip (hereinafter, simply referred to as chip) as a structure for implementing the printed circuit board, as shown in FIG. 18, the solder bumps 32 formed on electrodes 31a of the chip 31, the solder structure for connecting the bumps 32 directly to the circuit pattern 33a of the printed wiring board 33 is taken. しかしながら、この構造では、チップ31とプリント配線基板33との熱膨張係数の差によって、周囲温度が変化すると両者間に熱応力が発生し、 However, in this structure, the difference in thermal expansion coefficient between the chip 31 and the printed wiring board 33, the thermal stress is generated therebetween when the ambient temperature changes,
半田バンプ32による接続部が剥離され、あるいはチップ31に割れが発生する等の不具合が発生する。 Connection portion is peeled off by the solder bumps 32, or problems occur such as generation of a crack tip 31. この不具合は、チップ31とプリント配線基板33との熱膨張係数の差が大きいほど、またチップサイズが大きくなるほど顕著に現れる。 This bug as the difference in thermal expansion coefficient between the chip 31 and the printed wiring board 33 is large, also conspicuous as the chip size increases.

【0003】このため、このような熱応力を吸収するために、特開平4−29337号公報では、図19に示すように多層プリント配線基板41に、その断面がチップ42の半田バンプに合致するようにガラスエポキシ基板を積層してフリップチップ用の基板パッド43を形成し、かつ基板パッド43間に深い溝44を形成している。 [0003] Therefore, in order to absorb such thermal stresses, in JP-A 4-29337, JP-in multilayer printed wiring board 41 as shown in FIG. 19, the cross section matches the solder bumps of the chip 42 the glass epoxy substrate are laminated to form a substrate pads 43 for flip-chip, and by forming a deep groove 44 between the substrate pads 43 as. したがって、チップ42の半田バンプを基板パッド43に対して接続すると、個々の基板パッド43は深い溝44によって独立して柔軟性が持たせることができるため、熱応力を吸収することができる。 Therefore, since the solder bumps of the chip 42 when connected to the substrate pads 43, the individual substrate pads 43 that can have flexibility in independently by the deep groove 44 can absorb the thermal stress.

【0004】また、他の対策として、特開平5−294 [0004] In addition, as another countermeasure, JP-A-5-294
89号公報では、図20に示すように、セラミック多層配線基板51にチップ52を半田バンプ53により接続している。 The 89 discloses, as shown in FIG. 20, and connecting the chip 52 with solder bumps 53 on the ceramic multi-layer wiring board 51. なお、この例ではチップ52は上面がキャップ54に半田付けされており、キャップ54はセラミック多層配線基板51に半田55により固定されており、 Incidentally, the chip 52 in this example has an upper surface are soldered to the cap 54, the cap 54 is fixed by solder 55 to the ceramic multi-layer wiring board 51,
その上面には冷却板56が取り付けられている。 Cooling plate 56 is mounted on the upper surface thereof. この構成では、チップ52を構成するシリコンの熱膨張係数α In this configuration, the thermal expansion coefficient of the silicon constituting the chip 52 alpha
1とセラミック多層配線基板51の熱膨張係数α2の差は10%以内であり、かつチップ52の温度上昇ΔT 1 and the difference in thermal expansion coefficient α2 of the ceramic multi-layer wiring substrate 51 is within 10%, and the temperature rise ΔT of the chip 52
1、セラミック多層配線基板51の温度上昇ΔT2とすると、α2/α1の値を所定の誤差範囲内でΔT1/Δ 1, when the temperature increase ΔT2 of the ceramic multi-layer wiring board 51, the value of [alpha] 2 / [alpha] 1 within a predetermined error range Delta] T1 / delta
T2に等しくなるようにセラミック多層配線基板51の熱膨張係数α2を設定し、半田バンプ53による接続部での応力を緩和している。 Set the thermal expansion coefficient α2 of the ceramic multi-layer wiring board 51 to be equal to T2, and relieve stress at the connection portion due to the solder bumps 53.

【0005】更に、特開平2−116152号公報では、図21のように、リードフレーム61の基板搭載用マウントアイランド62にシリコン回路基板63が貼り付けられ、ボンディングワイヤ64により相互接続されている。 Furthermore, in JP-A 2-116152 discloses, as shown in FIG. 21, the silicon circuit substrate 63 is bonded to the substrate for mounting mounting island 62 of the lead frame 61 are interconnected by a bonding wire 64. また、シリコン回路基板63にはチップ65が半田バンプ66により搭載されている。 Further, the silicon circuit substrate 63 is mounted chip 65 by the solder bumps 66. そして、全体をトランスファーモールド樹脂67によりパッケージングしている。 Then, and packaged by transfer molded resin 67 in its entirety. この構成では、シリコン回路基板63とチップ65とが同じシリコンで構成されているため、両者の熱膨張係数は等しく、熱応力の発生を防止することができる。 In this arrangement, since the silicon circuit board 63 and the chip 65 are composed of the same silicon, the thermal expansion coefficient of the two are equal, it is possible to prevent the occurrence of thermal stress. また、シリコン回路基板63を使用することで配線密度が飛躍的に向上し、受動素子をシリコン回路基板に一体的に形成でき、実装密度が向上できる。 The wiring density by using the silicon circuit board 63 is remarkably improved, the passive element can integrally formed on the silicon circuit board can be improved packing density.

【0006】 [0006]

【発明が解決しようとする課題】このように従来の熱応力に対処するための構成において、図19の独立した基板パッド43を形成する構成では、プリント配線基板4 BRIEF Problem to be Solved] In the configuration for dealing with such a conventional thermal stress, in the configuration of forming the substrate pad 43 independent of Figure 19, printed circuit board 4
1の製造工程が複雑になり、コスト高をまねくという問題がある。 1 of the manufacturing process is complicated, there is a problem that leads to high cost. 更に、プリント配線基板41の配線密度は3 Further, the wiring density of the printed wiring board 41 is 3
0cm/cm 2 /層であるため、高密度化には適さないという問題がある。 Since a 0 cm / cm 2 / layer, there is a problem that is not suitable for high density. また、複数のチップを搭載した場合もチップの間隔を狭めることができない。 Further, it is impossible to narrow the spacing of the chip also having a plurality of chips.

【0007】また、図20のセラミック多層配線基板5 [0007] In addition, the ceramic multilayer wiring substrate 5 shown in FIG. 20
1を用いる構成では、熱膨張係数がシリコンチップに近いが若干の差は存在しているため、熱応力を完全に防止することはできない。 In the configuration using the 1, since the thermal expansion coefficient is close but a slight difference in the silicon chip is present, it is impossible to completely prevent heat stress. 更に、配線密度は40〜200c Further, the wiring density 40~200c
m/cm 2 /層であり、高密度化には制限がある。 m / cm is 2 / layer, the density is limited.

【0008】これに対し、図21のシリコン回路基板6 [0008] In contrast, the silicon circuit substrate 6 in FIG. 21
3を用いた構成では、チップ65とシリコン回路基板6 3 in the configuration using the chip 65 and the silicon circuit board 6
3との熱膨張係数が等しいため熱応力の発生を防止する点では有効である。 In terms of preventing the occurrence of thermal stresses for thermal expansion coefficient is equal to the 3 is effective. しかしながら、この構成では、トランスファーモールド樹脂67によりパッケージングしているため、このモールド樹脂67の熱応力がシリコン回路基板63やチップ65に作用することになる。 However, in this configuration, since the packaged by transfer molding resin 67, so that the thermal stress of the molding resin 67 is applied to the silicon circuit board 63 and the chip 65. また、 Also,
リードフレーム61はリード数を多くすることが難しいため、搭載するチップ数にも限界があり、高密度の実装が困難になる。 Since the lead frame 61 is difficult is possible to increase the number of leads, there is a limit to the number of chips to be mounted, it is difficult to dense mounting. 更に、シリコン回路基板63をリードフレーム61にボンディングワイヤ64で接続し、更に実装時にはこのリードフレーム61のアウターリードを実装基板に接続することが必要とされるため、接続箇所の数が極めて多くなり、その接続工程が煩雑なものになり、組立工数が多くなるという問題もある。 Furthermore, connecting the silicon circuit board 63 with the lead frame 61 to the bonding wires 64, because even at the time of mounting is required to connect the outer leads of the lead frame 61 to the mounting substrate, the number of connection points is extremely large , the connection process becomes cumbersome, there is also a problem that the number of assembling steps increases.

【0009】 [0009]

【発明の目的】本発明の目的は、熱応力の発生を防止するとともに、高密度化を図り、かつ組立工数の削減を可能にした半導体装置を提供することにある。 An object of the present invention is an object of the invention, as well as prevent the occurrence of thermal stress is to provide a semiconductor device which enables a reduction in achieving densification and assembly steps.

【0010】 [0010]

【課題を解決するための手段】本発明の第1の発明の半導体装置は、シリコン回路基板上にシリコンのICチップを搭載し、前記シリコン回路基板をフレキシブル性の接着樹脂によりプリント配線基板に実装することを特徴とする。 The semiconductor device of the first aspect of the present invention, in order to solve the problem] is equipped with a silicon IC chip on a silicon circuit board, mounting the silicon circuit board to the printed circuit board by a flexible property of the adhesive resin characterized in that it. この場合、シリコン回路基板とICチップとを、プリント配線基板上に設けた封止樹脂或いは金属キャップで封止し、或いはプリント配線基板の両面にそれぞれICチップを搭載したシリコン回路基板を対向するように実装することが好ましい。 In this case, the silicon circuit board and the IC chip, sealed with a sealing resin or a metal cap is provided on a printed circuit board, or on both sides of the printed circuit board so as to face the silicon circuit board having IC chips it is preferable to implement to.

【0011】本発明の第2の発明の半導体装置は、シリコン回路基板上にシリコンのICチップを搭載し、プリント配線基板に凹部を設け、この凹部内に前記シリコン回路基板を内装し、かつフレキシブル性の接着樹脂で実装することを特徴とする。 [0011] The semiconductor device of the second aspect of the present invention, a silicon IC chip is mounted on the silicon circuit substrate, a concave portion is provided on a printed wiring board, and interior of the silicon circuit board to the recess, and flexible characterized in that it implements in sex of the adhesive resin.

【0012】本発明の第3の発明の半導体装置は、シリコン回路基板上にシリコンのICチップを搭載し、シリコンとプリント配線基板との中間の熱膨張係数の応力緩和板を介してフレキシブル性の接着樹脂により前記シリコン回路基板をプリント配線基板に実装することを特徴とする。 [0012] The semiconductor device of the third aspect of the present invention is equipped with a silicon IC chip on the silicon circuit substrate, silicon and the coefficient of thermal expansion intermediate the printed circuit board stress relief plate of flexibility through by an adhesive resin, characterized in that mounting the silicon circuit board to the printed wiring board.

【0013】この場合、シリコン回路基板上にシリコンのICチップを搭載し、前記シリコン回路基板をフレキシブル性の接着樹脂によりプリント配線基板に実装し、 [0013] In this case, the silicon IC chip is mounted on the silicon circuit substrate, and mounting the silicon circuit board to the printed circuit board by a flexible property of the adhesive resin,
かつシリコンとプリント配線基板との中間の熱膨張係数の応力緩和板を前記プリント配線基板の反対面に前記シリコン回路基板に対向するようにフレキシブル性の接着樹脂により実装してもよい。 And it may be mounted by the flexible property of the adhesive resin so as to face the stress relaxation plate in thermal expansion coefficient intermediate between the silicon and the printed wiring substrate to the silicon circuit board to the opposite surface of the printed wiring board.

【0014】本発明の第4の発明の半導体装置は、シリコン回路基板上にシリコンのICチップを搭載し、前記シリコン回路基板をTABテープを利用してプリント配線基板に対してフローティングされた状態で実装することを特徴とする。 [0014] The semiconductor device of the fourth aspect of the present invention is equipped with a silicon IC chip on the silicon circuit substrate, in a state of floating the silicon circuit substrate by using the TAB tape to the printed wiring board characterized in that it implements.

【0015】本発明の第5の発明の半導体装置は、シリコン回路基板上にシリコンのICチップを搭載し、前記シリコン回路基板をフレキシブル性の接着樹脂によりプリント配線中継板に搭載し、かつ前記プリント配線中継板をプリント配線基板に実装することを特徴とする。 [0015] The semiconductor device of the fifth aspect of the present invention, a silicon IC chip is mounted on the silicon circuit substrate, mounting the silicon circuit board to the printed circuit relay board by a flexible resistance of the adhesive resin, and the printed characterized in that it implements a wiring relay board to the printed wiring board.

【0016】 [0016]

【作用】第1の発明の半導体装置は、シリコン回路基板とプリント配線基板との間に生じる熱応力をフレキシブル性の接着樹脂により吸収し、或いは緩和し、ICチップやシリコン回路基板に熱応力が影響することを防止する。 [Action] The semiconductor device of the first invention, the thermal stress generated between the silicon circuit board and the printed circuit board is absorbed by the flexibility of the adhesive resin, or alleviated, the thermal stress to the IC chip and the silicon circuit board to prevent the impact. 特に、シリコン回路基板とICチップとを封止樹脂或いは金属キャップで封止することで封止性を高め、かつICチップやシリコン回路基板の放熱性を高める。 In particular, increasing the sealing properties by sealing the silicon circuit board and the IC chip with a sealing resin or a metal cap, and improve the heat radiation of the IC chip and the silicon circuit board. また、プリント配線基板の両面にそれぞれシリコン回路基板を対向するように実装することで、各シリコン回路基板に生じる熱応力を両面で相殺し、熱応力の影響を更に低減する。 Furthermore, by implementing so as to face each silicon circuit substrate on both surfaces of the printed wiring board, offset thermal stress generated in the silicon circuit substrate on both sides to further reduce the influence of thermal stress.

【0017】第2の発明の半導体装置は、プリント配線基板に設けた凹部内にフレキシブル性の接着樹脂でシリコン回路基板を内装することで、半導体装置の薄型化を図り、かつプリント配線基板への電気接続を短くし、高周波特性を改善する。 The semiconductor device of the second invention is to interior a silicon circuit board with flexibility of the adhesive resin in a recess formed in the printed wiring board, walled semiconductor device, and to a printed wiring board shorter electrical connection, to improve the high frequency characteristics.

【0018】第3の発明の半導体装置は、シリコンとプリント配線基板との中間の熱膨張係数の応力緩和板を利用することで、熱応力を応力緩和板により緩和し、IC The semiconductor device of the third invention, by using the stress relaxation plate in thermal expansion coefficient intermediate between the silicon and the printed wiring board to relax the thermal stress by the stress relaxation plate, IC
チップやシリコン回路基板に対する熱応力の影響を格段に低減させる。 Thereby significantly reducing the effect of thermal stress on the chip and the silicon circuit board. また、応力緩和板をプリント配線基板の反対面に搭載することで、シリコン回路基板に生じる熱応力を応力緩和板によって相殺する。 Furthermore, by mounting a stress relaxation plate on the opposite surface of the printed wiring board, to offset the thermal stress generated in the silicon circuit substrate by the stress relaxation plate.

【0019】第4の発明の半導体装置は、シリコン回路基板をTABテープを利用してフローティング状態でプリント配線基板に実装しているので、プリント配線基板との間の熱応力が生じることを防止する。 The semiconductor device of the fourth invention, since the silicon circuit substrate by using the TAB tape is mounted on the printed circuit board in a floating state, to prevent the thermal stress between the printed wiring board is produced .

【0020】第5の発明の半導体装置は、プリント配線中継板にシリコン回路基板を搭載し、このプリント配線中継板をプリント配線基板に実装しているので、プリント配線中継板とシリコン回路基板との間の熱応力をフレキシブル性の接着樹脂により吸収し、シリコン回路基板とプリント配線基板との間に熱応力が生じることを防止する。 [0020] The fifth semiconductor device of the present invention is a silicon circuit board mounted on the printed circuit relay board, because it implements the printed circuit relay board to the printed wiring board, printed wiring relay board and the silicon circuit board and the the thermal stresses between absorbed by the flexible properties of the adhesive resin, to prevent thermal stress occurs between the silicon circuit board and the printed wiring board.

【0021】 [0021]

【実施例】次に、本発明の実施例を図面を参照して説明する。 EXAMPLES Next, an example of the present invention with reference to the drawings. 図1は本発明の第1実施例の断面図である。 Figure 1 is a cross-sectional view of a first embodiment of the present invention. シリコン回路基板1はシリコン基板に選択酸化法や不純物導入等により微細な配線パターンが形成され、その配線パターンの一部として金属薄膜で形成されたパッドメタル1aが形成される。 Silicon circuit substrate 1 is fine wiring pattern by selective oxidation or impurity introduction is formed on a silicon substrate, a pad metal 1a formed of a metal thin film as a part of the wiring pattern is formed. また、シリコン回路基板1には、図示は省略するが必要に応じて抵抗や容量等の受動素子が形成されている。 Further, the silicon circuit substrate 1 is shown a passive element such as a resistor or capacitor as needed omitted are formed. そして、このシリコン回路基板1の上面には、シリコンで形成されたトランジスタやIC等のチップ2が搭載されており、チップの下面に配設した電極2aが半田バンプ3により前記シリコン回路基板1のパッドメタル1aに接続されている。 And, on the upper surface of the silicon circuit substrate 1, chip 2 of the transistor and IC or the like formed of silicon are mounted, the electrode 2a which is disposed on the lower surface of the chip by the solder bumps 3 of the silicon circuit substrate 1 It is connected to the pad metal 1a.

【0022】また、シリコン回路基板1は半導体装置を構成するプリント配線基板4の上面に搭載され、フレシキブル性を有するエポキシ系樹脂、或いはシリコンゲル等の接着樹脂5を用いて取着されている。 Further, the silicon circuit substrate 1 is mounted on the upper surface of the printed circuit board 4 constituting the semiconductor device, it is attached by using an adhesive resin 5 such as an epoxy resin, or a silicone gel having Fureshikiburu property. また、シリコン回路基板1のパッドメタル1aとプリント配線基板4 The pad metal 1a of the silicon circuit substrate 1 and the printed circuit board 4
の回路パターン4aとはボンディングワイヤ6で接続される。 The circuit patterns 4a of the connected bonding wires 6. その上で、前記チップ2、シリコン回路基板1、 On top of that, the chip 2, the silicon circuit substrate 1,
ボンディングワイヤ6を含む全体を封止樹脂7によりパッケージングし、封止を行っている。 The whole comprising a bonding wire 6 packaged by the sealing resin 7, is carried out sealing.

【0023】ここで、前記したシリコン回路基板1では、形成可能な配線の密度は400cm/cm 3であり、通常のプリント配線基板の配線密度30cm/cm [0023] Here, the silicon circuit substrate 1 mentioned above, the density of formable wire is 400 cm / cm 3, a conventional printed wiring board wiring density 30 cm / cm
2に対して10倍以上の高密度での回路形成が可能である。 Circuitry formed in two with respect to the more than 10-fold higher density is possible. また、前記したフレキシブル性を有するエポキシ樹脂、或いはシリコンゲル等の接着樹脂5はシリコン回路基板1をプリント配線基板4上に支持することができる一方で、シリコン回路基板1をプリント回路基板4上に微小寸法範囲内で上下方向或いは平面方向に移動可能な状態で支持することができるものである。 The epoxy resin having a flexible property described above, or adhesive resin 5 such as a silicon gel while capable of supporting the silicon circuit substrate 1 on the printed wiring board 4, the silicon circuit substrate 1 on the printed circuit board 4 those that can be supported within the small size range in the vertical direction or movable in the planar direction. 更に、封止樹脂7も可及的にシリコンと熱膨張係数の近いものを用いている。 Furthermore, by using the close of silicon also as much as possible the sealing resin 7 and the thermal expansion coefficient.

【0024】したがって、この構造によれば、周囲温度が変動された場合、チップ2とシリコン回路基板1とは同じ熱膨張係数であるシリコンで形成されているために、両者間に熱応力が発生することはなく、半田バンプ3による接続部が損傷されることはなく、チップ2やシリコン回路基板1に割れが発生することもない。 [0024] Thus, according to this structure, when the ambient temperature is varied, because it is formed of silicon of the same coefficient of thermal expansion between the chip 2 and the silicon circuit substrate 1, thermal stress is generated between them not be, never connecting portions through a solder bump 3 is damaged, it is not generated cracks in the chip 2 and the silicon circuit board 1. 一方、 on the other hand
シリコン回路基板1とプリント配線基板4との間は、シリコンの熱膨張係数2.6×10 -6 /Kに対し、プリント配線基板を構成するガラスエポキシ樹脂の熱膨張係数1 Between the silicon circuit board 1 and the printed circuit board 4 with respect to the thermal expansion coefficient of 2.6 × 10 -6 / K in silicon, the thermal expansion coefficient of the glass epoxy resin constituting the printed wiring board 1
0〜20×10 -6 /Kと差が存在するが、両者はフレキシブル性のある接着樹脂5により接続されているため、 There is a difference and 0~20 × 10 -6 / K, but because both are connected by an adhesive resin 5 with flexibility,
シリコン回路基板1とプリント配線基板4との間の熱膨張係数の差による熱応力はこの接着樹脂5のフレキシブル性により吸収され、特にシリコン回路基板1に対して熱応力が影響されることはなく、その割れ等の発生が防止できる。 Thermal stress due to difference in thermal expansion coefficient between the silicon circuit board 1 and the printed wiring board 4 is absorbed by the flexibility of the adhesive resin 5, not the thermal stress is affected, particularly for silicon circuit board 1 , it is possible to prevent the occurrence of the cracks.

【0025】また、この構造では、シリコン回路基板1 Further, in this structure, the silicon circuit substrate 1
における配線密度はプリント配線基板4の配線密度よりも1桁以上高いので、チップ2に対する配線密度を高め、同じチップを搭載するプリント配線基板に比較してシリコン回路基板のサイズを小型化することが可能となる。 Since the wiring density is one order of magnitude or more higher than the wiring density of the printed wiring board 4 in, that increase the wiring density for the chip 2, to reduce the size of the silicon circuit substrate in comparison to a printed wiring board for mounting the same chip It can become. また、シリコン回路基板1をプリント配線基板4に搭載する際には、フレキシブル性のある接着樹脂5で取着する工程と、その後にボンディングワイヤ6での電気接続を行う工程と、封止樹脂7による封止を行う工程を行えばよい。 Further, when mounting the silicon circuit board 1 to the printed circuit board 4, and performing the step of attaching an adhesive resin 5 with flexibility, followed by the electrical connection of the bonding wire 6 sealing resin 7 it may be performed step of performing sealing by. したがって、シリコン回路基板をリードフレーム等に対して接続することが不要となり、製造工数が削減されて製造の容易化を図ることが可能である。 Therefore, it becomes unnecessary to connect the silicon circuit board to the lead frame or the like, it is possible to enhance the ease of manufacture manufacturing steps is reduced.

【0026】ここで、40mm□のシリコン回路基板をプリント配線基板に実装した場合の信頼性の試験結果を示す。 [0026] Here, the reliability of the test results when implementing the silicon circuit board 40 mm □ on the printed wiring board. 図17に示すように、同一面積で接着樹脂をシリコン回路基板1の全面に塗布したもの(a)、四隅に塗布したもの(b)、縞状に塗布したもの(c)についてそれぞれ熱履歴の試験を行ってシリコン回路基板の接着強度の寿命について試験を行ったところ、(a)に比較して(b),(c)の寿命が約1.5倍向上できることが判明した。 As shown in FIG. 17, the adhesive resin in the same area that was applied to the entire surface of the silicon circuit board 1 (a), which was applied to the four corners (b), each thermal history for those coated in stripes (c) It was tested for service life of the adhesive strength of the silicon circuit board tested and compared (b), it can be life improvement of about 1.5 times that of (c) was found to (a). したがって、図1の構造において、シリコン回路基板1をプリント配線基板4に搭載する際には、 Accordingly, in the structure of FIG. 1, when mounting the silicon circuit board 1 to the printed wiring board 4,
(b),(c)のように、シリコン回路基板1の裏面の四隅、或いは縞状部分に接着樹脂5を塗布して取着を行うことが好ましいことが判明した。 (B), as shown in (c), the back surface of the four corners of the silicon circuit substrate 1, or that it is preferable to perform the attachment by coating an adhesive resin 5 to the striped portion was found.

【0027】図2は前記第1実施例の第1変形例の断面図であり、図1と等価な部分には同一符号を付してある(以下、同じ)。 [0027] Figure 2 is a sectional view of a first modification of the first embodiment, are denoted by the same reference numerals to equivalent parts as in FIG. 1 (hereinafter, the same). この実施例ではチップ2を半田バンプ3によりシリコン回路基板1に搭載し、かつシリコン回路基板1をフレキシブル性の接着樹脂5でプリント配線基板4に取着し、かつボンディングワイヤ6で電気接続を行った後、全体を金属キャップ8で覆い、この金属キャップ8の開口部をプリント配線基板4に接着剤9により封止状態に固着した構成を示している。 The solder bumps 3 of chip 2 in this embodiment is mounted on the silicon circuit substrate 1, and then attach the silicon circuit board 1 to the printed circuit board 4 by the adhesive resin 5 flexibility, and subjected to electric connection by bonding wires 6 after covering the whole metal cap 8 shows a configuration which is fixed to the sealing state by the adhesive 9 the opening of the metal cap 8 on the printed circuit board 4. この金属キャップ8を被せることで気密性を高め、図1の封止樹脂7 The airtightness is increased by covering the metal cap 8, the sealing resin 7 of FIG. 1
を用いた場合のような、樹脂を通しての水分等の侵入を防止して封止効果を改善している。 As in the case of using a have improved sealing effect to prevent penetration of moisture through the resin. また、外力に対しても信頼性を高めることができる。 Further, it is possible to improve the reliability against external force. 更に、封止樹脂とチップやシリコン回路基板との間の熱膨張係数の差による熱応力の発生をも防止することができる。 Furthermore, it is possible to prevent the occurrence of thermal stress due to difference in thermal expansion coefficient between the sealing resin and the chip or a silicon circuit board.

【0028】また、図3に第1実施例の第2変形例を示すように、図1の構造を形成した上で、封止樹脂7の外側から金属キャップ8を被せてプリント配線基板4に固定するように構成してもよい。 Further, as shown the second modification of the first embodiment in FIG. 3, after forming the structure of FIG. 1, the printed wiring board 4 from the outside of the sealing resin 7 is covered with a metal cap 8 it may be configured to secure. この実施例では金属キャップ8による封止効果と封止樹脂7による封止効果とが相乗し、極めて高い封止効果を得ることができる。 In this embodiment synergistically and the sealing effect by the sealing effect and the sealing resin 7 by the metal cap 8, it is possible to obtain a very high sealing effect. 特に、金属キャップ8の内部で生じる結露等が原因とされる水分がチップ2やシリコン回路基板1に影響することを封止樹脂7により防止できる。 In particular, moisture condensation, etc. generated inside of the metal cap 8 is caused can be prevented by the sealing resin 7 that affect the chip 2 and the silicon circuit board 1.

【0029】図4はチップの放熱効果を高めた第1実施例の第3変形例を示しており、図2の変形例のチップ2 FIG. 4 shows a third modification of the first embodiment with an improved heat dissipation efficiency of the chip, the chip 2 in the modification of FIG. 2
の上面と金属キャップ8の内面とを熱伝導性の高い接着剤やAgペーストや半田等の金属材料からなる接着材料10により接続したものである。 Of an inner surface of the upper surface and the metal cap 8 is formed by connecting the adhesive material 10 made of a metal material such as solder or adhesive having high thermal conductivity and an Ag paste. また、この場合、接着材料10はフレキシブル性を有することが好ましい。 In this case, the adhesive material 10 preferably has flexibility. 更に、ここでは金属キャップ8の上面にヒートシンク11 Furthermore, the heat sink 11 on the upper surface of the metal cap 8 is here
を同様に熱伝導性の高い接着剤やAgペーストや半田等の接着材料12により接続している。 Are connected by a likewise adhesive having high thermal conductivity and an Ag paste or adhesive material 12 such as solder. したがって、チップで発生された熱は、接着材料12を介して直接的に金属キャップ8に伝熱され、その外面やヒートシンク11 Therefore, heat generated by the chip is conducted to direct the metal cap 8 via the adhesive material 12, the outer surface and the heat sink 11
の表面から放熱されるため、チップ2及びシリコン回路基板1の温度上昇を抑制し、熱応力の発生を更に有効に防止する。 Since heat is radiated from the surface of, and suppress an increase in the temperature of the chip 2 and the silicon circuit board 1, further effectively prevent occurrence of thermal stress.

【0030】図5は放熱効果を更に進めた第1実施例の第4変形例を示しており、プリント配線基板4に貫通穴を開設し、ここに熱伝導性の高い樹脂や金属等の電熱材料を埋設して放熱ビア13を構成する。 [0030] Figure 5 shows a fourth modification of the first embodiment further promote heat radiation effect, opened a through-hole in the printed circuit board 4, here such a high thermal conductivity resin or metal electrothermal by burying the material constituting the heat radiation vias 13. そして、プリント配線基板4の下面には同様に熱伝導性の高い樹脂や金属等12によりヒートシンク14を接続している。 Then, connect the heat sink 14 by the printed wiring having high thermal conductivity resin, metal or the like 12 in the same manner on the lower surface of the substrate 4. この構成では、チップ2で発生されてシリコン回路基板1に伝達された熱、或いはシリコン回路基板1に生じた熱はいずれも放熱ビア13を通してプリント配線基板4の下面側に伝熱され、ヒートシンク14から放熱されるため、前記した金属キャップ8やヒートシンク11による放熱効果とあいまって、放熱効果を一層高めることができる。 In this configuration, any heat generated is generated by chip 2 heat transferred to the silicon circuit board 1, or on the silicon circuit substrate 1 is conducted to the lower surface of the printed wiring board 4 through the thermal vias 13, the heat sink 14 since heat is radiated from, coupled with the heat dissipation effect by the metal cap 8 and the heat sink 11 described above, it is possible to enhance the heat dissipation effect more.

【0031】図6は図2の変形例の構造をプリント配線基板の両面に配設した第1実施例の第5変形例を示している。 [0031] Figure 6 shows a fifth modification of the first embodiment is disposed on both sides structure of the printed wiring board in a modification of FIG. この構成では、プリント配線基板4の両面に対称な形でチップ2、シリコン回路基板1及び金属キャップ8を実装しているため、仮にチップ2やシリコン回路基板1とプリント配線基板4との間に熱応力が発生した場合でも、この熱応力がプリント配線基板4の両面において互いに対称な方向に発生されるため、結果として両熱応力を相殺させ、熱応力の影響を解消することが可能となる。 In this arrangement, the chip 2 in a symmetrical fashion on both sides of the printed wiring board 4, since that implement the silicon circuit substrate 1 and the metal cap 8, if between the chip 2 and the silicon circuit board 1 and the printed circuit board 4 even if the thermal stress is generated, the thermal stress to be generated in the direction symmetric to each other at both sides of the printed wiring board 4, is offset both thermal stresses as a result, it is possible to eliminate the influence of thermal stress .

【0032】図7は本発明の半導体装置の薄型化を図った第2実施例を示しており、プリント配線基板4の表面に凹部15を形成し、この凹部15内にシリコン回路基板1を内装し、フレキシブル性のある接着樹脂5により取着している。 [0032] Figure 7 shows a second embodiment which attained thinner semiconductor device of the present invention, a recess 15 on the surface of the printed wiring board 4, interior silicon circuit substrate 1 in the recess 15 in and, it is attached by an adhesive resin 5 with flexibility. このため、凹部15の深さ寸法分、半導体装置の全体の高さ寸法を低減でき、半導体装置の薄型化が実現される。 Therefore, the depth dimension of the recess 15, can reduce the overall height of the semiconductor device, thinning of the semiconductor device can be realized. また、この場合シリコン回路基板1の表面をプリント配線基板4の表面と同じ高さとなるように構成することで、ボンディングワイヤ6の長さを短くでき、高周波特性を改善することができる。 Also, by configuring so that the surface of this case silicon circuit substrate 1 becomes flush with the surface of the printed wiring board 4, can shorten the length of the bonding wires 6, it is possible to improve the high frequency characteristics. また、この実施例においても、熱応力の影響を抑制できる点は前記第1実施例と同様である。 Also in this embodiment, that it can suppress the influence of thermal stress is the same as the first embodiment.

【0033】図8は半導体装置の平坦化を図った第2実施例の第1変形例を示しており、プリント配線基板4にはシリコン回路基板1及びチップ2を内装可能な2段構成の凹部16を形成し、この凹部16内にシリコン回路基板1を内装してフレキシブル性のある接着樹脂5で取着するとともに、凹部16内に封止樹脂7を充填してチップ2を封止している。 [0033] Figure 8 is concave in the second shows a first modification of the embodiment, the printed circuit board 4 to enable interior silicon circuit substrate 1 and the chip 2 is two-stage configuration to flatten a semiconductor device 16 is formed, while attachment with the adhesive resin 5 with a flexibility and furnished a silicon circuit board 1 into the recess 16, sealing the chip 2 by filling the sealing resin 7 in the recess 16 there. また、プリント回路基板4の表面には凹部16を覆うように金属板17を被着している。 Also deposited a metal plate 17 so as to cover the recess 16 on the surface of the printed circuit board 4. これにより、シリコン回路基板1とチップ2とを厚目のプリント配線基板4内に内装でき、平坦化が可能となる。 Thus, the silicon circuit substrate 1 and the chip 2 can interior to the thick of the printed wiring board 4, it is possible to flatten.

【0034】図9は図8の変形例の放熱性を改善した第2変形例を示しており、前記金属板17に代えてヒートシンク11で凹部を覆うようにし、このヒートシンク1 [0034] Figure 9 shows a second modification in which improved heat dissipation of the modification of FIG. 8, so as to cover the recess in the heat sink 11 in place of the metal plate 17, the heat sink 1
1にチップ2の上面を接着材料10により接続するように構成している。 It is configured to connect the upper surface of the chip 2 by an adhesive material 10 to 1. このため、ヒートシンク11を除く部分での半導体装置の平坦性を確保した上で、チップ2で発生した熱をヒートシンク11を介して放熱でき、放熱性を高めることができる。 Accordingly, while securing the flatness of the semiconductor device at a portion except for the heat sink 11, heat generated by the chip 2 can dissipate via the heat sink 11, it is possible to enhance the heat dissipation.

【0035】図10は第2実施例の基本技術思想をプリント配線基板の両面に適用した第3変形例を示しており、プリント配線基板4の両面に凹部15を形成し、これらの凹部15内にそれぞれシリコン回路基板1とチップ2を内装し、シリコン回路基板1をフレキシブル性のある接着樹脂5で取着する。 [0035] Figure 10 is a third modification shows an example, a recess 15 on both sides of the printed circuit board 4, these recesses 15 applied to both sides of the printed wiring board basic technical idea of ​​the second embodiment each silicon circuit substrate 1 and the chip 2 is furnished, to attach the silicon circuit substrate 1 with an adhesive resin 5 with a flexible property. また、各凹部15を金属キャップ8で覆い、気密封止したものである。 Further, each recess 15 is covered with a metal cap 8, in which hermetically sealed. したがって、半導体装置の薄型化を図るとともに、プリント配線基板4の両面に対称にシリコン回路基板1とチップ2を実装することで、両面における熱応力を相殺して熱応力の影響を低減することが可能である。 Accordingly, the thinner the semiconductor device, by mounting the silicon circuit substrate 1 and the chip 2 symmetrically on both sides of the printed wiring board 4, it is possible to reduce the influence of thermal stress to offset the thermal stress in the duplex possible it is.

【0036】図11は本発明の第3実施例を示しており、この実施例ではシリコン回路基板1とプリント配線基板4との間における熱応力の緩和効果を更に高めたものである。 [0036] FIG 11 shows a third embodiment of the present invention, and further enhance the effect of relaxing the thermal stress between the silicon circuit board 1 and the printed wiring board 4 in this embodiment. 前記各実施例ではシリコン回路基板1をフレキシブル性の接着樹脂5によりプリント配線基板4に実装していることで熱応力を緩和しているが、シリコン回路基板1のサイズが大きくなった場合にはその緩和効果が十分でない場合がある。 Wherein Although relieve thermal stress by being mounted on the printed circuit board 4 by an adhesive resin 5 for flexibility silicon circuit substrate 1 in the embodiment, when the size of the silicon circuit substrate 1 becomes large the relaxation effect may not be sufficient. そこで、この実施例では、シリコン回路基板1とプリント配線基板4との間に両者の熱膨張係数の中間の熱膨張係数を有する応力緩和板18 Therefore, in this embodiment, stress relief plate 18 having a thermal expansion coefficient intermediate of the thermal expansion coefficients of both between the silicon circuit board 1 and the printed circuit board 4
を介挿している。 It is inserted through the. この応力緩和板18としては、例えば熱膨張係数が4.5×10 -6 /Kの窒化アルミニウムが用いられる。 As the stress relaxation plate 18, for example, thermal expansion coefficient is 4.5 × 10 -6 / K Aluminum nitride used. その他、CuW(6.5×10 -6 /K)、コバー(5.2×10 -6 /K)、Mo(5.0×10 -6 Others, CuW (6.5 × 10 -6 / K), Kovar (5.2 × 10 -6 /K),Mo(5.0×10 -6 /
K)等の金属や、Al 23 (6.7×10 -6 /K), K) metal or the like, Al 2 O 3 (6.7 × 10 -6 / K),
SiC(3.7×10 -6 /K),ムライト(3.5×1 SiC (3.7 × 10 -6 / K ), mullite (3.5 × 1
-6 /K)等のセラミックが用いられる。 0 -6 / K) is a ceramic such as used.

【0037】この応力緩和板18の厚さやサイズを適宜設定してシリコン回路基板1とプリント配線基板4との間に介挿し、フレキシブル性の接着樹脂5により接着を行うことで、シリコン回路基板1とプリント配線基板4 [0037] interposed between the thickness and size appropriately set the silicon circuit board 1 and the printed wiring board 4 of the stress relief plate 18, by performing the bonding by an adhesive resin 5 for flexibility, the silicon circuit substrate 1 the printed wiring board 4
との間の温度変化に伴う膨張変化を緩和し、熱応力を緩和することができる。 Relieve swelling change following the temperature change between the can mitigate thermal stress.

【0038】また、図12に示す第3実施例の第1変形例では、応力緩和板18をプリント配線基板4の反対側の面に取着している。 Further, in the first modification of the third embodiment shown in FIG. 12, and attaching a stress relief plate 18 on the opposite side of the printed wiring board 4. この応力緩和板18はシリコン回路基板1と同様にフレキシブル性の接着樹脂5により取着している。 Are attached by the stress relief plate 18 is an adhesive resin 5 for flexibility in the same manner as the silicon circuit substrate 1. このため、シリコン回路基板1とプリント配線基板4との間に生じる膨張差が、プリント配線基板4の裏面側においても応力緩和板18とプリント配線基板4との間に生じることになり、両面での膨張差が相殺され、プリント配線基板4やシリコン回路基板1に対する熱応力の影響を緩和することが可能となる。 Therefore, differential expansion occurs between the silicon circuit board 1 and the printed wiring board 4, also will be generated between the stress relief plate 18 and the printed circuit board 4 on the rear surface side of the printed circuit board 4, on both sides expansion difference is canceled out, and it is possible to mitigate the effects of thermal stress on the printed circuit board 4 and the silicon circuit board 1. また、この応力緩和板18は放熱板としても機能する。 Also, the stress relaxation plate 18 also functions as a heat sink. この実施例では、応力緩和板18としては、シリコン板を利用してもよい。 In this embodiment, the stress relaxation plate 18 may utilize silicon plate.

【0039】図13は前記第2実施例に前記第3実施例の技術を適用した第3実施例の第2変形例を示しており、プリント配線基板4に凹部16を設け、この凹部1 FIG. 13 shows a second modification of the third embodiment applying the technique of the third embodiment to the second embodiment, the recess 16 provided on the printed wiring board 4, the recess 1
6内にシリコン回路基板1及びチップ2を内装する。 To interior silicon circuit substrate 1 and the chip 2 to 6. シリコン回路基板1はフレキシブル性の接着樹脂5で取着し、凹部16内に封止樹脂7を充填する。 Silicon circuit substrate 1 is attached with an adhesive resin 5 flexibility, filling the sealing resin 7 in the recess 16. また、個々のチップ2の上面にはそれぞれ接着材料12によりヒートシンク11を一体的に接着し、封止樹脂7の外部に突出させる。 Further, integrally bonding the heat sink 11 by the individual respective adhesive material 12 on the upper surface of the chip 2, to protrude outside of the sealing resin 7. 一方、プリント配線基板4の下面には応力緩和板18をフレキシブル性の接着樹脂5で取着している。 On a bottom surface of the printed wiring board 4 are attached to the stress relaxation plate 18 by the adhesive resin 5 flexibility.
この場合でも、応力緩和板に代えてシリコン板を使用してもよい。 Even in this case, it may be used a silicon plate in place of the stress relaxation plate.

【0040】この実施例では、半導体装置の薄型化を図ると共に、特にチップ2には個々にヒートシンク11がぞれぞれ独立して設けられているために、各チップ2の放熱性を高めることができる。 [0040] In this embodiment, the thinned semiconductor device, in particular for the chip 2 are provided independently, respectively, respectively are individually heat sink 11, to enhance the heat dissipation of the chip 2 can. また、シリコン回路基板1とプリント配線基板4との間の熱応力を応力緩和板1 Furthermore, the thermal stress stress relaxation plate 1 between the silicon circuit board 1 and the printed circuit board 4
8によって緩和することができることは前記図12の例と同じである。 It can be moderated by 8 is the same as the example of FIG 12.

【0041】図14は本発明の第4実施例を示しており、チップ2を半田バンプ3により搭載したシリコン回路基板1をTABテープ19によりプリント配線基板4 FIG. 14 the printed circuit board 4 shows a fourth embodiment of the present invention, the silicon circuit substrate 1 with the chip 2 by the solder bump 3 by a TAB tape 19
に実装した例である。 It is an example of implementation in. 即ち、シリコン回路基板1のパッドメタル1aとプリント配線基板4の回路パターン4a That is, the circuit patterns 4a of the pad metal 1a and the printed circuit board 4 the silicon circuit substrate 1
とをTABテープ19により電気接続するとともに、T With electrical connection by a TAB tape 19 bets, T
ABテープ19が有する若干の剛性によりTABテープ19でシリコン回路基板1をフローティング状態に支持している。 The slight stiffness AB tape 19 has supports the silicon circuit substrate 1 in a floating state by a TAB tape 19. そして、金属キャップ8を被せてプリント配線基板4に固定し、かつ金属キャップ8の上面には接着材料12によりヒートシンク11を取着している。 Then, covered with a metal cap 8 is fixed to the printed wiring board 4, and the upper surface of the metal cap 8 are attached to the heat sink 11 by adhesive material 12. なお、この実施例はシリコン回路基板1のフローティング状態を安定化するために、チップ2の上面を接着材料1 In order this embodiment to stabilize the floating of the silicon circuit substrate 1, bonding the top surface of the chip 2 material 1
0によって金属キャップ8の内面に接着している。 It is bonded to the inner surface of the metal cap 8 by 0.

【0042】この実施例では、シリコン回路基板1はプリント配線基板4に対して離間された状態で保持されているため、両者間に熱膨張係数の差に伴う熱応力が発生することはほとんど無く、熱応力の影響を防止することができる。 [0042] In this embodiment, since the silicon circuit substrate 1 is held in a state of being separated from the printed circuit board 4, the thermal stress due to difference in thermal expansion coefficient is generated between them hardly , it is possible to prevent the effects of heat stress. また、チップ2に発生した熱は金属キャップ8及びヒートシンク11を介して効果的に外部に放熱することができる。 Further, heat generated in the chip 2 can be radiated effectively to the outside through the metal cap 8 and the heat sink 11.

【0043】図15は本発明の第5実施例であり、プリント配線基板4と同じ素材で形成されたプリント配線中継板20を多層の回路パターン20aを有する多層配線構造に形成し、このプリント配線中継板20の上にシリコン回路基板1をフレキシブル性の接着樹脂5により取着している。 [0043] Figure 15 is a fifth embodiment of the present invention, to form a printed wiring relay board 20 which is formed of the same material as the printed circuit board 4 in a multilayer wiring structure having multiple layers of the circuit pattern 20a, the printed wiring It is attached by an adhesive resin 5 to the silicon circuit substrate 1 of the flexibility on the relay board 20. シリコン回路基板1には前記各実施例と同様にチップ2を半田バンプ3により搭載する。 The silicon circuit board 1 mounted with solder bumps 3 of the respective embodiments as well as the chip 2. そして、 And,
この実施例ではシリコン回路基板1とチップ2の上に、 On the silicon circuit substrate 1 and the chip 2 in this embodiment,
ヒートシンクを兼用する金属キャップ21を被せてプリント配線中継板20に固定し、かつチップ2の上面を伝熱性の接着材料10で金属キャップ21の内面に接着している。 Covered with a metal cap 21 which also serves as a heat sink is fixed to the printed wiring relay board 20, and is adhered to the inner surface of the metal cap 21 and the upper surface of the chip 2 by the adhesive material 10 of heat transfer. また、前記シリコン回路基板1とプリント配線中継板20とはボンディングワイヤ6で電気接続され、 Also it is electrically connected by bonding wires 6 and the silicon circuit board 1 and the printed wiring relay board 20,
かつ前記プリント配線中継板20の下面には多数のパッドメタル20bが形成され、このパッドメタル20bに形成した半田バンプ22を利用してプリント配線基板4 And wherein the lower surface of the printed wiring relay board 20 is a large number of pad metal 20b is formed, the printed wiring board 4 by using the solder bumps 22 formed on the pad metal 20b
の回路パターン4aに実装を行っている。 It is doing mounted on the circuit pattern 4a.

【0044】この構成では、チップ2とシリコン回路基板1との間、プリント配線中継板20とプリント配線基板4との間は、それぞれの素材の熱膨張係数が同じであるために、これらの間に熱応力が生じることはない。 [0044] In this configuration, between the chip 2 and the silicon circuit substrate 1, between the printed circuit relay board 20 and the printed wiring board 4, the thermal expansion coefficient of each material is the same, between which heat stress does not occur in. また、シリコン回路基板1とプリント配線中継板20との間もフレキシブル性の接着樹脂5で接着を行っているために、両者間での熱応力を抑制することができる。 Further, in order to also perform bonding with adhesive resin 5 flexibility between the silicon circuit board 1 and the printed wiring relay board 20, it is possible to suppress the thermal stress between them.

【0045】図16は前記第5実施例の第2変形例を示しており、個々のチップ2をそれぞれ図15の実施例と同様なパッケージ23として構成し、これらのパッケージ23をプリント配線基板4に半田バンプ22により実装した構成を示している。 [0045] Figure 16 shows a second modification of the fifth embodiment, to configure each chip 2 as an example similar to package 23 of FIG. 15, respectively, printed circuit board 4 the packages 23 It shows the configuration implemented by the solder bumps 22 on. なお、この例では各パッケージ23ではヒートシンクを有していない金属キャップ8 The metal cap 8 in this example does not have a heat sink in each package 23
を用いている。 It is used. この実施例では、チップサイズと同程度の小さい占有面積のパッケージとして構成できる。 In this embodiment, it is configured as a package of a small area occupied by the same extent as the chip size.

【0046】 [0046]

【発明の効果】以上説明したように本発明の第1の発明の半導体装置は、シリコン回路基板上にシリコンのIC The semiconductor device of the first aspect of the present invention as described above, according to the present invention, the silicon IC on a silicon circuit board
チップを搭載し、このシリコン回路基板をフレキシブル性の接着樹脂によりプリント配線基板に実装しているので、シリコン回路基板とプリント配線基板との間に生じる熱応力をフレキシブル性の接着樹脂により吸収し、或いは緩和し、ICチップやシリコン回路基板に熱応力が影響することを防止する。 Mounting the chip, since the mounted on the printed wiring board of the silicon circuit board with flexibility of the adhesive resin, and absorbed by the flexibility of the adhesive resin thermal stress generated between the silicon circuit board and the printed circuit board, Alternatively alleviating, preventing the thermal stress affecting the IC chip and the silicon circuit board.

【0047】また、この発明において、シリコン回路基板とICチップとを、プリント配線基板上に設けた封止樹脂或いは金属キャップで封止することで、封止性を高め、かつICチップやシリコン回路基板の放熱性を高めることができる。 Further, in the present invention, the silicon circuit board and the IC chip, by sealing with the sealing resin or metal cap is provided on a printed circuit board, increasing the sealing properties, and IC chip and the silicon circuit it is possible to increase the substrate of the heat radiation property. 更に、プリント配線基板の両面にそれぞれICチップを搭載したシリコン回路基板を対向するように実装することで、各シリコン回路基板に生じる熱応力を両面で相殺し、熱応力の影響を更に低減することが可能となる。 Furthermore, by implementing so as to face the silicon circuit board having IC chips on both sides of the printed wiring board, the thermal stress generated in the silicon circuit substrate offset at both sides, further reduces the effect of thermal stress it is possible.

【0048】本発明の第2の発明の半導体装置は、プリント配線基板に設けた凹部内にICチップを搭載したシリコン回路基板を内装し、かつフレキシブル性の接着樹脂で実装しているので、熱応力を緩和できるとともに、 The semiconductor device of the second aspect of the present invention is to interior a silicon circuit substrate equipped with an IC chip in a recess provided in the printed circuit board, and since the implementation in flexibility of the adhesive resin, the heat it is possible to alleviate the stress,
半導体装置の薄型化を図り、かつプリント配線基板への電気接続を短くでき、高周波特性を改善することができる。 Walled semiconductor device, and can shorten the electrical connection to the printed circuit board, it is possible to improve the high frequency characteristics.

【0049】本発明の第3の発明の半導体装置は、シリコンとプリント配線基板との中間の熱膨張係数の応力緩和板を介してICチップを搭載したシリコン回路基板をフレキシブル性の接着樹脂により実装しているので、熱応力を応力緩和板により緩和し、ICチップやシリコン回路基板に対する熱応力の影響を格段に低減させることができる。 The semiconductor device of the third aspect of the present invention is implemented by silicon and printed circuit board intermediate between the thermal expansion coefficient of the stress relaxation plate flexibility of the adhesive resin to the silicon circuit board mounted with the IC chip via the since it has to, thermal stress is relieved by the stress relieving plates, the influence of thermal stress on the IC chip and the silicon circuit board can be significantly reduced. 特に、シリコン回路基板を実装したプリント配線基板の反対面にシリコン回路基板に対向するように応力緩和板を搭載することで、シリコン回路基板に生じる熱応力を応力緩和板によって相殺することも可能である。 In particular, by mounting the stress relaxation plate so as to face the silicon circuit board to the opposite surface of the printed wiring board mounted with the silicon circuit board, it is also possible to offset the thermal stress generated in the silicon circuit substrate by the stress relieving plates is there.

【0050】本発明の第4の発明の半導体装置は、IC The semiconductor device of the fourth aspect of the present invention, IC
チップを搭載したシリコン回路基板をTABテープを利用してプリント配線基板に対してフローティングされた状態で実装しているので、プリント配線基板との間の熱応力が生じることを防止することができる。 Since the silicon circuit board having a chip by using the TAB tape is mounted in a state that is floating with respect to the printed circuit board, it is possible to prevent heat stress between the printed circuit board occurs.

【0051】本発明の第5の発明の半導体装置は、IC The semiconductor device of the fifth aspect of the present invention, IC
チップを搭載したシリコン回路基板をフレキシブル性の接着樹脂によりプリント配線中継板に搭載し、かつこのプリント配線中継板をプリント配線基板に実装しているので、プリント配線中継板とシリコン回路基板との間の熱応力をフレキシブル性の接着樹脂により吸収し、シリコン回路基板とプリント配線基板との間に熱応力が生じることを防止することができる。 Mounted on the printed circuit relay board the silicon circuit board having chip by a flexibility of the adhesive resin, and since the implementation of this printed wiring relay board to the printed circuit board, between the printed circuit relay board and the silicon circuit board the thermal stress is absorbed by the flexibility of the adhesive resin, it is possible to prevent heat stress occurs between the silicon circuit board and the printed wiring board.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1実施例の断面図である。 1 is a cross-sectional view of a first embodiment of the present invention.

【図2】本発明の第1実施例の第1変形例の断面図である。 2 is a cross-sectional view of a first modification of the first embodiment of the present invention.

【図3】本発明の第1実施例の第2変形例の断面図である。 3 is a cross-sectional view of a second modification of the first embodiment of the present invention.

【図4】本発明の第1実施例の第3変形例の断面図である。 4 is a cross-sectional view of a third modification of the first embodiment of the present invention.

【図5】本発明の第1実施例の第4変形例の断面図である。 5 is a cross-sectional view of a fourth modification of the first embodiment of the present invention.

【図6】本発明の第1実施例の第5変形例の断面図である。 6 is a cross-sectional view of a fifth modification of the first embodiment of the present invention.

【図7】本発明の第2実施例の断面図である。 7 is a cross-sectional view of a second embodiment of the present invention.

【図8】本発明の第2実施例の第1変形例の断面図である。 8 is a cross-sectional view of a first modification of the second embodiment of the present invention.

【図9】本発明の第2実施例の第2変形例の断面図である。 9 is a cross-sectional view of a second modification of the second embodiment of the present invention.

【図10】本発明の第2実施例の第3変形例の断面図である。 10 is a cross-sectional view of a third modification of the second embodiment of the present invention.

【図11】本発明の第3実施例の断面図である。 11 is a cross-sectional view of a third embodiment of the present invention.

【図12】本発明の第3実施例の第1変形例の断面図である。 12 is a cross-sectional view of a first modification of the third embodiment of the present invention.

【図13】本発明の第3実施例の第2変形例の断面図である。 13 is a cross-sectional view of a second modification of the third embodiment of the present invention.

【図14】本発明の第4実施例の断面図である。 14 is a cross-sectional view of a fourth embodiment of the present invention.

【図15】本発明の第5実施例の断面図である。 15 is a cross-sectional view of a fifth embodiment of the present invention.

【図16】本発明の第5実施例の第1変形例の断面図である。 16 is a sectional view of a first modification of the fifth embodiment of the present invention.

【図17】本発明におけるフレキシブル性の接着樹脂を塗布する状態を示す図である。 It is a diagram showing a state of applying a flexibility of the adhesive resin in FIG. 17 the present invention.

【図18】従来の半導体装置の一例の断面図である。 18 is a cross-sectional view of a conventional semiconductor device.

【図19】従来の半導体装置の他の例の斜視図である。 19 is a perspective view of another example of the conventional semiconductor device.

【図20】従来の半導体装置の更に他の例の断面図である。 20 is a cross-sectional view of yet another example of a conventional semiconductor device.

【図21】従来の半導体装置の更に異なる他の例の断面図である。 21 is a cross-sectional view of still another another example of the conventional semiconductor device.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 シリコン回路基板 2 チップ(IC素子チップ) 3 半田バンプ 4 プリント配線基板 5 フレキシブル性を有する接着樹脂 6 ボンディングワイヤ 7 封止樹脂 8 金属キャップ 11 ヒートシンク 15,16 凹部 18 応力緩和板 19 放熱ビア 20 プリント配線中継板 22 半田バンプ 23 パッケージ 1 silicon circuit board 2 chip (IC element chip) 3 solder bump 4 printed wiring board 5 bonding resin 6 bonding wire 7 the sealing resin 8 metal cap 11 the heat sink 15, 16 recesses 18 the stress relaxation plate 19 thermal vias 20 prints with flexibility wiring relay board 22 solder bump 23 package

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/28 E 6921−4E 25/04 25/18 H05K 1/18 L 8718−4E H01L 23/12 N 25/04 Z (72)発明者 日下 輝雄 東京都港区芝五丁目7番1号 日本電気株 式会社内 ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 6 in identification symbol Agency Docket No. FI art display portion H01L 23/28 E 6921-4E 25/04 25/18 H05K 1/18 L 8718-4E H01L 23 / 12 N 25/04 Z (72) inventor Teruo Kusaka Tokyo, Minato-ku, Shiba 5-chome No. 7 No. 1 NEC shares in the company

Claims (8)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 シリコン回路基板上にシリコンのICチップを搭載し、前記シリコン回路基板をフレキシブル性の接着樹脂によりプリント配線基板に実装することを特徴とする半導体装置。 1. A silicon of IC chips mounted on the silicon circuit substrate, a semiconductor device characterized by mounting the silicon circuit board to the printed circuit board by a flexible property of the adhesive resin.
  2. 【請求項2】 シリコン回路基板とICチップとを、プリント配線基板上に設けた封止樹脂或いは金属キャップで封止する請求項1の半導体装置。 Wherein the silicon circuit board and the IC chip, the semiconductor device according to claim 1 for sealing with the sealing resin or metal cap is provided on a printed wiring board.
  3. 【請求項3】 プリント配線基板の両面にそれぞれIC Wherein on both sides of the printed wiring board IC
    チップを搭載したシリコン回路基板を対向するように実装する請求項1または2の半導体装置。 The semiconductor device according to claim 1 or 2, mounted so as to face the silicon circuit board having chip.
  4. 【請求項4】 シリコン回路基板上にシリコンのICチップを搭載し、プリント配線基板に凹部を設け、この凹部内に前記シリコン回路基板を内装し、かつフレキシブル性の接着樹脂で実装することを特徴とする半導体装置。 4. The silicon IC chips mounted on the silicon circuit substrate, a concave portion is provided on a printed wiring board, wherein said silicon circuit board and interior, and be implemented in flexibility of the adhesive resin into this recess the semiconductor device according to.
  5. 【請求項5】 シリコン回路基板上にシリコンのICチップを搭載し、シリコンとプリント配線基板との中間の熱膨張係数の応力緩和板を介してフレキシブル性の接着樹脂により前記シリコン回路基板をプリント配線基板に実装することを特徴とする半導体装置。 5. mounted silicon IC chip on the silicon circuit substrate, silicon and the printed circuit board and an intermediate stress relief plate of the silicon circuit board printed circuit by a flexible property of the adhesive resin through a thermal expansion coefficient wherein a is mounted on the substrate.
  6. 【請求項6】 シリコン回路基板上にシリコンのICチップを搭載し、前記シリコン回路基板をフレキシブル性の接着樹脂によりプリント配線基板に実装し、かつシリコンとプリント配線基板との中間の熱膨張係数の応力緩和板を前記プリント配線基板の反対面に前記シリコン回路基板に対向するようにフレキシブル性の接着樹脂により実装することを特徴とする半導体装置。 6. The silicon IC chips mounted on the silicon circuit substrate, wherein the silicon circuit board mounted on a printed wiring board by a flexible property of the adhesive resin, and the thermal expansion coefficient intermediate between the silicon and the printed circuit board wherein a is implemented by flexibility of the adhesive resin so that stress relaxation plate facing the silicon circuit board to the opposite surface of the printed wiring board.
  7. 【請求項7】 シリコン回路基板上にシリコンのICチップを搭載し、前記シリコン回路基板をTABテープを利用してプリント配線基板に対してフローティングされた状態で実装することを特徴とする半導体装置。 7. mounted silicon IC chip on a silicon circuit board, a semiconductor device which is characterized in that mounted in a state that is floating with respect to the silicon circuit utilizing TAB tape printed circuit board substrate.
  8. 【請求項8】 シリコン回路基板上にシリコンのICチップを搭載し、前記シリコン回路基板をフレキシブル性の接着樹脂によりプリント配線中継板に搭載し、かつ前記プリント配線中継板をプリント配線基板に実装することを特徴とする半導体装置。 8. The silicon IC chip is mounted on a silicon circuit board, the mounting of the silicon circuit board to the printed circuit relay board by a flexible resistance of the adhesive resin, and mounting the printed circuit relay board to the printed circuit board wherein a.
JP28292094A 1994-10-21 1994-10-21 Semiconductor device Expired - Fee Related JP2591499B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28292094A JP2591499B2 (en) 1994-10-21 1994-10-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28292094A JP2591499B2 (en) 1994-10-21 1994-10-21 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH08124967A true true JPH08124967A (en) 1996-05-17
JP2591499B2 JP2591499B2 (en) 1997-03-19

Family

ID=17658828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28292094A Expired - Fee Related JP2591499B2 (en) 1994-10-21 1994-10-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2591499B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19810070C2 (en) * 1997-03-10 2001-09-13 Yazaki Corp Apparatus and method for pressure welding of lead wire
US6360436B1 (en) 1996-11-22 2002-03-26 Yazaki Corporation Method of manufacturing wire harnesses
JP2003243565A (en) * 2002-02-07 2003-08-29 Motorola Inc Packaged semiconductor device and its manufacturing method
JP2006191117A (en) * 2005-01-06 2006-07-20 Sychip Inc Integrated passive device
JP2008034570A (en) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd Semiconductor device, and its manufacturing method
JP2009124091A (en) * 2007-11-09 2009-06-04 Hynix Semiconductor Inc Semiconductor package module
US20090243079A1 (en) * 2008-03-31 2009-10-01 Lim Seung-Won Semiconductor device package
US7667299B2 (en) 2004-01-27 2010-02-23 Panasonic Corporation Circuit board and method for mounting chip component
JP2011515842A (en) * 2008-03-31 2011-05-19 インテル・コーポレーション Silicon patch containing microelectronic package and a manufacturing method thereof for high-density interconnect
JP2015220291A (en) * 2014-05-15 2015-12-07 株式会社ソシオネクスト Semiconductor device and method of manufacturing the same
JP2016105484A (en) * 2012-12-20 2016-06-09 インテル・コーポレーション High density organic bridge device and method
JP2016154240A (en) * 2010-03-03 2016-08-25 ジョージア テック リサーチ コーポレイション Microelectronic package and semiconductor package circuits
JP2016213351A (en) * 2015-05-11 2016-12-15 株式会社デンソー Semiconductor device and manufacturing method of the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134747A (en) * 1980-03-25 1981-10-21 Mitsubishi Electric Corp Semiconductor device
JPS62195137A (en) * 1986-02-21 1987-08-27 Fuji Electric Co Ltd Semiconductor device
JPS63255930A (en) * 1987-04-14 1988-10-24 Sumitomo Electric Ind Ltd Semiconductor device
JPS63167733U (en) * 1987-04-20 1988-11-01
JPH01199439A (en) * 1988-02-04 1989-08-10 Hitachi Ltd Semiconductor packaging structure
JPH01291438A (en) * 1988-05-19 1989-11-24 Fujitsu Ltd Method of mounting flip chip
JPH04356934A (en) * 1991-05-31 1992-12-10 Sumitomo Bakelite Co Ltd Insulating resin paste
JPH05211380A (en) * 1991-07-12 1993-08-20 Toshiba Corp Mounting structure of electronic part
JPH05326625A (en) * 1992-04-06 1993-12-10 Nec Corp Lsi mounting structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134747A (en) * 1980-03-25 1981-10-21 Mitsubishi Electric Corp Semiconductor device
JPS62195137A (en) * 1986-02-21 1987-08-27 Fuji Electric Co Ltd Semiconductor device
JPS63255930A (en) * 1987-04-14 1988-10-24 Sumitomo Electric Ind Ltd Semiconductor device
JPS63167733U (en) * 1987-04-20 1988-11-01
JPH01199439A (en) * 1988-02-04 1989-08-10 Hitachi Ltd Semiconductor packaging structure
JPH01291438A (en) * 1988-05-19 1989-11-24 Fujitsu Ltd Method of mounting flip chip
JPH04356934A (en) * 1991-05-31 1992-12-10 Sumitomo Bakelite Co Ltd Insulating resin paste
JPH05211380A (en) * 1991-07-12 1993-08-20 Toshiba Corp Mounting structure of electronic part
JPH05326625A (en) * 1992-04-06 1993-12-10 Nec Corp Lsi mounting structure

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360436B1 (en) 1996-11-22 2002-03-26 Yazaki Corporation Method of manufacturing wire harnesses
US6810581B2 (en) 1996-11-22 2004-11-02 Yazaki Corporation Crimping apparatus for sub-harness production employing movable connector tables securable to frame members
DE19810070C2 (en) * 1997-03-10 2001-09-13 Yazaki Corp Apparatus and method for pressure welding of lead wire
JP2003243565A (en) * 2002-02-07 2003-08-29 Motorola Inc Packaged semiconductor device and its manufacturing method
JP4653383B2 (en) * 2002-02-07 2011-03-16 フリースケール セミコンダクター インコーポレイテッド Packaged semiconductor device and manufacturing method thereof
US7667299B2 (en) 2004-01-27 2010-02-23 Panasonic Corporation Circuit board and method for mounting chip component
JP2006191117A (en) * 2005-01-06 2006-07-20 Sychip Inc Integrated passive device
JP4589237B2 (en) * 2005-01-06 2010-12-01 サイチップ インコーポレーテッド Integrated passive device
JP2008034570A (en) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd Semiconductor device, and its manufacturing method
JP2009124091A (en) * 2007-11-09 2009-06-04 Hynix Semiconductor Inc Semiconductor package module
US8395245B2 (en) 2007-11-09 2013-03-12 Hynix Semiconductor Inc. Semiconductor package module
US20090243079A1 (en) * 2008-03-31 2009-10-01 Lim Seung-Won Semiconductor device package
JP2011515842A (en) * 2008-03-31 2011-05-19 インテル・コーポレーション Silicon patch containing microelectronic package and a manufacturing method thereof for high-density interconnect
US8441809B2 (en) 2008-03-31 2013-05-14 Intel Corporation Microelectronic package containing silicon connecting region for high density interconnects, and method of manufacturing same
JP2016154240A (en) * 2010-03-03 2016-08-25 ジョージア テック リサーチ コーポレイション Microelectronic package and semiconductor package circuits
JP2016105484A (en) * 2012-12-20 2016-06-09 インテル・コーポレーション High density organic bridge device and method
US9548264B2 (en) 2012-12-20 2017-01-17 Intel Corporation High density organic bridge device and method
JP2015220291A (en) * 2014-05-15 2015-12-07 株式会社ソシオネクスト Semiconductor device and method of manufacturing the same
JP2016213351A (en) * 2015-05-11 2016-12-15 株式会社デンソー Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date Type
JP2591499B2 (en) 1997-03-19 grant

Similar Documents

Publication Publication Date Title
US6229702B1 (en) Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US5294826A (en) Integrated circuit package and assembly thereof for thermal and EMI management
US5777386A (en) Semiconductor device and mount structure thereof
US6020637A (en) Ball grid array semiconductor package
US6593662B1 (en) Stacked-die package structure
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US6876553B2 (en) Enhanced die-up ball grid array package with two substrates
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
US6261868B1 (en) Semiconductor component and method for manufacturing the semiconductor component
US6518666B1 (en) Circuit board reducing a warp and a method of mounting an integrated circuit chip
US5734201A (en) Low profile semiconductor device with like-sized chip and mounting substrate
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
US6724071B2 (en) Molded plastic package with heat sink and enhanced electrical performance
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US5399903A (en) Semiconductor device having an universal die size inner lead layout
US5650662A (en) Direct bonded heat spreader
US6630373B2 (en) Ground plane for exposed package
US5521429A (en) Surface-mount flat package semiconductor device
US7259448B2 (en) Die-up ball grid array package with a heat spreader and method for making the same
US6657296B2 (en) Semicondctor package
US5909058A (en) Semiconductor package and semiconductor mounting part
US6683795B1 (en) Shield cap and semiconductor package including shield cap
US6028354A (en) Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US5414299A (en) Semi-conductor device interconnect package assembly for improved package performance

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees