JPH08116268A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 エントロピー符号化及びランレングス符号化
された圧縮データ列を復号する情報処理装置に関し、ス
キャン順序の変換処理をより少ないハードウェア量で実
現し、また、ランレングス符号の復号処理をより少ない
ハードウェア構成で実現すると共に、無駄な時間を消費
することなく効率良く行い、更に、可変長符号復号器に
対するハードウェア上の負担を削減した情報処理装置を
提供することを目的とする。 【構成】 ランレングス符号化された圧縮データ列Ｖｄ
ａｔａを所定のブロック単位毎に所定のデータ系列Ｒｄ
ａｔａに変換するランレングス復号手段ＲＬＤと、ラン
レングス復号手段ＲＬＤからブロック単位で出力される
データ系列Ｒｄａｔａを入力して、該ブロック内のスキ
ャン順序を所定のスキャン順序に変換するスキャン順序
変換手段ＺＩＧＺＡＧとを有して構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、符号化され情報量を圧
縮されている画像信号等を復号する情報処理装置に関
し、特に、エントロピー符号化及びランレングス符号化
された圧縮データ列を復号する情報処理装置において、
スキャン順序の変換処理をより少ないハードウェア量で
実現し、また、ランレングス符号の復号処理をより少な
いハードウェア構成で実現すると共に、無駄な時間を消
費することなく効率良く行い、更に、可変長符号復号器
に対するハードウェア上の負担を削減した情報処理装置
に関する。

【０００２】

【従来の技術】近年、コンピュータの記憶媒体上に画像
信号を記録して、画像信号を普通のデータと同じように
統一的に扱おうという動きが出てきている。これは、一
般にマルチメディア化と言われている。しかしながら、
画像信号はデータ量が非常に多いため何らかのデータ圧
縮が必要である。データ圧縮方法としては、 (1) 時間冗長性を利用したデータ圧縮方式 (2) 空間冗長性を利用したデータ圧縮方式 (3) 符号冗長性を利用したデータ圧縮方式 の３つが普通使われる。本発明では、時間冗長性を利用
した符号化には触れない。

【０００３】空間冗長性を利用したデータ圧縮というの
は、先ず、コサイン変換等の周波数の異なる直交関数に
展開し、得られた各周波数に対応する係数に対して、人
間の目の感度が鈍感な高周波部分の係数が大きな量子化
幅となるように量子化を行うことによって、データ圧縮
をするというものである。近年では、この方法のデータ
圧縮においては２次元コサイン変換が使用されることが
多い。

【０００４】一方、符号冗長性を利用したデータ圧縮と
いうのは、ゼロランレングスと値を組にした形で符号化
し（ランレングス符号化）、出現確率順に短い符号長と
なるように割当て、データ圧縮するという方式である
（エントロピー符号化または可変長符号化）。

【０００５】以上のように、ランレングス符号は、エン
トロピー符号等と組み合わされて、データ圧縮等によく
用いられ、このランレングス符号方式によれば、元の情
報源のシンボルの幾つか分をまとめて１つの情報として
送ることができる。図１２（１）に、２値データ列に対
してランレングス符号化を行った場合の一例を示す。連
続する”０”の数と”１”の数を数え、”０”のラ
ン、”１”のランを交互に並べることで、シンボルの数
が大幅に減少し、情報を圧縮することができる。

【０００６】また、ランレングス符号を多階調の画像信
号に適用する場合、符号化しないデータの連続する数と
符号化するデータを組にして１つのシンボルとする方法
を用いることができる。図１２（２）に多値データ列に
対してランレングス符号化を行った場合の一例を示
す。”０”以外のデータの前に先行している”０”の数
と、その”０”以外の値を組にして表現することでシン
ボル数を減少させることができる。

【０００７】このようなランレングス符号は、離散コサ
イン変換（Discrete Cosine Transform ：以下、ＤＣＴ
と略記する）等と組み合わせて用いると特に効果的であ
る。多階調の画像信号の情報圧縮では、先ず画像を小ブ
ロツク（例えば８×８画素のブロック）に分け、それぞ
れに適当な変換（ＤＣＴ等の直交変換や、画素の平均値
などのベース値との差分操作）を施した後、各画素毎に
量子化を行う。このような操作により、ブロックを”
０”、即ち符号化しないデータ、がよく出現するような
データに変換した後に１次元に並べ、そのデータ列に対
して、先行する”０”の数（以下「ゼロラン」という）
と”０”以外の値（以下「レベル」という）を組にして
表現することでシンボル数を減らし、エントロピー符号
化を行う。

【０００８】このような情報圧縮方法では、変換の誤差
や量子化のために復号結果は完全に元のデータには戻ら
ないが、量子化の幅を各画素毎に調整して、”０”が出
現する頻度を調節してやることにより、復号したときデ
ータの視覚的なイメージとのバランスを取りながらデー
タを圧縮することが可能である。多階調画像情報圧縮で
は、ＤＣＴ、量子化、ランレングス符号化、及び可変長
符号化の各処理を組み合わせた方法がよく用いられる。

【０００９】図１３に画素を直交変換し量子化した小ブ
ロック（８×８画素）に対するランレングス符号化の例
を示す。２次元ＤＣＴ等の直交変換を施したデータは、
視覚的に高周波成分の解像度が高くないことを利用し
て、高周波成分にあたるデータに大きな量子化幅を与え
て、”０”が出現する頻度を高く設定する。図１３
（１）はこのように処理された小ブロックである。

【００１０】この小ブロックに対しゼロランとレベルを
組にしてランレングス符号化を行うのであるが、ランレ
ングス符号は更に可変長符号化されるので、ランレング
ス符号化されたデータとしては偏りがあるほうが符号化
効率が向上する。つまり、小ブロックの右下の領域ほど
周波数の高いコサイン関数の係数に相当する訳であるか
ら、量子化後の値は殆どのところでゼロになっており、
ジグザグスキャンしたデータ列に対してランレングス符
号化した方が、普通のラスター順のデータ列に対してよ
りランレングス符号の数が少なくなる。ラスタスキャン
もジグザグスキャンもセロランによる符号化の結果のシ
ンボル数は同じです。実なるのはゼロランの長さと、レ
ベルの出てくる順番です。ＤＣＴの結果、レベルは左上
端に多く出現するので、ジグザグスキャンの方が短いゼ
ロランが多く出現することになり、可変長符号化の効率
がよくなります。

【００１１】そこで図１３（２）のように小さなゼロラ
ンが多く出現するようにジグザグ順にデータを並べ、そ
のデータ列に対してランレングス符号化を行うことによ
り、図１３（３）のランレングス符号が得られる。更
に、図１３（３）のランレングス符号に対して可変長符
号化を行い、量子化幅の情報等のヘッダ情報を付加し、
最終的な圧縮データが得られる。

【００１２】このようにデータ圧縮された画像データを
復号する復号装置の構成図を図１４（１）に示す。この
従来の復号装置は、圧縮データ列Ｚｄａｔａを入力して
一時的に保持するバッファＢＵＦ、可変長符号復号器Ｖ
ＬＤ、スキャン順序変換器ＺＩＧＺＡＧ’、ランレング
ス復号器ＲＬＤ、逆量子化器ＩＱ、逆直交変換器ＩＯＴ
を備え、順次圧縮データを伸長していき最終的な復号デ
ータ列Ｄｄａｔａを得る。

【００１３】つまり、先ず可変長符号復号器ＶＬＤを用
いて可変長符号の復号を行い、得られたジグザグ順のラ
ンレングス符号（図１５（１）参照）を、スキャン順序
変換器ＺＩＧＺＡＧ’によって普通のラスター順のスキ
ャン順序（図１５（２）参照）に直し、ランレングス復
号器ＲＬＤによってランレングス符号から値の系列に戻
し、その係数列に対して、逆量子化器ＩＱにより逆量子
化を施し、更に逆直交変換器ＩＯＴによって逆直交変換
を行うことにより、復号データ列Ｄｄａｔａが得られ
る。

【００１４】ここで、スキャン順序変換器ＺＩＧＺＡ
Ｇ’のハードウェア仕様としては、ジグザグ順で入力さ
れたデータをバッファメモリにジグザグ順で書き込み、
それをラスター順のアドレスで読み出すという機能を実
現すればよい。即ち、少なくとも２次元コサイン変換領
域分のアドレスを持ったバッファメモリが必要である。
また、リアルタイムで処理しようとすると、ジグザグ順
の書き込みとラスター順の読み出しを同時に行わなけれ
ばならないために、インターリーブ方式を使用すること
から、２次元コサイン変換領域分の２倍のアドレスを持
ったバッファメモリが必要である。

【００１５】従って、スキャン順序変換器ＺＩＧＺＡ
Ｇ’の構成は図１４（２）に示すようになる。ここでＣ
ＭＥＭ０及びＣＭＥＭ１はバッファメモリである。実際
のバッファメモリの容量を見積もってみると、先ず、ワ
ード方向については、２次元コサイン変換の領域をｎ×
ｍ［画素］とするとｎｍ［word］の領域となる。一方、
ビット方向については、ｎ×ｍコサイン変換領域とする
と、最大ｎ×ｍ個のゼロランレングスまで表す必要があ
るため、ゼロランレングス用としてｗ＝ｌｏｇ（ｎｍ）
を越える最小の整数Ｗ［bit ］だけ必要になり（ここで
ｌｏｇの底は２である）、データ値としてａ［bit ］の
精度があるとすると、全部でａ×Ｗ［bit］のビット幅
が必要となる。従って、バッファメモリの容量として
は、 が必要となる。

【００１６】このように、従来の復号装置のスキャン順
序変換器ＺＩＧＺＡＧ’で使用されるバッファメモリの
容量は、２次元コサイン変換領域（ｎ×ｍ）が大きくな
ればなるほど大きくなり、一方で、復号装置のハードウ
ェア量は一般に非常に小さなものが求められるため、こ
のバッファメモリの容量を少なくすることは、復号装置
の構成上非常に重要である。

【００１７】

【発明が解決しようとする課題】以上のように、符号化
され情報量を圧縮されている画像信号等を復号する従来
の情報処理装置では、スキャン順序をジグザグ順からラ
スター順へ変換するために使用されるバッファメモリの
容量が、２次元コサイン変換領域が大きくなればなるほ
ど大きくなり、復号装置のハードウェア量が増大すると
いう問題があった。

【００１８】本発明は、上記問題点を解決するもので、
その目的は、ランレングス符号化された圧縮データ列を
復号する情報処理装置において、スキャン順序をジグザ
グ順からラスター順へ変換するために用いられるバッフ
ァメモリをより少ない容量で実現する情報処理装置を提
供することである。

【００１９】また本発明の他の目的は、可変長符号化及
びランレングス符号化された圧縮データ列を復号する情
報処理装置において、ランレングス符号の復号処理をよ
り少ないハードウェア構成で実現すると共に、無駄な時
間を消費することなく効率良く行え、また、可変長符号
復号器に対するハードウェア上の負担を削減した情報処
理装置を提供することである。

【００２０】

【課題を解決するための手段】前記課題を解決するため
に、本発明の第１の特徴は、図１に示す如く、ランレン
グス符号化された圧縮データ列Ｖｄａｔａを所定のブロ
ック単位毎に所定のデータ系列Ｒｄａｔａに変換するラ
ンレングス復号手段ＲＬＤと、前記ランレングス復号手
段ＲＬＤからブロック単位で出力されるデータ系列Ｒｄ
ａｔａを入力して、該ブロック内のスキャン順序を所定
のスキャン順序に変換するスキャン順序変換手段ＺＩＧ
ＺＡＧとを具備することである。

【００２１】また、本発明の第２の特徴は、図７に示す
如く、先行するゼロの数ｚとゼロ以外のデータ値ｄの組
（ｚ，ｄ）からなるランレングス符号の圧縮データ列Ｖ
ｄａｔａを、所定のブロック単位毎に所定のデータ系列
Ｒｄａｔａに変換するランレングス復号手段ＲＬＤを具
備し、前記ランレングス復号手段ＲＬＤは、前記圧縮デ
ータ列Ｖｄａｔａをブロック単位毎に保持する記憶手段
１３と、前記記憶手段１３に既に書き込まれている１ブ
ロック分のデータＲｄａｔａを読み出すと共にゼロ値を
書き込む読み出し手段１４と、ゼロ値に初期化されてい
る前記記憶手段１３に対して、前記圧縮データ列Ｖｄａ
ｔａのｉ番目の組（ｚi ，ｄi ）について、ｉ−１番目
の組（ｚi-1 ，ｄi-1 ）のゼロ以外のデータ値ｄi-1 を
書き込んだアドレスにｉ番目のゼロの数ｚi を加算した
アドレスに、ｉ番目のゼロ以外のデータ値ｄi が書き込
まれるように、１ブロック分の圧縮データ列Ｖｄａｔａ
を書き込む書き込み手段１０とを備えることである。

【００２２】また、本発明の第３の特徴は、請求項２に
記載の情報処理装置において、図９に示す如く、前記読
み出し手段１４は、１ブロック分データＲｄａｔａの読
み出し時に、該ブロック内のスキャン順序が所定のスキ
ャン順序となるように、読み出しアドレスを生成するア
ドレス生成手段３３を具備することである。

【００２３】また、本発明の第４の特徴は、請求項２に
記載の情報処理装置において、図１０に示す如く、前記
書き込み手段１０は、１ブロック分データＶｄａｔａの
書き込み時に、該ブロック内のスキャン順序が所定のス
キャン順序となるように、書き込みアドレスを変換する
アドレス変換手段４０を具備することである。

【００２４】更に、本発明の第５の特徴は、請求項２、
３、または４に記載の情報処理装置において、前記記憶
手段１３は、複数のバンクメモリＢＭ０及びＢＭ１を具
備し、読み出し手段１４が前記バンクメモリの１つＢＭ
０またはＢＭ１に既に書き込まれている１ブロック分の
データＲｄａｔａを読み出すと同時に、前記書き込み手
段１０は、前記バンクメモリの他の１つＢＭ１またはＢ
Ｍ０に対して、１ブロック分の圧縮データ列Ｖｄａｔａ
を書き込むことである。

【００２５】さらに、前記読み出し手段は、１ブロック
分データの読み出し時に、該ブロック内のスキャン順序
が所定のスキャン順序となるように、読み出しアドレス
を生成するアドレス生成手段を有する。

【００２６】また、前記書き込み手段は、１ブロック分
データの書き込み時に、該ブロック内のスキャン順序が
所定のスキャン順序となるように、書き込みアドレスを
変換するアドレス変換手段を有する。

【００２７】そして、前記記憶手段は、複数のバンクメ
モリを有し、読み出し手段が前記バンクメモリの１つに
既に書き込まれている１ブロック分のデータを読み出す
と同時に、前記書き込み手段は、前記バンクメモリの他
の１つに対して、１ブロック分の圧縮データ列を書き込
む様になっている。

【００２８】

【作用】本発明の第１の特徴の情報処理装置では、図１
に示す如く、エントロピー符号化及びランレングス符号
化された圧縮データ列Ｚｄａｔａを可変長符号復号器Ｖ
ＬＤによって可変長符号の復号を行った直後に、ランレ
ングス復号手段ＲＬＤによって圧縮データ列Ｖｄａｔａ
の復号を行って、先行するゼロの数ｚとゼロ以外のデー
タ値ｄの組（ｚ，ｄ）によるデータ系列に戻し、その後
スキャン順序変換手段ＺＩＧＺＡＧにおいて、例えばバ
ッファメモリＣＭＥＭ０及びＣＭＥＭ１を用いて、スキ
ャン順序をジグザグ順からラスター順へ変換し、該ラス
ター系列データに対して逆量子化及び逆直交変換を行っ
て復号している。

【００２９】第１の特徴の情報処理装置の構成におい
て、ジグザグ順からラスター順への変換に使用されるバ
ッファメモリＣＭＥＭ０及びＣＭＥＭ１の容量を見積も
ると、まず、ワード方向は、従来技術におけるバッファ
メモリと同じく、２次元コサイン変換の領域をｎ×ｍと
すると（ｎｍ）［word］の領域となる。一方ビット方向
は、既にランレングス符号から、通常の値のみの系列に
復号が終了しているので、値にａ［bit ］の精度がある
とすると、ａ［bit ］となる。従って、バッファメモリ
の容量としては、 の容量分だけ少ないメモリ量で構成することが可能であ
る。

【００３０】また、本発明の第２の特徴の情報処理装置
では、図７に示す如く、先行するゼロの数ｚとゼロ以外
のデータ値ｄの組（ｚ，ｄ）からなるランレングス符号
の圧縮データ列Ｖｄａｔａを、所定のブロック単位毎に
所定のデータ系列Ｒｄａｔａに変換するランレングス復
号手段ＲＬＤにおいて、読み出し手段１４では、記憶手
段１３に既に書き込まれている１ブロック分のデータＲ
ｄａｔａを読み出すと共にゼロ値を書き込み、一方書き
込み手段１０では、ゼロ値に初期化されている記憶手段
１３に対して、圧縮データ列Ｖｄａｔａのｉ番目の組
（ｚi ，ｄi ）について、ｉ−１番目の組（ｚi-1 ，ｄ
i-1 ）のゼロ以外のデータ値ｄi-1 を書き込んだアドレ
スにｉ番目のゼロの数ｚi を加算したアドレスに、ｉ番
目のゼロ以外のデータ値ｄi が書き込まれるように、１
ブロック分の圧縮データ列Ｖｄａｔａを書き込む。

【００３１】つまり、ｉ番目のゼロ以外のデータ値ｄi
（レベルｌｖｌ）を書き込むアドレス計算は、ブロック
の最初の組のレベル（ｄ1 ）であれば”１”と先行する
ゼロの数ｚ1 （ゼロランｚｒ）の加算、それ以外の組の
レベル（ｄi ）に対しては”１”とゼロラン（ｚi ）と
直前の組のレベル（ｄi-1 ）を書き込んだアドレスとの
加算で実現できるので、”１”を加算器のキャリインと
すれば１個の加算器１１と、計算結果の保持レジスタ１
２とそのゼロリセットで実現でき、更に、エラーは加算
器１１のキャリアウトとなるので、回路構成は簡単にな
る。

【００３２】また、記憶手段１３への書き込み時には、
ゼロ以外のデータ値ｄi （レベルｌｖｌ）のみを書き込
むことでランレングス復号が達成されるため、可変長符
号復号器はブロックの最後を認識するまで一時停止する
ことがなくなり、結果として、可変長符号復号器のハー
ドウェアの負担がかるくなり、また、一時停止のために
生じる無駄な時間がなくなる。

【００３３】以上のように本発明によれば、ランレング
ス符号の復号にゼロを書き込む時間が生じず、ランレン
グス符号のシンボル数に応じた時間で復号できるので、
可変長符号復号器ＶＬＤはランレングス符号部分の復号
を一気に行うことができ、無駄な時間が生じない。即
ち、ランレングス符号供給停止時間に、ヘッダ情報の解
読等を行うことができる。また、１個の加算器で、ゼロ
ラン分のゼロの発生、アドレスの発生、エラー信号の発
生が行え、回路構成が簡単になる。

【００３４】また、本発明の第３の特徴の情報処理装置
では、図９に示す如く、読み出し手段１４において、１
ブロック分データＲｄａｔａの読み出し時に、アドレス
生成手段３３が該ブロック内のスキャン順序が所定のス
キャン順序となるように、読み出しアドレスを生成する
ので、ランレングス復号手段ＲＬＤに、スキャン順序を
並べ変える機能を付加したこととなり、ハードウェア量
を削減できると共に、スキャン順序変換処理を別に行う
必要がないので処理の高速化を図ることができる。

【００３５】また、本発明の第４の特徴の情報処理装置
では、図１０に示す如く、書き込み手段１０において、
１ブロック分データＶｄａｔａの書き込み時に、アドレ
ス変換手段４０が該ブロック内のスキャン順序が所定の
スキャン順序となるように、書き込みアドレスを変換す
るので、ランレングス復号手段ＲＬＤに、スキャン順序
を並べ変える機能を付加したこととなり、ハードウェア
量を削減できると共に、スキャン順序変換処理を別に行
う必要がないので処理の高速化を図ることができる。

【００３６】更に、本発明の第５の特徴の情報処理装置
では、記憶手段１３を複数のバンクメモリＢＭ０及びＢ
Ｍ１で構成し、読み出し手段１４がバンクメモリの１つ
ＢＭ０またはＢＭ１に既に書き込まれている１ブロック
分のデータＲｄａｔａを読み出すと同時に、書き込み手
段１０では、バンクメモリの他の１つＢＭ１またはＢＭ
０に対して、１ブロック分の圧縮データ列Ｖｄａｔａを
書き込むことようにしたので、ランレングス符号の復号
処理の高速化を図ることができる。

【００３７】

【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。

【００３８】（第１の実施例）図１（１）に本発明の第
１の実施例に係る情報処理装置の構成図を示す。同図に
おいて、図１４（従来例）と重複する部分には同一の符
号を附する。

【００３９】同図において、本実施例の情報処理装置
は、圧縮データ列Ｚｄａｔａを入力して一時的に保持す
るバッファＢＵＦ、可変長符号復号器ＶＬＤ、ランレン
グス復号器ＲＬＤ、スキャン順序変換器ＺＩＧＺＡＧ、
逆量子化器ＩＱ、逆直交変換器ＩＯＴを備えて構成し、
順次圧縮データを伸長することにより最終的な復号デー
タ列Ｄｄａｔａを得る復号装置である。

【００４０】つまり、本実施例の復号装置は、従来例に
対して、スキャン順序変換器ＺＩＧＺＡＧをランレング
ス符号から通常の値の系列に変換するランレングス復号
器ＲＬＤの後に配置した構成となっている。

【００４１】従って、符号化された画像信号（圧縮デー
タ列Ｚｄａｔａ）は、まずバッファＢＵＦに保持された
後、可変長符号復号器ＶＬＤによって一連のランレング
ス符号（Ｖｄａｔａ）に復号される。その符号列Ｖｄａ
ｔａは、ランレングス復号器ＲＬＤによって本来の値の
系列Ｒｄａｔａに変換される。それらのデータは、ジグ
ザグアドレス発生回路Ｚａｄによって生成されたジグザ
グアドレスでバッファメモリＣＭＥＭ０ に書き込まれ
る。そのジグザグアドレスでバッファメモリＣＭＥＭ０
に書き込んでいる時、バッファメモリＣＭＥＭ１から
は、ラスターアドレス発生回路Ｒａｄによって生成され
たアドレスで、既に書き込まれている前の小ブロックの
データが、ジグザグ順からラスター順に変換されたデー
タ列Ｒｄａｔａ’として読み出される。その後、逆量子
化器ＩＱによって逆量子化が行われ、更に、逆直交変換
器ＩＯＴによって逆直交変換を行うことにより最終的な
復号データ列Ｄｄａｔａが得られる。

【００４２】ジグザグ順からラスター順に変換するスキ
ャン順序変換器ＺＩＧＺＡＧは、２枚のバッファメモリ
ＣＭＥＭ０及びＣＭＥＭ１、ジグザグアドレス発生回路
Ｚａｄ、ラスターアドレス発生回路Ｒａｄから構成され
ている。図２に本実施例のスキャン順序変換器ＺＩＧＺ
ＡＧの詳細な構成図を示す。

【００４３】図２において、バッファメモリＣＭＥＭ０
及びＣＭＥＭ１に対するアドレス生成手段として、シー
ケンシャルにカウントアップするカウンタＣＮ、シーケ
ンシャルアドレスをジグザグ順のアドレスに変換するア
ドレス変換器ＡＤＣ、バッファメモリＣＭＥＭ０に対す
るアドレスを選択するセレクタＳ０、並びにバッファメ
モリＣＭＥＭ１に対するアドレスを選択するセレクタＳ
１を備えている。尚、アドレス変換器ＡＤＣが保持する
内容は、２次元コサイン変換領域、即ち小ブロックの大
きさをｎ×ｍ＝８×８とする場合、図３に示す如くな
る。

【００４４】つまり図２では、ジグザグアドレス発生回
路Ｚａｄは、カウンタＣＮ、アドレス変換器ＡＤＣ、及
びセレクタＳ０またはＳ１で、ラスターアドレス発生回
路Ｒａｄは、カウンタＣＮ、及びセレクタＳ０またはＳ
１でそれぞれ実現されている。

【００４５】以上のように、本実施例の情報処理装置
（復号装置）は、スキャン順序変換器ＺＩＧＺＡＧをラ
ンレングス復号器ＲＬＤの後に配置した構成としたの
で、スキャン順序変換器ＺＩＧＺＡＧで使用するバッフ
ァメモリＣＭＥＭ０及びＣＭＥＭ１の容量は、前述の
（１）及び（２）式からｎｍ×Ｗ×２［bit ］の容量分
だけ少ないメモリ量で構成することが可能となる。ここ
で、２次元コサイン変換領域の大きさをｎ×ｍ＝８×８
とする場合、ｗ＝ｌｏｇ（８×８）＝６Ｗであり、８
×８×６×２＝７６８［bit ］だけの容量のバッファメ
モリを節約できる。

【００４６】［第１の実施例に対する第１の変形例］図
１（２）は本発明の第１の実施例に対する第１の変形例
に係る情報処理装置の構成図である。

【００４７】本変形例の構成では、第１の実施例に比べ
て、バッファメモリＣＭＥＭ０及びＣＭＥＭ１に対する
ジグザグアドレス発生回路Ｚａｄとラスターアドレス発
生回路Ｒａｄを交換し、ラスター順のアドレスで一方の
バッファメモリＣＭＥＭ０に書き込み、同時に、前に書
き込まれた小ブロックのデータを、シグザグ順のアドレ
スで他方のバッファメモリＣＭＥＭ１から読み出すよう
にしている。このような構成でも、第１の実施例と同様
に、バッファメモリＣＭＥＭ０及びＣＭＥＭ１の容量削
減の効果が得られる。

【００４８】［第１の実施例に対する第２の変形例］図
６（１）は本発明の第１の実施例に対する第２の変形例
に係る情報処理装置の構成図である。

【００４９】本変形例の構成では第１の実施例の構成に
比べて、バッファメモリＣＭＥＭを１バンクで構成し、
ジグザグ順のアドレスで書き込んだ後、ラスター順のア
ドレスで読み出すようにしている。高速性が要求されな
い場合には、このような構成とする事も可能である。

【００５０】［第１の実施例に対する第３の変形例］図
６（２）は本発明の第２の実施例に対する第３の変形例
に係る情報処理装置の構成図である。

【００５１】本変形例の構成では第１の実施例の構成に
比べて、バッファメモリＣＭＥＭを１バンクで構成し、
ラスター順のアドレスで書き込んだ後、ジグザグ順のア
ドレスで読み出すようにしている。第２の変形例と同様
に、高速性が要求されない場合には、このような構成と
する事も可能である。

【００５２】［第１の実施例におけるランレングス復号
器ＲＬＤの詳細説明］次に、第１の実施例、並びに第１
の実施例に対する第１、第２、及び第３の変形例におけ
るランレングス復号器ＲＬＤの構成及び動作の詳細な説
明を行い、その問題点について言及する。

【００５３】ランレングス復号器ＲＬＤは、圧縮データ
列Ｚｄａｔａが可変長符号復号器ＶＬＤによって一連の
ランレングス符号Ｖｄａｔａに復号された後、その符号
列Ｖｄａｔａを本来の値の系列Ｒｄａｔａに復号するも
のである。図１（１）及び（２）、並びに図６（１）及
び（２）に示す構成では、可変長符号復号結果のランレ
ングス符号Ｖｄａｔａと、ランレングス復号器の出力Ｒ
ｄａｔａは、シンボル数が異なるので、可変長符号復号
器ＶＬＤ及びランレングス復号器ＲＬＤ間でハンドシェ
イクして、ランレングス復号器ＲＬＤは、可変長符号復
号器ＶＬＤが出力するランレングス符号Ｖｄａｔａの供
給を適時停止させながら復号を行う。

【００５４】図４に本実施例のランレングス復号器ＲＬ
Ｄの詳細構成図を示す。図４では、小ブロック（２次元
コサイン変換領域）の大きさが、例えば８×８のような
場合のランレングス復号を想定している。

【００５５】図４に示すランレングス復号器ＲＬＤにお
いて、可変長符号復号結果のランレングス符号Ｖｄａｔ
ａは、先行するゼロの数を表すゼロランｚｒと、ゼロ以
外の値を持つレベルｌｖｌの組として供給される。ま
た、ＥＯＢは小ブロック１つ分のランレングス符号が終
了したことを示す信号、ｈａｌｔはそれがアクティブで
ある間、可変長符号復号器ＶＬＤにランレングス符号の
供給を停止させる信号である。

【００５６】デクリメンタ１０１とレジスタ１０２は、
初めにゼロランｚｒがセットされ、その値がゼロになる
までデクリメントすると共に、ゼロになるまでランレン
グス符号供給停止信号ｈａｌｔをアクティブにする。カ
ウンタ１０３の出力は、コントローラ１０４とエラー検
出器１０６の入力として使われる。

【００５７】コントローラ１０４は、ブロック終了信号
ＥＯＢを受け取った後、カウンタ１０３が”６３”であ
るまでの期間は、ランレングス復号器ＲＬＤがゼロを出
力する期間なので、ランレングス符号供給停止信号ｈａ
ｌｔをアクティブにする。セレクタ１０５は、ランレン
グス符号供給停止信号ｈａｌｔがアクティブの期間、”
０”を選択して出力する。

【００５８】エラー検出器１０６は、値”６３”からカ
ウンタ１０３の出力値を引いたものとゼロランｚｒを比
較し、等しいか或いはゼロランｚｒの方が大きい時に、
エラー信号ｅｒｒｏｒをアクティブにして出力する。こ
の場合、ランレングス符号の復号結果Ｒｄａｔａが”
０”も含めて６４個以上のシンボルを含んでいることに
なり、入力データにエラーがあることが検出される。こ
のように、本実施例のランレングス復号器ＲＬＤでは、
ゼロランｚｒの数だけ”０”を出力することとなる。

【００５９】図５に、本実施例の可変長符号復号器ＶＬ
Ｄ及びランレングス復号器ＲＬＤの動作を説明するタイ
ミングチャートを示す。図中、ＶＬＤは可変長符号復号
器、ＲＬＤはランレングス復号器を示している。

【００６０】同図に示すように、ランレングス復号器Ｒ
ＬＤは元の画像データの数と同じだけのデータを出力す
るので、復号に常に一定の時間がかかる。また、可変長
符号復号器ＶＬＤは、ランレングス復号器ＲＬＤがゼロ
を出力している間、可変長符号器ＶＬＤの復号を一時停
止し、ランレングス符号の供給を停止しなくてはならな
い。このような頻繁な一時停止の繰り返しはハードウェ
アの構成を困難なものにする。

【００６１】更に、圧縮されたデータ中にはランレング
ス符号だけではなく、ランレングス符号のシンボル数
や、量子化の情報等、復号に欠かせない情報だけでな
く、様々な付加情報が可変長符号化されて入っているの
で、これらのデータの復号も行わなくてはならない。こ
れらのヘッダ情報は、可変長符号の性質からいって、ビ
ットストリームの任意のデータを探索する事ができない
ので、ランレングス符号部分の取り出しが終わらない限
り取り出すことができないのが普通である。従って、可
変長符号復号器ＶＬＤがブロック終了信号ＥＯＢを検出
するまではヘツダ情報の解釈ができず、それ以前の復号
停止はまったくのオーバーヘッド時間となる。従って、
動画像などのリアルタイム処理においては付加情報の入
ったヘッダ部分の解読時間がとれず、ハードウェアの負
担を大きくすることになる。

【００６２】（第２の実施例）次に、上述した第１の実
施例の情報処理装置の問題点を解決する本発明の第２の
実施例に係る情報処理装置について説明する。本実施例
の情報処理装置の全体構成は、図１（１）及び（２）、
並びに図６（１）及び（２）に示す第１の実施例、並び
に第１の実施例に対する第１、第２、及び第３の変形例
の構成と同様である。

【００６３】本実施例では、第１の実施例におけるラン
レングス復号器ＲＬＤの問題点を解決するために、ラン
レングス復号器ＲＬＤは図７に示すような詳細構成を備
える。同図において、本実施例のランレングス復号器Ｒ
ＬＤは、ランレングス符号Ｖｄａｔａをブロック単位毎
に保持するバンクメモリ（記憶手段）１３、カウンタ
（読み出し手段）１４、加算器１１及びレジスタ１２か
ら成る書き込み手段１０、並びにコントローラ１５から
構成されている。尚、図７で用いられる信号名の内、図
４と同一のものについては同一信号名を使用し、その説
明を省略する。

【００６４】加算器１１は、レベルｌｖｌを書き込むア
ドレスを計算すること、並びにエラーの検出を行う。書
込アドレスの計算は前回の書込アドレスを保持している
レジスタ１２の内容と、ゼロランｚｒの長さと、”１”
を加算することで実行する。”１”は加算器１１のキャ
リインとし、レジスタ１２の内容とゼロランｚｒを加算
することで、１つの加算器１１で書込アドレスを計算で
きる。

【００６５】また、エラー検出は加算器１１のキャリア
ウトになるので、ごく簡単な構成で書込アドレスの計算
とエラー検出が行える。レジスタ１２は小ブロックの最
初のランの書込アドレスの計算の時にはゼロになってい
るように、ランレングス復号の開始直前にゼロにリセッ
トされる。この加算器１１の出力を書込アドレスとし、
予めゼロに初期化されているバンクメモリ０ＢＭ０また
はバンクメモリ１ＢＭ１にレベルｌｖｌを書き込むこと
で、ランレングス符号の復号処理が行われる。

【００６６】バンクメモリ１３は、１ブロック分の容量
のメモリを２つ（ＢＭ０及びＢＭ１）持っており、一方
がランレングス符号の復号のための書き込みに、他方が
ランレングス符号の復号結果の読み出しに使用される。
１ブロック分しかメモリを持たない場合には、書き込み
が終わってからでないと読み出せないが、１ブロック分
のメモリを２個交互に使うことによって書き込み、読み
出しが同時に行えるので効率的である。

【００６７】バンクメモリ１３の読み出しでは、カウン
タ１４によって読出アドレスが生成される。更にカウン
タ１４の値に従って、バンクメモリ０ＢＭ０またはバン
クメモリ１ＢＭ１の内容の読み出しと同時に、”０”を
書き込むことによって、読み出し側のバンクメモリＢＭ
０またはＢＭ１の内容を順次初期化していく。このリー
ド・モディファイド・ライト動作によって、ランレング
ス符号のゼロの部分が予め復号されていることになるの
で、バンクメモリが切り替わって、読み出しを行ってい
たバンクメモリが書き込みを行うバンクになった時に、
前述の書込アドレスの計算手段によって計算されるラン
ダムなアドレスに、レベルｌｖｌを書き込んで行くこと
で、ランレングス符号の復号処理が実現できる。

【００６８】コントローラ１５は、カウンタ１４がバン
クメモリ１３から最後に読出アドレスを発生した後、次
の小ブロックの最初に読出アドレスを発生する時に、バ
ンク切替信号ｂｃを発生する。また、１つの小ブロック
内のランレングス符号の終了を示すブロック終了信号Ｅ
ＯＢが送られてきてから、カウンタ１４が次の最初の読
出アドレスを発生するまでの期間は、初期化されたバン
クメモリがないので、次のランレングス復号が行えない
ことから、ランレングス符号の供給を停止させるため
に、その期間、ランレングス符号供給停止信号ｈａｌｔ
をアクティブにして復号を停止する。

【００６９】図８に、本実施例の動作を説明するタイミ
ングチャートを示す。図中、ＶＬＤは可変長符号復号
器、ＲＬＤはランレングス復号器を示している。

【００７０】本実施例のランレングス復号器ＲＬＤで
は、パワーオン直後のような、ランレングス符号の復号
動作を開始する前に、初期化されたバンクメモリＢＭ０
またはＢＭ１を用意するために、１バンク分のメモリを
空読みする動作が必要となる。

【００７１】動作を開始すれば、ゼロランｚｒとレベル
ｌｖｌの組１つに対して、バンクメモリＢＭ０またはＢ
Ｍ１への１回の書き込み動作で復号が終了するので、ラ
ン、レベルの組の数に対応する時間だけでランレングス
符号の復号処理が完了する。また、ランレングス符号を
供給する可変長符号復号器ＶＬＤは、ビットストリーム
中のランレングス符号部分を連続して復号できる。

【００７２】従って、可変長符号復号器ＶＬＤはブロッ
ク終了信号ＥＯＢを検知するまでの間で停止する動作
は、ビットストリームの復号でヘッダ情報の取り出しす
らできない期間となるが、その動作が起こらないので、
効率的にビットストリームを復号でき、いちいち停止す
る動作がない分、可変長符号復号器ＶＬＤのハードウェ
アの負担が軽くなる。

【００７３】また、ブロック終了信号ＥＯＢから次のラ
ンレングス復号開始までのランレングス符号の供給停止
の期間は、第１の実施例のオーバーヘツドとなる部分も
含んだ時間となって、より長くなるので、その期間にヘ
ッダ情報などをビットストリームから取り出すなどの動
作を柔軟に処理することが可能となる。

【００７４】［第２の実施例に対する第１の変形例］次
に図９に、第２の実施例に対する第１の変形例の情報処
理装置におけるランレングス復号器ＲＬＤの詳細構成図
を示す。

【００７５】本変形例のランレングス復号器ＲＬＤは、
スキャン順序を並べ変えるためのスキャン順序変換器Ｚ
ＩＧＺＡＧの機能を含んだ構成となっている。従って、
本変形例の情報処理装置の全体構成は、図１（１）及び
（２）、並びに図６（１）及び（２）に示す構成からス
キャン順序変換器ＺＩＧＺＡＧを取り除いた構成とな
る。

【００７６】第２の実施例によるランレングス復号器Ｒ
ＬＤは、予めゼロに初期化されたバンクメモリを必要と
するが、本変形例の構成では、スキャン順序の並べ変え
をするために極めて有効に利用することができる。

【００７７】バンクメモリ１３の読出アドレス発生器３
１は、カウンタ３２と、ランレングス符号化の際に、走
査順序を変える前のラスター順の並びに変換するための
アドレス変換器３３により読出アドレスを発生する。こ
こで、アドレス変換器３３はジグザグスキャンされてい
る場合、図３に示す変換表を保持したメモリで実現でき
る。

【００７８】このように本変形例の情報処理装置の構成
は、ランレングス復号器ＲＬＤに、スキャン順序を並べ
変える機能を付加した構成となっているので、更にハー
ドウェア量を削減できると共に、スキャン順序変換処理
を別に行う必要がないので処理の高速化を図ることがで
きる。

【００７９】［第２の実施例に対する第２の変形例］次
に図１０に、第２の実施例に対する第２の変形例の情報
処理装置におけるランレングス復号器ＲＬＤの詳細構成
図を示す。

【００８０】本変形例のランレングス復号器ＲＬＤも、
スキャン順序を並べ変えるためのスキャン順序変換器Ｚ
ＩＧＺＡＧの機能を含んだ構成となっている。第１の変
形例と同様に、本変形例の情報処理装置の全体構成は、
図１（１）及び（２）、並びに図６（１）及び（２）に
示す構成からスキャン順序変換器ＺＩＧＺＡＧを取り除
いた構成となる。

【００８１】第１の変形例のランレングス復号器ＲＬＤ
では、バンクメモリ１３からの読み出し時に、アドレス
変換を施すことによってスキャン順序の変換処理を実現
していたが、本変形例では、バンクメモリ１３への書き
込み時に、アドレス変換を施すことによってスキャン順
序の変換処理を実現している。

【００８２】つまり、図１１に示す変換表を保持したア
ドレス変換器４０（メモリ）を加算器１１の出力側に付
加して、加算器１１が出力する書込アドレスを変換する
ことで、レベルｌｖｌの書き込み操作により一気にスキ
ャン順序まで変換するものである。この場合、読出アド
レス発生手段は単純なカウンタ１４だけで構成できる。

【００８３】前述のように、ゼロランｚｒを用いたラン
レングス符号は、可変長符号化を行う時の符号化効率を
向上させるために、小ブロックを普通にラスター順にス
キャンして１次元に並べるのではなく、ジグザグ順のス
キャンに変換する等の方法が用いられる。このような並
べ変えを任意に実現するには、一度メモリにランレング
ス符号の復号結果を蓄える必要がある。

【００８４】第１及び第２の変形例のランレングス復号
器ＲＬＤにおけるバンクメモリや１３の構成は、この並
べ変えを実現するために極めて有効に利用でき、アドレ
ス変換器３３または４０を付加することで、簡単にスキ
ャン順序の並べ変えを行うことができる。特にリアルタ
イム性の要求されないシステムにおいては、バンクメモ
リ１３を２バンク構成とせず、１バンクとして小ブロッ
ク単位で書き込みと読み出しを切り替えてもよい。この
場合は復号に第２の実施例並びに第１及び第２の変形例
に対して２倍の時間がかかることとなるが、その他の効
果を備えたまま、バンクメモリの量を１／２にすること
ができる。

【００８５】

【発明の効果】以上のように本発明の第１の特徴の情報
処理装置によれば、エントロピー符号化及びランレング
ス符号化された圧縮データ列を可変長符号復号器によっ
て可変長符号の復号を行った直後に、ランレングス復号
手段によって圧縮データ列の復号を行って、先行するゼ
ロの数ｚとゼロ以外のデータ値ｄの組（ｚ，ｄ）による
データ系列に戻し、その後スキャン順序変換手段におい
て、例えばバッファメモリを用いて、スキャン順序をジ
グザグ順からラスター順へ変換し、該ラスター系列デー
タに対して逆量子化及び逆直交変換を行って復号するこ
ととしたので、ジグザグ順からラスター順への変換に使
用されるバッファメモリの容量を従来に比べて、大幅に
削減することができ、より少ないハードウェア構成で復
号処理を行える情報処理装置を提供することができる。

【００８６】また、本発明の第２、第３、第４、及び第
５の特徴の情報処理装置によれば、先行するゼロの数ｚ
とゼロ以外のデータ値ｄの組（ｚ，ｄ）からなるランレ
ングス符号の圧縮データ列を、所定のブロック単位毎に
所定のデータ系列に変換するランレングス復号手段にお
いて、読み出し手段で記憶手段に既に書き込まれている
１ブロック分のデータを読み出すと共にゼロ値を書き込
み、一方書き込み手段では、ゼロ値に初期化されている
記憶手段に対して、圧縮データ列のｉ番目の組（ｚi ，
ｄi ）について、ｉ−１番目の組（ｚi-1 ，ｄi-1 ）の
ゼロ以外のデータ値ｄi-1 を書き込んだアドレスにｉ番
目のゼロの数ｚi を加算したアドレスに、ｉ番目のゼロ
以外のデータ値ｄi が書き込まれるように、１ブロック
分の圧縮データ列を書き込むこととしたので、ランレン
グス符号の復号にゼロを書き込む時間が生じず、ランレ
ングス符号のシンボル数に応じた時間で復号できるの
で、可変長符号復号器はランレングス符号部分の復号を
一気に行うことができ、無駄な時間を生じることなく、
ランレングス符号供給停止時間にヘッダ情報の解読等を
行うことができ、結果として、より少ないハードウェア
構成で且つ高速に復号処理を行える情報処理装置を提供
することができる。

【００８７】また、読み出し手段において、１ブロック
分データの読み出し時に、アドレス生成手段が該ブロッ
ク内のスキャン順序が所定のスキャン順序となるよう
に、読み出しアドレスを生成するので、ランレングス復
号手段にスキャン順序を並べ変える機能を付加したこと
となり、より少ないハードウェア構成で且つ更に高速な
復号処理を行い得る情報処理装置を提供することができ
る。

【００８８】或いは、書き込み手段において、１ブロッ
ク分データの書き込み時に、アドレス変換手段が該ブロ
ック内のスキャン順序が所定のスキャン順序となるよう
に、書き込みアドレスを変換することとしても、ランレ
ングス復号手段にスキャン順序を並べ変える機能を付加
したこととなり、ハードウェア量を削減できると共に、
スキャン順序変換処理を別に行う必要がないので処理の
高速化を図ることができる。

【００８９】更に、記憶手段を複数のバンクメモリで構
成し、読み出し手段がバンクメモリの１つに既に書き込
まれている１ブロック分のデータを読み出すと同時に、
書き込み手段で、バンクメモリの他の１つに対して、１
ブロック分の圧縮データ列を書き込むことようにしたの
で、ランレングス符号の復号処理を更に高速にすること
ができる。

【図面の簡単な説明】

【図１】図１（１）は本発明の第１の実施例に係る情報
処理装置の構成図、図１（２）は第１の変形例の構成図
である。

【図２】第１の実施例の情報処理装置におけるスキャン
順序変換器の詳細な構成図である。

【図３】第１の実施例の情報処理装置におけるアドレス
変換器の内容を説明する図である。

【図４】第１の実施例の情報処理装置におけるランレン
グス復号器の詳細な回路構成図である。

【図５】第１の実施例の情報処理装置におけるランレン
グス復号器の動作を説明する図である。

【図６】図６（１）は第１の実施例の情報処理装置に対
する第２の変形例の構成図、図６（２）は第３の変形例
の構成図である。

【図７】本発明の第２の実施例に係る情報処理装置のラ
ンレングス復号器の詳細な回路構成図である。

【図８】第２の実施例の情報処理装置におけるランレン
グス復号器の動作を説明する図である。

【図９】第２の実施例の情報処理装置に対する第１の変
形例のランレングス復号器の詳細な回路構成図である。

【図１０】第２の実施例の情報処理装置に対する第２の
変形例のランレングス復号器の詳細な回路構成図であ
る。

【図１１】第２の実施例の情報処理装置に対する第２の
変形例のランレングス復号器のアドレス変換器の内容を
説明する図である。

【図１２】図１２（１）は２値データ列に対するランレ
ングス符号化、図１２（２）は多値データ列に対するラ
ンレングス符号化をそれぞれ説明する図である。

【図１３】小ブロック（８×８画素）に対するランレン
グス符号化の一例であり、図１３（１）は小ブロック、
図１３（２）はジグザグスキャンしたデータ列、図１３
（３）はランレングス符号をそれぞれ説明する図であ
る。

【図１４】図１４（１）は従来の情報処理装置の構成
図、図１４（２）は従来例の詳細な構成図である。

【図１５】図１５（１）はシグザグ順のスキャン、図１
５（２）はラスター順のスキャンをそれぞれ説明する図
である。

【符号の説明】

Ｚｄａｔａ 圧縮データ列 Ｄｄａｔａ 復号データ列 ＢＵＦ バッファ ＶＬＤ 可変長符号復号器 ＲＬＤ ランレングス復号器（ランレングス復号手段） ＺＩＧＺＡＧ スキャン順序変換器（スキャン順序変換
手段） ＺＩＧＺＡＧ’ スキャン順序変換器 ＩＱ 逆量子化器 ＩＯＴ 逆直交変換器 Ｚａｄ ジグザグアドレス発生回路 Ｒａｄ ラスターアドレス発生回路 ＣＭＥＭ０，ＣＭＥＭ１ バッファメモリ ＣＮ カウンタ ＡＤＣ アドレス変換器 Ｓ０，Ｓ１ セレクタ Ｖｄａｔａ 可変長復号データ列 Ｒｄａｔａ ランレングス復号データ列 Ｒｄａｔａ’ スキャン順を変換したランレングス復号
データ列 １０１ デクリメンタ １０２ レジスタ １０３ カウンタ １０４ コントローラ １０５，１０８ セレクタ １０６ エラー検出器 １０７ 比較器 Ｇ１，Ｇ２ ゲート回路 ＥＯＢ ブロック終了信号 ｈａｌｔ ランレングス符号供給停止信号 ｅｒｒｏｒ エラー信号 ｚｒ ゼロラン ｌｖｌ レベル １０ 書き込み手段 １１ 加算器 １２ レジスタ １３ バンクメモリ（記憶手段） ＢＭ０ バンクメモリ０ ＢＭ１ バンクメモリ１ １４ カウンタ（読み出し手段） １５ コントローラ ｂｃ バンク切替信号 ３１ 読出アドレス発生器 ３２ カウンタ ３３ アドレス変換器（アドレス生成手段） ４０ アドレス変換器（アドレス変換手段）

【手続補正書】

【提出日】平成６年２月２２日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１４

【補正方法】変更

【補正内容】

【図１４】

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/30

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ランレングス符号化された圧縮データ列
   を所定のブロック単位毎に所定のデータ系列に変換する
   ランレングス復号手段と、 前記ランレングス復号手段からブロック単位で出力され
   るデータ系列を入力して、該ブロック内のスキャン順序
   を所定のスキャン順序に変換するスキャン順序変換手段
   とを有することを特徴とする情報処理装置。
2. 【請求項２】 先行するゼロの数ｚとゼロ以外のデータ
   値ｄの組（ｚ，ｄ）からなるランレングス符号の圧縮デ
   ータ列を、所定のブロック単位毎に所定のデータ系列に
   変換するランレングス復号手段を有し、 前記ランレングス復号手段は、 前記圧縮データ列をブロック単位毎に保持する記憶手段
   と、 前記記憶手段に既に書き込まれている１ブロック分のデ
   ータを読み出すと共にゼロ値を書き込む読み出し手段
   と、 ゼロ値に初期化されている前記記憶手段に対して、前記
   圧縮データ列のｉ番目の組（ｚi ，ｄi ）について、ｉ
   −１番目の組（ｚi-1 ，ｄi-1 ）のゼロ以外のデータ値
   ｄi-1 を書き込んだアドレスにｉ番目のゼロの数ｚi を
   加算したアドレスに、ｉ番目のゼロ以外のデータ値ｄi
   が書き込まれるように、１ブロック分の圧縮データ列を
   書き込む書き込み手段とを備えることを特徴とする情報
   処理装置。