JP2934425B1 - 画像データ圧縮装置および画像データ伸長装置 - Google Patents

Abstract

【要約】 【課題】 高速にデータをラスタ並びからジグザグ並び
に変換することができるとともに小型化および低コスト
化が可能な画像データ圧縮装置を提供することである。 【解決手段】 ブロックメモリ３は２ポートメモリによ
り構成される。量子化部２はＤＣＴ係数を量子化し、量
子化されたＤＣＴ係数を書き込みアドレスＡＷに基づい
てブロックメモリ３にラスタスキャンの順に書き込む。
ハフマン符号化部４はブロックメモリ３に記憶されたＤ
ＣＴ係数を読み出しアドレスＡＲに基づいてジグザグス
キャンの順に読み出し、読み出されたＤＣＴ係数にハフ
マン符号化処理を行う。読み出しアドレスＡＲによる各
ブロックの読み出し開始を書き込みアドレスＡＷによる
各ブロックの書き込み開始よりもラスタスキャンの方向
に応じて２９〜３５クロックまたは２８〜３６クロック
遅らせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データ圧縮装
置および画像データ伸長装置に関する。

【０００２】

【従来の技術】画像データは非常に多くの情報量を含ん
でいる。そのため、画像データをそのままの形で処理す
るのは、メモリ容量および通信速度の点で実用的ではな
い。そこで、画像データ圧縮技術が重要となる。

【０００３】画像データ圧縮技術の国際標準の一つとし
てＪＰＥＧ（Joint Photographic Expert Group)があ
る。ＪＰＥＧでは、非可逆符号化を行うＤＣＴ（離散コ
サイン変換）方式と、二次元空間でＤＰＣＭ（Differen
tial PCM) を行う可逆符号化方式が採用されている。以
下、ＤＣＴ方式の画像データ圧縮を説明する。

【０００４】図１０はＤＣＴ方式の画像データ圧縮およ
び画像データ伸長を実行するためのシステムの基本構成
を示すブロック図である。

【０００５】符号化側では、ＤＣＴ処理部１００が、入
力される原画像データに離散コサイン変換（以下、ＤＣ
Ｔと呼ぶ）処理を行い、ＤＣＴ係数を出力する。このＤ
ＣＴ処理では、まず、図１１に示すように、画像データ
を複数の８×８画素ブロックに分割する。図１２に示す
ように、１つの８×８画素ブロック内には、６４個の画
素データＰ_XY（Ｘ，Ｙ＝０，…，７）が含まれる。分割
された各８×８画素ブロックに対して二次元ＤＣＴ処理
を行うと、６４個のＤＣＴ係数Ｓ_UV（Ｕ，Ｖ＝０，…，
７）が得られる。

【０００６】ＤＣＴ係数Ｓ₀₀はＤＣ係数と呼ばれ、残り
の６３個のＤＣＴ係数はＡＣ係数と呼ばれる。図１２に
示すように、ＤＣＴ処理されたブロックの左から右に進
むにつれて高周波の水平周波数成分を多く含み、上から
下へ進むにつれて高周波の垂直周波数成分を多く含むこ
とになる。

【０００７】図１０の量子化部２００は、量子化テーブ
ル４００を参照してＤＣＴ処理部１００から出力された
ＤＣＴ係数に量子化を行い、量子化されたＤＣＴ係数を
出力する。この量子化により画質および符号化情報量が
制御される。図１３に量子化部２００から出力されるＤ
ＣＴ係数の一例を示す。図１３において、“Ａ”，
“Ｂ”，“Ｃ”，“Ｄ”，“Ｅ”，“Ｆ”は“０”以外
の値を表わしている。

【０００８】図１０のハフマン符号化部３００は、量子
化部２００から出力されたＤＣＴ係数にハフマン符号化
処理を行い、圧縮画像データを出力する。ＤＣ係数の符
号化では、１つ前のブロックのＤＣ係数と現在のブロッ
クのＤＣ係数との差分値を求め、その差分値に対してハ
フマン符号が割り当てられる。

【０００９】ＡＣ係数の符号化では、図１４に示すよう
に、ＡＣ係数が、まず、ジグザグスキャンによって一次
元に配列される。この一次元に配列されたＡＣ係数は、
連続する“０”の係数（無効係数）の長さを示すラン長
と、“０”以外の係数（有効係数）の値とを用いて符号
化される。有効係数はグループ分けされ、各有効係数に
グループ番号が割り当てられる。ＡＣ係数の符号化で
は、ラン長とグループ番号との組み合わせに対してハフ
マン符号が割り当てられる。上記のようにして、原画像
データが圧縮画像データに符号化される。

【００１０】復号化側では、ハフマン復号化部６００
が、符号化テーブル５００を参照して圧縮画像データに
ハフマン復号化処理を行い、量子化されたＤＣＴ係数を
出力する。逆量子化部７００は、量子化テーブル４００
を参照して量子化されたＤＣＴ係数に逆量子化を行い、
ＤＣＴ係数を出力する。逆ＤＣＴ処理部８００は、ＤＣ
Ｔ係数に逆ＤＣＴ処理を行い、再生画像データを出力す
る。

【００１１】上記のように、ＪＰＥＧ方式では、８×８
の６４個のデータからなるブロックを１つの処理単位と
して取り扱う。一般には、１つのブロックの６４個のデ
ータが、図１５に示すブロックメモリＢＭに記憶され
る。図１５では、ｎ番目のブロックのデータがブロック
メモリＢＭに記憶されている。ここで、ブロックメモリ
ＢＭ内の数字はアドレスを示す。また、図１５のブロッ
クメモリＢＭの横方向を行方向とし、縦方向を列方向と
する。

【００１２】符号化側では、ブロックメモリＢＭを用い
てＤＣＴ処理およびハフマン符号化処理を行い、復号化
側では、ブロックメモリＢＭを用いてハフマン復号化処
理および逆ＤＣＴ処理を行う。

【００１３】ＤＣＴ処理部１００では、各ブロックのデ
ータに対して列方向の一次元ＤＣＴ処理および行方向の
一次元ＤＣＴ処理を行うことにより、二次元ＤＣＴ処理
を行っている。同様に、逆ＤＣＴ処理部８００において
も、各ブロックのデータに対して列方向の一次元逆ＤＣ
Ｔ処理および行方向の一次元逆ＤＣＴ処理を行うことに
より、二次元逆ＤＣＴ処理を行っている。

【００１４】したがって、ＤＣＴ処理および逆ＤＣＴ処
理では、図１６（ａ）に示す列方向のラスタスキャンの
順または図１６（ｂ）に示す行方向のラスタスキャンの
順にデータを処理する必要がある。一方、ハフマン符号
化部３００によるハフマン符号化処理およびハフマン復
号化部６００によるハフマン復号化処理では、図１６
（ｃ）に示すジグザグスキャンの順にデータを処理する
必要がある。

【００１５】したがって、符号化側では、ブロックメモ
リＢＭにラスタスキャンの順にデータを書き込み、ブロ
ックメモリＢＭに記憶されたデータをジグザグスキャン
の順に読み出す必要がある。一方、復号化側では、ブロ
ックメモリＢＭにジグザグスキャンの順にデータを書き
込み、ブロックメモリＢＭに記憶されたデータをラスタ
スキャンの順に読み出す必要がある。

【００１６】そこで、従来は、処理の高速化のために、
図１７に示すように、２つのブロックメモリＢＭ１，Ｂ
Ｍ２を用いてラスタスキャンの順とジグザグスキャンと
の間でデータの並び換えを実現している。

【００１７】すなわち、ブロックメモリＢＭ１にｎ番目
のブロックのデータをジグザグスキャンの順に書き込む
とともに、ブロックメモリＢＭ２からすでに書き込まれ
たｎ−１番目のブロックのデータをラスタスキャンの順
に読み出す。次に、ブロックメモリＢＭ１からｎ番目の
ブロックのデータをラスタスキャンの順に読み出すとと
もに、ブロックメモリＢＭ２にｎ＋１番目のブロックの
データをジグザグスキャンの順に書き込む。このよう
に、２つのブロックメモリＢＭ１，ＢＭ２に書き込みお
よび読み出しを交互に繰り返し行う。その場合、各ブロ
ックメモリＢＭ１，ＢＭ２において、処理単位となるブ
ロックの６４個のデータのすべての書き込みが終了した
後に読み出しを開始する。

【００１８】

【発明が解決しようとする課題】上記の従来のシステム
では、各ブロックのデータをジグザグスキャンの順およ
びラスタスキャンの順に並び変えるために、２つのブロ
ックメモリが必要となる。それにより、システムの小型
化および低コスト化が妨げられる。

【００１９】そこで、特開平８−１９５９５４号公報に
は、１つのブロックメモリを用いて高速に画像データの
圧縮を行うことができる画像圧縮システムが開示されて
いる。この画像圧縮システムでは、ブロックメモリから
ジグザグスキャンの順にデータを読み出し、ブロックメ
モリのいずれかの行に含まれるすべてのデータを読み出
したことを検知して、ブロックメモリの当該行にラスタ
スキャンの順に次のブロックのデータの書き込む。

【００２０】この場合、図１８に示すように、ｎ番目の
ブロックのデータの書き込み後、ｎ番目のブロックの１
行の全てのデータの読み出しが終了したときにｎ＋１番
目のブロックの１行のデータの書き込みを行うことがで
きる。

【００２１】しかしながら、ブロックメモリからジグザ
グスキャンの順にデータを読み出す場合、ブロックメモ
リの行によって全てのデータの読み出しに要する時間が
異なる。そのため、ブロックメモリに対する読み出し動
作と書き込み動作との同期を取るための回路が複雑化す
る。

【００２２】本発明の目的は、高速にデータをラスタ並
びからジグザグ並びに変換することができるとともに小
型化および低コスト化が可能な画像データ圧縮装置を提
供することである。

【００２３】本発明の他の目的は、高速にデータをジグ
ザグ並びからラスタ並びに変換することができるととも
に小型化および低コスト化が可能な画像データ伸長装置
を提供することである。

【００２４】

【課題を解決するための手段および発明の効果】

（１）第１の発明 第１の発明に係る画像データ圧縮装置は、第１および第
２のポートを有し、複数行および複数列の２次元のデー
タからなるブロックを記憶するための記憶手段と、記憶
手段に第１のポートを介してブロックのデータをラスタ
スキャンの順に書き込む書き込み動作を連続的に繰り返
し行う書き込み手段と、書き込み手段による書き込み動
作と並行して記憶手段に記憶されたブロックのデータを
第２のポートを介してジグザグスキャンの順に読み出す
読み出し動作を連続的に繰り返し行う読み出し手段とを
備え、ブロックは８行および８列の６４個のデータから
なり、書き込み手段によるラスタスキャンの方向は読み
出し手段によるジグザグスキャンの最初のスキャン方向
と異なり、読み出し手段は、書き込み手段による各書き
込み動作の開始から２９個以上３５個以下のデータ分ず
つ遅延して各読み出し動作を開始するものである。

【００２５】本発明に係る画像データ圧縮装置において
は、記憶手段に第１のポートを介してブロックのデータ
をラスタスキャンの順に書き込む書き込み動作が繰り返
し行われるとともに、記憶手段に記憶されたブロックの
データを第２のポートを介してジグザグスキャンの順に
読み出す読み出し動作が繰り返し行われる。

【００２６】この場合、各書き込み動作の開始から２９
個以上３５個以下のデータ分ずつ遅延して各読み出し動
作が開始される。それにより、１つの記憶手段に対して
書き込み動作および読み出し動作が並行して行われると
ともに、書き込み動作および読み出し動作がそれぞれ連
続的に繰り返される。また、記憶手段の各アドレスにお
いてすでに書き込まれているブロックのデータを読み出
した後に次のブロックのデータを書き込むことが可能と
なる。したがって、１つの記憶手段を用いて各ブロック
のデータをラスタ並びからジグザグ並びに高速に変換す
ることが可能になるとともに、小型化および低コスト化
が図られる。

【００２７】（２）第２の発明 第２の発明に係る画像データ圧縮装置は、第１および第
２のポートを有し、複数行および複数列の２次元のデー
タからなるブロックを記憶するための記憶手段と、記憶
手段に第１のポートを介してブロックのデータをラスタ
スキャンの順に書き込む書き込み動作を連続的に繰り返
し行う書き込み手段と、書き込み手段による書き込み動
作と並行して記憶手段に記憶されたブロックのデータを
第２のポートを介してジグザグスキャンの順に読み出す
読み出し動作を連続的に繰り返し行う読み出し手段とを
備え、ブロックは８行および８列の６４個のデータから
なり、書き込み手段によるラスタスキャンの方向は読み
出し手段によるジグザグスキャンの最初のスキャン方向
と同じであり、読み出し手段は、書き込み手段による各
書き込み動作の開始から２８個以上３６個以下のデータ
分ずつ遅延して各読み出し動作を開始するものである。

【００２８】本発明に係る画像データ圧縮装置において
は、記憶手段に第１のポートを介してブロックのデータ
をラスタスキャンの順に書き込む書き込み動作が繰り返
し行われるとともに、記憶手段に記憶されたブロックの
データを第２のポートを介してジグザグスキャンの順に
読み出す読み出し動作が繰り返し行われる。

【００２９】この場合、各書き込み動作の開始から２８
個以上３６個以下のデータ分ずつ遅延して各読み出し動
作が開始される。それにより、１つの記憶手段に対して
書き込み動作および読み出し動作が並行して行われると
ともに、書き込み動作および読み出し動作がそれぞれ連
続的に繰り返される。また、記憶手段の各アドレスにお
いてすでに書き込まれているブロックのデータを読み出
した後に次のブロックのデータを書き込むことが可能と
なる。したがって、１つの記憶手段を用いて各ブロック
のデータをラスタ並びからジグザグ並びに高速に変換す
ることが可能になるとともに、小型化および低コスト化
が図られる。

【００３０】（３）第３の発明 第３の発明に係る画像データ伸長装置は、第１および第
２のポートを有し、複数行および複数列の２次元のデー
タからなるブロックを記憶するための記憶手段と、記憶
手段に第１のポートを介してブロックのデータをジグザ
グスキャンの順に書き込む書き込み動作を連続的に繰り
返し行う書き込み手段と、書き込み手段による書き込み
動作と並行して記憶手段に記憶されたブロックのデータ
を第２のポートを介してラスタスキャンの順に読み出す
読み出し動作を連続的に繰り返し行う読み出し手段とを
備え、ブロックは８行および８列の６４個のデータから
なり、読み出し手段によるラスタスキャンの方向は書き
込み手段によるジグザグスキャンの最初のスキャン方向
と異なり、読み出し手段は、書き込み手段による各書き
込み動作の開始から２９個以上３５個以下のデータ分ず
つ遅延して各読み出し動作を開始するものである。

【００３１】本発明に係る画像データ伸長装置において
は、記憶手段に第１のポートを介してブロックのデータ
をジグザグスキャンの順に書き込む書き込み動作が繰り
返し行われるとともに、記憶手段に記憶されたブロック
のデータを第２のポートを介してラスタスキャンの順に
読み出す読み出し動作が繰り返し行われる。

【００３２】この場合、各書き込み動作の開始から２９
個以上３５個以下のデータ分ずつ遅延して各読み出し動
作が開始される。それにより、１つの記憶手段に対して
読み出し動作および書き込み動作が並行して行われると
ともに、書き込み動作および読み出し動作がそれぞれ連
続的に繰り返される。また、記憶手段の各アドレスにお
いてすでに書き込まれているブロックのデータを読み出
した後に次のブロックのデータを書き込むことが可能と
なる。したがって、１つの記憶手段を用いて各ブロック
のデータをジグザグ並びからラスタ並びに高速に変換す
ることが可能になるとともに、小型化および低コスト化
が図られる。

【００３３】（４）第４の発明 第４の発明に係る画像データ伸長装置は、第１および第
２のポートを有し、複数行および複数列の２次元のデー
タからなるブロックを記憶するための記憶手段と、記憶
手段に第１のポートを介してブロックのデータをジグザ
グスキャンの順に書き込む書き込み動作を連続的に繰り
返し行う書き込み手段と、書き込み手段による書き込み
動作と並行して記憶手段に記憶されたブロックのデータ
を第２のポートを介してラスタスキャンの順に読み出す
読み出し動作を連続的に繰り返し行う読み出し手段とを
備え、ブロックは８行および８列の６４個のデータから
なり、読み出し手段によるラスタスキャンの方向は書き
込み手段によるジグザグスキャンの最初のスキャン方向
と同じであり、読み出し手段は、書き込み手段による各
書き込み動作の開始から２８個以上３６個以下のデータ
分ずつ遅延して各読み出し動作を開始するものである。

【００３４】本発明に係る画像データ伸長装置において
は、記憶手段に第１のポートを介してブロックのデータ
をジグザグスキャンの順に書き込む書き込み動作が繰り
返し行われるとともに、記憶手段に記憶されたブロック
のデータを第２のポートを介してラスタスキャンの順に
読み出す読み出し動作が繰り返し行われる。

【００３５】この場合、各書き込み動作の開始から２８
個以上３６個以下のデータ分ずつ遅延して各読み出し動
作が開始される。それにより、１つの記憶手段に対して
読み出し動作および書き込み動作が並行して行われると
ともに、書き込み動作および読み出し動作がそれぞれ連
続的に繰り返される。また、記憶手段の各アドレスに お
いてすでに書き込まれているブロックのデータを読み出
した後に次のブロックのデータを書き込むことが可能と
なる。したがって、１つの記憶手段を用いて各ブロック
のデータをジグザグ並びからラスタ並びに高速に変換す
ることが可能になるとともに、小型化および低コスト化
が図られる。

【００３６】

【発明の実施の形態】図１は本発明の第１の実施例にお
ける画像データ圧縮装置の構成を示すブロック図であ
る。

【００３７】図１に示すように、画像データ圧縮装置
は、ＤＣＴ（離散コサイン変換）処理部１、量子化部
２、ブロックメモリ３、ハフマン符号化部４、カウンタ
５およびジグザグアドレス発生部６を含む。

【００３８】ブロックメモリ３は、６４ワードの記憶容
量を有する２ポートメモリにより構成され、８×８のデ
ータからなるブロックを記憶する。このブロックメモリ
３は、クロック信号ＣＬＫの１クロックで１つのデータ
の読み出しおよび１つのデータの書き込みが可能となっ
ている。

【００３９】カウンタ５は、起動信号ＳＴにより起動さ
れ、クロック信号ＣＬＫに同期してブロックメモリ３に
ラスタスキャンの順にデータを書き込むための書き込み
アドレスＡＷを発生する。

【００４０】ジグザグアドレス発生部６は、カウンタ５
により発生される書き込みアドレスＡＷに同期してブロ
ックメモリ３からジグザグスキャンの順にデータを読み
出すための読み出しアドレスＡＲを発生する。

【００４１】ＤＣＴ処理部１は、入力される原画像デー
タの８×８画素ブロックにＤＣＴ処理を行い、各ブロッ
クのＤＣＴ係数をラスタスキャンの順に出力する。量子
化部２は、ＤＣＴ処理部１から出力された各ブロックの
ＤＣＴ係数を量子化し、量子化されたＤＣＴ係数を書き
込みアドレスＡＷに基づいてブロックメモリ３に１つの
ポートを介してラスタスキャンの順に書き込む。

【００４２】ハフマン符号化部４は、ブロックメモリ３
に記憶されたブロックのＤＣＴ係数を読み出しアドレス
ＡＲに基づいて他の１つのポートを介してジグザグスキ
ャンの順に読み出し、読み出されたＤＣＴ係数にハフマ
ン符号化処理を行い、圧縮画像データを出力する。

【００４３】この場合、後述するように、読み出しアド
レスＡＲによる各ブロックのデータの読み出し開始を書
き込みアドレスＡＷによる各ブロックのデータの書き込
み開始よりも所定の数のデータ分遅延させることによ
り、１つのブロックメモリ３を用いて各ブロックのデー
タをラスタ並びからジグザグ並びに変換することが可能
となる。

【００４４】図２は本発明の第２の実施例における画像
データ伸長装置の構成を示すブロック図である。

【００４５】図２に示すように、画像データ伸長装置
は、ハフマン復号化部７、ブロックメモリ８、逆量子化
部９、逆ＤＣＴ処理部１０、カウンタ１１およびジグザ
グアドレス発生部１２を含む。

【００４６】ブロックメモリ８は、６４ワードの記憶容
量を有する２ポートメモリにより構成され、８×８のデ
ータからなるブロックを記憶する。このブロックメモリ
８も、クロック信号ＣＬＫの１クロックで１つのデータ
の読み出しおよび１つのデータの書き込みが可能となっ
ている。

【００４７】カウンタ１１は、起動信号ＳＴにより起動
され、クロック信号ＣＬＫに同期してブロックメモリ８
からラスタスキャンの順にデータを読み出すための読み
出しアドレスＡＲを発生する。

【００４８】ジグザグアドレス発生部１２は、カウンタ
１１により発生される読み出しアドレスＡＲに同期して
ブロックメモリ８にジグザグスキャンの順にデータを書
き込むための書き込みアドレスＡＷを発生する。

【００４９】ハフマン復号化部７は、入力された圧縮画
像データにハフマン復号化処理を行い、量子化されたＤ
ＣＴ係数を書き込みアドレスＡＷに基づいてブロックメ
モリ８に１つのポートを介してジグザグスキャンの順に
書き込む。

【００５０】逆量子化部９は、ブロックメモリ８に記憶
されたブロックのＤＣＴ係数を読み出しアドレスＡＲに
基づいて他の１つのポートを介してラスタスキャンの順
に読み出し、読み出されたＤＣＴ係数に逆量子化を行
い、ラスタスキャンの順に出力する。

【００５１】逆ＤＣＴ処理部１０は、逆量子化部９から
出力されたＤＣＴ係数に逆ＤＣＴ処理を行い、伸長画像
データの８×８画素ブロックを出力する。

【００５２】この場合、後述するように、読み出しアド
レスＡＲによる各ブロックのデータの読み出し開始を書
き込みアドレスＡＷによる各ブロックのデータの書き込
み開始よりも所定の数のデータ分ずつ遅延させることに
より、１つのブロックメモリ８を用いて各ブロックのデ
ータをジグザグ並びからラスタ並びに変換することが可
能となる。

【００５３】図３に示すように、ブロックメモリＢＭは
８行および８列の６４個のデータを記憶することができ
る。ここでは、ブロックメモリＢＭの横方向を行方向と
し、縦方向を列方向とする。

【００５４】図１の画像データ圧縮装置および図２の画
像データ伸長装置においては、ブロックメモリＢＭへの
ｎ番目のブロックの書き込みの開始から遅延量ＤＬ遅延
してｎ番目のブロックの読み出しが開始され、ｎ＋１番
目のブロックの書き込みの開始から遅延量ＤＬ遅延して
ｎ＋１番目のブロックの読み出しが開始され、ｎ＋２番
目のブロックの書き込みの開始から遅延量ＤＬ遅延して
ｎ＋２番目のブロックの読み出しが開始される。

【００５５】以下、遅延量ＤＬの範囲の算出方法を説明
する。ここで、ブロックメモリＢＭに対する書き込みお
よび読み出しともクロック信号ＣＬＫの１クロックで１
つのデータを処理するものとする。

【００５６】まず、ラスタスキャンの方向を列方向（縦
方向）とし、ジグザグスキャンの最初のスキャン方向を
行方向（横方向）とする場合を考える。

【００５７】図２の画像データ伸長装置による復号化で
は、ブロックメモリ８にジグザグスキャンの順に書き込
みを行い、ブロックメモリ８からラスタスキャンの順に
読み出しを行う。

【００５８】図４（ａ）はジグザグスキャンにおけるブ
ロックメモリＢＭの各アドレスのアクセス順を示し、図
４（ｂ）はラスタスキャンにおけるブロックメモリＢＭ
の各アドレスのアクセス順を示す。図４（ａ）のジグザ
グスキャンと図４（ｂ）のラスタスキャンとを同時に開
始した場合における各アドレスのアクセス順の差を求め
ると、図４（ｃ）のようになる。

【００５９】図４（ｃ）において、正の値はまだ書き込
まれていないデータを読み出すことを意味し、０は同一
アドレスのデータを同時に読み出しおよび書き込みする
ことを意味し、これらはいずれも不可能である。また、
−６４以下の値はｎ番目のブロックのデータを読み出し
ていないときにｎ＋１番目のブロックのデータを書き込
むことを意味する。したがって、アクセス順の差は、−
６３以上−１以下の範囲内にあることが必要となる。

【００６０】図５（ａ），（ｂ），（ｃ）は読み出し開
始を書き込み開始よりもそれぞれ２９クロック、３２ク
ロックおよび３５クロック遅らせた場合のジグザグスキ
ャンおよびラスタスキャンにおける各アドレスのアクセ
ス順の差を示す。

【００６１】図５（ａ）に示すように、読み出し開始を
書き込み開始よりも２９クロック遅らせた場合には、ア
クセス順の差の範囲は−５７から−１までとなる。図５
（ｂ）に示すように、読み出し開始を書き込み開始より
も３２クロック遅らせた場合には、アクセス順の差の範
囲は−６０から−４までとなる。図５（ｃ）に示すよう
に、読み出し開始を書き込み開始よりも３５クロック遅
らせた場合には、アクセス順の差の範囲は−６３から−
７までとなる。

【００６２】図５の結果より、読み出し開始を書き込み
開始よりも２９〜３５クロック遅らせることにより、１
つのブロックメモリＢＭでデータをジグザグ並びからラ
スタ並びへ変換することが可能となる。

【００６３】同様に、図１の画像データ圧縮装置による
符号化では、ブロックメモリ３にラスタスキャンの順に
書き込みを行い、ブロックメモリ３からジグザグスキャ
ンの順に読み出しを行う。この場合も、読み出し開始を
書き込む開始よりも２９〜３５クロック遅らせることに
より、１つのブロックメモリＢＭでデータをラスタ並び
からジグザグ並びに変換することが可能となる。

【００６４】次に、ラスタスキャンの方向を行方向（横
方向）とし、ジグザグスキャンの最初のスキャン方向を
行方向（横方向）とする場合を考える。

【００６５】図２の画像データ伸長装置による復号化で
は、ブロックメモリ８にジグザグスキャンの順に書き込
みを行い、ブロックメモリ８からラスタスキャンの順に
読み出しを行う。

【００６６】図６（ａ）はジグザグスキャンにおけるブ
ロックメモリＢＭの各アドレスのアクセス順を示し、図
６（ｂ）はラスタスキャンにおけるブロックメモリＢＭ
の各アドレスのアドレス順を示す。図６（ａ）のジグザ
グスキャンと図６（ｂ）のラスタスキャンとを同時に開
始した場合における各アドレスのアクセス順の差を求め
ると、図６（ｃ）のようになる。

【００６７】図６（ｃ）においても、正の値はまだ書き
込まれていないデータを読み出すことを意味し、０は同
一アドレスのデータを同時に読み出しおよび書き込みす
ることを意味し、これらはいずれも不可能である。ま
た、−６４以下の値はｎ番目のブロックのデータを読み
出していないときにｎ＋１番目のブロックのデータを書
き込むことを意味する。したがって、アクセス順の差
は、−６３以上−１以下の範囲内にあることが必要とな
る。

【００６８】図７（ａ），（ｂ），（ｃ）は読み出し開
始を書き込み開始よりもそれぞれ２８クロック、３２ク
ロックおよび３６クロック遅らせた場合のジグザグスキ
ャンおよびラスタスキャンにおける各アドレスのアクセ
ス順の差を示す。

【００６９】図７（ａ）に示すように、読み出し開始を
書き込み開始よりも２８クロック遅らせた場合には、ア
クセス順の差の範囲は−５５から−１までとなる。図７
（ｂ）に示すように、読み出し開始を書き込み開始より
も３２クロック遅らせた場合には、アクセス順の差の範
囲は−５９から−５までとなる。図７（ｃ）に示すよう
に、読み出し開始を書き込み開始よりも３６クロック遅
らせた場合には、アクセス順の差の範囲は−６３から−
９までとなる。

【００７０】図７の結果より、読み出し開始を書き込み
開始よりも２８〜３６クロック遅らせることにより、１
つのブロックメモリＢＭでデータをジグザグ並びからラ
スタ並びへ変換することが可能となる。

【００７１】同様に、図１の画像データ圧縮装置による
符号化では、ブロックメモリ３にラスタスキャンの順に
書き込みを行い、ブロックメモリ３からジグザグスキャ
ンの順に読み出しを行う。この場合も、読み出し開始を
書き込み開始よりも２８〜３６クロック遅らせることに
より、１つのブロックメモリＢＭでデータをラスタ並び
からジグザグ並びに変換することが可能となる。

【００７２】図８は図１の画像データ圧縮装置による符
号化時におけるブロックメモリのアドレス指定の一例を
示す図である。図中の数字は、ブロックメモリのアドレ
スを示す。

【００７３】書き込みアドレスＡＷに基づいて列方向の
ラスタスキャンの順に書き込みが行われ、読み出しアド
レスＡＲに基づいてジグザグスキャンの順に読み出しが
行われる。

【００７４】図８の例では、１番目のブロックのデータ
の書き込み開始から３２クロック遅延して１番目のブロ
ックのデータの読み出しが開始され、２番目のブロック
のデータの書き込み開始から３２クロック遅延して２番
目のブロックのデータの読み出しが開始される。

【００７５】この場合、ブロックメモリのアドレス
“７”において１番目のブロックのデータの書き込みか
ら１番目のブロックのデータの読み出しまでの時間が４
クロック分と最も短い。また、ブロックメモリのアドレ
ス“５６”において１番目のブロックのデータの読み出
しから２番目のブロックのデータの書き込みまでの時間
が４クロック分と最も短い。

【００７６】図９は図２の画像データ伸長装置による復
号化時におけるブロックメモリのアドレス指定の一例を
示す図である。図中の数字は、ブロックメモリのアドレ
スを示す。

【００７７】書き込みアドレスＡＷに基づいてジグザグ
スキャンの順に書き込みが行われ、読み出しアドレスＡ
Ｒに基づいて列方向のラスタスキャンの順に読み出しが
行われる。

【００７８】図９の例では、１番目のブロックのデータ
の書き込み開始から３２クロック遅延して１番目のブロ
ックのデータの読み出しが開始され、２番目のブロック
のデータの書き込み開始から３２クロック遅延して２番
目のブロックのデータの読み出しが開始される。

【００７９】この場合、ブロックメモリのアドレス“５
６”において１番目のブロックのデータの書き込みから
１番目のブロックのデータの読み出しまでの時間が４ク
ロック分と最も短い。また、ブロックメモリのアドレス
“７”において１番目のブロックのデータの読み出しか
ら２番目のブロックのデータの書き込みまでの時間が４
クロック分と最も短い。

【００８０】上記のように、図１の画像データ圧縮装置
および図２の画像データ伸長装置においては、ブロック
メモリに対する各ブロックのデータの書き込みおよび読
み出しを並行して行うことができるとともに、読み出し
動作および書き込み動作をそれぞれ連続的に行うことが
できる。したがって、１つのブロックメモリで各ブロッ
クのデータをジグザグ並びからラスタ並びにまたはラス
タ並びからジグザグ並びに高速に変換することが可能に
なるとともに、システムの小型化および低コスト化が図
られる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における画像データ圧縮
装置の構成を示すブロック図である。

【図２】本発明の第２の実施例における画像データ伸長
装置の構成を示すブロック図である。

【図３】図１の画像データ圧縮装置および図２の画像デ
ータ伸長装置におけるブロックメモリに対する書き込み
タイミングおよび読み出しタイミングを示す図である。

【図４】ジグザグスキャンにおける各アドレスのアクセ
ス順、ラスタスキャンにおける各アドレスのアドレス順
およびアクセス順の差を示す図である。

【図５】読み出し開始を書き込み開始よりもそれぞれ２
９クロック、３２クロックおよび３５クロック遅らせた
場合のアクセス順の差を示す図である。

【図６】ジグザグスキャンにおける各アドレスのアクセ
ス順、ラスタスキャンにおける各アドレスのアクセス順
およびアクセス順の差を示す図である。

【図７】読み出し開始を書き込み開始よりもそれぞれ２
８クロック、３２クロックおよび３６クロック遅らせた
場合のアクセス順の差を示す図である。

【図８】図１の画像データ圧縮装置による符号化時にお
けるブロックメモリのアドレス指定の一例を示す図であ
る。

【図９】図２の画像データ伸長装置による符号化時にお
けるブロックメモリのアドレス指定の一例を示す図であ
る。

【図１０】ＤＣＴ方式の画像データ圧縮および画像デー
タ伸長を実行するためのシステムの基本構成を示すブロ
ック図である。

【図１１】画像データのブロック化を示す図である。

【図１２】８×８画素ブロックおよびＤＣＴ処理された
ブロックを示す図である。

【図１３】量子化されたＤＣＴ係数の一例を示す図であ
る。

【図１４】ジグザグスキャンを説明するための図であ
る。

【図１５】ブロックメモリを示す図である。

【図１６】列方向のラスタスキャン、行方向のラスタス
キャンおよびジグザグスキャンを示す図である。

【図１７】２つのブロックメモリを用いてデータをジグ
ザグ並びからラスタ並びに変換する方法を示す図であ
る。

【図１８】１つのブロックメモリを用いた従来の画像圧
縮システムの動作を示す図である。

【符号の説明】

１ ＤＣＴ処理部 ２ 量子化部 ３，８，ＢＭ ブロックメモリ ４ ハフマン符号化部 ５，１１ カウンタ ６，１２ ジグザグアドレス発生部 ７ ハフマン復号化部 ９ 逆量子化部 １０ 逆ＤＣＴ処理部

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 第１および第２のポートを有し、複数行
   および複数列の２次元のデータからなるブロックを記憶
   するための記憶手段と、 前記記憶手段に前記第１のポートを介してブロックのデ
   ータをラスタスキャンの順に書き込む書き込み動作を連
   続的に繰り返し行う書き込み手段と、 前記書き込み手段による書き込み動作と並行して前記記
   憶手段に記憶されたブロックのデータを前記第２のポー
   トを介してジグザグスキャンの順に読み出す読み出し動
   作を連続的に繰り返し行う読み出し手段とを備え、 前記ブロックは８行および８列の６４個のデータからな
   り、前記書き込み手段による前記ラスタスキャンの方向
   は前記読み出し手段による前記ジグザグスキャンの最初
   のスキャン方向と異なり、前記読み出し手段は、前記書
   き込み手段による各書き込み動作の開始から２９個以上
   ３５個以下のデータ分ずつ遅延して各読み出し動作を開
   始することを特徴とする画像データ圧縮装置。
2. 【請求項２】 第１および第２のポートを有し、複数行
   および複数列の２次元のデータからなるブロックを記憶
   するための記憶手段と、 前記記憶手段に前記第１のポートを介してブロックのデ
   ータをラスタスキャンの順に書き込む書き込み動作を連
   続的に繰り返し行う書き込み手段と、 前記書き込み手段による書き込み動作と並行して前記記
   憶手段に記憶されたブロックのデータを前記第２のポー
   トを介してジグザグスキャンの順に読み出す読み出し動
   作を連続的に繰り返し行う読み出し手段とを備え、 前記ブロックは８行および８列の６４個のデータからな
   り、前記書き込み手段による前記ラスタスキャンの方向
   は前記読み出し手段による前記ジグザグスキャンの最初
   のスキャン方向と同じであり、前記読み出し手段は、前
   記書き込み手段による各書き込み動作の開始から２８個
   以上３６個以下のデータ分ずつ遅延して各読み出し動作
   を開始することを特徴とする画像データ圧縮装置。
3. 【請求項３】 第１および第２のポートを有し、複数行
   および複数列の２次元のデータからなるブロックを記憶
   するための記憶手段と、 前記記憶手段に前記第１のポートを介してブロックのデ
   ータをジグザグスキャンの順に書き込む書き込み動作を
   連続的に繰り返し行う書き込み手段と、 前記書き込み手段による書き込み動作と並行して前記記
   憶手段に記憶されたブロックのデータを前記第２のポー
   トを介してラスタスキャンの順に読み出す読み出し動作
   を連続的に繰り返し行う読み出し手段とを備え、 前記ブロックは８行および８列の６４個のデータからな
   り、前記読み出し手段による前記ラスタスキャンの方向
   は前記書き込み手段による前記ジグザグスキャンの最初
   のスキャン方向と異なり、前記読み出し手段は、前記書
   き込み手段による各書き込み動作の開始から２９個以上
   ３５個以下のデータ分ずつ遅延して各読み出し動作を開
   始することを特徴とする画像データ伸長装置。
4. 【請求項４】 第１および第２のポートを有し、複数行
   および複数列の２次元のデータからなるブロックを記憶
   するための記憶手段と、 前記記憶手段に前記第１のポートを介してブロックのデ
   ータをジグザグスキャンの順に書き込む書き込み動作を
   連続的に繰り返し行う書き込み手段と、 前記書き込み手段による書き込み動作と並行して前記記
   憶手段に記憶されたブロックのデータを前記第２のポー
   トを介してラスタスキャンの順に読み出す読み出し動作
   を連続的に繰り返し行う読み出し手段とを備え、 前記ブロックは８行および８列の６４個のデータからな
   り、前記読み出し手段による前記ラスタスキャンの方向
   は前記書き込み手段による前記ジグザグスキャンの最初
   のスキャン方向と同じであり、前記読み出し手段は、前
   記書き込み手段による各書き込み動作の開始から２８個
   以上３６個以下のデータ分ずつ遅延して各読み出し動作
   を開始することを特徴とする画像データ伸長装置。