JPH08115502A

JPH08115502A - 信号記録装置

Info

Publication number: JPH08115502A
Application number: JP6249003A
Authority: JP
Inventors: Minoru Kawahara; 実河原; Hitoshi Tsujii; 均辻井; Kazuo Tomita; 和男富田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-10-14
Filing date: 1994-10-14
Publication date: 1996-05-07
Also published as: US5963384A

Abstract

(57)【要約】【構成】１ビットのスタートビットＳＢと２ビットの
モード設定ビットＰＤの後に、ａに示すシングルビット
モードでは３ビットのグループビットＧＰ及び３ビット
のチャンネルビットＣＬが、ｂに示すマルチビットモー
ドでは３ビットのグループビットＧＰ及び８ビットのビ
ットパターンＢＰが、ｃに示すＤ／Ａデータでは４ビッ
トのチャンネル番号ＤＡＮ及び８ビットのデータＤＡＤ
がそれぞれ続けられた後、１ビットの偶数パリティＰＥ
が付加され、また、シングルビットモード及びマルチビ
ットモードには継続フラグＣＦがさらに付加される。【効果】短時間で制御データの伝送を行うことがで
き、時間軸方向の分解能が向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、回転ヘッドを備える回
転ドラムに回転トランスを介して記録データ信号を伝送
し、データ記録を行う信号記録装置に関する。

【０００２】

【従来の技術】従来、磁気テープ等の記録媒体を用い、
回転ドラムに備えられた回転ヘッドによってこの記録媒
体にデータの記録を行うビデオテープレコーダいわゆる
ＶＴＲ等の磁気記録装置においては、ローター側、即ち
回転ドラム側とステーター側との間に設けられた回転ト
ランスを介して記録信号を送受信している。

【０００３】ここで、アナログＶＴＲの概略的な構成を
図６に示す。この図６に示すように、アナログＶＴＲに
おいては、記録ヘッド４０の巻線と回転トランス３８の
巻線及び再生ヘッド４１の巻線と回転トランス３９の巻
線とを直結し、記録アンプ３４及び再生アンプ３５をス
テーター側に配置した簡易な構成を持つ。

【０００４】データの記録時には、信号入力端子３０か
ら入力される映像信号が変調器３２に送られて変調され
る。このとき、信号切換器３６は端子ａ側に、信号切換
器３７は端子ｃ側にそれぞれ切り換えられている。よっ
て、上記変調器３２からの出力信号は、記録アンプ３
４、信号切換器３６、３７、及び回転トランス３８を介
して記録信号として記録ヘッド４０から図示しない磁気
テープに記録される。また、データの再生時には、再生
ヘッド４１によって図示しない磁気テープから記録信号
が読み出され、再生信号として出力される。このとき、
信号切換器３６は端子ｂ側に、信号切換器３７は端子ｄ
側にそれぞれ切り換えられている。よって、上記再生ヘ
ッド４１からの再生信号は、回転トランス３９、信号切
換器３７、３６、及び再生アンプ３５を介して復調器３
３に送られる。この復調器３３では、送られた再生信号
を映像信号に復調する。この映像信号は信号出力端子３
１から出力される。

【０００５】上述のようなアナログＶＴＲの回転トラン
スにおいては、記録信号のレベルに較べて微弱な再生信
号はクロストークによって消され、記録しながら再生を
行うようないわゆる記録コンフィデンス機能を実現する
ことができない。また、ディジタルＶＴＲにおいては、
扱う周波数が高いために回転トランスや配線の引き回し
により生じる浮遊容量やインダクタンスが高域の特性を
劣化させ、また、多チャンネル同時記録による回転トラ
ンスの段数の増加が問題となってきた。

【０００６】そこで、近年、特にディジタルＶＴＲにお
いては、上述の問題を解決するために、回転ドラム上に
記録再生アンプを搭載する方式が主流となってきた。こ
のような信号記録再生装置では、回転トランスに通す記
録再生信号のレベルを揃えることができるので、この記
録再生信号に対するクロストークの影響を軽減すること
ができる。また、ヘッドとアンプとの距離を著しく短縮
することができるので、上述した配線の引き回しによる
影響も軽減することができる。さらに、回転ドラム上に
スイッチング回路を搭載することができるので、対向す
る２個のヘッドは回転トランスの１段を共用することも
可能である。

【０００７】ところが、上述のディジタルＶＴＲにおい
ては、スイッチングやモード切り換え、及び記録電流の
調整等の処理は回転ドラム上に委ねられることになる。
これらの制御をステーター側から制御するには、回転ド
ラムへの制御信号の伝送が必要になり、経路の制限か
ら、一般的に直列データ信号を使用している。

【０００８】従来の並直列変換方式による波形である、
複合シリアル制御信号（以下、ＭＰＸ信号という）のデ
ータフォーマットを図７に示す。このＭＰＸ信号内の１
６ビットのビットパターンＢＰによって０〜１５までの
１６本の線を制御している。また、１６本の制御線のオ
ン／オフは、各ビットの１／０に対応している。例え
ば、５番の制御線をオンにする場合には、ビットパター
ンＢＰの５ビット目を１にして、このＭＰＸ信号を転送
する。

【０００９】このような直列データ信号のＭＰＸ信号
は、ステーター側で各制御線の情報をラッチし、動作モ
ードやタイミングに対応してそのラッチした値を変化さ
せた後、この変化させた値をシフトレジスタによって並
直列変換することにより生成される。この直列データ信
号は回転トランスに入力される。回転ドラム側では、こ
の直列データ信号を直並列変換することにより、ステー
ター側のラッチによる情報と同じ情報を得ることができ
る。このように、ＭＰＸ信号の生成及び変換を行う回路
は簡易なものである。

【００１０】

【発明が解決しようとする課題】ところで、上記方法に
よって生成されるＭＰＸ信号においては、制御線１本に
付き一定の時間幅を持つ一つのタイミングが割り当てら
れているので、制御線の本数が増えるとそれに比例して
直列データの長さが長くなる。これにより、直列データ
信号の伝送が開始されると、この伝送が終了するまで次
の直列データ信号の伝送を開始することができないの
で、ある変化から次の変化までの時間間隔が拡がってし
まう。

【００１１】また、上記方法においてはタイミングによ
って制御線を特定しているので、直列データの一部を部
分的に伝送する方法を用いて時間短縮を行うことは不可
能である。

【００１２】さらに、制御線の本数が増えた場合には、
より多くのタイミングが要求されるので、必要とされる
制御が困難になる場合が多くなる。つまり、時間軸方向
の分解能が粗くなるから、制御線を増やしても充分に制
御を行うことができなくなる。

【００１３】そこで、本発明は上述の実情に鑑み、回転
ドラム側に、より迅速に時間軸方向の分解能が高い制御
データ信号を伝送することができる信号記録装置を提供
するものである。

【００１４】

【課題を解決するための手段】本発明に係る信号記録装
置は、スタートビット、制御信号の種類情報、及びこの
制御信号の制御対象の識別情報を含む一群の直列データ
信号を回転トランスを介して回転ドラムに伝送した後に
デコードし、上記制御対象を制御することにより上述し
た課題を解決する。

【００１５】ここで、上記制御対象は記録アンプ、消去
アンプ及び再生アンプであり、これら制御対象のオンオ
フ動作を制御することを特徴とする。

【００１６】また、上記制御対象は記録信号及び消去信
号の振幅であることを特徴とする。

【００１７】さらに、上記制御対象は消去信号の周波数
であることを特徴とする。

【００１８】そのうえ、上記直列データ信号の最後に後
続のデータブロックの有無を示す継続フラグを付加する
ことを特徴とする。

【００１９】

【作用】本発明においては、スタートビット、制御信号
の種類情報、制御対象として記録アンプ、再生アンプ、
及び消去アンプで用いられる消去信号の振幅のいずれで
あるのかを示す識別情報、及び継続フラグを直列データ
信号として回転ドラム側に伝送し、回転ドラム側ではこ
の直列データ信号をデコードして必要な制御対象を制御
する。

【００２０】

【実施例】以下、本発明の好ましい実施例について、図
面を参照しながら説明する。図１には、本発明に係る信
号記録装置を用いたディジタル信号記録再生装置の概略
的な構成を示す。具体的には１チャンネル当たりのデー
タレートが１１０Ｍｂｐｓ(bits per second) のディジ
タルＶＴＲであって、データ信号の最高基本周波数は５
５ＭＨｚであるとする。

【００２１】記録媒体である図示しない磁気テープは図
示しない回転ドラムに１８０°巻かれており、データ記
録時には、同一チャンネルの記録信号は１８０°対向し
て配置された２個の記録ヘッドにより交互に記録され
る。また、データ再生時には、記録ヘッドと同様に１８
０°対向して配置された２個の再生ヘッドにより交互に
信号が再生される。図１中の記録ヘッド及び再生ヘッド
に付した記号は記録ヘッドと再生ヘッドとの組合せ対応
を表しており、具体的には、例えば記録ヘッドＲ１Ａが
記録した記録信号は再生ヘッドＰＢ１Ａによって再生さ
れ、また、記録ヘッドＲ１Ａと記録ヘッドＲ２Ａとは対
向していることを示す。この対向する１対のヘッドをま
とめて１チャンネルとすると、全部でＡ、Ｂ、Ｃ、Ｄの
４チャンネルをもつので、この実施例のディジタルＶＴ
Ｒ全体での記録データレートは４４０Ｍｂｐｓとなって
いる。また、回転ドラムの回転数は１２０ｒｐｓ(revol
ution per second) であり、記録トラック１本当たりの
時間は４．１６７ｍｓとなる。

【００２２】このように４チャンネル分の記録ヘッドと
再生ヘッド、及び２個の消去ヘッドの信号出力タイミン
グを図２に示す。２個の消去ヘッドＥｒ１、Ｅｒ２は、
図２のａに示すタイミングで磁気テープに対して順次信
号記録を行う。また、データ記録時には、Ａ、Ｂ、Ｃ、
Ｄの４チャンネル分の２個１対となった記録ヘッドＲ１
ＡとＲ２Ａ、Ｒ１ＢとＲ２Ｂ、Ｒ１ＣとＲ２Ｃ、及びＲ
１ＤとＲ２Ｄが、それぞれ図２のｂ、ｃ、ｄ、ｅに示す
タイミングで順次信号記録を行い、データ再生時には、
上記４チャンネル分の記録ヘッドに対応する４チャンネ
ル分の２個１対となった再生ヘッドＰＢ１ＡとＰＢ２
Ａ、ＰＢ１ＢとＰＢ２Ｂ、ＰＢ１ＣとＰＢ２Ｃ、及びＰ
Ｂ１ＤとＰＢ２Ｄとが、図２のｆ、ｇ、ｈ、ｉに示すタ
イミングで磁気テープから順次信号再生を行う。

【００２３】次に、チャンネルＡだけに注目して記録系
の説明を行う。

【００２４】ディジタル信号処理回路１から入力された
データ信号は、回転トランス３ａの１次側、即ちステー
ター側に供給される。この信号は、回転トランス３ａの
２次側、即ちローター側に至ると、回転トランス３ａの
伝送歪みによりジッタを含んだ波形となるので、回転ト
ランス３ａのクロック専用段８ａから与えられるクロッ
クを用いて記録アンプ５ａに内蔵されたフリップフロッ
プで同期化され、ジッタのない信号に整形される。上記
フリップフロップの出力電圧は電圧電流変換されること
により記録電流が得られ、この記録電流は記録ヘッドＲ
１Ａに供給されることにより磁気テープ上に記録がなさ
れる。このとき、この記録電流は記録アンプ５ａの外部
より供給される電流制御信号Ｓ６の電圧に比例した値と
なる。

【００２５】一方、回転トランス３ａの２次側に至った
信号は、上記記録ヘッドＲ１Ａと１８０°対向した記録
ヘッドＲ２Ａに接続された記録アンプ５ｃにも供給され
る。この記録アンプ５ｃの動作は上記記録アンプ５ａと
全く同じである。上記記録ヘッドＲ１Ａと記録ヘッドＲ
２Ａとは互いに対向しているので、一方の記録ヘッドが
記録を行っている期間には、他方の記録ヘッドは磁気テ
ープと接触していない。つまり、記録ヘッドＲ１Ａが記
録を行っている最中には記録ヘッドＲ２Ａは空走してお
り、このときに記録ヘッドＲ２Ａには記録電流を流す必
要はない。また、記録ヘッドＲ１Ａと記録ヘッドＲ２Ａ
とが逆の場合にも同様である。もし、記録ヘッドが空走
しているときに記録電流を流し続けると、回転ドラム上
の消費電力が著しく増えて加熱するうえ、電源経路の雑
音が増えることにより、再生信号の質を劣化させること
にもつながる。このとき、記録ヘッドが磁気テープに接
触した時点で電流をオンにして、磁気テープから離れた
時点で電流をオフにすれば、両方の記録ヘッドが記録し
ない状態になる期間が最短となって効率が良いので、そ
の切り換えタイミングは正確に制御されなくてはならな
い。また、この実施例のディジタルＶＴＲの動作状態が
記録状態でないときには、上記２つの記録ヘッドＲ１
Ａ、Ｒ２Ａ対して記録電流を流さない。

【００２６】このような動作を実現するために、各記録
アンプ５ａ、５ｃは記録電流をオン／オフする機能を持
っており、その記録電流をオン／オフする機能を制御す
る制御信号が制御信号Ｓ５、Ｓ７である。即ち、ディジ
タルＶＴＲが記録状態であり、かつ磁気テープが記録ヘ
ッドＲ１Ａと接触している期間だけ制御信号Ｓ５がオン
を示すロジックレベル１となり、それ以外はロジックレ
ベルは０となる。記録ヘッドＲ２Ａについても、磁気テ
ープに接触している期間であってディジタルＶＴＲが記
録状態であるときだけ制御信号Ｓ７が１となり、それ以
外は０となる。

【００２７】次に、上記チャンネルＡの記録系に対応す
るチャンネルＡの再生系について説明を行う。

【００２８】再生系においても、対向した２個の再生ヘ
ッドが１段の回転トランスを交互に利用しているので、
記録系と同様に切り換え制御が必要となる。

【００２９】再生ヘッドＰＢ１Ａ、ＰＢ２Ａは対向して
おり、記録ヘッドＲ１Ａ、Ｒ２Ａがそれぞれ記録した磁
気テープ上のトラックをトレースするように配置されて
いる。再生ヘッドＰＢ１Ａには再生アンプ４₁ａが接続
されており、再生ヘッドＰＢ１Ａの出力信号を増幅して
電圧として出力するが、その出力電圧をオフする機能が
内蔵されている。再生ヘッドＰＢ１Ａからの出力電圧が
オフされた状態においては、入力信号を出力端子２０に
伝搬しないと同時に、出力端子２０をフローティング状
態にする。また、再生ヘッドＰＢ２Ａに関しても、再生
アンプ４₁ａと同様の機能を持つ再生アンプ４₂ａが接
続されている。この機能により、再生ヘッドＰＢ１Ａ、
ＰＢ２Ａの内のどちらか一方の再生ヘッドからの出力電
圧を交互に能動状態にすることが可能である。例えば、
再生ヘッドＰＢ１Ａが磁気テープと接触している期間
に、再生アンプ４₁ａをオンにし、再生アンプ４₂ａを
オフにしておけば、出力端子２０は並列に接続された出
力端子２１の影響を避けることができる。再生アンプの
雑音は殆ど入力段において発生するので、このような制
御を行わずに単純に加算をしてしまうと、雑音レベルが
３ｄＢも上昇する。このようにして、再生ヘッドＰＢ１
Ａ、ＰＢ２Ａから得られた出力電圧は、時分割で共用す
る１段の回転トランス２ａによってステーター側に伝送
される。

【００３０】この切り換え機能を実現するために、再生
アンプ４₁ａ、４₂ａは制御信号Ｓ２、Ｓ４によってそ
れぞれ制御される。これらの制御信号Ｓ２、Ｓ４のロジ
ックレベルが０のときには再生アンプ４₁ａ、４₂ａか
らの出力はオフされ、ロジックレベルが１のときには再
生アンプ４₁ａ、４₂ａからの出力はオンにされる。こ
こで、再生ヘッドＰＢ１Ａは、記録ヘッドＲ１Ａによっ
て形成された磁気テープ上のトラックをトレースしてい
る期間だけ再生を行わなくてはならない。これは、も
し、この再生期間が記録されたトラックよりも短い場合
には、記録された情報の全てを取り出すことができず、
逆に再生期間が記録されたトラックよりも長い場合に
は、対向する再生ヘッドＰＢ２Ａの出力を阻害するため
である。従って、再生アンプ４₁ａ、４₂ａのオン／オ
フの制御も、記録系の記録アンプ５ａ、５ｃのオン／オ
フの制御と同様に正確に制御されなくてはならない。

【００３１】次に、消去ヘッドについて説明を行う。

【００３２】この実施例においては、消去ヘッドは記録
ヘッドの４倍の幅を持つので、４トラックをまとめて消
去することができる。よって、消去ヘッドの個数は記録
ヘッドの個数の４分の１で済み、対向した２個の消去ヘ
ッドが設けられている。

【００３３】消去ヘッドＥｒ１には、記録ヘッドと同様
に消去アンプ１２が接続されている。この消去アンプ１
２は、例えば記録アンプ５ａと全く同じ回路であり、オ
ン／オフの制御信号Ｓ９及び電流制御信号Ｓ１０が入力
される。これらの制御方法は記録系と同様であり、ディ
ジタルＶＴＲが記録状態にあり、かつ消去ヘッドＥｒ１
が磁気テープと接触している期間だけ制御信号Ｓ９が１
となり、記録信号の消去が行われる。また、消去電流に
ついても、適正な電流値で消去を行うように、電流制御
信号Ｓ１０の電圧によって調整している。このとき、デ
ータ記録と異なるのは、上記消去アンプ１２に入力され
る信号である。即ち、記録アンプは回転トランスからの
データ信号を入力しているのに対して、消去アンプ１２
は回転トランス８ａから供給されるクロック信号がロジ
ック回路１０内の分周器１０ｅで分周された信号を入力
している。これは、消去信号が記録信号とは異なって単
一周波数の信号であるためである。このロジック回路１
０により、回転トランスを専用に割り当ててステーター
側から消去信号を供給する必要がなくなる。尚、消去信
号の周波数は、変調方式や磁気テープの種類等によりそ
の最適値が異なるので分周値を可変にしている。

【００３４】また、この信号記録装置の駆動系において
は、回転ドラム１６の回転による発生周波数（ＦＧ信
号）及びパルス（ＰＧ信号）がサーボ回路１５に送られ
て、回転ドラム１６の回転速度が検出される。このサー
ボ回路１５には、信号入力端子１７から入力される参照
同期信号が送られており、サーボ回路１５では上記参照
同期信号に基づいて上記回転速度を修整する。これによ
り、サーボ回路１５からはドライブ信号が上記回転ドラ
ム１６に送られて、回転ドラム１６の回転が制御され
る。また、上記サーボ回路１５で検出された回転ドラム
１６の回転速度等の検出信号は多重信号処理回路７に送
られる。この多重処理回路７では、送られた検出信号を
参照し、システムコントローラ６からの制御に基づいて
ディジタル信号処理回路１からのデータ信号を信号処理
する。

【００３５】本実施例においては、データの記録電流及
び消去電流をＤ／Ａ（ディジタル／アナログ）コンバー
タ１１から出力される電圧によって制御している。この
Ｄ／Ａコンバータ１１は、１つの集積回路即ちＩＣ(Int
egrated Circuit)として構成されており、分解能が８ビ
ットのＤ／Ａコンバータが１２チャンネル分内蔵されて
いる。このＤ／Ａコンバータ１１の入力はシフトレジス
タ方式であり、図３にその入力データフォーマットを示
す。

【００３６】上記Ｄ／Ａコンバータ１１に入力される入
力線１３は、図３のｄに示す直列データ信号ＤＡＳＤ、
図３のｅに示す上記直列データ信号ＤＡＳＤの転送クロ
ック信号ＤＡＣＫ、及び図３のｆに示す転送終了信号Ｄ
ＡＬＤの３本である。直列データ信号ＤＡＳＤにはＤ／
Ａコンバータ１１のチャンネルを表す４ビットのアドレ
ス及びこのアドレスに書き込まれる８ビットのデータが
時分割で割り振られており、この１２ビット分のアドレ
ス及びデータは図３のｃに示すデータ信号ＤＡ＿ｄａｔ
ａの内容で対応している。上記直列データ信号ＤＡＳＤ
を取り込むためのクロック信号が転送クロック信号ＤＡ
ＣＫであり、この転送クロック信号ＤＡＣＫの各パルス
の立ち上がりによって直列データ信号ＤＡＳＤは１ビッ
トずつ上記Ｄ／Ａコンバータ１１に入力されていく。こ
のようにして合計１２ビット分のアドレス及びデータが
上記Ｄ／Ａコンバータ１１に取り込まれた後、転送終了
信号ＤＡＬＤにパルスを印加すれば、その指定されたチ
ャンネルの出力電圧が指定された値に変化する。

【００３７】上記Ｄ／Ａコンバータ１１の入力線１３が
３本に集約されているのは、ＩＣ間の結線の本数を減ら
すためである。また、この種のＤ／Ａコンバータの消費
電力は非常に少ないので、回転ドラムに搭載するのに最
適である。

【００３８】尚、本実施例においては、回転トランス８
ａから供給されるクロック信号を２分周して処理クロッ
ク信号ＣＫＯを生成し、この処理クロック信号ＣＫＯを
ロジック回路１０内部の処理クロック信号として用いる
ことにより、制御回路１０ｄにおいて転送される直列デ
ータ信号ＤＡＳＤを生成している。また、上記ロジック
回路１０においては、クロック信号をさらに３２分周す
ることにより、周期が５８２ｎｓの転送クロック信号Ｄ
ＡＣＫを得ている。

【００３９】以上、説明してきたように、回転ドラム上
には多くの制御信号のための制御線が必要である。図１
中に示すオン／オフ制御信号のための制御線だけでも１
８本であり、その他に記録ヘッドによる再生機能や再生
アンプの節電スイッチ等の制御を行うための制御線も必
要となる。しかも、これらの制御信号は、回転ドラムの
外部からの設定によって変化させなくてはならない。本
発明のディジタル信号記録装置においては、このように
複雑な制御信号を回転トランス８ｂの１段のみで伝送さ
れる複合シリアル制御信号、即ちＭＰＸ信号と、このＭ
ＰＸ信号の内容を読み取るロジック回路１０によって実
現している。

【００４０】このＭＰＸ信号はシリアルデータであり、
ディジタル信号処理回路１からのデータ信号が、システ
ムコントローラ６によって制御される多重信号処理回路
７において信号処理された後、回転トランス８ｂを介し
て伝送されるためには、直流及び低域成分を含まない信
号でなくてはならない。実施例においては、これを実現
するために、図３のｂに示す変調信号ＮＲＺＩを用いた
位相変調方式で変調している。具体的には、この位相変
調方式では１ビット幅を前後半分に分け、データの０は
前半が正で後半が負、データの１は前半が負で後半が正
という信号に変調するものである。この位相変調方式に
より変調された信号は、正の期間と負の期間とが常に等
しく、デューティー比が５０％であるので、この位相変
調方式は低域を除去するためには好都合なものである。

【００４１】このＭＰＸ信号は、図１に示す回転トラン
ス８ｂからレベル変換器９を介してロジック回路１０に
入力される。また、図３のａに示す記録信号の同期化用
のクロック信号ＣＫも回転トランス８ａからレベル変換
器９を介して記録クロック信号ＣＫＰとしてロジック回
路１０に供給される。これは、ＭＰＸ信号の伝送クロッ
ク信号として記録信号のクロックを使用しているからで
ある。

【００４２】ロジック回路１０内の復調器１０ａは、位
相変調されたＭＰＸ信号を復調して変調前の直列データ
列に戻す。このＭＰＸ信号の復調について、図４を用い
て以下に説明する。上記復調器１０ａには、記録信号の
クロックとデータレートとの関係に応じて、モード０、
モード１、及びモード２の３種類のモードが用意されて
いる。モード０ではデータ１ビットが１クロックとな
り、モード２ではデータ１ビットが２クロックとなり、
モード１では１ビットが４クロックとなっている。この
３種類のモードは、記録データのレート、必要とされる
スイッチング時間の分解能、回路の動作速度限界、及び
消費電力等の様々な条件を考慮して選択される。

【００４３】先ず、モード０では、復調器１０ａが、図
４のａに示す記録クロック信号ＣＫＰの矢印のタイミン
グで図４のｂに示すＭＰＸ信号ＰＥＩＮを読み取る。こ
のタイミングにおいてＭＰＸ信号ＰＥＩＮの前半及び後
半が読み取られるので、多少の時間を経た後、直列デー
タ列ＮＲＺＯとして図４のｄに示すように、０又は１が
出力される。ここで図３のｃに示す処理クロック信号Ｃ
ＫＯと記録クロック信号ＣＫＰとは同じ周期となってい
る。

【００４４】次に、モード２では、データレートがモー
ド０のデータレートの半分になっているので、ＭＰＸ信
号ＰＥＩＮの前半と後半とは共に同じクロック極性で読
み取られる。この場合には、図４のａに示す記録クロッ
ク信号ＣＫＰの立ち上がりエッジによってＭＰＸ信号Ｐ
ＥＩＮが読み取られている。また、変調前のデータレー
トは記録クロック信号ＣＫＰが２クロックでデータ１ビ
ットであるので、図３のｃに示す処理クロック信号ＣＫ
Ｏは記録クロック信号ＣＫＰの２倍の周期となってい
る。

【００４５】最後に、モード１では、データレートが更
にモード２のデータレートの半分になっているので、Ｍ
ＰＸ信号ＰＥＩＮの前後半は記録クロック信号ＣＫＰ２
クロックずつで読み取られ、処理クロック信号ＣＫＯは
記録クロック信号ＣＫＰの４倍の周期となっている。

【００４６】このようにして得られた直列データ列ＮＲ
ＺＯは、図５に示すデータフォーマットとなっており、
図１のデコーダ１０ｂによって解読される。

【００４７】図５に示すデータフォーマットの特徴は、
変化させたい制御線の状態だけを伝送すること、複数の
制御線を同時に変化させることができること、及びＤ／
Ａコンバータ１１の設定に必要な情報及び消去信号の分
周比を伝送できることである。また、図５に示す３種類
のデータフォーマットをそれぞれ選択するために、１ビ
ットのスタートビットＳＢと２ビットのモード設定ビッ
トＰＤを用いている。

【００４８】また、上記デコーダ１０ｂから出力される
直列データ列ＮＲＺＯは、ポート回路１０ｃに入力さ
れ、このポート回路１０ｃからは複数の制御信号が出力
される。これら制御信号のための制御線は機能毎にグル
ープ分けされている。これは、信号線を整理し易くする
ためであり、具体的には、例えばグループ１は記録オン
／オフ制御線、グループ２は再生オン／オフ制御線等に
割り当てて、グループ内のチャンネル番号はデータ記録
及び再生の対応に合わせて統一しておくことにより、一
貫性のあるデータ処理を行うことができる。さらに、後
述するようにグループ番号を省略することも可能とな
り、また、ロジック回路１０自体も階層構造によって設
計することができる。

【００４９】次に、各データフォーマットについて詳細
に説明する。

【００５０】先ず、シングルビットモードについて説明
する。

【００５１】従来、データ転送においては、１単位の転
送において全制御線の１又は０の情報を一式転送する方
式が一般的である。この転送されたデータを受信する受
信側では、簡易なシリアルパラレル変換回路及びラッチ
回路を持つことにより、容易にデータ処理を行うことが
できる。ところが、本実施例にように、制御線の本数が
増加してくると、この制御線の本数に比例して１単位の
転送に必要な時間が長くなり、制御線を変化させること
ができる最小時間の単位が長くなってしまう。つまり、
時間軸方向の分解能が劣化したことになる。

【００５２】そこで、通常、同時に変化させる制御線は
１本であり、多くても３本程度で、他の制御線は変化し
ないことに注目して、本実施例に示すデータフォーマッ
トでは、各制御線にアドレスを付けておき、変化させた
い制御線のアドレスと１／０の情報だけを送り、１回の
データ転送時間を短くする。１ビットだけの変化である
ならば、最短の１１クロックで完結することができる。
また、複数の端子を同時に変化させることも想定し、続
けて送るコマンドを一度に同時に出力することができる
機能も備える。これにより、制御線を３本同時に変化さ
せる場合にも、２９クロックでデータ転送し終えること
ができる。

【００５３】具体的には、図５のａに示すように、最初
に１ビットのスタートビットＳＢと、このシングルビッ
トモードの０を示す１ビットのＨＬビットと制御線の１
（Ｈｉｇｈ）／０（Ｌｏｗ）を表す１ビットとから成る
モード設定ビットＰＤの後に、制御線のグループ番号を
表す３ビットのグループビットＧＰ及びこのグループ中
のビット番号を表す３ビットのチャンネルビットＣＬが
続けられる。また、このチャンネルビットＣＬの後に、
偶数パリティＰＥが付加されて転送される。さらに、偶
数パリティＰＥの後には継続フラグＣＦが続けられ、例
えばこの継続フラグＣＦを０（Ｌｏｗ）にすることによ
りさらにデータが継続することを示すならば、複数ビッ
トの同時変化を行う場合には上記モード設定ビット内の
ＨＬビットからのシーケンスを繰り返して転送すればよ
い。

【００５４】次に、図５のｂにマルチビットモードを示
す。このマルチビットモードは分解能は不要であるが、
同時に変化する制御線の本数が多い場合に、１グループ
分の制御線に対して同時に書き込むためのモードであ
る。このマルチビットモードでは、上記シングルビット
モードと同様に、最初に１ビットのスタートビットＳＢ
及び２ビットのモード設定ビットＰＤを送る。このマル
チビットモードのためのモード設定ビットＰＤの２ビッ
トは、具体的には１、０の値を持つ。この後、グループ
番号を表す３ビットのグループビットＧＰ、このグルー
プ内の各制御線の状態を表す８ビットのビットパターン
ＢＰ、及び１ビットの偶数パリティＰＥが続けられる。
これにより、グループ内の８本の制御線の１／０を同時
に設定することができる。また、複数のグループを同時
に変化させる場合には、シングルビットモードの場合と
同様に、継続フラグＣＦを０（Ｌｏｗ）にして、ビット
パターンＢＰを転送する。このとき、少しでも転送時間
を短縮するために、グループビットＧＰは省略する。
尚、グループ番号としては、継続フラグＣＦが送られる
ことによって自動的に１が加算されたグループ番号を示
すものである。具体的には、例えばグループ３及びグル
ープ４の制御線を同時に変化させる場合には、グループ
４のためのアドレス情報の転送を省略することができ
る。

【００５５】さらに、上述のようなデータフォーマット
によるオン／オフ制御の他に、記録電流の制御や消去信
号の周波数の設定を行うことが必要であり、これらの制
御や設定を行うためのデータフォーマットを図５のｃ、
ｄに示す。

【００５６】先ず、Ｄ／Ａコンバータ１１には、図５の
ｃに示すＤ／Ａデータが送られる。このＤ／Ａデータ
も、最初に１ビットのスタートビットＳＢ及び２ビット
のモード設定ビットＰＤを持つ。このモード設定ビット
ＰＤの２ビットは、具体的には１、１の値を持つ。この
モード設定ビットＰＤの後に、Ｄ／Ａコンバータ１１の
アドレス、即ちチャンネル番号を示す４ビットのチャン
ネル番号ＤＡＮ、このチャンネルのデータを示す８ビッ
トのデータＤＡＤ、及び１ビットの偶数パリティＰＥが
続けられる。上記Ｄ／Ａコンバータ１１は１２チャンネ
ルを内蔵するものであるので、上記チャンネル番号ＤＡ
Ｎには０〜１１の値を任意に設定することができる。

【００５７】上記ロジック回路１０では、Ｄ／Ａコンバ
ータ１１からのＤ／Ａデータを受信すると、このＤ／Ａ
データを制御回路１０ｄに送る。このＤ／Ａデータは制
御回路１０ｄによって数値変換及びビット並び換え等の
処理が施され、図４のｃに示すデータ信号ＤＡ＿ｄａｔ
ａのフォーマットで入力線１３を介してＤ／Ａコンバー
タ１１に入力される。

【００５８】一方、消去周波数は、例えば図５のｃに示
すＤ／Ａデータのアドレスとして１４を指定した場合に
設定することができる。これは、チャンネル番号ＤＡＮ
が４ビットであるのに対してＤ／Ａコンバータ１１は１
２チャンネル分であり、アドレス１２〜１５の値が空い
ているためである。この消去周波数のためのデータフォ
ーマットは、図５のｄの消去データに示すものであり、
１ビットのスタートビットＳＢ及び１、１の値を持つ２
ビットのモード設定ビットＰＤの後に、２進数で１４の
値、具体的には０、１、１、１となる４ビットが続けら
れ、さらに、８ビットの分周値ＤＮ及び１ビットの偶数
パリティＰＥが送られる。尚、データ長が６ビットであ
るのは、分周器１０ｅが６ビット長で作製されているた
めである。

【００５９】上記ロジック回路１０が図５のｄに示す消
去データを受信すると、分周器１０ｅにその消去データ
の値が書き込まれる。消去信号はデューティー比が５０
％でなくてはならないので、分周値は設定値のさらに半
分となるようにしている。尚、分周値を０にする場合に
は、消去信号は分周されないまま出力される。また、こ
の分周器１０ｅで使用するクロック信号は復調器１０ａ
で生成される処理クロック信号ＣＫＯではなく、回転ト
ランス８ａからの記録クロック信号ＣＫＰである。

【００６０】尚、本実施例においては、制御線のグルー
プ分けを８本単位で行っているが、他の本数でグループ
分けを行ってもよい。また、グループ数を最大８として
グループ番号を表すグループビットに３ビットを割り当
てているが、制御する信号の種類に応じてこのグループ
ビットを３ビット以外のビット数としてもよい。

【００６１】また、転送されるＭＰＸ信号のデータフォ
ーマットにおいて、スタートビットを０とし、続く２ビ
ットをモード設定ビットに割り当てているが、必ずしも
この構成を採る必要はなく、また、受信されたデータの
確認のための偶数パリティについても、奇数パリティや
パリティ無しとしたり、複数ビットによるパリティを付
加したりするようにしてもよい。

【００６２】上記Ｄ／Ａコンバータは、１２チャンネル
内蔵のＩＣを使用しているが、他のチャンネル数のＩＣ
や複数のＩＣを使用した場合にも、１２チャンネル内蔵
のＩＣと同様の制御を行うことが可能である。また、消
去信号の分周器は６ビットであるが、必要に応じて６ビ
ット以外のビット数を持ってもよい。

【００６３】本実施例においては、回転トランスの低域
遮断をＭＰＸ信号の位相変調によって解決しているが、
周波数変調等の他の変調方式を用いたり、あるいは無変
調であってもよい。また、回転トランスではなく、スリ
ップリングによって伝送することも可能である。

【００６４】また、回転ドラム上で通信が必要な素子と
してＤ／Ａコンバータだけが使用されているが、他の素
子との通信にも同様に応用することができる。また、通
信の送受方向についても、本実施例に示す方向に限られ
るものではない。

【００６５】さらに、ロジック回路を１個のＬＳＩ(Lar
ge Scale Integration) 、即ち大規模集積回路として実
現しているが、機能を分けて、部分的にＬＳＩとした
り、複数のＩＣや個別の部品を組み合わせたりすること
によって構成することも可能である。このように機能を
分割した場合には、素子間の通信に共通のクロック信号
を利用することができる。

【００６６】本実施例は、回転消去ヘッドを搭載し、ま
た、記録消去電流の設定が可能なＶＴＲであるが、これ
らの機能のいずれか、あるいは両方を有しないＶＴＲに
おいても応用することが可能である。また、これらの機
能が必要であっても、部分的に別の手段を用いて実現す
ることが可能である。さらに、記録機能及び再生機能の
いずれかの機能を持たない装置においても、本発明を応
用することが可能である。

【００６７】

【発明の効果】以上の説明からも明らかなように、本発
明に係る信号記録装置は、スタートビット、制御信号の
種類情報、及びこの制御信号の制御対象の識別情報を含
む一群の直列データ信号を回転トランスを介して回転ド
ラムに伝送した後にデコードし、上記制御対象を制御す
ることにより、変化させたい制御線の情報のみで伝送デ
ータを構成するので、短時間で制御データの伝送を行う
ことができる。よって、制御することができる時間軸方
向の分解能が向上する。また、制御線の本数に対して対
数関数的に伝送するデータの長さが変わるので、制御線
の本数が増加しても伝送するデータの長さはほとんど変
わらず、時間軸方向の分解能の制約によって制御線の本
数を増やせないことが無くなる。さらに、一度に多数の
制御線を変化させる場合にも対応することができる。

【００６８】ここで、上記制御対象は記録アンプ、消去
アンプ及び再生アンプであり、これら制御対象のオンオ
フ動作を制御することにより、精度の高い記録動作と再
生動作とのスイッチングを行うことができる。

【００６９】また、上記制御対象は記録信号及び消去信
号の振幅、また、消去信号の周波数であることにより、
回転ドラム上で必要となる全ての電気的な制御を一系統
の信号伝送により実現することができる。この制御の一
元化により信号の管理がし易くなり、この信号管理のた
めのコストを下げることができる。

【００７０】さらに、上記直列データ信号の最後に後続
のデータブロックの有無を示す継続フラグを付加するこ
とにより、複数の制御線を同時に変化させる場合に、同
じデータ列を連続させればよいので、この制御のための
専用の回路を小規模にすることができ、データの送信及
び受信のための回路の増加を抑えることができる。

【図面の簡単な説明】

【図１】本発明に係る信号記録装置を用いたディジタル
信号記録再生装置の概略的な構成を示す図である。

【図２】各ヘッドの信号出力タイミングを示す図であ
る。

【図３】Ｄ／Ａコンバータへの入力データフォーマット
を示す図である。

【図４】位相変調された信号の復調を説明するための図
である。

【図５】ＭＰＸ信号のデータフォーマットを示す図であ
る。

【図６】従来のアナログＶＴＲの概略的な構成を示す図
である。

【図７】従来のＭＰＸ信号のデータフォーマットを示す
図である。

【符号の説明】

８ａ、８ｂ回転トランス１０ロジック回路１０ａ復調器１０ｂデコーダ１０ｃポート回路１０ｄ制御回路１０ｅ分周器１１Ｄ／Ａコンバータ

Claims

【特許請求の範囲】

【請求項１】回転ヘッドを備える回転ドラムに回転ト
ランスを介して記録データ信号を伝送し、データ記録を
行う信号記録装置において、スタートビット、制御信号の種類情報、及びこの制御信
号の制御対象の識別情報を含む一群の直列データ信号を
上記回転トランスを介して上記回転ドラムに伝送した後
にデコードし、上記制御対象を制御することを特徴とす
る信号記録装置。
【請求項２】上記制御対象は記録アンプ、消去アンプ
及び再生アンプであり、これら制御対象のオンオフ動作
を制御することを特徴とする請求項１記載の信号記録装
置。
【請求項３】上記制御対象は記録信号及び消去信号の
振幅であることを特徴とする請求項１記載の信号記録装
置。
【請求項４】上記制御対象は消去信号の周波数である
ことを特徴とする請求項１記載の信号記録装置。
【請求項５】上記直列データ信号の最後に後続のデー
タブロックの有無を示す継続フラグを付加することを特
徴とする請求項１記載の信号記録装置。