JPH08111071A - デジタル信号再生装置 - Google Patents
デジタル信号再生装置Info
- Publication number
- JPH08111071A JPH08111071A JP24545894A JP24545894A JPH08111071A JP H08111071 A JPH08111071 A JP H08111071A JP 24545894 A JP24545894 A JP 24545894A JP 24545894 A JP24545894 A JP 24545894A JP H08111071 A JPH08111071 A JP H08111071A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- asymmetry
- clock
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Recording Or Reproduction (AREA)
- Manipulation Of Pulses (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 直流成分を持つ変調方式においても、又、デ
ータクロックが再生されない場合でも、有効にアシンメ
トリーを検出することができ、再生エラーレートを改善
できる。 【構成】 所定パターンのパルス信号が記録された引き
込みエリア及びそれに後続するデータエリアを備える記
録媒体よりの再生信号を基準レベルと比較して2値化デ
ータ信号を得る2値化回路10と、その2値化回路10
よりの2値化データ信号が供給されるクロック再生回路
11、アシンメトリー検出回路14及び平均値回路8
と、平均値回路8及びアシンメトリー検出回路14より
の出力が切換えられて2値化回路10に基準レベル信号
として供給する切換え手段9とを備え、初期状態で切換
え手段9を平均値回路8側に切換え、アシンメトリー検
出信号のレベルと平均値信号のレベルとの差の絶対値が
所定値以下になったとき、切換え手段9をアシンメトリ
ー検出回路14側に切り換える。
ータクロックが再生されない場合でも、有効にアシンメ
トリーを検出することができ、再生エラーレートを改善
できる。 【構成】 所定パターンのパルス信号が記録された引き
込みエリア及びそれに後続するデータエリアを備える記
録媒体よりの再生信号を基準レベルと比較して2値化デ
ータ信号を得る2値化回路10と、その2値化回路10
よりの2値化データ信号が供給されるクロック再生回路
11、アシンメトリー検出回路14及び平均値回路8
と、平均値回路8及びアシンメトリー検出回路14より
の出力が切換えられて2値化回路10に基準レベル信号
として供給する切換え手段9とを備え、初期状態で切換
え手段9を平均値回路8側に切換え、アシンメトリー検
出信号のレベルと平均値信号のレベルとの差の絶対値が
所定値以下になったとき、切換え手段9をアシンメトリ
ー検出回路14側に切り換える。
Description
【0001】
【産業上の利用分野】本発明は、光ディスク、光磁気デ
ィスク、磁気テープ、磁気ディスク等の記録媒体からデ
ジタルデータ信号を再生するデジタル再生装置に関す
る。
ィスク、磁気テープ、磁気ディスク等の記録媒体からデ
ジタルデータ信号を再生するデジタル再生装置に関す
る。
【0002】
【従来の技術】例えば、光ディスク再生装置では、記録
媒体の記録感度の変動、光ヘッドからの記録光の出力変
動、周囲温度の変動等によって、記録媒体に記録される
マークの長さ、即ち、マーク長が変動し、マーク長の非
対称性、即ち、アシンメトリーが発生する。
媒体の記録感度の変動、光ヘッドからの記録光の出力変
動、周囲温度の変動等によって、記録媒体に記録される
マークの長さ、即ち、マーク長が変動し、マーク長の非
対称性、即ち、アシンメトリーが発生する。
【0003】又、記録媒体からデジタルデータ信号を再
生するために使用する再生クロック信号は、記録媒体か
ら再生された2値化データ信号のエッジ情報を基準とし
て発生させるため、マーク長の非対称性は再生クロック
信号の位相ずれを招来し、これによって記録媒体からの
デジタルデータ信号の正確な再生が困難となる。従っ
て、マークの非対称性を抑制することが強く要請されて
いる。
生するために使用する再生クロック信号は、記録媒体か
ら再生された2値化データ信号のエッジ情報を基準とし
て発生させるため、マーク長の非対称性は再生クロック
信号の位相ずれを招来し、これによって記録媒体からの
デジタルデータ信号の正確な再生が困難となる。従っ
て、マークの非対称性を抑制することが強く要請されて
いる。
【0004】ところで、従来2値化データ信号を記録媒
体に記録するとき、所定時間におけるマークとスペース
の割合が1対1となって、直流成分を持たない変調方式
として、EFM(エイト・ツー・フォーティーン・モデ
ュレーション)が知られている。この変調方式では、2
値化データ信号を所定時間積分し、マークが多いかスペ
ースが多いかを検出し、その検出結果に基づいて、アシ
ンメトリー補正量(最適なマーク長を検出する最適スラ
イスレベルと実際のスライスレベルとの間のずれ量)を
検出してアシンメトリー補正を行っていた。
体に記録するとき、所定時間におけるマークとスペース
の割合が1対1となって、直流成分を持たない変調方式
として、EFM(エイト・ツー・フォーティーン・モデ
ュレーション)が知られている。この変調方式では、2
値化データ信号を所定時間積分し、マークが多いかスペ
ースが多いかを検出し、その検出結果に基づいて、アシ
ンメトリー補正量(最適なマーク長を検出する最適スラ
イスレベルと実際のスライスレベルとの間のずれ量)を
検出してアシンメトリー補正を行っていた。
【0005】しかしながら、かかる手法は直流成分を持
たない変調方式であるEFM等には有効であるが、
(1,7)RLL(ラン・レングス・リミット)記録の
ような直流成分を持つ変調方式には採用できない。
たない変調方式であるEFM等には有効であるが、
(1,7)RLL(ラン・レングス・リミット)記録の
ような直流成分を持つ変調方式には採用できない。
【0006】そこで、本出願人は、直流成分を持つ変調
方式においても、有効にアシンメトリーを検出すること
のできるデジタル信号再生装置を特許出願した。この特
許出願は、本件特許出願前において未公知の先行技術で
ある。
方式においても、有効にアシンメトリーを検出すること
のできるデジタル信号再生装置を特許出願した。この特
許出願は、本件特許出願前において未公知の先行技術で
ある。
【0007】以下に、かかるデジタル信号再生装置につ
いて説明する。このデジタル信号再生装置は、記録媒体
から再生された再生信号を2値化することによって、デ
ジタル信号を得るようにしたものであって、再生信号を
スライスレベルと比較して再生2値データ信号を得るた
めのレベル比較器と、このレベル比較手段からの再生2
値化データ信号と同期した再生クロック信号を生成する
クロック再生回路としてのPLLと、このPLLからの
再生クロック信号によって再生2値化データ信号を同期
化させるための同期化手段と、再生クロック信号の周期
をTとするときに、再生クロック信号をT/4だけ遅延
させた遅延クロック信号と、再生2値化データ信号との
排他的論理和演算を行い、この排他的論理和の平均レベ
ルから再生信号のアシンメトリーを検出するアシンメト
リー検出手段とを有するものである。
いて説明する。このデジタル信号再生装置は、記録媒体
から再生された再生信号を2値化することによって、デ
ジタル信号を得るようにしたものであって、再生信号を
スライスレベルと比較して再生2値データ信号を得るた
めのレベル比較器と、このレベル比較手段からの再生2
値化データ信号と同期した再生クロック信号を生成する
クロック再生回路としてのPLLと、このPLLからの
再生クロック信号によって再生2値化データ信号を同期
化させるための同期化手段と、再生クロック信号の周期
をTとするときに、再生クロック信号をT/4だけ遅延
させた遅延クロック信号と、再生2値化データ信号との
排他的論理和演算を行い、この排他的論理和の平均レベ
ルから再生信号のアシンメトリーを検出するアシンメト
リー検出手段とを有するものである。
【0008】かかるデジタル信号再生装置によれば、ア
シンメトリー補正を行うことが可能となり、再生エラー
レートを改善することができる。再生エラーレートを改
善できることによって、デジタルデータ信号の記録媒体
に対する記録密度の向上、記録時間の短縮化、信頼性の
向上等が可能となる。
シンメトリー補正を行うことが可能となり、再生エラー
レートを改善することができる。再生エラーレートを改
善できることによって、デジタルデータ信号の記録媒体
に対する記録密度の向上、記録時間の短縮化、信頼性の
向上等が可能となる。
【0009】次に、かかるデジタル信号再生装置の具体
例を、図10及び図11を参照して説明する。記録媒体
(例えば、光磁気ディスク)から再生されたRF信号が
入力端子101から等化器102に供給されて等化され
た後、2値化回路としてのレベル比較器103に供給さ
れて、基準レベルとレベル比較されて2値化される。そ
の基準レベルは、加算器105で、スライスレベル発生
源104よりのスライスレベルに、後述するアシンメト
リー検出器106よりの検出出力を加算したものであ
る。
例を、図10及び図11を参照して説明する。記録媒体
(例えば、光磁気ディスク)から再生されたRF信号が
入力端子101から等化器102に供給されて等化され
た後、2値化回路としてのレベル比較器103に供給さ
れて、基準レベルとレベル比較されて2値化される。そ
の基準レベルは、加算器105で、スライスレベル発生
源104よりのスライスレベルに、後述するアシンメト
リー検出器106よりの検出出力を加算したものであ
る。
【0010】比較器103よりの2値化データ信号はP
LL(フェーズ・ロックド・ループ)107に供給され
て、クロック信号の再生が行われると共に、アシンメト
リー検出器106及び弁別器108に供給される。PL
L107からの再生クロック信号はアシンメトリー検出
器106及び弁別器108に供給される。
LL(フェーズ・ロックド・ループ)107に供給され
て、クロック信号の再生が行われると共に、アシンメト
リー検出器106及び弁別器108に供給される。PL
L107からの再生クロック信号はアシンメトリー検出
器106及び弁別器108に供給される。
【0011】アシンメトリー検出器106は、図11に
示す如く、排他的論理和回路112、ローパスフィルタ
113及び利得調整回路114の縦続回路から構成され
る。入力端子110よりの2値化データ信号及び入力端
子111よりの遅延クロック信号(PLL107よりの
クロック信号をその周期Tの1/4だけ遅延したクロッ
ク信号、即ち、T/4遅延クロック信号)が排他的論理
和回路112に供給される。排他的論理和回路112よ
りの排他的論理和信号はローパスフィルタ113に供給
されて積分されて、正側又は負側に偏っているかが検出
され、そのアシンメトリー検出量が利得調整回路114
に供給されて、ここでアシンメトリー補正量が決定さ
れ、このアシンメトリー補正量が加算器105に供給さ
れてスライスレベルに加算され、この加算器105より
の基準レベルがレベル比較器103に供給される。
示す如く、排他的論理和回路112、ローパスフィルタ
113及び利得調整回路114の縦続回路から構成され
る。入力端子110よりの2値化データ信号及び入力端
子111よりの遅延クロック信号(PLL107よりの
クロック信号をその周期Tの1/4だけ遅延したクロッ
ク信号、即ち、T/4遅延クロック信号)が排他的論理
和回路112に供給される。排他的論理和回路112よ
りの排他的論理和信号はローパスフィルタ113に供給
されて積分されて、正側又は負側に偏っているかが検出
され、そのアシンメトリー検出量が利得調整回路114
に供給されて、ここでアシンメトリー補正量が決定さ
れ、このアシンメトリー補正量が加算器105に供給さ
れてスライスレベルに加算され、この加算器105より
の基準レベルがレベル比較器103に供給される。
【0012】レベル比較器103からの再生2値化デー
タ信号と、PLL107よりの再生クロック信号とが弁
別器108に供給されて、この弁別器108から、再生
クロック信号に同期した再生2値化データ信号が出力端
子109に出力される。
タ信号と、PLL107よりの再生クロック信号とが弁
別器108に供給されて、この弁別器108から、再生
クロック信号に同期した再生2値化データ信号が出力端
子109に出力される。
【0013】次に、図12を参照して、デジタル信号再
生装置の動作を説明する。記録媒体に記録されている図
12Aに示す適正マーク長MのマークのRF信号を再生
し、これをレベル比較器103に供給して得た2値化デ
ータ信号を図12Bに示す。この2値化データ信号はマ
ークで“1”、スペースで“0”となる信号である。P
LL107によって再生されたクロック信号を図12C
に示す。
生装置の動作を説明する。記録媒体に記録されている図
12Aに示す適正マーク長MのマークのRF信号を再生
し、これをレベル比較器103に供給して得た2値化デ
ータ信号を図12Bに示す。この2値化データ信号はマ
ークで“1”、スペースで“0”となる信号である。P
LL107によって再生されたクロック信号を図12C
に示す。
【0014】アシンメトリー検出器106では、入力端
子110よりの2値化データ信号(図12B)と、入力
端子111よりのT/4遅延クロック信号(図12D)
とが排他的論理和回路112に供給されて排他的論理和
演算されて、排他的論理和信号(図12E)が出力され
る。この排他的論理和信号(図12E)は、その波形か
ら明らかなように、ローパスフィルタ113で積分する
と0になる。従って、利得調整回路114からのアシン
メトリー補正量も0となり、実質的にはスライスレベル
源104よりのスライスレベルが直接レベル比較103
に供給されることになる。
子110よりの2値化データ信号(図12B)と、入力
端子111よりのT/4遅延クロック信号(図12D)
とが排他的論理和回路112に供給されて排他的論理和
演算されて、排他的論理和信号(図12E)が出力され
る。この排他的論理和信号(図12E)は、その波形か
ら明らかなように、ローパスフィルタ113で積分する
と0になる。従って、利得調整回路114からのアシン
メトリー補正量も0となり、実質的にはスライスレベル
源104よりのスライスレベルが直接レベル比較103
に供給されることになる。
【0015】次に、図13を参照して、記録媒体から適
正マーク長より長いマーク長のRF信号を再生する場合
について説明する。記録媒体に記録されている図13A
に示す適正マーク長Mより長いマーク長LのマークのR
F信号を再生し、これをレベル比較器103に供給して
得た2値化データ信号を図13Bに示す。PLL107
によって再生されたクロック信号を図13Cに示す。
正マーク長より長いマーク長のRF信号を再生する場合
について説明する。記録媒体に記録されている図13A
に示す適正マーク長Mより長いマーク長LのマークのR
F信号を再生し、これをレベル比較器103に供給して
得た2値化データ信号を図13Bに示す。PLL107
によって再生されたクロック信号を図13Cに示す。
【0016】アシンメトリー検出器106では、入力端
子110よりの2値化データ信号(図13B)と、入力
端子111よりのT/4遅延クロック信号(図13D)
とが排他的論理和回路112に供給されて排他的論理和
演算され、排他的論理和信号(図13E)が出力され
る。この排他的論理和信号(図13E)は、その波形か
ら明らかなように、ローパスフィルタ113で積分する
と、斜線を付した正の偏位量が発生する。そこで、利得
調整回路114からのアシンメトリー補正量は正偏位量
に対応した負の補正量となり、スライスレベル源104
よりのスライスレベルにこの負の補正量が加算され、そ
の加算出力が基準レベルとしてレベル比較器103に供
給される。
子110よりの2値化データ信号(図13B)と、入力
端子111よりのT/4遅延クロック信号(図13D)
とが排他的論理和回路112に供給されて排他的論理和
演算され、排他的論理和信号(図13E)が出力され
る。この排他的論理和信号(図13E)は、その波形か
ら明らかなように、ローパスフィルタ113で積分する
と、斜線を付した正の偏位量が発生する。そこで、利得
調整回路114からのアシンメトリー補正量は正偏位量
に対応した負の補正量となり、スライスレベル源104
よりのスライスレベルにこの負の補正量が加算され、そ
の加算出力が基準レベルとしてレベル比較器103に供
給される。
【0017】次に、図14を参照して、記録媒体より適
正マーク長より短いマーク長のRF信号を再生する場合
について説明する。記録媒体に記録されている図14A
に示す適正マーク長Mより短いマーク長SのマークのR
F信号を再生し、これをレベル比較器103に供給して
得た2値化データ信号を図14Bに示す。PLL107
によって再生されたクロック信号を図14Cに示す。
正マーク長より短いマーク長のRF信号を再生する場合
について説明する。記録媒体に記録されている図14A
に示す適正マーク長Mより短いマーク長SのマークのR
F信号を再生し、これをレベル比較器103に供給して
得た2値化データ信号を図14Bに示す。PLL107
によって再生されたクロック信号を図14Cに示す。
【0018】アシンメトリー検出器106では、入力端
子110よりの2値化データ信号(図14B)と、入力
端子111よりのT/4遅延クロック信号(図14D)
とが排他的論理和回路112に供給されて排他的論理和
演算され、排他的論理和信号(図14E)が出力され
る。この排他的論理和信号(図14E)は、その波形か
ら明らかなように、ローパスフィルタ113で積分する
と、斜線を付した負の偏位量が発生する。そこで、利得
調整回路114からのアシンメトリー補正量は負偏位量
に対応した正の補正量となり、スライスレベル源104
よりのスライスレベルにこの正の補正量が加算され、そ
の加算出力が基準レベルとしてレベル比較器103に供
給される。
子110よりの2値化データ信号(図14B)と、入力
端子111よりのT/4遅延クロック信号(図14D)
とが排他的論理和回路112に供給されて排他的論理和
演算され、排他的論理和信号(図14E)が出力され
る。この排他的論理和信号(図14E)は、その波形か
ら明らかなように、ローパスフィルタ113で積分する
と、斜線を付した負の偏位量が発生する。そこで、利得
調整回路114からのアシンメトリー補正量は負偏位量
に対応した正の補正量となり、スライスレベル源104
よりのスライスレベルにこの正の補正量が加算され、そ
の加算出力が基準レベルとしてレベル比較器103に供
給される。
【0019】図15に、マークシフト量(再生2値化デ
ータ信号のマーク長から適正マーク長を引いた値)と、
アシンメトリー検出器106のローパスフィルタ113
よりのアシンメトリー検出量、即ち、エラー電圧との間
の関係の特性図を示す。マークシフト量が−T/2〜0
〜T/2Tの間では、エラー電圧は正の比例係数を以て
マークシート量に比例して変化する。しかし、マークシ
フト量がT/2より大きく、及び、−T/2より小さい
ときは、エラー電圧はマークシフト量の変化に対し負の
比例係数を以て変化する。
ータ信号のマーク長から適正マーク長を引いた値)と、
アシンメトリー検出器106のローパスフィルタ113
よりのアシンメトリー検出量、即ち、エラー電圧との間
の関係の特性図を示す。マークシフト量が−T/2〜0
〜T/2Tの間では、エラー電圧は正の比例係数を以て
マークシート量に比例して変化する。しかし、マークシ
フト量がT/2より大きく、及び、−T/2より小さい
ときは、エラー電圧はマークシフト量の変化に対し負の
比例係数を以て変化する。
【0020】図15の特性図から分かるように、図11
に示したアシンメトリー検出器を備える図10に示した
デジタル信号再生装置では、マークシフト量が再生クロ
ック信号のクロック周期Tの1/2より大、又は、−1
/2より小になると、エラー電圧、即ち、アシンメトリ
ー補正量は、偽のロック点にロックされてしまう。又、
PLL107のロックが外れると、エラー電圧、即ち、
アシンメトリー補正量を、マークシフト量−T/2〜T
/2の対応するアシンメトリー補正量の範囲に引き込む
ことができなくなってしまう。
に示したアシンメトリー検出器を備える図10に示した
デジタル信号再生装置では、マークシフト量が再生クロ
ック信号のクロック周期Tの1/2より大、又は、−1
/2より小になると、エラー電圧、即ち、アシンメトリ
ー補正量は、偽のロック点にロックされてしまう。又、
PLL107のロックが外れると、エラー電圧、即ち、
アシンメトリー補正量を、マークシフト量−T/2〜T
/2の対応するアシンメトリー補正量の範囲に引き込む
ことができなくなってしまう。
【0021】そこで、本出願人は、エラー電圧、即ち、
アシンメトリー補正量が、偽のロック点にロックするお
それの少ないデジタル信号再生装置を特許出願した。こ
の特許出願は、本件特許出願前において未公知の先行技
術である。
アシンメトリー補正量が、偽のロック点にロックするお
それの少ないデジタル信号再生装置を特許出願した。こ
の特許出願は、本件特許出願前において未公知の先行技
術である。
【0022】以下に、かかるデジタル信号再生装置につ
いて説明する。このデジタル信号再生装置は、所定長の
データエリアの前側にデューティーが50%の所定周波
数のパルス信号が記録された引き込みエリア、又は、直
流成分を持たない変調方式で信号が記録された引き込み
エリアを有する記録媒体を再生するデジタル信号再生装
置において、記録媒体から再生された再生信号をスライ
スレベルと比較して、再生2値化データ信号を得るため
のレベル比較手段と、引き込みエリアにおいては、再生
2値化データ信号を積分してアシンメトリー量を検出
し、その検出されたアシンメトリー量に応じたアシンメ
トリー補正量を、スライスレベルに加算する第1のアシ
ンメトリー検出器と、データエリアにおいては、レベル
比較手段からの再生2値化データ信号と同期した再生ク
ロック信号を得るPLLと、そのPLLからの再生クロ
ック信号によって、2値化データ信号を同期化する同期
手段と、再生クロック及び同期化された2値化データ信
号からアシンメトリー量を検出し、その検出されたアシ
ンメトリー量に応じたアシンメトリー補正量を、スライ
スレベルに加算する第2のアシンメトリー検出器とを有
するものである。
いて説明する。このデジタル信号再生装置は、所定長の
データエリアの前側にデューティーが50%の所定周波
数のパルス信号が記録された引き込みエリア、又は、直
流成分を持たない変調方式で信号が記録された引き込み
エリアを有する記録媒体を再生するデジタル信号再生装
置において、記録媒体から再生された再生信号をスライ
スレベルと比較して、再生2値化データ信号を得るため
のレベル比較手段と、引き込みエリアにおいては、再生
2値化データ信号を積分してアシンメトリー量を検出
し、その検出されたアシンメトリー量に応じたアシンメ
トリー補正量を、スライスレベルに加算する第1のアシ
ンメトリー検出器と、データエリアにおいては、レベル
比較手段からの再生2値化データ信号と同期した再生ク
ロック信号を得るPLLと、そのPLLからの再生クロ
ック信号によって、2値化データ信号を同期化する同期
手段と、再生クロック及び同期化された2値化データ信
号からアシンメトリー量を検出し、その検出されたアシ
ンメトリー量に応じたアシンメトリー補正量を、スライ
スレベルに加算する第2のアシンメトリー検出器とを有
するものである。
【0023】かかるデジタル信号再生装置によれば、ア
シンメトリー補正を行うことが可能となり、再生エラー
レートを改善することができると共に、偽のマークシフ
ト量にロックするおそれが少なくなる。再生エラーレー
トを改善できることによって、デジタルデータ信号の記
録媒体に対する記録密度の向上、記録時間の短縮化、信
頼性の向上等が可能となる。
シンメトリー補正を行うことが可能となり、再生エラー
レートを改善することができると共に、偽のマークシフ
ト量にロックするおそれが少なくなる。再生エラーレー
トを改善できることによって、デジタルデータ信号の記
録媒体に対する記録密度の向上、記録時間の短縮化、信
頼性の向上等が可能となる。
【0024】次に、かかるデジタル信号再生装置の具体
例を、図16を参照して説明する。尚、そのデジタル信
号再生装置の全体の構成は、図10の従来例と同様なの
で、図示及びその説明を省略し、アシンメトリー検出器
の構成のみを図16を参照して説明する。アシンメトリ
ー検出器106は、排他的論理和回路112、ローパス
フィルタ113及び利得調整回路114の縦続回路と、
ローパスフィルタ116及び利得調整回路117の縦続
回路と、両縦続回路の各利得調整回路114、117よ
りのアシンメトリー補正量を、入力端子119よりの切
換え制御信号によって切り換える切換えスイッチ118
とから構成されている。
例を、図16を参照して説明する。尚、そのデジタル信
号再生装置の全体の構成は、図10の従来例と同様なの
で、図示及びその説明を省略し、アシンメトリー検出器
の構成のみを図16を参照して説明する。アシンメトリ
ー検出器106は、排他的論理和回路112、ローパス
フィルタ113及び利得調整回路114の縦続回路と、
ローパスフィルタ116及び利得調整回路117の縦続
回路と、両縦続回路の各利得調整回路114、117よ
りのアシンメトリー補正量を、入力端子119よりの切
換え制御信号によって切り換える切換えスイッチ118
とから構成されている。
【0025】入力端子110よりの2値化データ信号及
び入力端子111よりの遅延クロック信号(PLL10
7よりのクロック信号をその周期Tの1/4だけ遅延し
たクロック信号、即ち、T/4遅延クロック信号)が排
他的論理和回路112に供給される。排他的論理和回路
112よりの排他的論理和信号はローパスフィルタ11
3に供給されて積分されて、正側又は負側に偏っている
かが検出され、そのアシンメトリー検出量が利得調整回
路114に供給されて、第1のアシンメトリー補正量が
決定される。
び入力端子111よりの遅延クロック信号(PLL10
7よりのクロック信号をその周期Tの1/4だけ遅延し
たクロック信号、即ち、T/4遅延クロック信号)が排
他的論理和回路112に供給される。排他的論理和回路
112よりの排他的論理和信号はローパスフィルタ11
3に供給されて積分されて、正側又は負側に偏っている
かが検出され、そのアシンメトリー検出量が利得調整回
路114に供給されて、第1のアシンメトリー補正量が
決定される。
【0026】又、入力端子110よりの2値化データ信
号がローパスフィルタ116に供給されて積分されて、
正側又は負側に偏っているかが検出され、そのアシンメ
トリー検出量が利得調整回路117に供給されて、第2
のアシンメトリー補正量が決定される。
号がローパスフィルタ116に供給されて積分されて、
正側又は負側に偏っているかが検出され、そのアシンメ
トリー検出量が利得調整回路117に供給されて、第2
のアシンメトリー補正量が決定される。
【0027】利得調整回路114、117よりの第1及
び第2のアシンメトリー補正量が、入力端子119より
の制御信号によって制御される切換えスイッチ118に
よって切換えられて、出力端子115から出力され、図
10の加算器105に供給されてスライスレベルに加算
され、この加算器105よりの基準レベルがレベル比較
器103に供給される。
び第2のアシンメトリー補正量が、入力端子119より
の制御信号によって制御される切換えスイッチ118に
よって切換えられて、出力端子115から出力され、図
10の加算器105に供給されてスライスレベルに加算
され、この加算器105よりの基準レベルがレベル比較
器103に供給される。
【0028】次に、図17を参照して、記録媒体の記録
信号の記録フォーマットを説明する。図17Aは引き込
みエリアに記録されている所定パターンのパルス信号を
示す。図17Bは記録媒体に記録されている記録信号の
記録フォーマット示し、引き込みエリアはスライスレベ
ルを調整するためのエリアである。このエリアは、2
T、4Tのパターン等、デューティ50%のパルス信号
が繰り返し記録されている。データエリアには、(1,
7)RLL信号等の直流成分を含む被変調信号が記録さ
れる。出力端子108から、再生クロック信号に同期し
た再生2値化データ信号が出力端子109に出力され
る。
信号の記録フォーマットを説明する。図17Aは引き込
みエリアに記録されている所定パターンのパルス信号を
示す。図17Bは記録媒体に記録されている記録信号の
記録フォーマット示し、引き込みエリアはスライスレベ
ルを調整するためのエリアである。このエリアは、2
T、4Tのパターン等、デューティ50%のパルス信号
が繰り返し記録されている。データエリアには、(1,
7)RLL信号等の直流成分を含む被変調信号が記録さ
れる。出力端子108から、再生クロック信号に同期し
た再生2値化データ信号が出力端子109に出力され
る。
【0029】図17Cは、スライスレベルと時間との関
係を示し、引き込みエリア内において、アシンメトリー
補正が行われ、徐々に最適スライスレベルに移り、即
ち、デューティが50%となるように、スライスレベル
が移る。データエリアにおいては、スライスレベルは適
正スライスレベルとなり、直流成分の有無に拘らずアシ
ンメトリー補正がなされ、データエリアに記録されてい
る記録信号を再生することができる。
係を示し、引き込みエリア内において、アシンメトリー
補正が行われ、徐々に最適スライスレベルに移り、即
ち、デューティが50%となるように、スライスレベル
が移る。データエリアにおいては、スライスレベルは適
正スライスレベルとなり、直流成分の有無に拘らずアシ
ンメトリー補正がなされ、データエリアに記録されてい
る記録信号を再生することができる。
【0030】さて、切換えスイッチ118は、記録媒体
のプリフォーマット信号から生成したゲート信号が、入
力端子119に供給されることによって切り換えられ
る。即ち、記録媒体の記録信号の引き込みエリアでは、
利得調整回路117からのアシンメトリー補正量が切換
えスイッチ118を通じて、加算器105に供給され
る。データ領域では利得調整回路114からのアシンメ
トリー補正量が切換えスイッチ118を通じて、加算器
105に供給される。
のプリフォーマット信号から生成したゲート信号が、入
力端子119に供給されることによって切り換えられ
る。即ち、記録媒体の記録信号の引き込みエリアでは、
利得調整回路117からのアシンメトリー補正量が切換
えスイッチ118を通じて、加算器105に供給され
る。データ領域では利得調整回路114からのアシンメ
トリー補正量が切換えスイッチ118を通じて、加算器
105に供給される。
【0031】
【発明が解決しようとする課題】ところが、図16に示
したアシンメトリー検出器を備えたデジタル信号再生装
置であっても、引き込みエリア及びデータエリアにおい
て、マークシフト量が再生クロック信号のクロック周期
Tの1/2より大、又は、−1/2より小になると、エ
エラー電圧、即ち、アシンメトリー補正量は、図18
(a)のアイパターンに示す如く、真のロックポイント
ではなく、偽のロックポイントにロックされてしまう
う。尚、真のロックポイントは、図18(b)に示す如
く、2Tの繰り返しである。
したアシンメトリー検出器を備えたデジタル信号再生装
置であっても、引き込みエリア及びデータエリアにおい
て、マークシフト量が再生クロック信号のクロック周期
Tの1/2より大、又は、−1/2より小になると、エ
エラー電圧、即ち、アシンメトリー補正量は、図18
(a)のアイパターンに示す如く、真のロックポイント
ではなく、偽のロックポイントにロックされてしまう
う。尚、真のロックポイントは、図18(b)に示す如
く、2Tの繰り返しである。
【0032】又、PLL107のロックが外れると、エ
ラー電圧、即ち、アシンメトリー補正量を、マークシフ
ト量−T/2〜T/2の対応するアシンメトリー補正量
の範囲に引き込むことができなくなってしまう。
ラー電圧、即ち、アシンメトリー補正量を、マークシフ
ト量−T/2〜T/2の対応するアシンメトリー補正量
の範囲に引き込むことができなくなってしまう。
【0033】かかる点に鑑み、本発明は、直流成分を持
つ変調方式においても、又、データクロックが再生され
ない場合でも、有効にアシンメトリーを検出することが
でき、クロック再生回路が構成するPLLのロックがは
ずれても、アシンメトリー補正量を所定引き込み範囲に
確実に引き込むことができ、且つ、その引き込み範囲を
広くしてもアシンメトリー補正量を確実に引き込むこと
のできるデジタル信号再生装置を提案しようとするもの
である。
つ変調方式においても、又、データクロックが再生され
ない場合でも、有効にアシンメトリーを検出することが
でき、クロック再生回路が構成するPLLのロックがは
ずれても、アシンメトリー補正量を所定引き込み範囲に
確実に引き込むことができ、且つ、その引き込み範囲を
広くしてもアシンメトリー補正量を確実に引き込むこと
のできるデジタル信号再生装置を提案しようとするもの
である。
【0034】更に、本発明は、直流成分を持つ変調方式
においても、又、データクロックが再生されない場合で
も、有効にアシンメトリーを検出することができ、クロ
ック再生回路が構成するPLLがロックがはずれても、
アシンメトリー補正量を所定引き込み範囲に確実に引き
込むことができ、その引き込み範囲を広くしてもアシン
メトリー補正量を確実に引き込むことができ、且つ、偽
のロックポイントに引き込まれる虞のないデジタル信号
再生装置を提案しようとするものである。
においても、又、データクロックが再生されない場合で
も、有効にアシンメトリーを検出することができ、クロ
ック再生回路が構成するPLLがロックがはずれても、
アシンメトリー補正量を所定引き込み範囲に確実に引き
込むことができ、その引き込み範囲を広くしてもアシン
メトリー補正量を確実に引き込むことができ、且つ、偽
のロックポイントに引き込まれる虞のないデジタル信号
再生装置を提案しようとするものである。
【0035】
【課題を解決するための手段】本発明は、所定パターン
のパルス信号が記録された引き込みエリア及びそれに後
続するデータエリアを備える記録媒体よりの再生信号を
基準レベルと比較して2値化データ信号を得る2値化回
路10と、その2値化回路10よりの2値化データ信号
が供給されるクロック再生回路11、アシンメトリー検
出回路14及び平均値回路8と、平均値回路8及びアシ
ンメトリー検出回路14よりの出力が切換えられて2値
化回路10に基準レベル信号として供給する切換え手段
9と、初期状態で切換え手段9を平均値回路8側に切換
えると共に、クロック再生回路11がロック状態とな
り、且つ、アシンメトリー検出回路14からのアシンメ
トリー検出信号のレベルと平均値回路8からの平均値信
号のレベルとの差の絶対値が所定値以下になったとき、
切換え手段9をアシンメトリー検出回路14側に切り換
える制御回路4とを有することを特徴とするデジタル信
号再生装置である。
のパルス信号が記録された引き込みエリア及びそれに後
続するデータエリアを備える記録媒体よりの再生信号を
基準レベルと比較して2値化データ信号を得る2値化回
路10と、その2値化回路10よりの2値化データ信号
が供給されるクロック再生回路11、アシンメトリー検
出回路14及び平均値回路8と、平均値回路8及びアシ
ンメトリー検出回路14よりの出力が切換えられて2値
化回路10に基準レベル信号として供給する切換え手段
9と、初期状態で切換え手段9を平均値回路8側に切換
えると共に、クロック再生回路11がロック状態とな
り、且つ、アシンメトリー検出回路14からのアシンメ
トリー検出信号のレベルと平均値回路8からの平均値信
号のレベルとの差の絶対値が所定値以下になったとき、
切換え手段9をアシンメトリー検出回路14側に切り換
える制御回路4とを有することを特徴とするデジタル信
号再生装置である。
【0036】本発明のデジタル信号再生装置において、
記録媒体の上記引き込みエリアに記録された所定パター
ンのパルス信号は、デューティが50%のパルス信号で
ある。
記録媒体の上記引き込みエリアに記録された所定パター
ンのパルス信号は、デューティが50%のパルス信号で
ある。
【0037】
【作用】かかる本発明によれば、制御回路4の制御によ
り、初期状態では平均値回路8側に切換えられ、クロッ
ク再生回路11がロック状態となり、且つ、アシンメト
リー検出回路14からのアシンメトリー検出信号のレベ
ルが所定値以上になったとき、切換え手段9はアシンメ
トリー検出回路14側に切り換えられる。
り、初期状態では平均値回路8側に切換えられ、クロッ
ク再生回路11がロック状態となり、且つ、アシンメト
リー検出回路14からのアシンメトリー検出信号のレベ
ルが所定値以上になったとき、切換え手段9はアシンメ
トリー検出回路14側に切り換えられる。
【0038】
【実施例】以下に、図面を参照して、本発明の実施例を
詳細に説明する。先ず、図1を参照して、本発明による
デジタル信号再生装置の全体の構成を説明する。この実
施例では、記録媒体は、例えば、光磁気ディスクであ
る。タイミング信号発生回路4(マイクロコンピュータ
を備える制御回路)は、通常は後述すするPLLからな
るクロック再生回路11から再生されるデータクロック
信号を受けて、そのデータクロック信号に基づいて各種
タイミング信号を発生する。クロック再生回路11から
正常なデータクロック信号が得られないときは、PLL
からなるクロック再生回路6からのスピンドルクロック
信号を受けて、そのスピンドルクロック信号に基づいて
各種タイミング信号を発生する。クロック再生回路11
から正常なデータクロック信号が得られるか否かは、ク
ロック再生回路11からタイミング信号発生回路4に供
給されるロック/アンロック判定信号により決定する。
詳細に説明する。先ず、図1を参照して、本発明による
デジタル信号再生装置の全体の構成を説明する。この実
施例では、記録媒体は、例えば、光磁気ディスクであ
る。タイミング信号発生回路4(マイクロコンピュータ
を備える制御回路)は、通常は後述すするPLLからな
るクロック再生回路11から再生されるデータクロック
信号を受けて、そのデータクロック信号に基づいて各種
タイミング信号を発生する。クロック再生回路11から
正常なデータクロック信号が得られないときは、PLL
からなるクロック再生回路6からのスピンドルクロック
信号を受けて、そのスピンドルクロック信号に基づいて
各種タイミング信号を発生する。クロック再生回路11
から正常なデータクロック信号が得られるか否かは、ク
ロック再生回路11からタイミング信号発生回路4に供
給されるロック/アンロック判定信号により決定する。
【0039】光学ヘッドによって記録媒体から再生され
た再生RF信号は、入力端子1から等化器2に供給され
て符号間干渉が除去された後、システム同期検出回路3
に供給される。システム同期検出回路3は、図2に示す
ようにエンボス検出回路から構成され、等化器2によっ
て等化された再生RF信号が、入力端子57からエンボ
ス検出回路3に供給されて、記録媒体のエンボスプリフ
ォーマット部(エンボスエリア)(図5参照)を検出判
定して、エンボスエリアの終端部のタイミングでトリガ
信号を発生する。
た再生RF信号は、入力端子1から等化器2に供給され
て符号間干渉が除去された後、システム同期検出回路3
に供給される。システム同期検出回路3は、図2に示す
ようにエンボス検出回路から構成され、等化器2によっ
て等化された再生RF信号が、入力端子57からエンボ
ス検出回路3に供給されて、記録媒体のエンボスプリフ
ォーマット部(エンボスエリア)(図5参照)を検出判
定して、エンボスエリアの終端部のタイミングでトリガ
信号を発生する。
【0040】記録媒体はスピンドルを介してスピンドル
モータによって回転駆動されるが、そのスピンドルにロ
ータリエンコーダ(周波数発電機)が取付けられ、その
ロータリエンコーダよりの回転検出信号(周波数信
号)、即ち、FGパルスが、図2に示す如く、入力端子
5からクロック再生回路6に供給される。このクロック
再生回路6は図2に示す如くPLLから構成され、入力
端子5よりのFGパルスは、増幅器51を通じて位相比
較回路52に供給されて、電圧制御型発振器55よりの
発振信号と位相比較され、その比較出力がローパスフィ
ルタ53及び増幅器54を通じて電圧制御型発振器55
に供給されて、その発振周波数が制御される。発振器5
5よりの発振信号がスピンドルクロック信号としてタイ
ミング信号発生回路4に供給される。
モータによって回転駆動されるが、そのスピンドルにロ
ータリエンコーダ(周波数発電機)が取付けられ、その
ロータリエンコーダよりの回転検出信号(周波数信
号)、即ち、FGパルスが、図2に示す如く、入力端子
5からクロック再生回路6に供給される。このクロック
再生回路6は図2に示す如くPLLから構成され、入力
端子5よりのFGパルスは、増幅器51を通じて位相比
較回路52に供給されて、電圧制御型発振器55よりの
発振信号と位相比較され、その比較出力がローパスフィ
ルタ53及び増幅器54を通じて電圧制御型発振器55
に供給されて、その発振周波数が制御される。発振器5
5よりの発振信号がスピンドルクロック信号としてタイ
ミング信号発生回路4に供給される。
【0041】尚、図2から明らかなように、入力端子5
6、58及び59からの、それぞれ後述するクロック再
生回路11からのデータクロック信号、データ同期検出
回路13からの同期信号及びクロック再生回路11から
の判定信号が、タイミング信号発生回路4に供給される
ようになされている。
6、58及び59からの、それぞれ後述するクロック再
生回路11からのデータクロック信号、データ同期検出
回路13からの同期信号及びクロック再生回路11から
の判定信号が、タイミング信号発生回路4に供給される
ようになされている。
【0042】7はリセット信号発生回路で、デジタル信
号再生装置の電源投入時や記録媒体の交換時にリセット
信号を発生し、このリセット信号がタイミング信号発生
回路4に供給される。
号再生装置の電源投入時や記録媒体の交換時にリセット
信号を発生し、このリセット信号がタイミング信号発生
回路4に供給される。
【0043】等化器2よりの等化された再生RF信号
は、2値化回路(レベル比較器)10に供給されて、切
換えスイッチ9からの基準レベルとレベル比較されて2
値化される。この2値化データ信号はクロック再生回路
11、弁別回路12、アシンメトリー検出回路14及び
平均値回路8に供給される。
は、2値化回路(レベル比較器)10に供給されて、切
換えスイッチ9からの基準レベルとレベル比較されて2
値化される。この2値化データ信号はクロック再生回路
11、弁別回路12、アシンメトリー検出回路14及び
平均値回路8に供給される。
【0044】図3にクロック再生回路11の具体構成を
示し、以下これについて説明する。2値化回路10より
の2値化データ信号が、入力端子40からPLLを構成
する位相比較回路43に供給されて、電圧制御型発振器
42よりの発振信号と位相比較され、その比較出力がロ
ーパスフィルタ44及び増幅器45を順次に通じて、電
圧制御型発振器42に供給されてその発振周波数が制御
される。そして、この発振器42よりの発振信号がデー
タクロック信号としてタイミング信号発生回路4に供給
される。位相比較回路43から、PLLのロック/アン
ロック判定信号が出力されてタイミング信号発生回路4
に供給される。
示し、以下これについて説明する。2値化回路10より
の2値化データ信号が、入力端子40からPLLを構成
する位相比較回路43に供給されて、電圧制御型発振器
42よりの発振信号と位相比較され、その比較出力がロ
ーパスフィルタ44及び増幅器45を順次に通じて、電
圧制御型発振器42に供給されてその発振周波数が制御
される。そして、この発振器42よりの発振信号がデー
タクロック信号としてタイミング信号発生回路4に供給
される。位相比較回路43から、PLLのロック/アン
ロック判定信号が出力されてタイミング信号発生回路4
に供給される。
【0045】2値化回路10よりの2値化データ信号が
入力端子40から弁別回路12に供給されると共に、ク
ロック再生回路11からのデータクロック信号が弁別回
路12に供給されて、2値化データ信号がラッチされ、
そのラッチされた2値化データ信号がデータ同期検出回
路13に供給されて、同期信号が検出され、その同期信
号はタイミング信号発生回路4に供給される。又、弁別
回路12からのラッチされた2値化データ信号は、同期
信号と共にデータ処理部に供給される。タイミング信号
発生回路4よりの同期ゲート信号が入力端子41からデ
ータ同期検出回路13に供給されて、同期検出を確実に
行わせるようにしている。
入力端子40から弁別回路12に供給されると共に、ク
ロック再生回路11からのデータクロック信号が弁別回
路12に供給されて、2値化データ信号がラッチされ、
そのラッチされた2値化データ信号がデータ同期検出回
路13に供給されて、同期信号が検出され、その同期信
号はタイミング信号発生回路4に供給される。又、弁別
回路12からのラッチされた2値化データ信号は、同期
信号と共にデータ処理部に供給される。タイミング信号
発生回路4よりの同期ゲート信号が入力端子41からデ
ータ同期検出回路13に供給されて、同期検出を確実に
行わせるようにしている。
【0046】図4にアシンメトリー検出回路14及び平
均値回路の具体回路を示し、以下これについて説明す
る。先ず、平均値回路8について説明する。レベル比較
器から構成される2値化回路10よりの2値化データ信
号がローパスフィルタ24を通じて加算器25に供給さ
れて、オフセット1レベル(スライス1レベル)に加算
された後、その加算出力が増幅器26を通じてサンプル
ホールド回路27に供給されて、入力端子23に供給さ
れるタイミング信号発生回路4からのホールド1信号に
よってサンプルホールドされる。サンプルホールド回路
27よりのホールド出力は、入力端子22に供給される
タイミング信号発生回路4よりのOK信号によって切換
えられる切換えスイッチ9を通じて、2値化回路10に
基準レベルとして供給されて、入力端子21に供給され
る等化器2からの再生RF信号とレベル比較される。
均値回路の具体回路を示し、以下これについて説明す
る。先ず、平均値回路8について説明する。レベル比較
器から構成される2値化回路10よりの2値化データ信
号がローパスフィルタ24を通じて加算器25に供給さ
れて、オフセット1レベル(スライス1レベル)に加算
された後、その加算出力が増幅器26を通じてサンプル
ホールド回路27に供給されて、入力端子23に供給さ
れるタイミング信号発生回路4からのホールド1信号に
よってサンプルホールドされる。サンプルホールド回路
27よりのホールド出力は、入力端子22に供給される
タイミング信号発生回路4よりのOK信号によって切換
えられる切換えスイッチ9を通じて、2値化回路10に
基準レベルとして供給されて、入力端子21に供給され
る等化器2からの再生RF信号とレベル比較される。
【0047】次に、アシンメトリー検出回路14につい
て説明する。クロック再生回路11から入力端子28に
供給されるデータクロック信号(その周期をTとする)
並びにこれを分周器32に供給して、それぞれ分周比1
/2及び1/4を以て分周して得たそれぞれ周期が2
T、4Tのクロック信号を、タイミング信号発生回路4
から入力端子29、30に供給されるモード1及び2信
号によって切り換え制御される切換えスイッチ33に供
給し、その切換え出力を、π/2移相器34に供給し
て、タイミング信号発生回路4からそれぞれ入力端子2
9、30に供給されるモード1及び2信号に応じて、π
/2移相させたて比較クロック信号を得、その比較クロ
ック信号を2値化回路10よりの2値化データ信号と共
に排他的論理和回路35に供給する。
て説明する。クロック再生回路11から入力端子28に
供給されるデータクロック信号(その周期をTとする)
並びにこれを分周器32に供給して、それぞれ分周比1
/2及び1/4を以て分周して得たそれぞれ周期が2
T、4Tのクロック信号を、タイミング信号発生回路4
から入力端子29、30に供給されるモード1及び2信
号によって切り換え制御される切換えスイッチ33に供
給し、その切換え出力を、π/2移相器34に供給し
て、タイミング信号発生回路4からそれぞれ入力端子2
9、30に供給されるモード1及び2信号に応じて、π
/2移相させたて比較クロック信号を得、その比較クロ
ック信号を2値化回路10よりの2値化データ信号と共
に排他的論理和回路35に供給する。
【0048】この場合、後述より明らかな如く、再生ク
ロック検出に引き込み時は、モード2信号が“1”でモ
ード1信号が“0”のとき、周期が4Tのクロック信号
が出力され、モード1信号が“1”でモード2信号が
“0”のとき、周期2Tのクロック信号が出力され、モ
ード2信号及びモード1信号共に“0”のとき、周期T
のクロック信号が出力されるように、モード2信号及び
モード1信号によって、切換えスイッチ33が切換えら
れる。又、π/2移相器34は、切換えスイッチ33よ
りそれぞれ周期が4T、2T、Tのクロック信号が出力
されたとき、その各クロック信号をそれぞれT、T/2
及びT/4だけ遅延させるように、モード2信号及びモ
ード1信号によって制御される。これらのクロック信号
の周期及び移相の切換えに応じて、クロック信号の周期
がそれぞれ4T、2T、Tのとき、後述する引き込み範
囲がそれぞれ2T、T、T/2となる。
ロック検出に引き込み時は、モード2信号が“1”でモ
ード1信号が“0”のとき、周期が4Tのクロック信号
が出力され、モード1信号が“1”でモード2信号が
“0”のとき、周期2Tのクロック信号が出力され、モ
ード2信号及びモード1信号共に“0”のとき、周期T
のクロック信号が出力されるように、モード2信号及び
モード1信号によって、切換えスイッチ33が切換えら
れる。又、π/2移相器34は、切換えスイッチ33よ
りそれぞれ周期が4T、2T、Tのクロック信号が出力
されたとき、その各クロック信号をそれぞれT、T/2
及びT/4だけ遅延させるように、モード2信号及びモ
ード1信号によって制御される。これらのクロック信号
の周期及び移相の切換えに応じて、クロック信号の周期
がそれぞれ4T、2T、Tのとき、後述する引き込み範
囲がそれぞれ2T、T、T/2となる。
【0049】排他的論理和回路35の出力をローパスフ
ィルタ36を通じて加算器37に供給して、オフセット
2(スライスレベル)レベルに加算した後、増幅器38
を通じてサンプルホールド回路39に供給する。サンプ
ルホールド回路39は、タイミング信号発生回路4から
入力端子31に供給されるホールド2信号によってサン
プルホールドされる。そのサンプルホールド回路39の
ホールド出力は、入力端子22に供給されるタイミング
信号発生回路4よりのOK信号によって切換えられる切
換えスイッチ9を通じて、2値化回路10に基準レベル
として供給されて、入力端子21に供給される等化器2
からの再生RF信号とレベル比較される。サンプルホー
ルド回路39のホールド出力と、平均値回路8のサンプ
ルホールド回路27のホールド出力とが、アシンメトリ
ー可能検出信号発生回路47に供給され、アシンメトリ
ー検出信号及び平均値信号のレベル差の絶対値が所定以
下になったとき、アシンメトリー可能検出信号を発生
し、この信号がタイミング信号発生回路4に供給され
る。
ィルタ36を通じて加算器37に供給して、オフセット
2(スライスレベル)レベルに加算した後、増幅器38
を通じてサンプルホールド回路39に供給する。サンプ
ルホールド回路39は、タイミング信号発生回路4から
入力端子31に供給されるホールド2信号によってサン
プルホールドされる。そのサンプルホールド回路39の
ホールド出力は、入力端子22に供給されるタイミング
信号発生回路4よりのOK信号によって切換えられる切
換えスイッチ9を通じて、2値化回路10に基準レベル
として供給されて、入力端子21に供給される等化器2
からの再生RF信号とレベル比較される。サンプルホー
ルド回路39のホールド出力と、平均値回路8のサンプ
ルホールド回路27のホールド出力とが、アシンメトリ
ー可能検出信号発生回路47に供給され、アシンメトリ
ー検出信号及び平均値信号のレベル差の絶対値が所定以
下になったとき、アシンメトリー可能検出信号を発生
し、この信号がタイミング信号発生回路4に供給され
る。
【0050】次に、図6を参照して、実施例のデジタル
信号再生装置の動作の概要を説明する。装置の電源スイ
ッチの投入後、又は、新たな記録媒体の装填において、
リセット信号発生回路7よりのリセット信号がタイミン
グ信号検出回路4に供給されて、リセットされる(ステ
ップST−1)。初期化検出モードとして、平均値検出
モードが設定される(ステップST−2)。続いて、記
録媒体としての光磁気ディスクを回転駆動するスピンド
ル(スピンドルモータによって回転せしめられる)の回
転が定常状態(回転数一定)になったか否かが判断され
(ステップST−3)、NOでればステップST−3に
戻り、YESであれば光学ヘッドのフォーカシングがと
れているか否かが判断され(ステップST−4)、NO
であればステップST−3に戻り、YESであれば光学
ヘッドのトラッキングがとれているか否かが判断され
(ステップST−5)、NOであればステップST−3
に戻り、YESであればステップST−6に移行する。
信号再生装置の動作の概要を説明する。装置の電源スイ
ッチの投入後、又は、新たな記録媒体の装填において、
リセット信号発生回路7よりのリセット信号がタイミン
グ信号検出回路4に供給されて、リセットされる(ステ
ップST−1)。初期化検出モードとして、平均値検出
モードが設定される(ステップST−2)。続いて、記
録媒体としての光磁気ディスクを回転駆動するスピンド
ル(スピンドルモータによって回転せしめられる)の回
転が定常状態(回転数一定)になったか否かが判断され
(ステップST−3)、NOでればステップST−3に
戻り、YESであれば光学ヘッドのフォーカシングがと
れているか否かが判断され(ステップST−4)、NO
であればステップST−3に戻り、YESであれば光学
ヘッドのトラッキングがとれているか否かが判断され
(ステップST−5)、NOであればステップST−3
に戻り、YESであればステップST−6に移行する。
【0051】ステップST−6では、スピンドルクロッ
クモードで、タイミング信号発生回路4から、各タイミ
ング信号(第1の各タイミング信号)が出力された後、
ステップST−7に移行する。ステップST−7では、
クロック再生回路11からデータクロック信号が出力さ
れるか否か(判定信号=1か否か)が判断され、NO
(クロック再生回路11からアンロック判定信号が検出
された場合)であればステップST−7に戻り、YES
(クロック再生回路11からロック判定信号が検出され
た場合)であればステップST−8に移行する。ステッ
プST−8では、データクロックモードでの各タイミン
グ信号(第2の各タイミング信号)が出力された後、ス
テップST−9に移行する。
クモードで、タイミング信号発生回路4から、各タイミ
ング信号(第1の各タイミング信号)が出力された後、
ステップST−7に移行する。ステップST−7では、
クロック再生回路11からデータクロック信号が出力さ
れるか否か(判定信号=1か否か)が判断され、NO
(クロック再生回路11からアンロック判定信号が検出
された場合)であればステップST−7に戻り、YES
(クロック再生回路11からロック判定信号が検出され
た場合)であればステップST−8に移行する。ステッ
プST−8では、データクロックモードでの各タイミン
グ信号(第2の各タイミング信号)が出力された後、ス
テップST−9に移行する。
【0052】ステップST−9では、アシンメトリー検
出可能信号が得られるか否か(アシンメトリー検出可能
信号=1か否か)が判断され、NOであればステップS
T−7に戻り、YESであれば検出モードを平均値検出
モードから再生クロックモードに切り換え(ステップS
T−10)、その後ステップST−11に移行する。ス
テップST−11では、同期信号が得られるか否かが判
断され、NOであればステップST−12に移行し、Y
ESであればデータ処理を行う(ステップST−1
3)。ステップST−12で、連続NG(連続的に同期
信号が再生されない)か否かが判断され、NOであれば
ステップST−7に戻り、YESであればステップST
−2に戻る。
出可能信号が得られるか否か(アシンメトリー検出可能
信号=1か否か)が判断され、NOであればステップS
T−7に戻り、YESであれば検出モードを平均値検出
モードから再生クロックモードに切り換え(ステップS
T−10)、その後ステップST−11に移行する。ス
テップST−11では、同期信号が得られるか否かが判
断され、NOであればステップST−12に移行し、Y
ESであればデータ処理を行う(ステップST−1
3)。ステップST−12で、連続NG(連続的に同期
信号が再生されない)か否かが判断され、NOであれば
ステップST−7に戻り、YESであればステップST
−2に戻る。
【0053】次に、図7を参照して、平均値検出による
引き込みについて説明する。図7Aは、等化器2よりの
再生RF信号(データ信号)のフォーマットを示し、図
5に詳細に示されるように、記録媒体のエンボスエリア
と同期信号(SYNC)との間に、“1”及び“0”の
期間が共に8Tのパルス信号が記録された引き込みエリ
ア2と、“1”及び“0”の期間が共に4Tのパルス信
号が記録された引き込みエリア1とが設けられている。
尚、Tは、スピンドルクロック信号又はデータクロック
信号の周期を示す
引き込みについて説明する。図7Aは、等化器2よりの
再生RF信号(データ信号)のフォーマットを示し、図
5に詳細に示されるように、記録媒体のエンボスエリア
と同期信号(SYNC)との間に、“1”及び“0”の
期間が共に8Tのパルス信号が記録された引き込みエリ
ア2と、“1”及び“0”の期間が共に4Tのパルス信
号が記録された引き込みエリア1とが設けられている。
尚、Tは、スピンドルクロック信号又はデータクロック
信号の周期を示す
【0054】このデータ信号がエンボス検出回路からな
るシステム同期検出回路3に供給されると、記録媒体の
エンボスエリアの検出信号であるトリガ信号(図7B)
が検出されて、タイミング信号発生回路4に供給され
る。このトリガ信号はエンボスエリアの終端部のタイミ
ングで発生する。かくすると、トリガ信号の到来に応じ
て立ち上がり、引き込みエリア2の終端のタイミングで
立ち下がるホールド1信号(図7C)が、タイミング信
号発生回路4から出力されて、平均値回路8に供給され
る。平均値回路8はホールド1信号の“0”の期間の大
部分で2値化データ信号の平均値を検出し、その平均値
は電源投入時に平均値回路8側に切換えられている切換
えスイッチ9を通じて、基準レベル信号として2値化回
路10に供給される。
るシステム同期検出回路3に供給されると、記録媒体の
エンボスエリアの検出信号であるトリガ信号(図7B)
が検出されて、タイミング信号発生回路4に供給され
る。このトリガ信号はエンボスエリアの終端部のタイミ
ングで発生する。かくすると、トリガ信号の到来に応じ
て立ち上がり、引き込みエリア2の終端のタイミングで
立ち下がるホールド1信号(図7C)が、タイミング信
号発生回路4から出力されて、平均値回路8に供給され
る。平均値回路8はホールド1信号の“0”の期間の大
部分で2値化データ信号の平均値を検出し、その平均値
は電源投入時に平均値回路8側に切換えられている切換
えスイッチ9を通じて、基準レベル信号として2値化回
路10に供給される。
【0055】かくすると、先ず、クロック再生回路11
からロック判定信号が得られ、その後、アシンメトリー
検出回路14よりのアシンメトリー検出信号(図7F)
のアシンメトリー量は最低レベルの状態から徐々に上昇
し、あるレベルになると、即ち、アシンメトリー検出信
号のレベルと、平均値回路8よりの平均値レベルとの差
の絶対値が所定値以下になって、アシンメトリー検出可
能信号発生回路47からアシンメトリー検出可能信号が
発生すると、タイミング信号発生回路4からの今まで
“0”であったOK信号が“1”になり、引き込み範囲
が±Tとなり、このOK信号によって切換えスイッチ9
はアシンメトリー検出回路14側に切換えられて、アシ
ンメトリー検出回路14よりのアシンメトリー検出信号
がその切換えスイッチ9を通じて、基準レベル信号とし
て2値化回路10に供給されて、通常引き込みモード、
即ち、再生クロック検出による引き込みモードになる。
そして、同期信号の到来後及びデータ期間の引き込み範
囲は±T/2と狭くなる。尚、ホールド1信号は同期信
号の到来によって“1”になり、そのエンボスの検出に
よるトリガ信号の終端のタイミングで“0”になる。
からロック判定信号が得られ、その後、アシンメトリー
検出回路14よりのアシンメトリー検出信号(図7F)
のアシンメトリー量は最低レベルの状態から徐々に上昇
し、あるレベルになると、即ち、アシンメトリー検出信
号のレベルと、平均値回路8よりの平均値レベルとの差
の絶対値が所定値以下になって、アシンメトリー検出可
能信号発生回路47からアシンメトリー検出可能信号が
発生すると、タイミング信号発生回路4からの今まで
“0”であったOK信号が“1”になり、引き込み範囲
が±Tとなり、このOK信号によって切換えスイッチ9
はアシンメトリー検出回路14側に切換えられて、アシ
ンメトリー検出回路14よりのアシンメトリー検出信号
がその切換えスイッチ9を通じて、基準レベル信号とし
て2値化回路10に供給されて、通常引き込みモード、
即ち、再生クロック検出による引き込みモードになる。
そして、同期信号の到来後及びデータ期間の引き込み範
囲は±T/2と狭くなる。尚、ホールド1信号は同期信
号の到来によって“1”になり、そのエンボスの検出に
よるトリガ信号の終端のタイミングで“0”になる。
【0056】その後、記録媒体のエンボスエリアが到来
すると、その直前のアシンメトリー量が、タイミング信
号発生回路4よりのホールド2信号でホールドされる。
その後、記録媒体の“1”及び“0”の期間が共に8T
の引き込みエリア2では、引き込み範囲が±2Tとな
る。又、その後、記録媒体の“1”及び“0”の期間が
共に4Tの引き込みエリア1では、引き込み範囲が±T
となる。
すると、その直前のアシンメトリー量が、タイミング信
号発生回路4よりのホールド2信号でホールドされる。
その後、記録媒体の“1”及び“0”の期間が共に8T
の引き込みエリア2では、引き込み範囲が±2Tとな
る。又、その後、記録媒体の“1”及び“0”の期間が
共に4Tの引き込みエリア1では、引き込み範囲が±T
となる。
【0057】次に、図8を参照して、再生クロック検出
による引き込みについて更に説明する。図8Aは、等化
器2よりの再生RF信号(データ信号)のフォーマット
を示し、図5及び図7Aと同じものである。図8Bは、
タイミング信号発生回路4より得られるモード2信号
(引き込みパルス信号)を示し、“1”及び“0”の期
間が共に8Tのクロック信号が記録された引き込みエリ
ア2で“1”となり、それ以外では“0”となる信号で
ある。図8Cは、タイミング信号発生回路4より得られ
るモード1信号(引き込みパルス信号)を示し、“1”
及び“0”の期間が共に4Tのクロック信号が記録され
た引き込みエリア1で“1”となり、それ以外では
“0”となる信号である。図8Dは、記録媒体のエンボ
スエリアで“1”、それ以外で“0”となるホールド2
信号である。
による引き込みについて更に説明する。図8Aは、等化
器2よりの再生RF信号(データ信号)のフォーマット
を示し、図5及び図7Aと同じものである。図8Bは、
タイミング信号発生回路4より得られるモード2信号
(引き込みパルス信号)を示し、“1”及び“0”の期
間が共に8Tのクロック信号が記録された引き込みエリ
ア2で“1”となり、それ以外では“0”となる信号で
ある。図8Cは、タイミング信号発生回路4より得られ
るモード1信号(引き込みパルス信号)を示し、“1”
及び“0”の期間が共に4Tのクロック信号が記録され
た引き込みエリア1で“1”となり、それ以外では
“0”となる信号である。図8Dは、記録媒体のエンボ
スエリアで“1”、それ以外で“0”となるホールド2
信号である。
【0058】そして、図8Eに示すように、動作モード
は、ホールド2信号が“1”のとき、エンボス期間でそ
の直前のアシンメトリー量がホールドされ、モード2信
号(引き込みパルス)が“1”のとき引き込みエリアが
±2Tとなり、モード1信号(引き込みパルス)が
“1”のとき引き込みエリアが±Tとなり、データ期間
では引き込みエリアが±T/2となる。図8Fはアシン
メトリー検出信号を示す。
は、ホールド2信号が“1”のとき、エンボス期間でそ
の直前のアシンメトリー量がホールドされ、モード2信
号(引き込みパルス)が“1”のとき引き込みエリアが
±2Tとなり、モード1信号(引き込みパルス)が
“1”のとき引き込みエリアが±Tとなり、データ期間
では引き込みエリアが±T/2となる。図8Fはアシン
メトリー検出信号を示す。
【0059】尚、切換えスイッチ9がアシンメトリー検
出回路14側に切換えられた後に、データ同期検出回路
13から同期信号が検出されなくなったときは、タイミ
ング発生回路4よりのOK信号は“0”となって、切換
えスイッチ9は平均値回路8側に切換えられる。
出回路14側に切換えられた後に、データ同期検出回路
13から同期信号が検出されなくなったときは、タイミ
ング発生回路4よりのOK信号は“0”となって、切換
えスイッチ9は平均値回路8側に切換えられる。
【0060】次に、図9を参照して、引き込みエリアで
の再生クロックによるアシンメトリー検出について説明
する。図9Aは、図4のアシンメトリー検出回路14の
π/2移相器34より出力される比較クロック信号を示
し、±T引き込みのときは周期がnT=2Tとなり、±
2T引き込みのときは周期がnT=4Tとなる。図9B
は、引き込みエリアにおける2値化回路10よりのデュ
ーティが50%の2値化データ信号(比較データ1)を
示し、±T引き込みのときは“1”及び“0”の期間が
共に2nT=4T、±2T引き込みのときは“1”及び
“0”の期間が共に2nT=8Tとなる信号である。そ
して、図9Aの比較クロック信号は、この比較データ1
に対し、その比較クロック信号のπ/2、即ち、nT/
4(T/2又はT)の位相差を有する。この場合の排他
的論理和回路35よりの出力、即ち、比較出力1を図9
Cに示す。この場合、検出(引き込み)範囲は±nT/
2(±T又は±2T)となることが分かる。
の再生クロックによるアシンメトリー検出について説明
する。図9Aは、図4のアシンメトリー検出回路14の
π/2移相器34より出力される比較クロック信号を示
し、±T引き込みのときは周期がnT=2Tとなり、±
2T引き込みのときは周期がnT=4Tとなる。図9B
は、引き込みエリアにおける2値化回路10よりのデュ
ーティが50%の2値化データ信号(比較データ1)を
示し、±T引き込みのときは“1”及び“0”の期間が
共に2nT=4T、±2T引き込みのときは“1”及び
“0”の期間が共に2nT=8Tとなる信号である。そ
して、図9Aの比較クロック信号は、この比較データ1
に対し、その比較クロック信号のπ/2、即ち、nT/
4(T/2又はT)の位相差を有する。この場合の排他
的論理和回路35よりの出力、即ち、比較出力1を図9
Cに示す。この場合、検出(引き込み)範囲は±nT/
2(±T又は±2T)となることが分かる。
【0061】図9Dは2値化回路10よりの“1”の期
間がmT、“0”の期間が2nTの2値化データ信号
(比較データ2)を示す。但し、m≠2nである。この
場合の排他的論理和回路35よりの比較出力2を図9E
にしめす。この場合、引き込み範囲は±nT/2、補正
量はm/2(m+2n)となる。尚、この場合は、比較
データのデューティが50%でないので、偽のロックポ
イントが生じる虞があるが、引き込み範囲を広くとれる
利点は、デュテイが50%の比較データの場合と同じで
ある。
間がmT、“0”の期間が2nTの2値化データ信号
(比較データ2)を示す。但し、m≠2nである。この
場合の排他的論理和回路35よりの比較出力2を図9E
にしめす。この場合、引き込み範囲は±nT/2、補正
量はm/2(m+2n)となる。尚、この場合は、比較
データのデューティが50%でないので、偽のロックポ
イントが生じる虞があるが、引き込み範囲を広くとれる
利点は、デュテイが50%の比較データの場合と同じで
ある。
【0062】上述の実施例で記録媒体としての光磁気デ
ィスクには、エンボスエリア及びこれに続く引き込みエ
リアが設けられており、その引き込みエリアにはデュー
ティ50%のパルス信号が記録されており、これによっ
てクロック信号の再生が可能であるが、上述の実施例で
は、このエンボスエリア及び引き込みエリアを、アシン
メトリー検出信号の引き込みとして兼用しているので、
光磁気ディスクにアシンメトリー検出信号の引き込みの
ための専用エリアを設ける必要がなく、このためシステ
ムの簡略化が可能であると共に、ユーザーエリア(デー
タエリア)を狭めるおそれはない。
ィスクには、エンボスエリア及びこれに続く引き込みエ
リアが設けられており、その引き込みエリアにはデュー
ティ50%のパルス信号が記録されており、これによっ
てクロック信号の再生が可能であるが、上述の実施例で
は、このエンボスエリア及び引き込みエリアを、アシン
メトリー検出信号の引き込みとして兼用しているので、
光磁気ディスクにアシンメトリー検出信号の引き込みの
ための専用エリアを設ける必要がなく、このためシステ
ムの簡略化が可能であると共に、ユーザーエリア(デー
タエリア)を狭めるおそれはない。
【0063】実施例のデジタル信号再生装置によれば、
所定パターンのパルス信号(デューティが50%のパル
ス信号)が記録された引き込みエリア及びそれに後続す
るデータエリアを備える記録媒体よりの再生信号を基準
レベルと比較して2値化データ信号を得る2値化回路1
0と、その2値化回路10よりの2値化データ信号が供
給されるクロック再生回路11、アシンメトリー検出回
路14及び平均値回路8と、平均値回路8及びアシンメ
トリー検出回路14よりの出力が切換えられて2値化回
路10に基準レベル信号として供給する切換え手段9
と、初期状態で切換え手段9を平均値回路8側に切換え
ると共に、クロック再生回路11がロック状態となり、
且つ、アシンメトリー検出回路14からのアシンメトリ
ー検出信号のレベルと平均値回路8からの平均値信号の
レベルとの差の絶対値が所定以下になったとき、切換え
手段9をアシンメトリー検出回路14側に切り換える制
御回路4とを有するので、直流成分を持つ変調方式にお
いても、又、データクロックが再生されない場合でも、
有効にアシンメトリーを検出することができ、クロック
再生回路が構成するPLLのロックがはずれても、アシ
ンメトリー補正量を所定引き込み範囲に確実に引き込む
ことができ、且つ、その引き込み範囲を広くしてもアシ
ンメトリー補正量を確実に引き込むことができる。
所定パターンのパルス信号(デューティが50%のパル
ス信号)が記録された引き込みエリア及びそれに後続す
るデータエリアを備える記録媒体よりの再生信号を基準
レベルと比較して2値化データ信号を得る2値化回路1
0と、その2値化回路10よりの2値化データ信号が供
給されるクロック再生回路11、アシンメトリー検出回
路14及び平均値回路8と、平均値回路8及びアシンメ
トリー検出回路14よりの出力が切換えられて2値化回
路10に基準レベル信号として供給する切換え手段9
と、初期状態で切換え手段9を平均値回路8側に切換え
ると共に、クロック再生回路11がロック状態となり、
且つ、アシンメトリー検出回路14からのアシンメトリ
ー検出信号のレベルと平均値回路8からの平均値信号の
レベルとの差の絶対値が所定以下になったとき、切換え
手段9をアシンメトリー検出回路14側に切り換える制
御回路4とを有するので、直流成分を持つ変調方式にお
いても、又、データクロックが再生されない場合でも、
有効にアシンメトリーを検出することができ、クロック
再生回路が構成するPLLのロックがはずれても、アシ
ンメトリー補正量を所定引き込み範囲に確実に引き込む
ことができ、且つ、その引き込み範囲を広くしてもアシ
ンメトリー補正量を確実に引き込むことができる。
【0064】又、この実施例のデジタル信号再生装置に
おいて、記録媒体の引き込みエリアに記録された所定パ
ターンのパルス信号は、デューティが50%のパルス信
号としたので、上述の効果に加えて、偽のロックポイン
トに引き込まれるおそれはなくなる。
おいて、記録媒体の引き込みエリアに記録された所定パ
ターンのパルス信号は、デューティが50%のパルス信
号としたので、上述の効果に加えて、偽のロックポイン
トに引き込まれるおそれはなくなる。
【0065】
【発明の効果】上述せる本発明によれば、所定パターン
のパルス信号が記録された引き込みエリア及びそれに後
続するデータエリアを備える記録媒体よりの再生信号を
基準レベルと比較して2値化データ信号を得る2値化回
路と、その2値化回路よりの2値化データ信号が供給さ
れるクロック再生回路、アシンメトリー検出回路及び平
均値回路と、平均値回路及びアシンメトリー検出回路よ
りの出力が切換えられて2値化回路に基準レベル信号と
して供給する切換え手段と、初期状態で切換え手段を平
均値回路側に切換えると共に、クロック再生回路がロッ
ク状態となり、且つ、アシンメトリー検出回路からのア
シンメトリー検出信号のレベルと平均値回路からの平均
値信号のレベルとの差の絶対値が所定値以下になったと
き、切換え手段をアシンメトリー検出回路側に切り換え
る制御回路とを有するので、直流成分を持つ変調方式に
おいても、又、データクロックが再生されない場合で
も、有効にアシンメトリーを検出することができ、クロ
ック再生回路が構成するPLLのロックがはずれても、
アシンメトリー補正量を所定引き込み範囲に確実に引き
込むことができ、且つ、その引き込み範囲を広くしても
アシンメトリー補正量を確実に引き込むことができる。
のパルス信号が記録された引き込みエリア及びそれに後
続するデータエリアを備える記録媒体よりの再生信号を
基準レベルと比較して2値化データ信号を得る2値化回
路と、その2値化回路よりの2値化データ信号が供給さ
れるクロック再生回路、アシンメトリー検出回路及び平
均値回路と、平均値回路及びアシンメトリー検出回路よ
りの出力が切換えられて2値化回路に基準レベル信号と
して供給する切換え手段と、初期状態で切換え手段を平
均値回路側に切換えると共に、クロック再生回路がロッ
ク状態となり、且つ、アシンメトリー検出回路からのア
シンメトリー検出信号のレベルと平均値回路からの平均
値信号のレベルとの差の絶対値が所定値以下になったと
き、切換え手段をアシンメトリー検出回路側に切り換え
る制御回路とを有するので、直流成分を持つ変調方式に
おいても、又、データクロックが再生されない場合で
も、有効にアシンメトリーを検出することができ、クロ
ック再生回路が構成するPLLのロックがはずれても、
アシンメトリー補正量を所定引き込み範囲に確実に引き
込むことができ、且つ、その引き込み範囲を広くしても
アシンメトリー補正量を確実に引き込むことができる。
【0066】上述の本発明において、記録媒体の引き込
みエリアに記録された所定パターンのパルス信号を、デ
ューティが50%のパルス信号としたので、上述の効果
に加えて、偽のロックポイントに引き込まれるおそれは
なくなる。
みエリアに記録された所定パターンのパルス信号を、デ
ューティが50%のパルス信号としたので、上述の効果
に加えて、偽のロックポイントに引き込まれるおそれは
なくなる。
【図1】本発明の実施例を示すブロック線図
【図2】実施例のタイミング信号発生回路の周辺回路を
示すブロック線図
示すブロック線図
【図3】実施例のクロック再生回路の具体回路を示すブ
ロック線図
ロック線図
【図4】実施例のアシンメトリー検出回路等の具体回路
を示すブロック線図
を示すブロック線図
【図5】実施例に使用する記録媒体の引き込みエリアの
データフォーマットの例を示す説明図
データフォーマットの例を示す説明図
【図6】実施例の動作を示すフローチャート
【図7】実施例の平均値検出による引き込みの説明のた
めのタイミングチャート A データ信号 B トリガ信号 C ホールド1信号 D 動作モード E OK信号 F アシンメトリー検出信号
めのタイミングチャート A データ信号 B トリガ信号 C ホールド1信号 D 動作モード E OK信号 F アシンメトリー検出信号
【図8】実施例の再生クロック検出による引き込みの説
明のためのタイミングチャート A データ信号 B モード2信号 C モード1信号 D ホールド2信号 E 動作モード F アシンメトリー検出信号
明のためのタイミングチャート A データ信号 B モード2信号 C モード1信号 D ホールド2信号 E 動作モード F アシンメトリー検出信号
【図9】実施例の引き込みでの再生クロックによるアシ
ンメトリー検出の説明のためのタイミングチャート A 比較クロック信号 B 比較データ1信号 C 比較出力1信号 D 比較データ2信号 E 比較出力2信号
ンメトリー検出の説明のためのタイミングチャート A 比較クロック信号 B 比較データ1信号 C 比較出力1信号 D 比較データ2信号 E 比較出力2信号
【図10】従来例を示すブロック線図
【図11】従来例のアシンメトリー検出回路を示すブロ
ック線図
ック線図
【図12】従来例の動作説明のためのタイミングチャー
ト A RF信号 B 2値化データ信号 C 再生クロック信号 D T/4遅延クロック信号 E 排他的論理和信号
ト A RF信号 B 2値化データ信号 C 再生クロック信号 D T/4遅延クロック信号 E 排他的論理和信号
【図13】従来例の動作説明のためのタイミングチャー
ト A RF信号 B 2値化データ信号 C 再生クロック信号 D T/4遅延クロック信号 E 排他的論理和信号
ト A RF信号 B 2値化データ信号 C 再生クロック信号 D T/4遅延クロック信号 E 排他的論理和信号
【図14】従来例の動作説明のためのタイミングチャー
ト A RF信号 B 2値化データ信号 C 再生クロック信号 D T/4遅延クロック信号 E 排他的論理和信号
ト A RF信号 B 2値化データ信号 C 再生クロック信号 D T/4遅延クロック信号 E 排他的論理和信号
【図15】従来例のマークシフト量とエラー電圧との関
係を示す特性図
係を示す特性図
【図16】他の従来例のアシンメトリー検出回路を示す
ブロック線図
ブロック線図
【図17】従来例の記録媒体の記録フォーマットを示す
線図 A 引き込みエリアの記録パターン B 記録フォーマット C スライスレベルの時間特性
線図 A 引き込みエリアの記録パターン B 記録フォーマット C スライスレベルの時間特性
【図18】従来例のロックポイントを示す線図 (a) ランダムパターン (b) 2Tの繰り返し
1 再生RF信号の入力端子 2 等化器 3 システム同期検出回路 4 タイミング信号発生回路(制御回路) 5 FGパルスの入力端子 6 クロック再生回路 7 リセット信号発生回路 8 平均値回路 9 切換えスイッチ 10 2値化回路 11 クロック再生回路 12 弁別回路 13 データ同期検出回路 14 アシンメトリー検出回路
Claims (2)
- 【請求項1】 所定パターンのパルス信号が記録され
た引き込みエリア及びそれに後続するデータエリアを備
える記録媒体よりの再生信号を基準レベルと比較して2
値化データ信号を得る2値化回路と、 該2値化回路よりの2値化データ信号が供給されるクロ
ック再生回路、アシンメトリー検出回路及び平均値回路
と、 上記平均値回路及び上記アシンメトリー検出回路よりの
出力が切換えられて上記2値化回路に基準レベル信号と
して供給する切換え手段と、 初期状態で上記切換え手段を上記平均値回路側に切換え
ると共に、上記クロック再生回路がロック状態となり、
且つ、上記アシンメトリー検出回路からのアシンメトリ
ー検出信号のレベルと上記平均値回路よりの平均値信号
のレベルとの差の絶対値が所定値以下になったとき、上
記切換え手段をアシンメトリー検出回路側に切り換える
制御回路とを有することを特徴とするデジタル信号再生
装置。 - 【請求項2】 上記請求項1記載のデジタル信号再生
装置において、 上記記録媒体の上記引き込みエリアに記録された所定パ
ターンのパルス信号は、デューティが50%のパルス信
号であることを特徴とするデジタル信号再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24545894A JP3528272B2 (ja) | 1994-10-11 | 1994-10-11 | デジタル信号再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24545894A JP3528272B2 (ja) | 1994-10-11 | 1994-10-11 | デジタル信号再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08111071A true JPH08111071A (ja) | 1996-04-30 |
JP3528272B2 JP3528272B2 (ja) | 2004-05-17 |
Family
ID=17133968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24545894A Expired - Fee Related JP3528272B2 (ja) | 1994-10-11 | 1994-10-11 | デジタル信号再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3528272B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100351917C (zh) * | 2002-07-18 | 2007-11-28 | 日本电气株式会社 | 信息记录介质的制造方法和记录方法 |
-
1994
- 1994-10-11 JP JP24545894A patent/JP3528272B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100351917C (zh) * | 2002-07-18 | 2007-11-28 | 日本电气株式会社 | 信息记录介质的制造方法和记录方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3528272B2 (ja) | 2004-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7433277B2 (en) | Wobble demodulator and wobble demodulation method | |
EP0714097B1 (en) | Disc player apparatus | |
EP0727782B1 (en) | Optical disk reproducing apparatus | |
JP3433021B2 (ja) | Pll回路 | |
JPH1186441A (ja) | データ復調方法及びこれを用いた光ディスク装置 | |
EP0881640B1 (en) | Digital PLL circuit for an optical disc apparatus | |
JP3485822B2 (ja) | デジタルフェーズロックドループ回路 | |
JP4069788B2 (ja) | ウォブル復調装置および方法 | |
JP3528272B2 (ja) | デジタル信号再生装置 | |
JP2001357627A (ja) | 情報記録方法及びその装置 | |
JPH08167239A (ja) | 再生装置及び回転サーボ回路 | |
JPS59167813A (ja) | 位相同期回路 | |
JP3613827B2 (ja) | ディジタル信号再生装置 | |
JP2675096B2 (ja) | 再生信号補正方法 | |
JP2004253056A (ja) | デコード装置 | |
JP3684589B2 (ja) | ディジタル信号再生装置 | |
JPH1116295A (ja) | 光ディスク装置 | |
JP3758309B2 (ja) | 光ディスク装置の復調回路 | |
JP4034131B2 (ja) | ディジタルpll回路 | |
JP3772462B2 (ja) | ディジタルpll回路 | |
TW200419546A (en) | Method and apparatus for dynamic readout decision level adjustment for use in domain expansion reading | |
JPH08287623A (ja) | 光ディスク再生装置 | |
JP3636338B2 (ja) | デジタル情報再生装置及びデジタル情報再生方法 | |
JP2800772B2 (ja) | クロック抽出回路 | |
JPH04245834A (ja) | データ再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040216 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
LAPS | Cancellation because of no payment of annual fees |