JPH0810948Y2 - 回路基板に於けるボンデイングワイヤ用の金属膜電極 - Google Patents

回路基板に於けるボンデイングワイヤ用の金属膜電極

Info

Publication number
JPH0810948Y2
JPH0810948Y2 JP15226889U JP15226889U JPH0810948Y2 JP H0810948 Y2 JPH0810948 Y2 JP H0810948Y2 JP 15226889 U JP15226889 U JP 15226889U JP 15226889 U JP15226889 U JP 15226889U JP H0810948 Y2 JPH0810948 Y2 JP H0810948Y2
Authority
JP
Japan
Prior art keywords
metal film
bonding wire
film electrode
bonding
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15226889U
Other languages
English (en)
Other versions
JPH0392035U (ja
Inventor
位 小野
朗 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP15226889U priority Critical patent/JPH0810948Y2/ja
Publication of JPH0392035U publication Critical patent/JPH0392035U/ja
Application granted granted Critical
Publication of JPH0810948Y2 publication Critical patent/JPH0810948Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 ［産業上の利用分野］ この考案は、回路基板に於けるボンデイングワイヤ用
の金属膜電極に関するものであり、特に、金属膜間の密
着強度を増加させたボンデイングワイヤ用の金属膜電極
に関するものである。
［従来の技術］ 従来、此種回路基板にベアチップICを取り付ける場合
は、ワイヤボンデイングを行って金属膜電極へ電気的接
続を行っている。別紙第４図は、基板（１）上に設けた
金属膜電極間をワイヤボンデイングにて接続した状態を
示しており、タンタルからなる金属膜（２）（２）上に
ニツケル又はクロームからなる金属膜（３）（３）を蒸
着にて設ける。ボンデイングワイヤ（４）はアルミニウ
ム又は金等の材料で形成してあるので、ニツケル又はク
ロームの金属膜（３）には直接ボンデイングできない。
従って、前記金属膜（３）の上面にアルミニウム又は金
からなる金属膜電極（５）を蒸着し、該金属膜電極
（５）へボンデイングワイヤ（４）の端部を載設して、
矢印方向へ超音波を照射すると共に加熱してボンデイン
グを行う。
［考案が解決しようとする課題］ 従来はタンタルの金属膜（２）の上面にニツケル又は
クロームの金属膜（３）を蒸着しているが、タンタルと
ニツケル（又はクローム）との接合面は界面での拡散が
起きていないので接着性が良好ではない。そして、ワイ
ヤボンデイングの際に超音波が通過した部分は、更にタ
ンタルとニツケル（又はクローム）との接合強度が低下
して、金属膜（２）と（３）との層間剥離が生ずること
がある。
そこで、金属膜間の剥離を防止するために解決せられ
るべき技術的課題が生じてくるのであり、本考案はこの
課題を解決することを目的とする。
［課題を解決するための手段］ この考案は上記目的を達成するために提案せられたも
のであり、基板上にタンタル等からなる第１の金属膜を
設け、その上面にシリコン等からなる絶縁膜を介してニ
ツケル又はクローム等の第２の金属膜を形成し、前記絶
縁膜の外周縁部にて第２の金属膜を第１の金属膜へ電気
的接続させ、更に、第２の金属膜の上面にアルミニウム
又は金等からなる金属膜電極を形成したことを特徴とす
る回路基板に於けるボンデイングワイヤ用の金属膜電極
を提供せんとするものである。
［作用］ 第１の金属膜と第２の金属膜との間に形成したシリコ
ン等の絶縁膜は、ワイヤボンデイング時の衝撃（荷重・
US）を緩和し、超音波の通過によつて第１の金属膜と第
２の金属膜との接合強度が低下することを防止する。
又、タンタルとシリコン、ニツケル（又はクローム）と
シリコンは夫々密着性が良好であるため、第１の金属膜
と第２の金属膜との間にシリコンの絶縁膜を介装するこ
とにより、双方の金属膜間の密着強度が向上する。
［実施例］ 以下、この考案の一実施例を別紙添付図面の第１図乃
至第３図に従って詳述する。第１図に於て、基板（10）
上にタンタル等からなる第１の金属膜（11）（11）を設
け、その上面にシリコン（Si O2）等からなる絶縁膜
（12）を介して第２の金属膜（13）が蒸着されている。
該第２の金属膜（13）はニツケル又はクローム等にて形
成され、前記絶縁膜（12）の外周縁部に第２の金属膜
（13）を垂設して導通部（13a）を設け、この導通部（1
3a）によつて第１の金属膜（11）との電気的接続を為し
ている。更に、第２の金属膜（13）の上面にアルミニウ
ム又は金等からなる金属膜電極（14）を蒸着し、アルミ
ニウム又は金等で形成したボンデイングワイヤ（15）の
端部を該金属膜電極（14）へ載設する。
而して、ボンデイングワイヤ（15）の端部を加熱する
と共に矢印方向へ超音波を照射してボンデイングを行
う。然るとき、ワイヤボンデイング時の衝撃（荷重・U
S）は絶縁膜（12）によつて緩和され、超音波の通過に
よつて第１の金属膜と第２の金属膜との接合強度が低下
することを防止する。更に、タンタルとシリコン及びニ
ツケル（又はクローム）とシリコンとは夫々密着性が良
好であるため、第１の金属膜（11）と第２の金属膜（1
3）との間の密着強度が向上する。
前記第２の金属膜（13）は導通部（13a）によつて第
１の金属膜（11）との電気的接続を為しているが、導通
部（13a）の接合面積が小であるので電気的信号の通過
容量に不足が生ずる場合がある。然るときは、第２図及
び第３図に示すように、絶縁膜（12）の所々にスノーホ
ール（16）（16）…を開穿しておき、之等スルーホール
（16）（16）…内にもニツケル等の導通部（13b）（13
b）…を形成する。斯くすれば、第２の金属膜（13）と
第１の金属膜（11）との電気的接続がより一層良好とな
る。
尚、この考案は、この考案の精神を逸脱しない限り種
々の改変を為す事ができ、そして、この考案が該改変せ
られたものに及ぶことは当然である。
［考案の効果］ この考案は上記一実施例に詳述したように、シリコン
等からなる絶縁膜によつてワイヤボンデイング時の衝撃
を緩和し、第１の金属膜と第２の金属膜との接合強度の
低下を防止できる。又、タンタルとシリコン、及びニツ
ケル又はクロームとシリコンは相性が良好であるので、
第１の金属膜と第２の金属膜との間の密着強度が向上で
きる。従って、ワイヤボンデイング後に之等金属膜間が
剥離する虞れはなく、製品の信頼性に貢献できる考案で
ある。
【図面の簡単な説明】
第１図乃至第３図は本考案の一実施例であり、第１図は
金属膜間にワイヤボンデイングを施した状態の基板の要
部縦断面図、第２図はスルーホールを設けた絶縁膜の要
部縦断面図、第３図は第２図のＡ−Ａ線断面図である。
第４図は従来例を示し、金属膜間にワイヤボンデイング
を施した状態の基板の要部縦断面図である。 （10）……基板、（11）……第１の金属膜 （12）……絶縁膜、（13）……第２の金属膜 （13a）（13b）……導通部、（14）……金属膜電極 （15）……ボンデイングワイヤ

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】基板上にタンタル等からなる第１の金属膜
    を設け、その上面にシリコン等からなる絶縁膜を介して
    ニツケル又はクローム等の第２の金属膜を形成し、前記
    絶縁膜の外周縁部にて第２の金属膜を第１の金属膜へ電
    気的接続させ、更に、第２の金属膜の上面にアルミニウ
    ム又は金等からなる金属膜電極を形成したことを特徴と
    する回路基板に於けるボンデイングワイヤ用の金属膜電
    極。
JP15226889U 1989-12-29 1989-12-29 回路基板に於けるボンデイングワイヤ用の金属膜電極 Expired - Lifetime JPH0810948Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15226889U JPH0810948Y2 (ja) 1989-12-29 1989-12-29 回路基板に於けるボンデイングワイヤ用の金属膜電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15226889U JPH0810948Y2 (ja) 1989-12-29 1989-12-29 回路基板に於けるボンデイングワイヤ用の金属膜電極

Publications (2)

Publication Number Publication Date
JPH0392035U JPH0392035U (ja) 1991-09-19
JPH0810948Y2 true JPH0810948Y2 (ja) 1996-03-29

Family

ID=31698539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15226889U Expired - Lifetime JPH0810948Y2 (ja) 1989-12-29 1989-12-29 回路基板に於けるボンデイングワイヤ用の金属膜電極

Country Status (1)

Country Link
JP (1) JPH0810948Y2 (ja)

Also Published As

Publication number Publication date
JPH0392035U (ja) 1991-09-19

Similar Documents

Publication Publication Date Title
JP2528991B2 (ja) 樹脂封止型半導体装置及びリ―ドフレ―ム
EP0827191A3 (en) Semiconductor device mounting structure
US20090174061A1 (en) Semiconductor Device
JP2002198739A5 (ja) 圧電発振器
US5099397A (en) Fuzed solid electrolyte capacitor
JPH0810948Y2 (ja) 回路基板に於けるボンデイングワイヤ用の金属膜電極
JP3684434B2 (ja) チップサイズ半導体パッケージ及びその製造方法
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
JP3347059B2 (ja) 複合半導体装置
JPS6334281Y2 (ja)
JP2503638B2 (ja) 半導体装置
JP2743157B2 (ja) 樹脂封止型半導体装置
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JP3844268B2 (ja) 非接触ｉｃカード
JPH0440271Y2 (ja)
JP3147189B2 (ja) リードフレームおよびその製造方法
JP2883065B2 (ja) 半導体装置
JP3141682B2 (ja) 複合リードフレーム
JPS62134957A (ja) 半導体装置
JPH0143872Y2 (ja)
JP3382316B2 (ja) 半導体実装構造及び半導体実装方法
JP2532400Y2 (ja) ハイブリットｉｃ
JP2000508798A (ja) コイルに接続された電子ユニットを含む電子アセンブリ
JPS63152160A (ja) 半導体装置用リ−ドフレ−ム
JP2752286B2 (ja) 混成集積回路装置