JPH0797615B2 - 超低温冷却用容器 - Google Patents

超低温冷却用容器

Info

Publication number
JPH0797615B2
JPH0797615B2 JP61192660A JP19266086A JPH0797615B2 JP H0797615 B2 JPH0797615 B2 JP H0797615B2 JP 61192660 A JP61192660 A JP 61192660A JP 19266086 A JP19266086 A JP 19266086A JP H0797615 B2 JPH0797615 B2 JP H0797615B2
Authority
JP
Japan
Prior art keywords
plate
low temperature
semiconductor element
container
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61192660A
Other languages
English (en)
Other versions
JPS6350046A (ja
Inventor
進 君島
俊次 白水
安民 造田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61192660A priority Critical patent/JPH0797615B2/ja
Publication of JPS6350046A publication Critical patent/JPS6350046A/ja
Publication of JPH0797615B2 publication Critical patent/JPH0797615B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は高速素子など液体窒素温度に冷却して使用す
る半導体素子を接着する超低温用冷却用容器に関する。
(従来の技術) 近年、科学技術計算用コンピュータ等では処理速度を速
くするために高速素子の要求が多くなっている。素子の
高速化にはいくつか方法があるが、その中に冷却による
高速化がある。例えばSiのFETでは液体窒素で冷却する
と数倍の光速化がはかれる。
通常、ICやトランジスタ等の半導体素子は金属やセラミ
ックで作られたパッケージに入っているか、あるいはプ
ラスチックでモールドされている。しかし、これらのパ
ッケージ等は冷却効率が悪く素子が充分に冷却されなか
ったり、またはパッケージ等が熱膨張係数の差で破壊さ
れたりして超低温冷却用には適していない。そこで従来
は第3図に断面図を示すような構造の超低温冷却用容器
を使用していた。第3図を使って従来容器の構造を説明
する。超低温に冷却して使われる半導体素子21が厚さ0.
6mmサファイア板22に銀ペースト等で接着されている。
サファイア板22はCu板23にやはり銀ペースト等で接着さ
れている。Cu板23はその周辺部で他の端子板等の部品
(図では省略している)の固定する部品固定材で、半導
体素子21の冷却効率を落さないように熱伝導のよいCuが
使われている。サファイア板22は緩衝材で、Cuの熱膨張
係数αCu=16.8×10-6と例えばSiの半導体素子の熱膨張
係数αSi=3.4×10-6との差が大きいのでαCuとαSi
中間の熱膨張係数αsap=6.7×10-6のサファイアが使わ
れている。Cu板23はコバール(29%Ni,17%Co,54%Fe)
基板24に例えば銀ロー付けで接着されている。サファイ
ア板22,Cu板23,コバール基板24を合わせて素子接着部と
呼ぶ。コバール基板24はガラス容器25に溶着されてい
る。ガラス容器は2重管の様な構造で、内側はコバール
基板4が溶着され、外側はやはりコバールの口金26が溶
着されている。口金26にはドーナッツ状の導入端子27が
ロー付けされている。導入端子27上には口金28がロー付
けされている。半導体素子21をサファイア板22に接着
し、ボンディングワイヤー29で、半導体素子21と導入端
子27間を配線した後に、ふた30を周辺部31で溶接する。
その後排気口32から真空排気して排気口12を閉じて容器
内部33を真空に封じて完成する。ガラス容器25とコバー
ル基板24で形成された凹部34に液体窒素を注入して半導
体素子21を冷却する。容器内部33を真空にしたのは、容
器内部33の気体による熱電導のために凹部34に注入した
液体窒素の蒸発速度を小さくするためである。またガラ
ス容器25は凹部34の液体窒素の蒸発速度が、壁の熱伝導
で大きくなるのを防ぐために熱伝導率の小さいガラスを
材料としている。そのために、コバール基板24と口金26
はガラスと溶着できるコバールを材料としている。
上記超低温冷却用容器では、第4図に示すように凹部34
に液体窒素35を注入すると、サファイア板22,Cu板23,コ
バール基板24の熱膨張係数の違いで素子接着部が湾曲
し、半導体素子21がサファイア板22から剥離する事故が
発生した。サファイア板22の厚さを数倍に厚くすると、
湾曲がかなり小さくなり、半導体素子21の剥離は防止で
きる。ところがサファイアは熱伝導率が良くないので、
半導体素子が充分に冷却できなくなるという問題が新た
に発生してしまう。
(発明が解決しようとする問題点) 以上述べた様に従来の超低温冷却用容器では、液体窒素
で冷却すると、素子接着部が湾曲し、半導体素子がサフ
ァイア板から剥離するという問題点があり、これを防ぐ
ためにサファイア板を厚くすると半導体素子が充分に冷
却されなくて、目的の高速化が達成できないという問題
が新らたに発生していた。
本発明は、液体素子で冷却しても半導体素子が剥離する
ことなく、信頼性良く、充分に半導体素子を冷却するこ
とができる超低温冷却用容器を提供することを目的とす
る。
[発明の構成] (問題点を解決するための手段) 上記目的を達成するために本発明による超低温冷却用容
器を以下に示す。
ガラス容器に溶着されたコバール基板に、例えば低膨張
のFe−Ni合金系のINVAR(36%Ni)からなる部品固定材
をロー付けする。部品固定材のINVAR板に緩衝材としてA
lN板を銀ペースト等で接着しAlN板に半導体素子を接着
する。
(作用) このような構造の超低温冷却用容器においては、素子接
着部に使われる材料の熱膨張係数の差を小さくし、熱膨
張係数の小さいINVAR板を中心にしてその両側をINVARよ
り熱膨張係数の大きいAlNとコバールではさむことで、
素子接着部の湾曲を防止している。また、AlNはサファ
イアよりも熱伝導が良いので、半導体素子は充分に冷却
される。
(実施例) 本発明による超低温冷却用容器の一実施例を第1図を使
って説明する。第3図、第4図と同一部分は同一番号で
示されている。
第1図で半導体素子21は、銀ペースト等で厚さ0.6mmのA
lN板2に接着されている。AlN板2はINVAR板3に銀ペー
スト等で接着されている。INVAR板3は、コバール基板2
4に例えば銀ロー付けされている。AlN熱膨張係数はα
seN=3.6×10-6で例えばSiの半導体素子21の熱膨張係数
αSi=3.4×10-6と良く一致している。そしてAlN板2と
コバール基板24の間に熱膨張係数αINV.=1.2×10-6のI
NVAR板3がはさまれていて、AlN板2とINVAR板3による
応力とINVAR板3とコバール基板24による応力とがうま
く打ち消し合ってAlN板2,INVAR板3,コバール基板24を合
わせた素子接着部の湾曲を防いでいる。上記の様にAlN
板2,INVAR板3,コバール基板24の熱膨張係数の差が小さ
いので、AlN板2の板厚も0.6mmと薄くても充分に素子接
着部の湾曲が防げる。更にAlNの熱伝導率はサファイア
の約2倍良いので冷却効率も向上する。
第2図は本発明の他の実施例を示す。第2図では素子接
着部のみを示してあり、第1図と同一部分は同一番号で
示してある。INVAR板13はコバール基板24と銀ロー付け
をするときの位置決めを容易にするために周辺部が厚く
なっている。このようにINVAR板の形状を変化させても
本発明の効果はそこなわれない。
半導体素子はSiの高速素子に限らない。Ge,GaAs,Gap,In
p,InSb,CdTe,HgCdTe等の半導体材料の高速素子,発光素
子,受光素子,温度センサー等でもよい。また、容器の
材質はガラスに限らず、金属等でもよい。冷却容器内の
真空に限らず、He,N2等のガスでもよい。更に冷却方法
は液体窒素に限らず、液体ヘリウム,液体酸素でもよ
く、また、ミニクーラーと呼ばれる高圧窒素ガスを使う
方法でもよい。AlN板上をメタライズして半導体素子と
導入端子間の配線のターミナルとすることもできる。部
品固定材はINVARに限らない。
[発明の効果] 本発明による超低温冷却用容器は、素子接着部に使われ
る材料の組み合わせを変更して超低温冷却時の素子接着
部の湾曲を防いだので、素子の剥離がなくなった。
また、素子接着部の材料間の熱膨張係数の差を小さくし
たのでAlNの板厚が薄くても充分に湾曲防止の効果があ
り、更にAlNは熱伝導が良いので、半導体素子の冷却率
の向上が可能になった。
【図面の簡単な説明】
第1図は本発明の一実施例の超低温冷却用容器を示す断
面図、第2図は本発明の他の実施例の一部分を示す断面
図、第3図は従来の超低温冷却用容器を示す断面図、第
4図は従来の超低温冷却用容器の問題点を示す断面図で
ある。 1,21……半導体素子、 2……AlN板、 3,13……INVAR板、 24……コバール基板、 25……ガラス容器、 22……サファイア板、 23……Cu板。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】超低温に冷却して使用する半導体素子を接
    着し、該半導体素子を超低温に冷却するための容器にお
    いて、該容器の壁の該半導体素子を接着する部分がコバ
    ールであり、該コバールの上に熱膨張係数が3.0×10-6
    以下のFe−Ni系又はFe−Ni−Co系の低膨張合金からなる
    部品固定材とAlNからなる緩衝材を順次接着したコバー
    ル−部品固定材−AlNの積層構造であり、前記AlN緩衝材
    の上に上記半導体素子を接着することを特徴とする超低
    温冷却用容器。
JP61192660A 1986-08-20 1986-08-20 超低温冷却用容器 Expired - Lifetime JPH0797615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61192660A JPH0797615B2 (ja) 1986-08-20 1986-08-20 超低温冷却用容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61192660A JPH0797615B2 (ja) 1986-08-20 1986-08-20 超低温冷却用容器

Publications (2)

Publication Number Publication Date
JPS6350046A JPS6350046A (ja) 1988-03-02
JPH0797615B2 true JPH0797615B2 (ja) 1995-10-18

Family

ID=16294925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61192660A Expired - Lifetime JPH0797615B2 (ja) 1986-08-20 1986-08-20 超低温冷却用容器

Country Status (1)

Country Link
JP (1) JPH0797615B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126830A (en) * 1989-10-31 1992-06-30 General Electric Company Cryogenic semiconductor power devices
FR2737566B1 (fr) * 1995-08-02 1997-09-19 Sofradir Procede pour realiser l'assemblage d'un bloc de detection d'ondes electromagnetiques, notamment infrarouges, avec un support conducteur thermique, et detecteur d'ondes electromagnetiques mettant en oeuvre ce procede

Also Published As

Publication number Publication date
JPS6350046A (ja) 1988-03-02

Similar Documents

Publication Publication Date Title
US20060183269A1 (en) Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method
US5536685A (en) Low heat loss and secure chip carrier for cryogenic cooling
US4320412A (en) Composite material for mounting electronic devices
US3495023A (en) Flat pack having a beryllia base and an alumina ring
JPH0222540B2 (ja)
JPH06502962A (ja) ダイス固着構造
US6534792B1 (en) Microelectronic device structure with metallic interlayer between substrate and die
US6770513B1 (en) Thermally enhanced flip chip packaging arrangement
JPH0797615B2 (ja) 超低温冷却用容器
JPS63211772A (ja) 赤外線検知器
JPS63289950A (ja) 半導体用パツケ−ジ
JPS60241239A (ja) 半導体装置
JPH05136303A (ja) 電子デバイス用ヒートシンク
JPH02146748A (ja) 半導体容器
JP2796168B2 (ja) 半導体装置
JP2926819B2 (ja) 半導体素子搭載用ケース
JPH0140514B2 (ja)
JPH02187058A (ja) 半導体装置用パッケージ
JPH0617306Y2 (ja) セラミック回路基板を接着する金属キヤリアの構造
JPH04113658A (ja) 半導体装置
JPS61214443A (ja) 半導体装置の製造方法
JPS61269352A (ja) 半導体装置
JPH02303053A (ja) 半導体パッケージの製造方法
JPH08306849A (ja) 放熱部材及び該放熱部材を備えた半導体装置
JPS6476743A (en) Extremely low temperature cooling vessel