JPH0797595B2 - Semiconductor component mounting method - Google Patents
Semiconductor component mounting methodInfo
- Publication number
- JPH0797595B2 JPH0797595B2 JP63062310A JP6231088A JPH0797595B2 JP H0797595 B2 JPH0797595 B2 JP H0797595B2 JP 63062310 A JP63062310 A JP 63062310A JP 6231088 A JP6231088 A JP 6231088A JP H0797595 B2 JPH0797595 B2 JP H0797595B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- guide
- mounting
- positioning
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Description
【発明の詳細な説明】 〔概要〕 半導体部品等をフェイスダウンではんだ付けして実装す
る場合に半導体部品等を位置決めする方法に関し、 実装の際の半導体部品の位置決めを作業性良く、しかも
精度良く行なえるようにすることを目的とし、 半導体部品をフェイスダウンではんだ付けして実装する
方法において、複数のルーティングガイドを、プリント
板上の半導体部品実装予定部を囲む位置に接着固定して
先付けし、上記半導体部品を上記先付けされたルーティ
ングガイドの間にはめ込んで位置決めするように構成す
る。DETAILED DESCRIPTION OF THE INVENTION [Outline] A method for positioning semiconductor parts etc. when mounting them by face down soldering, and positioning the semiconductor parts at the time of mounting with good workability and high accuracy. In order to make it possible to mount semiconductor components in a face-down manner by mounting them, multiple routing guides are attached and fixed in advance on the printed circuit board at the position surrounding the semiconductor component mounting planned part. , The semiconductor component is fitted and positioned between the pre-mounted routing guides.
本発明は半導体部品等をフェイスダウンではんだ付けし
て実装する場合に半導体部品等を位置決めする方法に関
する。The present invention relates to a method for positioning a semiconductor component or the like when mounting the semiconductor component or the like by face-down soldering.
下面にはんだバンプを有数る半導体装置は、はんだバン
プをプリント板上のパッドとフェイスダウンではんだ付
けされて実装される。従って半導体装置を載置するとき
に、フェイスダウンの状態にありはんだバンプ及びパッ
ドが共に見にくい状態にあるが、各はんだバンプがパッ
ドに対向するように精度良く位置合せする必要がある。A semiconductor device having a number of solder bumps on the lower surface is mounted by soldering the solder bumps face down with the pads on the printed board. Therefore, when the semiconductor device is mounted, both the solder bumps and the pads are in a face-down state and it is difficult to see the pads. However, it is necessary to accurately align the solder bumps so that they face the pads.
第６図は従来の実装方法を示す図である。 FIG. 6 is a diagram showing a conventional mounting method.
１は半導体部品であり、矩形板状のパッケージ２の下面
にはんだバンプ３を複数設けてなる構成である。Reference numeral 1 denotes a semiconductor component, which has a structure in which a plurality of solder bumps 3 are provided on the lower surface of a rectangular plate-shaped package 2.
４はプリント板であり、この上面のうち実装部分に複数
のパッド５が形成してある。Reference numeral 4 denotes a printed board on which a plurality of pads 5 are formed on the mounting portion on the upper surface.
はんだバンプ３とパッド５とは同じ配列である。The solder bumps 3 and the pads 5 have the same arrangement.
６は位置合せ用の鏡枠であり、４枚の細長状の鏡７−１
〜７−４を略45度に傾斜させて、上記パッケージ２より
一まわり大きい枠状としたものである。6 is a lens frame for positioning, the four elongated mirror 7-1
～7- 4 is tilted approximately 45 degrees, is obtained by the above package 2 from one about a large frame shape.
半導体部品１を実装する場合には、第１図に示すよう
に、鏡枠６を装置１を実装しようとする場所を囲むよう
にプリント板４上に載置し、この状態で部品１を載置す
る。When mounting the semiconductor component 1, as shown in FIG. 1, the lens frame 6 is placed on the printed board 4 so as to surround the place where the device 1 is to be mounted, and the component 1 is placed in this state. Place.
このとき、第７図に示すように、鏡７−１〜７−４を利
用して、はんだバンプ３及びパッド５を確認し、各はん
だバンプ３がパッド５に対応するように位置合せして部
品１を載置する。At this time, as shown in FIG. 7, by using a mirror 7-1 ～7- 4, check the solder bump 3 and the pad 5, the solder bumps 3 are then aligned so as to correspond to the pad 5 Place the component 1.
この後、リフロー炉を通して部品１は半田付けされて実
装される。Then, the component 1 is soldered and mounted through a reflow furnace.
位置合せは、鏡７−１〜７−４をのぞき込んで目視で行
なっているため、時間がかかり過ぎ、作業性が悪い。Alignment, since is performed visually peeked mirror 7-1 ～7- 4, too time consuming, resulting in poor workability.
また各部品１について位置決めのばらつきが生じてしま
う。Moreover, the positioning of each component 1 will vary.
更には、載置した後、半田付けされるまでの間に部品１
が位置ずれを起こす虞れもあった。Furthermore, after mounting, the component 1 can be used before soldering.
There was also a risk that the would be displaced.
本発明は実装の際の半導体部品の位置決めを作業性良
く、しかも精度良く行なうことのできる半導体部品の実
装方法を提供することを目的とする。It is an object of the present invention to provide a semiconductor component mounting method capable of positioning semiconductor components during mounting with good workability and with high accuracy.
本発明は、半導体部品をフェイスダウンではんだ付けし
て実装する方法において、 複数の内部を中空としたルーティングガイドを、プリン
ト板上の半導体部品実装予定部を囲む位置に接着固定し
て先付けし、 上記半導体部品を上記先付けされたルーティングガイド
の間にはめ込んで位置決めする構成としたものである。The present invention is a method for mounting a semiconductor component by soldering face down in which a plurality of hollow routing guides are bonded and fixed in advance to a position surrounding a semiconductor component mounting planned portion on a printed board, The semiconductor component is configured to be fitted and positioned between the previously attached routing guides.
半導体部品をルーティングガイド間にはめ込む作業は簡
単であり、半導体部品のプリント基板上における位置決
めは作業性良く行なわれる。The work of fitting the semiconductor component between the routing guides is simple, and the semiconductor component is positioned on the printed circuit board with good workability.
しかも位置決め精度のばらつきは少なく、位置決め精度
は一定となる。Moreover, there is little variation in the positioning accuracy, and the positioning accuracy is constant.
次に本発明の一実施例になる半導体部品の実装方法につ
いて、第１図乃至第４図を参照して説明する。各図中、
第６図に示す構成部分と同一構成部分には同一符号を付
す。Next, a semiconductor component mounting method according to an embodiment of the present invention will be described with reference to FIGS. In each figure,
The same components as those shown in FIG. 6 are designated by the same reference numerals.
まず、第４図に示すように、プリント板４上に位置決め
用治具板10を位置合せして載置し、これを利用してルー
ティングガイド11−１〜11−４を先付けする。First, as shown in FIG. 4, to align the positioning jig plate 10 on the printed board 4 is placed, by using this for tipping a routing guide 11 1 ～11- 4.
ガイド11−１は、半導体部品のコーナの位置決めに適す
るように、四方に腕部11−1a〜11−1dを有するクロス形
状である。隣り合う腕部が開き角が90度のＬ字状をな
し、後述するように、この部分が半導体部品の一のコー
ナを位置決めする。Guide 11- 1, to suit the positioning of the corner of the semiconductor component, a cross shape having an arm portion 11 1 A～11- 1 d in four directions. Adjacent arms form an L shape with an opening angle of 90 degrees, and this portion positions one corner of the semiconductor component, as will be described later.
各腕部11−1a〜11−1dには溝12が形成してあり、溝12は
クロス状をなし、回路配線の修正をディスクリートワイ
ヤにて行う場合などの、実装後に必要に応じてワイヤを
プリント板上に配線する場合に、そのワイヤをガイドす
る。Each arm portions 11- 1 a~11- 1 d Yes forming groove 12, the groove 12 forms a cross shape, such as when performing correction of the circuit wiring in discrete wires, if necessary after mounting Guide the wire as it is routed on the printed circuit board.
他のガイド11−２〜11−４も上記のガイド11−１と同じ
寸法形状を有する。Other guide 11 2 ～11- 4 also has the same dimensions as the above guide 11-1.
また、ガイド11−１〜11−４は、はんだのリフロー炉内
の温度に耐えうる耐熱性を有する材料製である。The guide 11 1 ～11- 4 is made of a material which can withstand the temperatures in the reflow furnace of the solder.
治具板10には、上記のガイドに対応するクロス状の孔13
−１〜13−４が形成してある。孔13−１〜13−４の位置
は、各孔13−１〜13−４を通る線により囲まれるハッチ
ングを付して示す部分14が上記部品１のパッケージ２と
同じサイズとなるように定めてある。The jig plate 10 has a cross-shaped hole 13 corresponding to the above guide.
- 1 ～13- 4 is formed. Position of the holes 13 1 ～13- 4 is defined as the portion 14 shown by hatching which is surrounded by a line passing through the respective holes 13 1 ～13- 4 have the same size as the package 2 of the component 1 There is.
治具板10は、プリント板４に対しては、上記部分14がプ
リント板４上の半導体部品実装予定部15（第１図中ハッ
チングを付して示す）と一致するように位置合せする。The jig plate 10 is aligned with the printed board 4 so that the above-mentioned portion 14 is aligned with the semiconductor component mounting scheduled portion 15 (shown by hatching in FIG. 1) on the printed board 4.
次に、第４図に示すように、ガイド11−１〜11−４を夫
々孔13−１〜13−４内に嵌合させて、プリント板４上に
接着固定して先付けする。Next, as shown in FIG. 4, the guide 11 1 ～11- 4 are fitted into the respective hole 13 1 ～13- 4 and tipping bonded and fixed on the printed board 4.
ガイド11−１〜11−４は夫々孔13−１〜13−４に嵌合し
て位置決めされているため、ガイド11−１〜11−４はプ
リント板４上の所定位置に精度良く固定される。Because the guide 11 1 ～11- 4 being positioned fitted in each hole 13 1 ～13- 4, guide 11 1 ～11- 4 is fixed accurately at a predetermined position on the printed circuit board 4 It
なお、位置決めは、ガイド11−１〜11−４を孔13−１〜
13−４に嵌合させるだけで足りるため、作業性は良い。The positioning is the guide 11 1 ～11- 4 holes 13- 1
Since it is only necessary to fit the 13-4, workability is good.
ガイド11−１〜11−４を接着固定した後、治具板10を取
り外す。After the guide 11 1 ～11- 4 was bonded, removing the jig plate 10.
治具板10を取り外すと、第１図に示すようにガイド11−
１〜11−７が基板４上、部品実装予定部15を囲む位置に
配設された状態となる。When the jig plate 10 is removed, the guide 11-
1 ～11- 7 on the substrate 4 in a state of being disposed at a position surrounding the component mounting prearranged portion 15.
この状態で、半導体部品１を上方よりフェイスダウンの
姿勢で上方より降ろし、第２図及び第３図に示すよう
に、パッケージ２の各コーナを先付けしてあるガイド11
−１〜11−４の間にはめ込んで、実装予定部15に載置す
る。In this state, the semiconductor component 1 is lowered from the upper side in a face-down posture from the upper side, and as shown in FIGS. 2 and 3, the guide 11 to which each corner of the package 2 is attached beforehand.
- fitted between 1 ～11- 4, placed on the mounting prearranged portion 15.
パッケージ２がガイド11−１〜11−４の間にはめ込まれ
ることにより、半導体部品１のプリント板４に対する位
置決めがなされ、各はんだバンプ３がパッド５に正しく
対向する状態とされる。By the package 2 is fitted between the guide 11 1 ～11- 4, made the positioning to the print board 4 of the semiconductor component 1, the solder bumps 3 are correctly opposed state to the pad 5.
半導体部品１は、第２図及び第３図に示すように、各は
んだバンプ３が対応するパッド５に正しく当接し、且つ
パッケージ２が側面2aをガイド11−１〜11−４により押
えられて位置規制され位置ずれを制限された状態とな
る。The semiconductor component 1, as shown in FIGS. 2 and 3, the solder bumps 3 are correctly brought into contact with the corresponding pads 5, and the package 2 is pressed to the side surface 2a by the guide 11 1 ～11- 4 The position is restricted and the positional deviation is restricted.
作業者はパッケージ２をガイド11−１〜11−４の間に単
にはめ込むだけでよく、はんだバンプ３とパッド５との
両方を見て両者を一致させるように調整する位置合せ作
業は不要であり、半導体部品１をプリント板４上に載置
する作業は、従来に比べて短い時間で作業性良く行なわ
れる。Operator need only fit simply package 2 between the guide 11 1 ～11- 4, alignment work be adjusted to match both look at both the solder bump 3 and the pad 5 is not necessary The work of mounting the semiconductor component 1 on the printed board 4 is performed in a shorter time and with better workability than in the past.
しかも、半導体部品１は位置精度良く載置され、各部品
間での位置精度のばらつきも無い。Moreover, the semiconductor component 1 is placed with high positional accuracy, and there is no variation in positional accuracy among the respective components.
次いで、プリント板４を半導体部品１及びガイド11−１
〜11−４と共にリフロー炉を通す。Then, the printed board 4 semiconductor component 1 and the guide 11- 1
～11- 4 passed through the reflow furnace together.
これにより、はんだバンプ３が溶融して凝固し、半導体
部品１はフェイスダウンではんだ付けされて実装され
る。As a result, the solder bumps 3 are melted and solidified, and the semiconductor component 1 is soldered face down and mounted.
半導体部品１は載置された状態でガイド11−１〜11−４
により位置規制されているため、リフロー炉を通す家庭
で半導体部品１が位置ずれを起こす虞れは全くなく、半
導体部品１は各はんだバンプ３を対応するパッド５に正
しく半田付けされて実装される。The semiconductor component 1 in a state of being placed guide 11 1 ～11- 4
Since the position of the semiconductor component 1 is regulated by, there is no possibility that the semiconductor component 1 will be displaced at home through the reflow furnace, and the semiconductor component 1 is mounted by soldering the solder bumps 3 to the corresponding pads 5 correctly. .
その後、必要に応じてワイヤをプリント板４上に配線す
る場合には、上記ガイド11−１〜11−４が利用され、ワ
イヤは上記ガイド11−１〜11−４の溝12内を通ってガイ
ドされて配線される。Thereafter, when the connecting wires on the printed board 4 as needed, the guide 11 1 ～11- 4 is utilized, the wire passes through the groove 12 of the guide 11 1 ～11- 4 Guided and wired.
また上記のクロス形のガイドの代わりに、第５図に示す
Ｌ字状のルーティングガイド20を使用することもでき
る。Instead of the cross-shaped guide described above, an L-shaped routing guide 20 shown in FIG. 5 can be used.
以上説明した様に、本発明によれば、ルーティングガイ
ドを先付けし、これを利用して半導体部品を位置決めす
る構成であるため、半導体部品を載置するときにパッド
に位置合せする操作は不要であり、単にルーティングガ
イド間にはめ込むだけでよく、従来に比べて、実装作業
に要する時間を短縮することが出来、しかも各半導体部
品間での実装位置の精度のばらつきも無く、半導体部品
が実装された製品の製造コストの低減及び品質の均一化
を図ることが出来る。As described above, according to the present invention, since the routing guide is attached in advance and the semiconductor component is positioned by using this, the operation of aligning the semiconductor component with the pad is not necessary. Yes, it is only necessary to fit it between the routing guides, the time required for mounting work can be shortened compared to the conventional method, and there is no variation in the mounting position accuracy between semiconductor components, and semiconductor components are mounted. It is possible to reduce the manufacturing cost of the products and to make the quality uniform.
また、専用の位置決め部材を使用する場合に比べても、
プリント板上のスペースを有効に利用出来、しかも、コ
スト的に有利である。Also, compared to when using a dedicated positioning member,
The space on the printed board can be effectively used, and it is cost effective.
第１図は本発明の一実施例になる半導体部品の実装方法
の半導体部品を載置するときの状態を示す図、 第２図は半導体部品が実装された状態を示す斜視図、 第３図は第２図中III−III線に沿う断面矢視図、 第４図はルーティングガイドの先付けを説明する図、 第５図は本発明に適用しうるルーティングガイドの別の
例を示す図、 第６図は従来の半導体部品の実装方法を説明する図、 第７図は鏡を利用した目視による位置合せを説明する図
である。 図において、 １は半導体部品、 ２はパッケージ、 ３ははんだバンプ、 ４はプリント板、 ５はパッド、 10は位置決め用治具板、 11−１〜11−4,20はルーティングガイド、 11−1a〜11−1dは腕部、 13−１〜13−４はルーティングガイド位置決め孔、 14は囲繞部分、 15は部品実装予定部 を示す。FIG. 1 is a diagram showing a state in which a semiconductor component is mounted by a semiconductor component mounting method according to an embodiment of the present invention, FIG. 2 is a perspective view showing a state in which the semiconductor component is mounted, and FIG. Is a cross-sectional arrow view taken along the line III-III in FIG. 2, FIG. 4 is a view for explaining pre-positioning of the routing guide, and FIG. 5 is a view showing another example of the routing guide applicable to the present invention. FIG. 6 is a diagram for explaining a conventional semiconductor component mounting method, and FIG. 7 is a diagram for explaining visual alignment using a mirror. In FIG, 1 is a semiconductor component, 2 is the package, the solder bumps 3, 4 printed circuit board, 5 pads, 10 positioning fixture plate, 11- 1 ～11- 4, 20 routing guide, 11- 1 A～11- 1 d is arms, 13 1 ～13- 4 routing guide positioning hole, the surrounding portion 14, 15 denotes a component mounting prearranged portion.
Claims (1)
して実装する方法において、 複数の内部を中空としたルーティングガイドを、プリン
ト板上の半導体部品実装予定部を囲む位置に接着固定し
て先付けし、 上記半導体部品を上記先付けされたルーティングガイド
の間にはめ込んで位置決めすることを特徴とする半導体
部品の実装方法。1. A method of mounting a semiconductor component by face down soldering, wherein a plurality of hollow routing guides are bonded and fixed to a position surrounding a semiconductor component mounting planned portion on a printed board to be mounted in advance. A method for mounting a semiconductor component, comprising: positioning the semiconductor component by fitting the semiconductor component between the previously attached routing guides.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062310A JPH0797595B2 (en) | 1988-03-16 | 1988-03-16 | Semiconductor component mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062310A JPH0797595B2 (en) | 1988-03-16 | 1988-03-16 | Semiconductor component mounting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01235341A JPH01235341A (en) | 1989-09-20 |
| JPH0797595B2 true JPH0797595B2 (en) | 1995-10-18 |
Family
ID=13196433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63062310A Expired - Lifetime JPH0797595B2 (en) | 1988-03-16 | 1988-03-16 | Semiconductor component mounting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797595B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19526413A1 (en) * | 1995-07-19 | 1997-01-23 | Siemens Ag | Surface-mounted IC component contacting system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538566A (en) * | 1976-07-12 | 1978-01-26 | Citizen Watch Co Ltd | Mounting structure of semiconductor ic circuit |
| JPH0727924B2 (en) * | 1984-06-20 | 1995-03-29 | 松下電器産業株式会社 | Manufacturing method of mounting body |
-
1988
- 1988-03-16 JP JP63062310A patent/JPH0797595B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01235341A (en) | 1989-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11145578A (en) | Mounting structure of electronic component, mounting board, and mounting method of the electronic component | |
| JPH0797595B2 (en) | Semiconductor component mounting method | |
| JP2555720B2 (en) | Solder bump component mounting method | |
| JPH0832296A (en) | Positioning method for mounting electronic device | |
| JPH026055A (en) | Method of soldering printed circuit board and silicon chip | |
| JP2687493B2 (en) | Surface mount structure of semiconductor device | |
| JP3012356U (en) | Shield case structure | |
| JP2822496B2 (en) | Soldering lead pins to printed wiring board | |
| JP7370549B1 (en) | Solder placement method | |
| JPH06252326A (en) | Multi-terminal component, wiring substrate and packaging structure of multi-terminal component | |
| JP3214009B2 (en) | Semiconductor device mounting substrate and method | |
| JP4225164B2 (en) | Wiring board manufacturing method | |
| JP2595881B2 (en) | Method for fixing lead terminals of surface mount type integrated circuit package | |
| JP2681702B2 (en) | Mounting method for surface mount components | |
| JPH08181246A (en) | Bga fixing and mounting structure | |
| JPS6292342A (en) | Semiconductor package for surface mounting | |
| JPH0521949A (en) | Surface-mounted part positioning device | |
| JPH06237061A (en) | Structure and method for mounting of semiconductor apparatus | |
| JPH0533566U (en) | Integrated circuit component mounting structure | |
| JPH04370995A (en) | Surface mounting method for pga type electronic component | |
| JPH0442934Y2 (en) | ||
| JPH0641726Y2 (en) | Electronic component soldering equipment | |
| JPH02214192A (en) | Semiconductor device | |
| JPH04345083A (en) | Printed wiring board for three-dimensional mounting and its manufacture | |
| JPH01184995A (en) | Mounting method for pin grid array package |