JPH0797578B2 - 半導体装置の表面を平坦化する方法 - Google Patents

半導体装置の表面を平坦化する方法

Info

Publication number
JPH0797578B2
JPH0797578B2 JP61219853A JP21985386A JPH0797578B2 JP H0797578 B2 JPH0797578 B2 JP H0797578B2 JP 61219853 A JP61219853 A JP 61219853A JP 21985386 A JP21985386 A JP 21985386A JP H0797578 B2 JPH0797578 B2 JP H0797578B2
Authority
JP
Japan
Prior art keywords
layer
lacquer
contact
silicon nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61219853A
Other languages
English (en)
Other versions
JPS6267825A (ja
Inventor
レイモンド・ファビアン
ジャン−ミッシェル・デクルエン
Original Assignee
エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン filed Critical エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン
Publication of JPS6267825A publication Critical patent/JPS6267825A/ja
Publication of JPH0797578B2 publication Critical patent/JPH0797578B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は、接点層から形成した少なくとも１個の接点を
表面上に突出させて有する基板を備える半導体装置の表
面を平坦化する方法に関するものであって、この方法は
本来 ａ）接点層の厚さとほぼ同じ厚さを有する窒化ケイ素層
を堆積し、 ｂ）所定の厚さのラッカー層を被着し、次いで上記層を
処理し、この際ラッカー層の種類・厚さおよび処理をこ
の層の自由表面がほぼ平坦になるようなものとし、 ｃ）窒化ケイ素層の最も離間した突出部分が完全に露出
するまで、かかるラッカー層をプラズマで徐々にエッチ
ングし、新しい自由表面を再現し、その表面の平坦さは
ラッカー層の自由表面の平坦さとよく似たもので窒化物
層の最も離間した突出部分の完全な出現を窒素の放出ジ
ェットの強度変化を記録する装置によって検出し、 ｄ）接点が完全に出現するまで、窒化ケイ素層と残留ラ
ッカー層をプラズマで同時にエッチングする段階を連続
的に行なうことにより成る。
半導体技術は、現実に同一モノシリック回路上の多数の
素子の集積化を増加する傾向にある。この発展により数
個の重畳する接点のレベルを使用して半導体装置の表面
積を減じ、同一装置で数および複雑さで機能を増すこと
を実現する。
第２の相互連結レベルを達成しようとする場合、特に、
第１の接点のレベルが得られ、絶縁物質この場合は窒化
ケイ素の層でおおわれた後、半導体装置表面の平坦さの
欠如のために、困難に遭遇することが知られている。こ
れは特に、半導体装置表面が次いで突出構造をとり、か
かる突出の厚さがその接点層と同じ厚さであるという事
実のためである。
この技術を数個のレベルで相互連結を行うのに使用しえ
るために、第１のレベルの接点が得られた後、半導体装
置表面を平坦にすることが提案された。序文に記載した
方法においては、はっきりした突出構造が除去されてい
るほぼ平坦な自由表面を有する感光性ラッカーの如きラ
ッカー層を堆積する工程を行なうことがわかる。次い
で、かかるラッカー層を、窒化ケイ素層の最も離間する
突出部分が完全に露出するまでエッチング速度が最大に
近づくような条件で、プラズマにより徐々に攻撃する。
この段階を例えばダブリュー・アール・ハッシバーガー
らの論文（J.of Electronic Materials,Vol.7,No.3,P42
9,1978）に記載されている検出方法による窒素のジェッ
トの強度変化を記録する装置により制御する。最後に窒
化ケイ素と残留ラッカーを接点形状が完全に露出するよ
うな方法で、同時に攻撃する。
本発明の目的は接点形状が完全に露出する瞬間から信頼
し得る検出を可能にすることにある。事実この目的のた
め窒素の放出されたジェットの強度変化を記録する装置
を予防措置なしに使用しても役に立たないことが証明で
きる。このことは特に、窒化ケイ素層が接点とほぼ同じ
厚さを有し、接点を備える基板表面が接点によりおおわ
れていない基板表面とほぼ同じである場合にあてはま
る。これらの条件下で接点形状が完全に露出する瞬間を
決定できない、この理由は、窒素の放射されたジェット
の強度変化がほとんど得られず、接点形状が表われる間
の放出窒素量は接点形状の外側で窒素の放出量により補
償されるためである。
本発明において、序文の方法は、前記窒化けい素層と残
留ラッカーを同時にエッチングする段階中エッチングの
条件を、ラッカーのエッチング速度が窒化ケイ素のエッ
チング速度より速いように選定し、上記エッチング速度
差と窒素の放出ジェットの記録を組み合わせることによ
ってエッチング処理を停止する時を正確に決定し、接点
の出現より前にラッカーを完全に除去して接点の完全な
出現を上記記録装置により増強された感度で検出するこ
とを特徴とする。
したがって、ラッカーは窒化ケイ素より速くエッチング
除去され、かかる窒化物が半導体装置の全表面と同じ高
さである瞬間を生じ、その結果考慮された窒素の放出さ
れたジェットの強度の実質的な増強を生ずる。次いで、
接点が出現する場合に、この強度は減じその後接点が完
全に露出した時に安定化する。一層信頼することができ
更に感度のよい手段を、接点の露出を検出するために利
用することができる。
次に図面を参照して本発明を実施例により説明する。
第１図〜第４図は半導体装置10の表面を平坦にする方法
の異なる段階を示す。半導体装置10は半導体材料（例え
ばシリコン）から成る基板11を備え、この基板11の表面
12上に接点層から形成した接点13a,13bを有する。これ
等の接点は800nmの厚さを有するアルミニウム層とする
ことができる。
第１図に示すように接点層の厚さとほぼ同じ厚さを有す
る窒化ケイ素（SiN）層を基板11および接点13a,13b上に
堆積する。
かかる堆積はシラン（SiH4）と窒素（N2）からプラズマ
を形成することによって行なうことができる。本方法の
この段階において、窒化ケイ素層14によってしめされた
突出部は接点の突出部を正確に再現する。したがって窒
化物は平坦化法で直接使用されず、特に接点素子間の電
気絶縁に使用される。
次いで、ラッカー層15を装置のアセンブリー上に約1600
nmの厚さ即ち接点層の２倍の厚さで被着する。上記ラッ
カーは感光性ラッカー、例えば、HPR204の名称で知られ
ており、コンパニー・フント・ケミカルによって市販さ
れているものとすることができるから、かかるラッカー
は二重層で被着するのが好ましく、次いでアセンブリを
45秒間紫外線を照射し、200℃で30分間焼結する。この
ように処理されたラッカーにより第２図に示すように、
装置表面の突出はかなり平滑となる。
次いで、ラッカー層15をプラズマ、例えばヘキサフルオ
ル−エタン（C2F6）と酸素（O2）の混合ガスから構成さ
れたプラズマで徐々にエッチングする。この段階を行な
う間、ラッカーのエッチング速度が最高になるように条
件を選択する。0.4mbar程度の圧力下75％のO2と25％のC
F4の混合ガスを用い380kHzの高周波電界で活性化し、50
から80nm/minのエッチング速度を得る。これらのエッチ
ング条件を窒化物層14の最も離間する突出部分が現われ
るまで維持する。この際処理は第３図の段階にあり、こ
の段階で半導体装置の自由表面は大部分最初のラッカー
の自由表面を再現する。
窒化物層の最も離間する突出部分の出現は、窒素の放出
されたジェットの強度変化を記録する装置によって検出
される。この知られている検出方法は、一般に放出され
たジェットの強度変化に従い、そのジェットはプラズマ
中での濃度変化が既知の種のスペクトル中で選ばれる。
発光スペクトルは、分光学を主とするハンドブックから
知ることができるが、ジェットの選択は反応状況に著し
く左右される。この場合エッチング条件で得られたスペ
クトルが既知でない場合には、窒素のスペクトルの知識
は役に立たない。他のジェットの存在によって最も妨害
されなく、濃度変化に最も敏感なジェットを決める基準
を実験によって決定すべきである。その選択は、以下に
示す窒素のジェットの２つのグループ間で可能であっ
た。
−845と875nm間の２つのジェットのグループ −740と785nm間の３つのジェットのグループ 結局、783nmのジェットが最も感度がよいと証明され
た。
従って処理の最初にラッカーのみを攻撃する間、窒素濃
度は無視してよく対応する放出ジェットの強度はいわば
ゼロである。次いでこの強度は、窒化物層の最も離間す
る突出部分が現われると増し、その後窒化物が全体的に
平坦になると安定化する。これら２つの最初の段階を第
５図の曲線の（ａ）と（ｂ）の部分によって示される。
第３図に示す状態から開始すると、窒化ケイ素層14と残
留ラッカーは接点13a,13bが完全に現われるまでプラズ
マで同時にエッチングされる。従って接点が完全に露出
する瞬間を正確に決定することは重要である。特定な予
防措置をとらない場合には、かかる瞬間を検出するのは
極めて困難であり、特に窒化物層14の厚さが接点層の厚
さと同じである場合と接点の表面と露出された基板の表
面が同等である場合は極めて困難である。次いで残留ラ
ッカーの下の窒化ケイ素の出現と接点が露出した時の窒
化物の消失との間についての補償が得られる。かかる場
合、第５図において点線で示した形式の窒素の放出ジェ
ットの強度変化曲線が得られる。従って接点13a,13bの
完全な露出をもっと正確に検出することを可能にする手
段を準備することが好ましい。それゆえ、窒化物層14と
残留ラッカーが同時に攻撃される間において、ラッカー
のエッチング速度はプラズマ中の酸素含量を増加するこ
とによって加速される。このようにして、接点が露出す
る前にかかるラッカーは完全にエッチング除去される。
その結果、第５図に示すように、窒素の放出ジェットの
強度（区域（ｃ））は増強され、次いでこの強度は接点
の露出に従って減じられ、そこで接点が完全に露出する
場合に、窒素の放出ジェットの強度は安定化する。（区
域（ｄ））。ラッカーの侵食速度の加速は窒化物層と残
留ラッカーの同時のエッチングの開始から起こる場合が
あり、これは最終の平坦さに欠けるという欠点を有し、
また残留ラッカーのエッチングの終りをたやすくは制御
できない。
上述の半導体装置表面を平坦にする方法は、考慮した放
出ジェットの強度が一定値（第５図）に達した後、直ぐ
に止める。所要に応じて第２の接点レベルを実現するこ
とができる。
本発明は，記載した実施例に限られるものではなく、実
施例中においてはヘキサフルオルエタンと酸素の混合物
を使用しているが；他の化合物、例えばヘキサフルオル
エタン（C2F6）、フルオルメタン（CHF3）または六ふっ
化イオウ（SF6）を実際に使用することができる。同様
にして、酸素を酸素化合物、例えば一酸化窒素（NO）と
完全にまたは部分的に置き換えることができる。
本発明の方法の大きな利点は最終厚さが一定である絶縁
性物質の層を設けることにある。
次いで、１回のフォトマスク処理によってかかる層に開
口をエッチングすることが可能である。対照的に既知の
方法によれば、大抵これらの開口を２回のフォトマスク
処理により設けることが必要であり、１つの処理は接点
の狭い部分に直角に小さい寸法の開口を設けるのに使用
し、他の処理は上記接点の大きな範囲の部分に直角によ
り大きな開口を設けるのに使用するものであり、これら
既知の方法により得られた絶縁層のそれぞれの厚さは非
常に異なっている。
作業工程の、本発明による簡易化は多大な経済上の利点
を与えるということが認められる。
【図面の簡単な説明】
第１図〜第４図は本発明の方法により得られる半導体装
置の各段階における断面図、 第５図は本発明の方法の異なる段階における窒素の放出
ジェットの強度Ｉを示す曲線図である。 10……半導体装置、11……基板 12……基板11の表面、13a、13b……接点 14……窒化ケイ素層、15……ラッカー層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】接点層から形成した少なくとも１個の接点
    を表面上に突出させて有する基板を備える半導体装置の
    表面を平坦化するため、 ａ）接点の厚さとほぼ同じ厚さを有する窒化ケイ素層を
    堆積し、 ｂ）所定の厚さのラッカー層を被着し、次いで、上記層
    を処理し、この際ラッカー層の種類、厚さおよび処理を
    この層の自由表面がほぼ平坦になるようなものとし、 ｃ）窒化ケイ素層の最も離間した突出部分が完全に露出
    するまで、かかるラッカー層をプラズマで徐々にエッチ
    ングし、新しい自由表面を再現し、その表面の平坦さは
    ラッカー層の自由表面の平坦さとよく似たもので、窒化
    物層の最も離間した突出部分の完全な出現を窒素の放出
    ジェットの強度変化を記録する装置によって検出し、 ｄ）接点が完全に出現するまで、窒化ケイ素層と残留ラ
    ッカーをプラズマで同時にエッチングする 段階を連続的に行って半導体装置の表面を平坦化するに
    当り、 上記窒化ケイ素層と残留ラッカーを同時にエッチングす
    る段階中エッチングの条件を、ラッカーのエッチング速
    度が窒化ケイ素のエッチング速度より速いように選定し
    上記エッチング速度差と窒素の放出ジェットの強度の記
    録を組み合わせることによってエッチング処理を停止す
    る時を正確に決定し、接点の出現より前にラッカーを完
    全に除去して接点の完全な出現を上記記録装置により増
    強された感度で検出することを特徴とする半導体装置の
    表面を平坦化する方法。
  2. 【請求項２】プラズマをフッ素の化合物と酸素または酸
    素の化合物を含む混合ガスから形成し、ラッカーのエッ
    チング速度を、混合ガス中の酸素または酸素化合物の量
    を増加することにより窒化ケイ素のエッチング速度より
    速くする特許請求の範囲第１項記載の方法。
JP61219853A 1985-09-20 1986-09-19 半導体装置の表面を平坦化する方法 Expired - Lifetime JPH0797578B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8513987A FR2587838B1 (fr) 1985-09-20 1985-09-20 Procede pour aplanir la surface d'un dispositif semi-conducteur utilisant du nitrure de silicium comme materiau isolant
FR8513987 1985-09-20

Publications (2)

Publication Number Publication Date
JPS6267825A JPS6267825A (ja) 1987-03-27
JPH0797578B2 true JPH0797578B2 (ja) 1995-10-18

Family

ID=9323109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61219853A Expired - Lifetime JPH0797578B2 (ja) 1985-09-20 1986-09-19 半導体装置の表面を平坦化する方法

Country Status (6)

Country Link
US (1) US4692204A (ja)
EP (1) EP0216425B1 (ja)
JP (1) JPH0797578B2 (ja)
CA (1) CA1243134A (ja)
DE (1) DE3671812D1 (ja)
FR (1) FR2587838B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689869A (en) * 1986-04-07 1987-09-01 International Business Machines Corporation Fabrication of insulated gate gallium arsenide FET with self-aligned source/drain and submicron channel length
EP0244848A1 (de) * 1986-05-07 1987-11-11 Siemens Aktiengesellschaft Verfahren zum Planarisieren von anorganischen, als Zwischenschichten bei Mehrlagenmetallisierung verwendbaren Isolationsschichten
DE3879321T2 (de) * 1987-08-14 1993-09-16 Fairchild Semiconductor Bestimmung des aetzungsendpunktes.
US4839311A (en) * 1987-08-14 1989-06-13 National Semiconductor Corporation Etch back detection
DE3801976A1 (de) * 1988-01-23 1989-08-03 Telefunken Electronic Gmbh Verfahren zum planarisieren von halbleiteroberflaechen
FR2627902B1 (fr) * 1988-02-26 1990-06-22 Philips Nv Procede pour aplanir la surface d'un dispositif semiconducteur
DE68922474T2 (de) * 1988-12-09 1996-01-11 Philips Electronics Nv Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten.
DE58908781D1 (de) * 1989-09-08 1995-01-26 Siemens Ag Verfahren zur globalen Planarisierung von Oberflächen für integrierte Halbleiterschaltungen.
US4986876A (en) * 1990-05-07 1991-01-22 The United States Of America As Represented By The Secretary Of The Army Method of smoothing patterned transparent electrode stripes in thin film electroluminescent display panel manufacture
US10879108B2 (en) * 2016-11-15 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Topographic planarization method for lithography process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55157233A (en) * 1979-05-28 1980-12-06 Hitachi Ltd Method and apparatus for monitoring etching
JPS5750436A (en) * 1980-09-12 1982-03-24 Fujitsu Ltd Manufacture of semiconductor device
DE3164742D1 (en) * 1980-09-22 1984-08-16 Tokyo Shibaura Electric Co Method of smoothing an insulating layer formed on a semiconductor body
US4457820A (en) * 1981-12-24 1984-07-03 International Business Machines Corporation Two step plasma etching
CA1169022A (en) * 1982-04-19 1984-06-12 Kevin Duncan Integrated circuit planarizing process
JPS59169151A (ja) * 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
JPS60100451A (ja) * 1983-11-07 1985-06-04 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4511430A (en) * 1984-01-30 1985-04-16 International Business Machines Corporation Control of etch rate ratio of SiO2 /photoresist for quartz planarization etch back process
US4515652A (en) * 1984-03-20 1985-05-07 Harris Corporation Plasma sculpturing with a non-planar sacrificial layer
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits

Also Published As

Publication number Publication date
DE3671812D1 (de) 1990-07-12
EP0216425B1 (fr) 1990-06-06
FR2587838A1 (fr) 1987-03-27
FR2587838B1 (fr) 1987-11-27
EP0216425A2 (fr) 1987-04-01
US4692204A (en) 1987-09-08
EP0216425A3 (en) 1987-08-05
CA1243134A (en) 1988-10-11
JPS6267825A (ja) 1987-03-27

Similar Documents

Publication Publication Date Title
US4986878A (en) Process for improved planarization of the passivation layers for semiconductor devices
US5849640A (en) In-situ SOG etchback and deposition for IMD process
JP3619597B2 (ja) 半導体装置の絶縁膜形成方法
US5552346A (en) Planarization and etch back process for semiconductor layers
US5807660A (en) Avoid photoresist lifting by post-oxide-dep plasma treatment
JPS60247926A (ja) テ−パドライエツチング法
US5100504A (en) Method of cleaning silicon surface
JPH0797578B2 (ja) 半導体装置の表面を平坦化する方法
US5366850A (en) Submicron planarization process with passivation on metal line
US5126007A (en) Method for etching a pattern in layer of gold
US5994229A (en) Achievement of top rounding in shallow trench etch
US6787455B2 (en) Bi-layer photoresist method for forming high resolution semiconductor features
JPS63117423A (ja) 二酸化シリコンのエツチング方法
KR100586758B1 (ko) Ｔｅｒａ 경질 마스크 물질을 위한 계내 플라즈마 에치
US4470871A (en) Preparation of organic layers for oxygen etching
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
JP2829301B2 (ja) 絶縁膜の形成方法
US5509995A (en) Process for anisotropically etching semiconductor material
JPH0817805A (ja) 半導体製造装置
JPH05109673A (ja) 半導体装置の製造方法
JP3402937B2 (ja) 半導体装置の製造方法
KR0146174B1 (ko) 반도체 소자의 콘택 형성방법
JP3225676B2 (ja) 半導体装置の製造方法
KR100585082B1 (ko) 반도체 장치의 콘택홀 형성방법