JPH0797331B2 - 動作異常診断方法 - Google Patents
動作異常診断方法Info
- Publication number
- JPH0797331B2 JPH0797331B2 JP62251907A JP25190787A JPH0797331B2 JP H0797331 B2 JPH0797331 B2 JP H0797331B2 JP 62251907 A JP62251907 A JP 62251907A JP 25190787 A JP25190787 A JP 25190787A JP H0797331 B2 JPH0797331 B2 JP H0797331B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- control
- series
- operation abnormality
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、動作異常診断方法に係り、特に一連の制御動
作を実行して外部装置の駆動制御ができる制御装置の動
作異常を確実に検出できる動作異常診断方法に関する。
作を実行して外部装置の駆動制御ができる制御装置の動
作異常を確実に検出できる動作異常診断方法に関する。
従来のこの種の動作異常診断方法は、外部装置を駆動制
御する制御装置によって実現され、その制御装置が正常
に動作したか否かを診断し、異常ならば制御装置の停止
等を含む処置を可能とするものとして知られている。こ
こで、前記制御装置は、各種の処理を実行する処理装置
（CPU）と、このCPUに一連の制御動作をさせるためのプ
ログラムを与えるリードオンリメモリ（ROM）と、所定
の定数や演算結果を格納するためのランダムアクセスメ
モリ（RAM）と、外部装置に接続して信号の授受をする
ための入出力装置（I/O）と、前記CPU,ROM,RAM,I/Oを結
合するバスとからなる。また、従来の動作異常診断方法
は前記制御装置により実現されるようになっており、換
言すれば該CPUが動作することにより実現され、CPUにて
一連の制御動作を実行しているときに、そのプログラム
が必ず通過する箇所でフラッグを立て、制御動作の終了
時に全フラッグが立っていれば正常と判定し、一つでも
フラッグ立っていなければ異常と診断を下すものであ
る。
御する制御装置によって実現され、その制御装置が正常
に動作したか否かを診断し、異常ならば制御装置の停止
等を含む処置を可能とするものとして知られている。こ
こで、前記制御装置は、各種の処理を実行する処理装置
（CPU）と、このCPUに一連の制御動作をさせるためのプ
ログラムを与えるリードオンリメモリ（ROM）と、所定
の定数や演算結果を格納するためのランダムアクセスメ
モリ（RAM）と、外部装置に接続して信号の授受をする
ための入出力装置（I/O）と、前記CPU,ROM,RAM,I/Oを結
合するバスとからなる。また、従来の動作異常診断方法
は前記制御装置により実現されるようになっており、換
言すれば該CPUが動作することにより実現され、CPUにて
一連の制御動作を実行しているときに、そのプログラム
が必ず通過する箇所でフラッグを立て、制御動作の終了
時に全フラッグが立っていれば正常と判定し、一つでも
フラッグ立っていなければ異常と診断を下すものであ
る。
即ち、作異常診断方法は次の通り動作する。
一連の制御プログラムを制御装置内のCPUが実行し外部
装置の駆動を制御している状態であるとする。このとき
に、そのプログラムが必ず通過する箇所に達したことを
CPUにて検出し、そのCPUの指令によりRAMの所定のエリ
アにフラッグを立てる。制御装置の制御動作が終了した
時に制御装置内のCPUは、RAMのフラッグエリアを読み出
して全フラッグが立っていれば正常と診断し、一つでも
フラッグが立っていなければ異常と診断する。
装置の駆動を制御している状態であるとする。このとき
に、そのプログラムが必ず通過する箇所に達したことを
CPUにて検出し、そのCPUの指令によりRAMの所定のエリ
アにフラッグを立てる。制御装置の制御動作が終了した
時に制御装置内のCPUは、RAMのフラッグエリアを読み出
して全フラッグが立っていれば正常と診断し、一つでも
フラッグが立っていなければ異常と診断する。
しかしながら、かかる従来の動作異常診断方法は、全て
の検査箇所を通過してフラッグが全部立っている状態で
あっても、実行順序が異なっているときは正常でないこ
とがあるが、この場合でも正常であると判定してしまう
ことがあるという問題点があった。
の検査箇所を通過してフラッグが全部立っている状態で
あっても、実行順序が異なっているときは正常でないこ
とがあるが、この場合でも正常であると判定してしまう
ことがあるという問題点があった。
本発明は、上記従来技術の問題点を解決するためになさ
れたもので、制御動作の順序の異常までも診断できるよ
うにした動作異常診断方法を提供することを目的とす
る。
れたもので、制御動作の順序の異常までも診断できるよ
うにした動作異常診断方法を提供することを目的とす
る。
上記目的を達成する本発明に係る動作異常診断方法は、
一連の制御動作を実行して外部装置の駆動制御ができる
制御装置における動作異常を診断できる方法において、
一連の制御動作途中における動作通過点を通過するたび
に交換律が成立することのない演算をし、その最終演算
結果が予め設定しておいた規定値に対して不一致のとき
に動作異常と診断することを特徴とするものである。
一連の制御動作を実行して外部装置の駆動制御ができる
制御装置における動作異常を診断できる方法において、
一連の制御動作途中における動作通過点を通過するたび
に交換律が成立することのない演算をし、その最終演算
結果が予め設定しておいた規定値に対して不一致のとき
に動作異常と診断することを特徴とするものである。
上述のように動作するので、制御装置が外部装置を駆動
制御しているときの一連の制御動作の異常を診断するこ
とができる。即ち、制御装置が駆動制御のために一連の
制御動作をしている途中て必ず通過する動作通過点を通
過するたびに、交換律が成立することのない演算がなさ
れる。このように演算すると、その演算結果は、動作順
序が異なると、全く違った値いになる。したがって、こ
の演算結果を、予め定めておいた規定値と比較し、一致
したときは正常と診断し、一致しないときは動作異常と
診断する。この診断結果から動作異常と判定されたら、
その判定結果は制御装置の停止をする等の処置に利用さ
れる。
制御しているときの一連の制御動作の異常を診断するこ
とができる。即ち、制御装置が駆動制御のために一連の
制御動作をしている途中て必ず通過する動作通過点を通
過するたびに、交換律が成立することのない演算がなさ
れる。このように演算すると、その演算結果は、動作順
序が異なると、全く違った値いになる。したがって、こ
の演算結果を、予め定めておいた規定値と比較し、一致
したときは正常と診断し、一致しないときは動作異常と
診断する。この診断結果から動作異常と判定されたら、
その判定結果は制御装置の停止をする等の処置に利用さ
れる。
以下、本発明の実施例を図面に基づいて説明する。
第１図乃至第８図は本発明の実施例を説明するための図
であり、第１図は本発明に係る動作異常診断方法の実施
例の動作を説明するために示すフローチャート、第２図
は第１図における演算処理の動作を説明するために示す
フローチャート、第３図は第１図及び第２図のフローチ
ャートの動作により記憶装置に演算結果が蓄積されるの
を説明するために示す図、第４図が本発明の実施例を実
現するための装置構成を示すブロック図、第５図は第４
図の装置を実現し内蔵する制御装置を示すブロック図、
第６図は第４図の装置で用いる演算用の数値及び演算式
を格納する記憶装置の記憶例を説明するために示す図、
第７図は第４図の装置で用いる演算結果を格納する記憶
装置の記憶例を説明するために示す図、第８図は規定値
を格納しておく記憶装置を説明するために示す図であ
る。
であり、第１図は本発明に係る動作異常診断方法の実施
例の動作を説明するために示すフローチャート、第２図
は第１図における演算処理の動作を説明するために示す
フローチャート、第３図は第１図及び第２図のフローチ
ャートの動作により記憶装置に演算結果が蓄積されるの
を説明するために示す図、第４図が本発明の実施例を実
現するための装置構成を示すブロック図、第５図は第４
図の装置を実現し内蔵する制御装置を示すブロック図、
第６図は第４図の装置で用いる演算用の数値及び演算式
を格納する記憶装置の記憶例を説明するために示す図、
第７図は第４図の装置で用いる演算結果を格納する記憶
装置の記憶例を説明するために示す図、第８図は規定値
を格納しておく記憶装置を説明するために示す図であ
る。
まず、本発明の実施例を実現する回路構成を説明するこ
とにする。
とにする。
第４図において、制御装置10は、外部装置11からの情報
を取り込み処理をするとともに、一連の処理手順に従っ
て制御動作をして外部装置11を駆動制御するように構成
されている。
を取り込み処理をするとともに、一連の処理手順に従っ
て制御動作をして外部装置11を駆動制御するように構成
されている。
本実施例における動作異常診断方法を実現する動作異常
診断装置は、第４図に示されるように、制御装置10の内
部に設けられ、その制御装置10が正常に動作したか否か
を検出し、異常ならば制御装置10の停止時の処置をさせ
るものである。即ち、第４図に示す動作異常診断装置
は、制御装置10内において、演算回路110と、判定回路1
20とを主な構成とし、これらに所定の値を与える記憶装
置130a,130bと、演算結果を蓄積する記憶装置140とを備
えてなるものである。ここで、該演算回路110は、制御
装置10が一連の制御動作をしている途中における動作通
過点（ａ）〜（ｄ）を通過するたびに記憶装置130aの所
定のエリアから通過点に応じた相異なる値と演算指令と
を読み出すとともに、記憶装置140からの値を読み出
し、これらの値を基に演算指令に従った演算をし、その
演算結果を記憶装置140に蓄積する構成となっている。
前記判定回路120は、例えば制御装置10が一連の制御動
作を終了したときにその終了情報を基に、前記記憶装置
140に蓄積された蓄積値を読み出し、かつ記憶装置130b
から予め定めて記憶させておいた規定値を読み出し、両
者を比較し、その蓄積値が規定値に一致したときには正
常と判定するとともに、その蓄積値が規定値に一致しな
いときに動作異常と判定する構成となっている。
診断装置は、第４図に示されるように、制御装置10の内
部に設けられ、その制御装置10が正常に動作したか否か
を検出し、異常ならば制御装置10の停止時の処置をさせ
るものである。即ち、第４図に示す動作異常診断装置
は、制御装置10内において、演算回路110と、判定回路1
20とを主な構成とし、これらに所定の値を与える記憶装
置130a,130bと、演算結果を蓄積する記憶装置140とを備
えてなるものである。ここで、該演算回路110は、制御
装置10が一連の制御動作をしている途中における動作通
過点（ａ）〜（ｄ）を通過するたびに記憶装置130aの所
定のエリアから通過点に応じた相異なる値と演算指令と
を読み出すとともに、記憶装置140からの値を読み出
し、これらの値を基に演算指令に従った演算をし、その
演算結果を記憶装置140に蓄積する構成となっている。
前記判定回路120は、例えば制御装置10が一連の制御動
作を終了したときにその終了情報を基に、前記記憶装置
140に蓄積された蓄積値を読み出し、かつ記憶装置130b
から予め定めて記憶させておいた規定値を読み出し、両
者を比較し、その蓄積値が規定値に一致したときには正
常と判定するとともに、その蓄積値が規定値に一致しな
いときに動作異常と判定する構成となっている。
かかる動作異常診断装置を含む前記制御装置10は、第５
図に示すように、各種の処理を実行するCPU12と、このC
PU12に一連の制御動作をさせるためのプログラムを与え
るとともに、所定の値を与えるROM13と、所定の定数や
演算結果を格納するとともに、蓄積回路110により与え
られる相異なる値をシフト蓄積するためのRAM14と、外
部装置11に接続して信号の授受をするためのI/O15と、
前記CPU12,ROM13,RAM14,I/O15を結合するバス16とから
なる。また、該記憶装置130a及び130bは該ROM13内に設
けられ、例えば第６図及び第８図ようになっている。該
記憶装置140は該RAM14内に設けられ、例えば第７図よう
になっている。
図に示すように、各種の処理を実行するCPU12と、このC
PU12に一連の制御動作をさせるためのプログラムを与え
るとともに、所定の値を与えるROM13と、所定の定数や
演算結果を格納するとともに、蓄積回路110により与え
られる相異なる値をシフト蓄積するためのRAM14と、外
部装置11に接続して信号の授受をするためのI/O15と、
前記CPU12,ROM13,RAM14,I/O15を結合するバス16とから
なる。また、該記憶装置130a及び130bは該ROM13内に設
けられ、例えば第６図及び第８図ようになっている。該
記憶装置140は該RAM14内に設けられ、例えば第７図よう
になっている。
次に、本実施例の作用を第１図及び第２図に示すフロー
チャートをも参照しながら以下に説明する。
チャートをも参照しながら以下に説明する。
まず、前記制御装置10は、ROM13から一連の制御動作を
させるためのプログラムが与えられたCPU12が作動する
ことにより、I/O15を介して外部装置11からの情報を取
り込み処理し、かつ一連の処理手順に従って動作してI/
O15を介して外部装置11を駆動制御するものとする 制御装置10が外部装置11を駆動制御を始めたとする。こ
のとき、最初に通過する通過点（ａ）を通過するので、
動作異常検出装置の演算回路110は、記憶装置130aから
数値と演算指令を読み込み、かつ記憶装置140から数値
を読み出し、演算指令に基づいて両数値を演算し、その
演算結果を記憶装置140に記憶させる動作を実行する
（ステップ600）。この演算の動作は、第２図フローチ
ャートに従って実行される。即ち、制御装置10が一連の
制御動作を開始しその途中で動作通過点（Ｎ＝ａ）を通
過すると、記憶装置130a（第６図）の所定のエリアから
通過点（Ｎ＝ａ）に応じた数値（１）及び（加算）演算
指令を読み出し（ステップ701）、かつ記憶装置140（第
７図）からそこに記憶されている数値（０）を読み出し
（ステップ702）、その読み出した（加算）演算指令に
基づいて両数値を加算し（ステップ703）、その演算結
果（＋１）を記憶装置140（第３図＜Ｉ＞）に格納して
蓄積する（ステップ704）。ついで、蓄積が完了したか
否かを判定し、完了でなければステップ703に戻すが、
完了ならばステップ706に進める（ステップ705）。次
に、ステップ705では、Ｎ＝ｂとし、この処理を終了す
る。これにより、第３図（Ｉ）の如くに記憶装置140に
「＋１」が蓄積されることになる。
させるためのプログラムが与えられたCPU12が作動する
ことにより、I/O15を介して外部装置11からの情報を取
り込み処理し、かつ一連の処理手順に従って動作してI/
O15を介して外部装置11を駆動制御するものとする 制御装置10が外部装置11を駆動制御を始めたとする。こ
のとき、最初に通過する通過点（ａ）を通過するので、
動作異常検出装置の演算回路110は、記憶装置130aから
数値と演算指令を読み込み、かつ記憶装置140から数値
を読み出し、演算指令に基づいて両数値を演算し、その
演算結果を記憶装置140に記憶させる動作を実行する
（ステップ600）。この演算の動作は、第２図フローチ
ャートに従って実行される。即ち、制御装置10が一連の
制御動作を開始しその途中で動作通過点（Ｎ＝ａ）を通
過すると、記憶装置130a（第６図）の所定のエリアから
通過点（Ｎ＝ａ）に応じた数値（１）及び（加算）演算
指令を読み出し（ステップ701）、かつ記憶装置140（第
７図）からそこに記憶されている数値（０）を読み出し
（ステップ702）、その読み出した（加算）演算指令に
基づいて両数値を加算し（ステップ703）、その演算結
果（＋１）を記憶装置140（第３図＜Ｉ＞）に格納して
蓄積する（ステップ704）。ついで、蓄積が完了したか
否かを判定し、完了でなければステップ703に戻すが、
完了ならばステップ706に進める（ステップ705）。次
に、ステップ705では、Ｎ＝ｂとし、この処理を終了す
る。これにより、第３図（Ｉ）の如くに記憶装置140に
「＋１」が蓄積されることになる。
これらの処理が完了すると、ステップ601に進み、ここ
で、外部装置11からの情報をI/O15を介してCPU12に取り
込み、この情報の処理等に応じて次の処理ステップが指
定される（ステップ601）。つまり、ステップ601で指定
されたステップ602A1〜602C1が処理される。上記ステッ
プ602A1〜602C1のいずれかの処理が完了すると、再び、
次に通過する通過点（ｂ）を通過するので、動作異常診
断装置の演算回路110は、記憶装置130aから数値と演算
指令を読み込み、かつ記憶装置140から数値を読み込
み、演算指令に基づいて両数値を演算し、その演算結果
を記憶装置140に記憶させる動作を実行する（ステップ6
03）。
で、外部装置11からの情報をI/O15を介してCPU12に取り
込み、この情報の処理等に応じて次の処理ステップが指
定される（ステップ601）。つまり、ステップ601で指定
されたステップ602A1〜602C1が処理される。上記ステッ
プ602A1〜602C1のいずれかの処理が完了すると、再び、
次に通過する通過点（ｂ）を通過するので、動作異常診
断装置の演算回路110は、記憶装置130aから数値と演算
指令を読み込み、かつ記憶装置140から数値を読み込
み、演算指令に基づいて両数値を演算し、その演算結果
を記憶装置140に記憶させる動作を実行する（ステップ6
03）。
即ち、制御装置10が一連の制御動作をしており、その途
中で動作通過点（Ｎ＝ｂ）を通過すると、記憶装置130a
（第６図）の所定のエリアから通過点（Ｎ＝ｂ）に応じ
た相異なる値（２）及び（乗算）演算指令を読み出し
（ステップ701）、かつ記憶装置140（第３図＜Ｉ＞）か
らそこに記憶されている数値（＋１）を読み出し（ステ
ップ702）、その読み出した（乗算）演算指令に基づい
て両数値を乗算し（ステップ703）、その演算結果（＋
２）を記憶装置140（第３図＜II＞）に格納して蓄積す
る（ステップ704）。ついで、蓄積が完了したか否かを
判定し、完了でなければステップ705に戻すが、完了な
らばステップ706に進める（ステップ705）。次に、ステ
ップ706では、Ｎ＝ｃとし、この処理を終了する。これ
により、第３図（II）の如くに記憶装置140に「＋２」
が蓄積されることになる。
中で動作通過点（Ｎ＝ｂ）を通過すると、記憶装置130a
（第６図）の所定のエリアから通過点（Ｎ＝ｂ）に応じ
た相異なる値（２）及び（乗算）演算指令を読み出し
（ステップ701）、かつ記憶装置140（第３図＜Ｉ＞）か
らそこに記憶されている数値（＋１）を読み出し（ステ
ップ702）、その読み出した（乗算）演算指令に基づい
て両数値を乗算し（ステップ703）、その演算結果（＋
２）を記憶装置140（第３図＜II＞）に格納して蓄積す
る（ステップ704）。ついで、蓄積が完了したか否かを
判定し、完了でなければステップ705に戻すが、完了な
らばステップ706に進める（ステップ705）。次に、ステ
ップ706では、Ｎ＝ｃとし、この処理を終了する。これ
により、第３図（II）の如くに記憶装置140に「＋２」
が蓄積されることになる。
これらの処理が完了すると、ステップ604に進み、ここ
で、外部装置11からの情報をI/O15を介してCPU12に取り
込み、この情報の処理等に応じて次の処理ステップが指
定される（ステップ604）。つまり、ステップ604で指定
されたステップ605A2〜605C2が処理される。上記ステッ
プ605A2〜605C2のいずれかの処理が完了すると、再び、
次に通過する通過点（ｃ）を通過するので、動作異常検
出装置の演算回路110は、記憶装置130aから数値と演算
指令を読み込み、かつ記憶装置140から数値を読み込
み、演算指令に基づいて両数値を演算し、その演算結果
を記憶装置140に記憶させる動作を実行する（ステップ6
06）。
で、外部装置11からの情報をI/O15を介してCPU12に取り
込み、この情報の処理等に応じて次の処理ステップが指
定される（ステップ604）。つまり、ステップ604で指定
されたステップ605A2〜605C2が処理される。上記ステッ
プ605A2〜605C2のいずれかの処理が完了すると、再び、
次に通過する通過点（ｃ）を通過するので、動作異常検
出装置の演算回路110は、記憶装置130aから数値と演算
指令を読み込み、かつ記憶装置140から数値を読み込
み、演算指令に基づいて両数値を演算し、その演算結果
を記憶装置140に記憶させる動作を実行する（ステップ6
06）。
即ち、制御装置10が一連の制御動作をしており、その途
中で動作通過点（Ｎ＝ｃ）を通過すると、記憶装置130a
（第６図）の所定のエリアから通過点（Ｎ＝ｃ）に応じ
た相異なる値（３）及び（加算）演算指令を読み出し
（ステップ701）、かつ記憶装置140（第３図＜II＞）か
らそこに記憶されている数値（＋２）を読み出し（ステ
ップ702）、その読み出した（加算）演算指令に基づい
て両数値を加算し（ステップ703）、その演算結果（＋
５）を記憶装置140（第３図＜III＞）に格納して蓄積す
る（ステップ704）。ついで、蓄積が完了したか否かを
判定し、完了でなければステップ705に戻すが、完了な
らばステップ706に進める（ステップ705）。次に、ステ
ップ706では、Ｎ＝ｄとし、この処理を終了する。これ
により、第３図（III）の如くに記憶装置140に「＋５」
が蓄積されることになる。
中で動作通過点（Ｎ＝ｃ）を通過すると、記憶装置130a
（第６図）の所定のエリアから通過点（Ｎ＝ｃ）に応じ
た相異なる値（３）及び（加算）演算指令を読み出し
（ステップ701）、かつ記憶装置140（第３図＜II＞）か
らそこに記憶されている数値（＋２）を読み出し（ステ
ップ702）、その読み出した（加算）演算指令に基づい
て両数値を加算し（ステップ703）、その演算結果（＋
５）を記憶装置140（第３図＜III＞）に格納して蓄積す
る（ステップ704）。ついで、蓄積が完了したか否かを
判定し、完了でなければステップ705に戻すが、完了な
らばステップ706に進める（ステップ705）。次に、ステ
ップ706では、Ｎ＝ｄとし、この処理を終了する。これ
により、第３図（III）の如くに記憶装置140に「＋５」
が蓄積されることになる。
これらの処理が完了すると、ステップ607に進み、ここ
で、外部装置11からの情報をI/O15を介してCPU12に取り
込み、この情報の処理等に応じて次の処理ステップが指
定される（ステップ607）。つまり、ステップ607で指定
されたステップ608A3〜608C3が処理される。上記ステッ
プ608A3〜608C3のいずれかの処理が完了すると、再び、
次に通過する通過点（ｄ）を通過するので、動作異常検
出装置の演算回路110は、記憶装置130aから数値と演算
指令を読み込み、かつ記憶装置140から数値を読み込
み、演算指令に基づいて両数値を演算し、その演算結果
を記憶装置140に記憶させる動作を実行する（ステップ6
09）。
で、外部装置11からの情報をI/O15を介してCPU12に取り
込み、この情報の処理等に応じて次の処理ステップが指
定される（ステップ607）。つまり、ステップ607で指定
されたステップ608A3〜608C3が処理される。上記ステッ
プ608A3〜608C3のいずれかの処理が完了すると、再び、
次に通過する通過点（ｄ）を通過するので、動作異常検
出装置の演算回路110は、記憶装置130aから数値と演算
指令を読み込み、かつ記憶装置140から数値を読み込
み、演算指令に基づいて両数値を演算し、その演算結果
を記憶装置140に記憶させる動作を実行する（ステップ6
09）。
即ち、制御装置10が一連の制御動作をしており、その途
中で動作通過点（Ｎ＝ｄ）を通過すると、記憶装置130a
（第６図）の所定のエリアから通過点（Ｎ＝ｄ）に応じ
た相異なる値（４）及び（乗算）演算指令を読み出し
（ステップ701）、かつ記憶装置140（第３図＜III＞）
からそこに記憶されている数値（＋５）を読み出し（ス
テップ702）、その読み出した（乗算）演算指令に基づ
いて両数値を乗算し（ステップ703）、その演算結果
（＋20）を記憶装置140（第３図＜IV＞）に格納して蓄
積する（ステップ704）。ついで、蓄積が完了したか否
かを判定し、完了でなければステップ705に戻すが、完
了ならばステップ706に進める（ステップ705）。次に、
ステップ706では、Ｎ＝ａとし、この処理を終了する。
これにより、第３図（IV）の如くに記憶装置140に「＋2
0」が蓄積されることになる。
中で動作通過点（Ｎ＝ｄ）を通過すると、記憶装置130a
（第６図）の所定のエリアから通過点（Ｎ＝ｄ）に応じ
た相異なる値（４）及び（乗算）演算指令を読み出し
（ステップ701）、かつ記憶装置140（第３図＜III＞）
からそこに記憶されている数値（＋５）を読み出し（ス
テップ702）、その読み出した（乗算）演算指令に基づ
いて両数値を乗算し（ステップ703）、その演算結果
（＋20）を記憶装置140（第３図＜IV＞）に格納して蓄
積する（ステップ704）。ついで、蓄積が完了したか否
かを判定し、完了でなければステップ705に戻すが、完
了ならばステップ706に進める（ステップ705）。次に、
ステップ706では、Ｎ＝ａとし、この処理を終了する。
これにより、第３図（IV）の如くに記憶装置140に「＋2
0」が蓄積されることになる。
ついで制御装置10が一連の制御動作を終了するので、そ
の終了情報を基に前記判定回路120は、前記記憶装置140
に蓄積された蓄積値（「＋20」）を読み出し（ステップ
610）、かつ記憶装置130bから予め定めて記憶させてお
いた規定値（「＋20」）を読み出し（ステップ611）、
両者を比較し（ステップ612）、その蓄積値（「＋2
0」）が規定値（「＋20」）の一致したときには正常と
診断する。この実施例では、蓄積値と規定値とが一致し
ているので、ステップ613に進み、正常の処置を実行さ
せるために用いられる。
の終了情報を基に前記判定回路120は、前記記憶装置140
に蓄積された蓄積値（「＋20」）を読み出し（ステップ
610）、かつ記憶装置130bから予め定めて記憶させてお
いた規定値（「＋20」）を読み出し（ステップ611）、
両者を比較し（ステップ612）、その蓄積値（「＋2
0」）が規定値（「＋20」）の一致したときには正常と
診断する。この実施例では、蓄積値と規定値とが一致し
ているので、ステップ613に進み、正常の処置を実行さ
せるために用いられる。
一方、仮に、上記（ａ）→（ｄ）→（ｂ）→（ｃ）の順
序で動作が実行されたとすると、第３図（Ｉ）の記憶装
置140は「＋１」→第３図（II）の記憶装置140は「＋
４」→第３図（III）の記憶装置140は「＋８」→第３図
（IV）の記憶装置140は「＋11」となり、前記記憶装置1
40から読み出した蓄積値が（「＋11」）であるので、前
記判定回路120では、記憶装置130bから読み出した規定
値（「＋20」）と比較しても、規定値と一致しないので
動作異常と診断され（ステップ612）、ステップ614に進
み、異常の処置を実行させるために用いられる。
序で動作が実行されたとすると、第３図（Ｉ）の記憶装
置140は「＋１」→第３図（II）の記憶装置140は「＋
４」→第３図（III）の記憶装置140は「＋８」→第３図
（IV）の記憶装置140は「＋11」となり、前記記憶装置1
40から読み出した蓄積値が（「＋11」）であるので、前
記判定回路120では、記憶装置130bから読み出した規定
値（「＋20」）と比較しても、規定値と一致しないので
動作異常と診断され（ステップ612）、ステップ614に進
み、異常の処置を実行させるために用いられる。
本実施例は、以上のように動作するので、制御動作の順
序が異なるとそれが蓄積値の値の違いとして判定でき、
制御プログラムの実行順序の異常を判定でき、これによ
り動作異常を診断できることとなる。
序が異なるとそれが蓄積値の値の違いとして判定でき、
制御プログラムの実行順序の異常を判定でき、これによ
り動作異常を診断できることとなる。
尚、上記実施例では、乗算と加算の組み合わせによる演
算であったが、これに限らず対数関数、指数関数、積
分、微分等の演算を行うようにしてもよい、要するに交
換律が不成立となる演算を実行するようにすればよい。
また、本実施例では通過点を四点で説明したが、これに
限ることはなく、いくつであってもよい。
算であったが、これに限らず対数関数、指数関数、積
分、微分等の演算を行うようにしてもよい、要するに交
換律が不成立となる演算を実行するようにすればよい。
また、本実施例では通過点を四点で説明したが、これに
限ることはなく、いくつであってもよい。
以上述べたように本発明によれば、一連の制御動作を実
行して外部装置の駆動制御ができる制御装置の動作異常
を確実に検出でき、かつ制御装置の動作異常が実行順序
の変更が原因であってもこれを確実に検出できるという
効果がある。
行して外部装置の駆動制御ができる制御装置の動作異常
を確実に検出でき、かつ制御装置の動作異常が実行順序
の変更が原因であってもこれを確実に検出できるという
効果がある。
第１図は本発明の実施例を説明するために示すフローチ
ャート、第２図は第１図における演算結果を蓄積する動
作を説明するために示すフローチャート、第３図は記憶
装置に演算結果が蓄積されるのを説明するために示す
図、第４図が本実施例を実現する装置の構成を示すブロ
ック図、第５図は同装置が内蔵される制御装置を示すブ
ロッツク図、第６図は同装置で用いる相異なる数値と演
算指令を格納する記憶装置の例を説明するために示す
図、第７図は同装置で用いる演算結果を蓄積する記憶装
置を説明するために示す図、第８図は規定値を格納して
おく記憶装置を説明するために示す図である。 10……制御装置、11……外部装置、110……演算回路、1
20……判定回路、140……記憶装置。
ャート、第２図は第１図における演算結果を蓄積する動
作を説明するために示すフローチャート、第３図は記憶
装置に演算結果が蓄積されるのを説明するために示す
図、第４図が本実施例を実現する装置の構成を示すブロ
ック図、第５図は同装置が内蔵される制御装置を示すブ
ロッツク図、第６図は同装置で用いる相異なる数値と演
算指令を格納する記憶装置の例を説明するために示す
図、第７図は同装置で用いる演算結果を蓄積する記憶装
置を説明するために示す図、第８図は規定値を格納して
おく記憶装置を説明するために示す図である。 10……制御装置、11……外部装置、110……演算回路、1
20……判定回路、140……記憶装置。
Claims (1)
- 【請求項１】一連の制御動作を実行して外部装置の駆動
制御ができる制御装置における動作異常を診断できる方
法において、一連の制御動作途中における動作通過点を
通過するたびに交換律が成立することのない演算をし、
その最終演算結果が予め設定しておいた規定値に対して
不一致のときに動作異常と診断することを特徴とする動
作異常診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251907A JPH0797331B2 (ja) | 1987-10-06 | 1987-10-06 | 動作異常診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251907A JPH0797331B2 (ja) | 1987-10-06 | 1987-10-06 | 動作異常診断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0194450A JPH0194450A (ja) | 1989-04-13 |
| JPH0797331B2 true JPH0797331B2 (ja) | 1995-10-18 |
Family
ID=17229733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62251907A Expired - Lifetime JPH0797331B2 (ja) | 1987-10-06 | 1987-10-06 | 動作異常診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797331B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4983142B2 (ja) | 2006-08-09 | 2012-07-25 | 富士通株式会社 | プログラム監視方法、コンピュータ、および異常監視用プログラム |
| JP6434840B2 (ja) * | 2015-03-30 | 2018-12-05 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
-
1987
- 1987-10-06 JP JP62251907A patent/JPH0797331B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0194450A (ja) | 1989-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62137454A (ja) | 車速センサの異常判定装置 | |
| JPH0797331B2 (ja) | 動作異常診断方法 | |
| JPS62124470A (ja) | 論理回路診断方法 | |
| JP3600285B2 (ja) | エレベーター走行特性記録装置 | |
| JPH06274784A (ja) | プラント監視診断装置およびその異常徴候識別方法 | |
| JPS5821281B2 (ja) | 演算装置 | |
| JPH09120368A (ja) | Ｃｐｕ監視装置 | |
| JPH09173306A (ja) | 心拍信号検査用基準値の導出方法及び心拍信号補正方法 | |
| JPS58219615A (ja) | プログラマブルコントロ−ラ | |
| JPS6027956A (ja) | 自己診断方式 | |
| JPH027199A (ja) | 建設機械用制御コンピュータの故障診断装置 | |
| JPS6034132B2 (ja) | プログラマブル・コントロ−ラ | |
| JPS62139050A (ja) | 保守診断処理装置管理による命令試験方式 | |
| JPS59205613A (ja) | シ−ケンスモニタ装置 | |
| JPS5850435A (ja) | 振動監視装置 | |
| JP2901351B2 (ja) | サーボ演算チェック方法 | |
| JPS58142454A (ja) | 故障診断方式 | |
| JPH06161760A (ja) | システム診断装置 | |
| JPH0457001B2 (ja) | ||
| EP0114896A4 (en) | FUNCTION DIAGNOSTIC SYSTEM. | |
| JPH0683408A (ja) | 故障診断装置 | |
| JPH01116701A (ja) | フアジイ推論演算装置の制御ルール異常検出装置 | |
| JPS62249236A (ja) | サンプリング制御装置のプログラム実行方式 | |
| JPH0725502B2 (ja) | エレベーターの故障解析装置 | |
| JPS63316215A (ja) | 制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |