JPH0794698A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPH0794698A JPH0794698A JP5257792A JP25779293A JPH0794698A JP H0794698 A JPH0794698 A JP H0794698A JP 5257792 A JP5257792 A JP 5257792A JP 25779293 A JP25779293 A JP 25779293A JP H0794698 A JPH0794698 A JP H0794698A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- image reading
- blocks
- reading apparatus
- conversion elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】 （修正有）
【目的】 駆動ゲートを減少させ、効率の良い安価な画
像読取装置を提供する。 【構成】 区分されたｎ個の第１ブロックＢ1,Ｂ2,....
Ｂn に駆動電圧を順番に印加する駆動側をさらにｘ個毎
にｙ個の第２ブロックＣ1,Ｃ2,....Ｃy に区分し、該１
の第２ブロックＣ1,Ｃ2,....Ｃy 内のｘ個の第１ブロッ
クＢ1,Ｂ2,....Ｂx を単位に順番に第１の駆動電圧（Ｄ
1 ，Ｄ2 ，……Ｄy ）を印加する第１の印加手段と、各
第２ブロックＣ1,Ｃ2,....Ｃy 間で相対的に同一位置に
ある第１ブロックＢ1,Ｂ2,....Ｂx を単位に順番に第２
の駆動電圧（Ｅ1 ，Ｅ2 ，……Ｅx ）を印加する第２の
印加手段と、前記第１の駆動電圧（Ｄ1 ，Ｄ2 ，……Ｄ
y ）と第２の駆動電圧（Ｅ1 ，Ｅ2 ，……Ｅx ）とが同
時に第１ブロックＢ1,Ｂ2,....Ｂn に印加した時、当該
第１ブロック内のｍ個の光電変換素子１０，１２を単位
に駆動させる駆動電圧を印加する抵抗Ｒｄ，Ｒｅから成
る加算回路とを備える。
像読取装置を提供する。 【構成】 区分されたｎ個の第１ブロックＢ1,Ｂ2,....
Ｂn に駆動電圧を順番に印加する駆動側をさらにｘ個毎
にｙ個の第２ブロックＣ1,Ｃ2,....Ｃy に区分し、該１
の第２ブロックＣ1,Ｃ2,....Ｃy 内のｘ個の第１ブロッ
クＢ1,Ｂ2,....Ｂx を単位に順番に第１の駆動電圧（Ｄ
1 ，Ｄ2 ，……Ｄy ）を印加する第１の印加手段と、各
第２ブロックＣ1,Ｃ2,....Ｃy 間で相対的に同一位置に
ある第１ブロックＢ1,Ｂ2,....Ｂx を単位に順番に第２
の駆動電圧（Ｅ1 ，Ｅ2 ，……Ｅx ）を印加する第２の
印加手段と、前記第１の駆動電圧（Ｄ1 ，Ｄ2 ，……Ｄ
y ）と第２の駆動電圧（Ｅ1 ，Ｅ2 ，……Ｅx ）とが同
時に第１ブロックＢ1,Ｂ2,....Ｂn に印加した時、当該
第１ブロック内のｍ個の光電変換素子１０，１２を単位
に駆動させる駆動電圧を印加する抵抗Ｒｄ，Ｒｅから成
る加算回路とを備える。
Description
【０００１】
【産業上の利用分野】本発明は画像読取装置に関し、さ
らに詳しくは、ファクシミリ，イメージスキャナ，デジ
タル複写機，電子黒板などの原稿上の画像を時系列的に
読み取る装置に関する。
らに詳しくは、ファクシミリ，イメージスキャナ，デジ
タル複写機，電子黒板などの原稿上の画像を時系列的に
読み取る装置に関する。
【０００２】
【従来の技術】近年、ファクシミリなどの原稿読み取り
部には、電荷結合素子（charge coupled device;ＣＣ
Ｄ）を用いた縮小光学系の画像読取装置に代わって、一
般に密着型イメージセンサと呼ばれる画像読取装置が使
用されている。この画像読取装置は、ガラス基板上にア
モルファスシリコンa-Siなどの薄膜半導体から成る光電
変換素子が一次元状に複数形成されたもので、原稿上の
画像を等倍で読み取ることができる。光電変換素子には
通常フォトダイオードが用いられるが、フォトダイオー
ドに生じる光電流は極めて微弱であるため、この光電流
をフォトダイオードの接合容量に一旦蓄積させてから検
出する電荷蓄積法が広く採用されている。また、画像読
取装置は光電変換素子の数が非常に多くなるため、通常
はスイッチング素子の数が少なくて済むマトリックス駆
動方式が採用されている。
部には、電荷結合素子（charge coupled device;ＣＣ
Ｄ）を用いた縮小光学系の画像読取装置に代わって、一
般に密着型イメージセンサと呼ばれる画像読取装置が使
用されている。この画像読取装置は、ガラス基板上にア
モルファスシリコンa-Siなどの薄膜半導体から成る光電
変換素子が一次元状に複数形成されたもので、原稿上の
画像を等倍で読み取ることができる。光電変換素子には
通常フォトダイオードが用いられるが、フォトダイオー
ドに生じる光電流は極めて微弱であるため、この光電流
をフォトダイオードの接合容量に一旦蓄積させてから検
出する電荷蓄積法が広く採用されている。また、画像読
取装置は光電変換素子の数が非常に多くなるため、通常
はスイッチング素子の数が少なくて済むマトリックス駆
動方式が採用されている。
【０００３】ここで、電荷蓄積法によるマトリックス駆
動方式の画像読取装置の一例を図面に基づき簡単に説明
する。
動方式の画像読取装置の一例を図面に基づき簡単に説明
する。
【０００４】図１４に示すように、従来の画像読取装置
には光電変換素子としてのフォトダイオード１がｍ×ｎ
個配列され、これらフォトダイオード１にブロッキング
ダイオード２が逆極性で直列に接続されている。これら
対を成すフォトダイオード１やブロッキングダイオード
２は、ｍ個毎にｎ個のブロックＢ1,Ｂ2,... Ｂn に区分
されている。そして、ブロッキングダイオード２のアノ
ード端子は、各ブロックＢ1,Ｂ2,... Ｂn 毎に共通する
バッファゲート３を介してシフトレジスタ４の各出力端
子に接続されている。
には光電変換素子としてのフォトダイオード１がｍ×ｎ
個配列され、これらフォトダイオード１にブロッキング
ダイオード２が逆極性で直列に接続されている。これら
対を成すフォトダイオード１やブロッキングダイオード
２は、ｍ個毎にｎ個のブロックＢ1,Ｂ2,... Ｂn に区分
されている。そして、ブロッキングダイオード２のアノ
ード端子は、各ブロックＢ1,Ｂ2,... Ｂn 毎に共通する
バッファゲート３を介してシフトレジスタ４の各出力端
子に接続されている。
【０００５】一方、フォトダイオード１のアノード端子
は各ブロックＢ1,Ｂ2,... Ｂn 間で相対的に同一位置に
あるもの同士共通する電流増幅回路ＩＶ1,ＩＶ2,... Ｉ
Ｖmを介して積分回路ＩＮ1,ＩＮ2,... ＩＮm に接続さ
れている。さらに、積分回路ＩＮ1,ＩＮ2,... ＩＮm に
はサンプルホールド回路ＳＨ1,ＳＨ2,... ＳＨm とマル
チプレクサ回路ＭＰＸと増幅回路５とが接続されてい
て、これら電流増幅回路ＩＶ1,ＩＶ2,... ＩＶm と、積
分回路ＩＮ1,ＩＮ2,... ＩＮm と、サンプルホールド回
路ＳＨ1,ＳＨ2,... ＳＨm と、マルチプレクサ回路ＭＰ
Ｘと、増幅回路５とにより、フォトダイオード１から流
れ出す電流Ｉ1,Ｉ2,... Ｉm を時間積分等するための信
号処理回路が構成されている。
は各ブロックＢ1,Ｂ2,... Ｂn 間で相対的に同一位置に
あるもの同士共通する電流増幅回路ＩＶ1,ＩＶ2,... Ｉ
Ｖmを介して積分回路ＩＮ1,ＩＮ2,... ＩＮm に接続さ
れている。さらに、積分回路ＩＮ1,ＩＮ2,... ＩＮm に
はサンプルホールド回路ＳＨ1,ＳＨ2,... ＳＨm とマル
チプレクサ回路ＭＰＸと増幅回路５とが接続されてい
て、これら電流増幅回路ＩＶ1,ＩＶ2,... ＩＶm と、積
分回路ＩＮ1,ＩＮ2,... ＩＮm と、サンプルホールド回
路ＳＨ1,ＳＨ2,... ＳＨm と、マルチプレクサ回路ＭＰ
Ｘと、増幅回路５とにより、フォトダイオード１から流
れ出す電流Ｉ1,Ｉ2,... Ｉm を時間積分等するための信
号処理回路が構成されている。
【０００６】この画像読取装置によれば、図１５のタイ
ムチャートに示すように、シフトレジスタ４に入力され
たデータ入力パルスＤinは、クロックパルスＣＬＫにし
たがってシフトレジスタ４内を順にシフトしていき、そ
の各出力端子から順番に出力される。これにより、各フ
ォトダイオード１にブロックＢ1,Ｂ2,... Ｂn 単位で順
番に駆動電圧が印加されることになる。駆動電圧が印加
されたフォトダイオード１には、その接合容量に蓄積さ
せられている光信号に相当する電流Ｉ1,Ｉ2,... Ｉm が
流れ、各電流増幅回路ＩＶ1,ＩＶ2,... ＩＶm により増
幅され、さらに積分回路ＩＮ1,ＩＮ2,... ＩＮm と、サ
ンプルホールド回路ＳＨ1,ＳＨ2,... ＳＨm と、マルチ
プレクサ回路ＭＰＸと、増幅回路５から成る信号処理回
路により、フォトダイオード１から流れ出す電流Ｉ1,Ｉ
2,... Ｉm が信号処理されて出力電圧Ｖout が得られ
る。このようにして、各フォトダイオード１の電気信号
は、シフトレジスタ４等によりブロックＢ1,Ｂ2,... Ｂ
n 単位で順次走査され、１つのブロック内のチャンネル
分が同時に読み出されるのである。
ムチャートに示すように、シフトレジスタ４に入力され
たデータ入力パルスＤinは、クロックパルスＣＬＫにし
たがってシフトレジスタ４内を順にシフトしていき、そ
の各出力端子から順番に出力される。これにより、各フ
ォトダイオード１にブロックＢ1,Ｂ2,... Ｂn 単位で順
番に駆動電圧が印加されることになる。駆動電圧が印加
されたフォトダイオード１には、その接合容量に蓄積さ
せられている光信号に相当する電流Ｉ1,Ｉ2,... Ｉm が
流れ、各電流増幅回路ＩＶ1,ＩＶ2,... ＩＶm により増
幅され、さらに積分回路ＩＮ1,ＩＮ2,... ＩＮm と、サ
ンプルホールド回路ＳＨ1,ＳＨ2,... ＳＨm と、マルチ
プレクサ回路ＭＰＸと、増幅回路５から成る信号処理回
路により、フォトダイオード１から流れ出す電流Ｉ1,Ｉ
2,... Ｉm が信号処理されて出力電圧Ｖout が得られ
る。このようにして、各フォトダイオード１の電気信号
は、シフトレジスタ４等によりブロックＢ1,Ｂ2,... Ｂ
n 単位で順次走査され、１つのブロック内のチャンネル
分が同時に読み出されるのである。
【０００７】
【発明が解決しようとする課題】以上説明したように、
電荷蓄積法によるマトリックス駆動方式の駆動電圧Ｖｄ
は、前記タイムチャートに示すように、シフトレジスタ
出力となっている。このため、たとえばＡ４版サイズの
８素子／mmの画像読取装置においては素子数が１７２８
個になり、３２チャンネル×５４ブロック、１６チャン
ネル×１０８ブロックあるいは８チャンネル×２１６ブ
ロックのいずれかで構成され、通常は１６チャンネル×
１０８ブロックで構成されている。しかし、いずれの構
成であっても多数のシフトレジスタを必要とするという
問題があった。また、ＩＣ化した場合、アナログ回路部
品は高価であるため、安価なデジタル回路を多く用いて
構成する必要があった。
電荷蓄積法によるマトリックス駆動方式の駆動電圧Ｖｄ
は、前記タイムチャートに示すように、シフトレジスタ
出力となっている。このため、たとえばＡ４版サイズの
８素子／mmの画像読取装置においては素子数が１７２８
個になり、３２チャンネル×５４ブロック、１６チャン
ネル×１０８ブロックあるいは８チャンネル×２１６ブ
ロックのいずれかで構成され、通常は１６チャンネル×
１０８ブロックで構成されている。しかし、いずれの構
成であっても多数のシフトレジスタを必要とするという
問題があった。また、ＩＣ化した場合、アナログ回路部
品は高価であるため、安価なデジタル回路を多く用いて
構成する必要があった。
【０００８】このため、本発明者らは駆動ゲートを減少
させ、効率の良い安価な画像読取装置を提供するため鋭
意研究を重ねた結果、駆動側のゲート数を極めて少なく
構成することのできる発明を想到し、特願平５−１０７
５０５号にそれを開示した。しかし、かかる発明のう
ち、マトリックス駆動部が抵抗から成る加算回路で構成
される画像読取装置は、外部抵抗を用いて、その外部抵
抗を半田付けしてやれば容易に得ることができる。しか
しながら、多数の外部抵抗を半田付けするのは煩雑で、
工数が多くなり、製造コストを要するものと成る。
させ、効率の良い安価な画像読取装置を提供するため鋭
意研究を重ねた結果、駆動側のゲート数を極めて少なく
構成することのできる発明を想到し、特願平５−１０７
５０５号にそれを開示した。しかし、かかる発明のう
ち、マトリックス駆動部が抵抗から成る加算回路で構成
される画像読取装置は、外部抵抗を用いて、その外部抵
抗を半田付けしてやれば容易に得ることができる。しか
しながら、多数の外部抵抗を半田付けするのは煩雑で、
工数が多くなり、製造コストを要するものと成る。
【０００９】そこで、本発明者らはかかる発明の画像読
取装置を安価に実現し得ることを目的に鋭意研究を重ね
た結果、本発明に至ったのである。
取装置を安価に実現し得ることを目的に鋭意研究を重ね
た結果、本発明に至ったのである。
【００１０】
【課題を解決するための手段】本発明に係る画像読取装
置の要旨とするところは、一次元に配列された複数の光
電変換素子に駆動電圧が順番に印加されて該光電変換素
子の電気信号が読み出される画像読取装置であって、前
記光電変換素子に駆動電圧を印加する駆動側をｘ個毎に
ｙ個のブロックに区分し、該ブロック内のｘ個の光電変
換素子を単位に順番に第１の駆動電圧を印加する第１の
印加手段と、各ブロック間で相対的に同一位置にある光
電変換素子を単位に順番に第２の駆動電圧を印加する第
２の印加手段と、前記第１の駆動電圧と第２の駆動電圧
とが同時に印加した時、当該光電変換素子を駆動させる
駆動電圧を印加する抵抗から成る加算回路とを備える画
像読取装置において、前記抵抗から成る加算回路が前記
光電変換素子を構成する構成層により形成されているこ
とにある。
置の要旨とするところは、一次元に配列された複数の光
電変換素子に駆動電圧が順番に印加されて該光電変換素
子の電気信号が読み出される画像読取装置であって、前
記光電変換素子に駆動電圧を印加する駆動側をｘ個毎に
ｙ個のブロックに区分し、該ブロック内のｘ個の光電変
換素子を単位に順番に第１の駆動電圧を印加する第１の
印加手段と、各ブロック間で相対的に同一位置にある光
電変換素子を単位に順番に第２の駆動電圧を印加する第
２の印加手段と、前記第１の駆動電圧と第２の駆動電圧
とが同時に印加した時、当該光電変換素子を駆動させる
駆動電圧を印加する抵抗から成る加算回路とを備える画
像読取装置において、前記抵抗から成る加算回路が前記
光電変換素子を構成する構成層により形成されているこ
とにある。
【００１１】また、本発明に係る画像読取装置の他の要
旨とするところは、一次元に配列された複数の光電変換
素子がｍ個毎にｎ個の第１ブロックに区分され、該１の
第１ブロック内のｍ個の光電変換素子を単位に駆動電圧
が順番に印加されて該光電変換素子の電気信号が読み出
される画像読取装置であって、前記区分されたｎ個の第
１ブロックに駆動電圧を順番に印加する駆動側をさらに
ｘ個毎にｙ個の第２ブロックに区分し、該１の第２ブロ
ック内のｘ個の第１ブロックを単位に順番に第１の駆動
電圧を印加する第１の印加手段と、各第２ブロック間で
相対的に同一位置にある第１ブロックを単位に順番に第
２の駆動電圧を印加する第２の印加手段と、前記第１の
駆動電圧と第２の駆動電圧とが同時に第１ブロックに印
加した時、当該第１ブロック内のｍ個の光電変換素子を
単位に駆動させる駆動電圧を印加する抵抗から成る加算
回路とを備える画像読取装置において、前記抵抗から成
る加算回路が前記光電変換素子を構成する構成層により
形成されていることにある。
旨とするところは、一次元に配列された複数の光電変換
素子がｍ個毎にｎ個の第１ブロックに区分され、該１の
第１ブロック内のｍ個の光電変換素子を単位に駆動電圧
が順番に印加されて該光電変換素子の電気信号が読み出
される画像読取装置であって、前記区分されたｎ個の第
１ブロックに駆動電圧を順番に印加する駆動側をさらに
ｘ個毎にｙ個の第２ブロックに区分し、該１の第２ブロ
ック内のｘ個の第１ブロックを単位に順番に第１の駆動
電圧を印加する第１の印加手段と、各第２ブロック間で
相対的に同一位置にある第１ブロックを単位に順番に第
２の駆動電圧を印加する第２の印加手段と、前記第１の
駆動電圧と第２の駆動電圧とが同時に第１ブロックに印
加した時、当該第１ブロック内のｍ個の光電変換素子を
単位に駆動させる駆動電圧を印加する抵抗から成る加算
回路とを備える画像読取装置において、前記抵抗から成
る加算回路が前記光電変換素子を構成する構成層により
形成されていることにある。
【００１２】かかる本発明の画像読取装置において、前
記光電変換素子が逆極性で直列に接続されたフォトダイ
オードとブロッキングダイオードであることことにあ
る。
記光電変換素子が逆極性で直列に接続されたフォトダイ
オードとブロッキングダイオードであることことにあ
る。
【００１３】
【作用】かかる画像読取装置は、光電変換素子に駆動電
圧を印加する側をｘ×ｙにマトリックス化し、光電変換
素子毎に、あるいはブロック化された複数の光電変換素
子を単位に、駆動電圧が順番に印加される。すなわち、
光電変換素子に駆動電圧を印加する駆動側をｘ個毎にｙ
個のブロックに区分し、そのブロック内の光電変換素子
を単位に順番に第１の駆動電圧を印加するとともに、各
ブロック間で相対的に同一位置にある光電変換素子を単
位に順番に第２の駆動電圧を印加し、抵抗から成る加算
回路で構成されるマトリックス駆動部により両第１の駆
動電圧と第２の駆動電圧とが同時に印加された時に、対
応する光電変換素子が駆動させられるように構成されて
いる。したがって、マトリックス化された印加手段によ
って第１の駆動電圧と第２の駆動電圧が順番に印加され
ることによって、光電変換素子は順番に駆動させられる
ことになる。
圧を印加する側をｘ×ｙにマトリックス化し、光電変換
素子毎に、あるいはブロック化された複数の光電変換素
子を単位に、駆動電圧が順番に印加される。すなわち、
光電変換素子に駆動電圧を印加する駆動側をｘ個毎にｙ
個のブロックに区分し、そのブロック内の光電変換素子
を単位に順番に第１の駆動電圧を印加するとともに、各
ブロック間で相対的に同一位置にある光電変換素子を単
位に順番に第２の駆動電圧を印加し、抵抗から成る加算
回路で構成されるマトリックス駆動部により両第１の駆
動電圧と第２の駆動電圧とが同時に印加された時に、対
応する光電変換素子が駆動させられるように構成されて
いる。したがって、マトリックス化された印加手段によ
って第１の駆動電圧と第２の駆動電圧が順番に印加され
ることによって、光電変換素子は順番に駆動させられる
ことになる。
【００１４】また、一次元に配列された複数の光電変換
素子がｍ個毎にｎ個の第１ブロックに区分され、第１ブ
ロック内のｍ個の光電変換素子を単位に駆動電圧が順番
に印加されて該光電変換素子の電気信号が読み出される
画像読取装置においても、上述と同様に、駆動電圧を順
番に印加する駆動側をさらにｘ個毎にｙ個の第２ブロッ
クに区分し、第１ブロック内のｍ個の光電変換素子を単
位に駆動させるように構成されている。したがって、マ
トリックス化された印加手段によって第１の駆動電圧と
第２の駆動電圧が順番に抵抗から成る加算回路に印加さ
れることによって、第１ブロック内のｍ個の光電変換素
子を単位に順番に駆動させられることになる。
素子がｍ個毎にｎ個の第１ブロックに区分され、第１ブ
ロック内のｍ個の光電変換素子を単位に駆動電圧が順番
に印加されて該光電変換素子の電気信号が読み出される
画像読取装置においても、上述と同様に、駆動電圧を順
番に印加する駆動側をさらにｘ個毎にｙ個の第２ブロッ
クに区分し、第１ブロック内のｍ個の光電変換素子を単
位に駆動させるように構成されている。したがって、マ
トリックス化された印加手段によって第１の駆動電圧と
第２の駆動電圧が順番に抵抗から成る加算回路に印加さ
れることによって、第１ブロック内のｍ個の光電変換素
子を単位に順番に駆動させられることになる。
【００１５】
【実施例】次に、本発明に係る画像読取装置の実施例を
図面に基づき詳しく説明する。
図面に基づき詳しく説明する。
【００１６】まず図１に本実施例に係る画像読取装置の
要部平面図、図２に要部断面図、図３に回路図を示す。
これらの図に示すように、本実施例に係る画像読取装置
は、ｍ×ｎ個の光電変換素子としてのフォトダイオード
１０と、これらに逆極性で直列に接続されたブロッキン
グダイオード１２とが一次元に配列されていて、ｍ個の
フォトダイオード１０とブロッキングダイオード１２と
を一単位としてｎ個の第１ブロックＢ1,Ｂ2,... Ｂn に
区分されている。これらフォトダイオード１０及びブロ
ッキングダイオード１２は、アモルファスシリコンa-Si
などの薄膜半導体がｐｉｎ構造などで積層されて形成さ
れたものであり、同一構造で構成されていても良く、あ
るいは異なる構造で構成されていても良い。
要部平面図、図２に要部断面図、図３に回路図を示す。
これらの図に示すように、本実施例に係る画像読取装置
は、ｍ×ｎ個の光電変換素子としてのフォトダイオード
１０と、これらに逆極性で直列に接続されたブロッキン
グダイオード１２とが一次元に配列されていて、ｍ個の
フォトダイオード１０とブロッキングダイオード１２と
を一単位としてｎ個の第１ブロックＢ1,Ｂ2,... Ｂn に
区分されている。これらフォトダイオード１０及びブロ
ッキングダイオード１２は、アモルファスシリコンa-Si
などの薄膜半導体がｐｉｎ構造などで積層されて形成さ
れたものであり、同一構造で構成されていても良く、あ
るいは異なる構造で構成されていても良い。
【００１７】これらフォトダイオード１０の各アノード
端子は各第１ブロックＢ1,Ｂ2,...Ｂn 間で相対的に同
一位置にあるもの同士が、共通するマトリックス配線１
４に接続されている。なお、これらマトリックス配線１
４の出力端子には、通常、電流増幅回路，積分回路，サ
ンプルホールド回路，マルチプレクサ回路などが接続さ
れ、各フォトダイオード１０に流れる電流Ｉ1,Ｉ2,...
Ｉm を時間積分してシリアルに出力するようにされてい
る。
端子は各第１ブロックＢ1,Ｂ2,...Ｂn 間で相対的に同
一位置にあるもの同士が、共通するマトリックス配線１
４に接続されている。なお、これらマトリックス配線１
４の出力端子には、通常、電流増幅回路，積分回路，サ
ンプルホールド回路，マルチプレクサ回路などが接続さ
れ、各フォトダイオード１０に流れる電流Ｉ1,Ｉ2,...
Ｉm を時間積分してシリアルに出力するようにされてい
る。
【００１８】一方、ブロッキングダイオード１２の各ア
ノード端子は、各第１ブロックＢ1,Ｂ2,... Ｂn 毎に共
通する共通配線１６に接続されていて、さらにｎ個に区
分された第１ブロックＢ1,Ｂ2,... Ｂn はｘ個毎にｙ個
の第２ブロックＣ1,Ｃ2,...Ｃy に区分されている。そ
して、各第２ブロックＣ1,Ｃ2,... Ｃy 内のそれぞれｘ
個の第１ブロックＢ1,Ｂ2,... Ｂx を単位に順番に第１
の駆動電圧を印加し得るように、第１ブロックＢ1,Ｂ
2,... Ｂx の共通配線１６はそれぞれ抵抗Ｒｄを介して
共通する入力配線Ｄ(1-y) を介して入力端子Ｄ1,Ｄ
2,... Ｄy に接続されている。さらに、各第２ブロック
Ｃ1,Ｃ2,... Ｃy 間で相対的に同一位置にある第１ブロ
ックＢ1,Ｂ2,... Ｂx の共通配線１６はそれぞれ抵抗Ｒ
ｅを介して共通する入力配線Ｅ(1-X) を介して入力端子
Ｅ1,Ｅ2,... Ｅx に接続され、第２の駆動電圧を第２ブ
ロックＣ1,Ｃ2,... Ｃy 内の第１ブロックＢ1,Ｂ2,...
Ｂx を個別に且つ順番に印加し得るように構成されてい
る。
ノード端子は、各第１ブロックＢ1,Ｂ2,... Ｂn 毎に共
通する共通配線１６に接続されていて、さらにｎ個に区
分された第１ブロックＢ1,Ｂ2,... Ｂn はｘ個毎にｙ個
の第２ブロックＣ1,Ｃ2,...Ｃy に区分されている。そ
して、各第２ブロックＣ1,Ｃ2,... Ｃy 内のそれぞれｘ
個の第１ブロックＢ1,Ｂ2,... Ｂx を単位に順番に第１
の駆動電圧を印加し得るように、第１ブロックＢ1,Ｂ
2,... Ｂx の共通配線１６はそれぞれ抵抗Ｒｄを介して
共通する入力配線Ｄ(1-y) を介して入力端子Ｄ1,Ｄ
2,... Ｄy に接続されている。さらに、各第２ブロック
Ｃ1,Ｃ2,... Ｃy 間で相対的に同一位置にある第１ブロ
ックＢ1,Ｂ2,... Ｂx の共通配線１６はそれぞれ抵抗Ｒ
ｅを介して共通する入力配線Ｅ(1-X) を介して入力端子
Ｅ1,Ｅ2,... Ｅx に接続され、第２の駆動電圧を第２ブ
ロックＣ1,Ｃ2,... Ｃy 内の第１ブロックＢ1,Ｂ2,...
Ｂx を個別に且つ順番に印加し得るように構成されてい
る。
【００１９】かかる構成の画像読取装置は概略、次のよ
うにして製造される。まず、ガラス基板などの絶縁基板
１８の上にクロムなどを被着させて下部電極となる下部
電極膜と、たとえばアモルファスシリコンa-Siをｐｉｎ
構造などに順に堆積させた半導体膜と、上部透明電極と
なるたとえばＩＴＯなどの透明導電膜をそれぞれ順に積
層する。ここで、下部電極膜の厚みは約５００〜１５０
０Å、半導体膜の厚みは約７０００〜１２０００Å、透
明導電膜の厚みは約２００〜８００Å程度になるように
被着されるが、膜厚は設定する抵抗値に合わせるもので
あり、特に限定されるものではない。
うにして製造される。まず、ガラス基板などの絶縁基板
１８の上にクロムなどを被着させて下部電極となる下部
電極膜と、たとえばアモルファスシリコンa-Siをｐｉｎ
構造などに順に堆積させた半導体膜と、上部透明電極と
なるたとえばＩＴＯなどの透明導電膜をそれぞれ順に積
層する。ここで、下部電極膜の厚みは約５００〜１５０
０Å、半導体膜の厚みは約７０００〜１２０００Å、透
明導電膜の厚みは約２００〜８００Å程度になるように
被着されるが、膜厚は設定する抵抗値に合わせるもので
あり、特に限定されるものではない。
【００２０】その後、フォトリソグラフィ法により逆の
順にエッチングして、上部透明電極２０、半導体層２
２、及び下部電極２４を形成して、フォトダイオード１
０とブロッキングダイオード１２を構成する。そして、
この下部電極２４を形成する際に、この下部電極２４と
同時にマトリックス配線１４に接続するための引出し配
線２６や、共通配線１６とそれと一体的に続く抵抗Ｒ
ｄ，Ｒｅと、更に入力配線Ｄ(1-y) 及びＥ(1-X) に接続
される取出し配線２８，３０を一体的に形成する。ここ
で、抵抗Ｒｄ，Ｒｅは下部電極２４などと同じ下部電極
膜によって形成されるため、抵抗として機能し得るよう
に線幅は充分細く、且つ長さは充分長く設定されてい
る。抵抗Ｒｄ，Ｒｅによる加算回路は下部電極２４の材
料によって構成され、たとえばクロムが用いられる場
合、その比抵抗は６０μΩ・cmであり、幅１０μｍ×長
さ７mm×厚さ１０００Åの抵抗体を作成すると、４．２
ＫΩの抵抗値が得られる。
順にエッチングして、上部透明電極２０、半導体層２
２、及び下部電極２４を形成して、フォトダイオード１
０とブロッキングダイオード１２を構成する。そして、
この下部電極２４を形成する際に、この下部電極２４と
同時にマトリックス配線１４に接続するための引出し配
線２６や、共通配線１６とそれと一体的に続く抵抗Ｒ
ｄ，Ｒｅと、更に入力配線Ｄ(1-y) 及びＥ(1-X) に接続
される取出し配線２８，３０を一体的に形成する。ここ
で、抵抗Ｒｄ，Ｒｅは下部電極２４などと同じ下部電極
膜によって形成されるため、抵抗として機能し得るよう
に線幅は充分細く、且つ長さは充分長く設定されてい
る。抵抗Ｒｄ，Ｒｅによる加算回路は下部電極２４の材
料によって構成され、たとえばクロムが用いられる場
合、その比抵抗は６０μΩ・cmであり、幅１０μｍ×長
さ７mm×厚さ１０００Åの抵抗体を作成すると、４．２
ＫΩの抵抗値が得られる。
【００２１】次に、フォトダイオード１０などが形成さ
れた絶縁基板１８の上に酸化シリコンSiOxなどから成る
透明層間絶縁膜３２を被着させた後、所定の位置にコン
タクトホール３４をフォトリソグラフィ法により形成す
る。次いで、透明層間絶縁膜３２の上にアルミニウムな
どから成る金属膜を被着させた後、その金属膜をフォト
リソグラフィ法によりエッチングしてフォトダイオード
１０とブロッキングダイオード１２とを接続する接続電
極３６や、マトリックス配線１４、及び入力配線Ｄ
(1-y) 及びＥ(1-X) を形成する。そして、最後に窒化シ
リコンSiNxなどから成る絶縁保護膜３８を被着させて、
本実施例に係る画像読取装置４０が製造されるのであ
る。ここで、透明層間絶縁膜３２の厚みは約１２０００
〜１８０００Å、金属膜の厚みは約１２０００〜１８０
００Å、及び絶縁保護膜３８の厚みは約３０００〜８０
００Å程度で被着されるが、特に限定されるものではな
い。
れた絶縁基板１８の上に酸化シリコンSiOxなどから成る
透明層間絶縁膜３２を被着させた後、所定の位置にコン
タクトホール３４をフォトリソグラフィ法により形成す
る。次いで、透明層間絶縁膜３２の上にアルミニウムな
どから成る金属膜を被着させた後、その金属膜をフォト
リソグラフィ法によりエッチングしてフォトダイオード
１０とブロッキングダイオード１２とを接続する接続電
極３６や、マトリックス配線１４、及び入力配線Ｄ
(1-y) 及びＥ(1-X) を形成する。そして、最後に窒化シ
リコンSiNxなどから成る絶縁保護膜３８を被着させて、
本実施例に係る画像読取装置４０が製造されるのであ
る。ここで、透明層間絶縁膜３２の厚みは約１２０００
〜１８０００Å、金属膜の厚みは約１２０００〜１８０
００Å、及び絶縁保護膜３８の厚みは約３０００〜８０
００Å程度で被着されるが、特に限定されるものではな
い。
【００２２】次に、以上の構成に係る画像読取装置の作
動を説明する。まず、任意の第１ブロックＢ1,Ｂ2,...
Ｂn における任意の一対のフォトダイオード１０とブロ
ッキングダイオード１２に対し、図４に示すように抵抗
Ｒｄと抵抗Ｒｅが接続されていて、加算回路が構成され
ている。したがって、入力端子Ｄ(y) , Ｅ(x) からそれ
ぞれ第１の駆動電圧Ｄ＝５Ｖ，第２の駆動電圧Ｅ＝５Ｖ
が入力された時、Ｂ点の電位Ｖｄは５Ｖであり、読出し
状態となる。次に、第１の駆動電圧Ｄ＝０Ｖ，第２の駆
動電圧Ｅ＝０Ｖである時は、Ｂ点の電位Ｖｄは０Ｖであ
り、またＤ＝０Ｖ，Ｅ＝５Ｖ、又はＤ＝５Ｖ，Ｅ＝０Ｖ
が入力された時は、Ｂ点の電位Ｖｄは２．５Ｖであり、
いずれも蓄積状態となり、読み出されることはない。
動を説明する。まず、任意の第１ブロックＢ1,Ｂ2,...
Ｂn における任意の一対のフォトダイオード１０とブロ
ッキングダイオード１２に対し、図４に示すように抵抗
Ｒｄと抵抗Ｒｅが接続されていて、加算回路が構成され
ている。したがって、入力端子Ｄ(y) , Ｅ(x) からそれ
ぞれ第１の駆動電圧Ｄ＝５Ｖ，第２の駆動電圧Ｅ＝５Ｖ
が入力された時、Ｂ点の電位Ｖｄは５Ｖであり、読出し
状態となる。次に、第１の駆動電圧Ｄ＝０Ｖ，第２の駆
動電圧Ｅ＝０Ｖである時は、Ｂ点の電位Ｖｄは０Ｖであ
り、またＤ＝０Ｖ，Ｅ＝５Ｖ、又はＤ＝５Ｖ，Ｅ＝０Ｖ
が入力された時は、Ｂ点の電位Ｖｄは２．５Ｖであり、
いずれも蓄積状態となり、読み出されることはない。
【００２３】ところで、Ｂ点の電位Ｖｄが２．５Ｖであ
る時、フォトダイオード１０とブロッキングダイオード
１２との間の電位ＶPDが２．５Ｖ以下に下がっていなけ
れば、何ら問題が生ずることはない。また、フォトダイ
オード１０に入射する光が強すぎる場合、電位ＶPDが
２．５Ｖであっても読み出されてしまうことになる。し
かし、この場合であっても、蓄積時間を短くすれば、す
なわち高スピード化すれば、読出しを避けることができ
る。
る時、フォトダイオード１０とブロッキングダイオード
１２との間の電位ＶPDが２．５Ｖ以下に下がっていなけ
れば、何ら問題が生ずることはない。また、フォトダイ
オード１０に入射する光が強すぎる場合、電位ＶPDが
２．５Ｖであっても読み出されてしまうことになる。し
かし、この場合であっても、蓄積時間を短くすれば、す
なわち高スピード化すれば、読出しを避けることができ
る。
【００２４】これら入力端子Ｄ1,Ｄ2,... Ｄy 及び入力
端子Ｅ1,Ｅ2,... Ｅx にはそれぞれ図示しないバッファ
ーゲートを介してシフトレジスタの各出力端子が接続さ
れていて、これらによって第１の印加手段及び第２の印
加手段がそれぞれ構成されている。したがって、用いら
れるシフトレジスタには合計（ｘ＋ｙ）段のフリップフ
ロップが備えられていて、従来のｎ（＝ｘ×ｙ）段のフ
リップフロップが備えられていたシフトレジスタと比較
して、大幅にゲート数を少なく構成することができる。
端子Ｅ1,Ｅ2,... Ｅx にはそれぞれ図示しないバッファ
ーゲートを介してシフトレジスタの各出力端子が接続さ
れていて、これらによって第１の印加手段及び第２の印
加手段がそれぞれ構成されている。したがって、用いら
れるシフトレジスタには合計（ｘ＋ｙ）段のフリップフ
ロップが備えられていて、従来のｎ（＝ｘ×ｙ）段のフ
リップフロップが備えられていたシフトレジスタと比較
して、大幅にゲート数を少なく構成することができる。
【００２５】かかる実施例において、使用される抵抗Ｒ
ｄ，Ｒｅは入力端子Ｄ1,Ｄ2,... Ｄy 及び入力端子Ｅ1,
Ｅ2,... Ｅx の数に対応して、抵抗Ｒｄはｙ本、抵抗Ｒ
ｅはｘ本であり、抵抗をＲｄ＝Ｒｅ＝Ｒ、第１又は第２
の駆動電圧をＶとすると、消費電流は入力端子Ｄ(y) 側
は（ｙ−１）／２Ｒ×Ｖであり、入力端子Ｅ(x) 側は
（ｘ−１）／２Ｒ×Ｖである。したがって、たとえば８
ｃｈアナログ（２２０ブロック）をｙ＝１０，ｘ＝２２
のマトリックスで構成し、抵抗をＲｄ＝Ｒｅ＝Ｒ＝１０
ＫΩ、第１又は第２の駆動電圧をＶ＝５ｖとすると、入
力端子Ｅ(x) 側の消費電流は５．２５ｍＡ、入力端子Ｄ
(y) 側の消費電流は２．２５ｍＡとなる。故に、使用さ
れる抵抗Ｒｄ，Ｒｅはこれから逆に決められ、数ＫΩ〜
数１０ＫΩが好ましい。
ｄ，Ｒｅは入力端子Ｄ1,Ｄ2,... Ｄy 及び入力端子Ｅ1,
Ｅ2,... Ｅx の数に対応して、抵抗Ｒｄはｙ本、抵抗Ｒ
ｅはｘ本であり、抵抗をＲｄ＝Ｒｅ＝Ｒ、第１又は第２
の駆動電圧をＶとすると、消費電流は入力端子Ｄ(y) 側
は（ｙ−１）／２Ｒ×Ｖであり、入力端子Ｅ(x) 側は
（ｘ−１）／２Ｒ×Ｖである。したがって、たとえば８
ｃｈアナログ（２２０ブロック）をｙ＝１０，ｘ＝２２
のマトリックスで構成し、抵抗をＲｄ＝Ｒｅ＝Ｒ＝１０
ＫΩ、第１又は第２の駆動電圧をＶ＝５ｖとすると、入
力端子Ｅ(x) 側の消費電流は５．２５ｍＡ、入力端子Ｄ
(y) 側の消費電流は２．２５ｍＡとなる。故に、使用さ
れる抵抗Ｒｄ，Ｒｅはこれから逆に決められ、数ＫΩ〜
数１０ＫΩが好ましい。
【００２６】ここで、より具体的に画像読取装置の加算
回路に用いられる抵抗Ｒｄ，Ｒｅの抵抗値を求める。図
５(a) に示すように、１ブロック、８チャンネルの画像
読取装置を５Ｖの駆動電圧で駆動させる場合を例にして
説明する。まず光電変換素子であるフォトダイオードＰ
Ｄの大きさを１１０μｍ角、ブロッキングダイオードＢ
Ｄの大きさを３３μｍ角でそれぞれ形成し、下部電極を
クロム、上部透明電極をＩＴＯにて形成するとともに、
半導体としてアモルファスシリコンa-Siを９０００Å堆
積して半導体層を形成した。得られた画像読取装置を５
Ｖの駆動電圧で駆動させた時に、その１ブロックに流れ
るキャパシタンスキック電流Ｉを実測したところ、約
５．７μＡであった。そこで、画像読取装置において、
読み取り電流からこのキャパシタンスキック電流Ｉによ
る影響を除去し得る程度に抵抗Ｒｄ，Ｒｅの抵抗値を設
定するのが好ましい。
回路に用いられる抵抗Ｒｄ，Ｒｅの抵抗値を求める。図
５(a) に示すように、１ブロック、８チャンネルの画像
読取装置を５Ｖの駆動電圧で駆動させる場合を例にして
説明する。まず光電変換素子であるフォトダイオードＰ
Ｄの大きさを１１０μｍ角、ブロッキングダイオードＢ
Ｄの大きさを３３μｍ角でそれぞれ形成し、下部電極を
クロム、上部透明電極をＩＴＯにて形成するとともに、
半導体としてアモルファスシリコンa-Siを９０００Å堆
積して半導体層を形成した。得られた画像読取装置を５
Ｖの駆動電圧で駆動させた時に、その１ブロックに流れ
るキャパシタンスキック電流Ｉを実測したところ、約
５．７μＡであった。そこで、画像読取装置において、
読み取り電流からこのキャパシタンスキック電流Ｉによ
る影響を除去し得る程度に抵抗Ｒｄ，Ｒｅの抵抗値を設
定するのが好ましい。
【００２７】一方、上記画像読取装置は同図５(b) に示
すモードの時、すなわち、入力端子Ｅ(x) 及び入力端子
Ｄ(y) に駆動電圧５Ｖが印加された時に駆動させられ、
また同図(c) に示すモードの時、すなわち入力端子Ｄ
(y) に駆動電圧５Ｖが印加される一方、入力端子Ｅ(x)
が０Ｖである時、又は同図(d) に示すモードの時、すな
わち入力端子Ｅ(x) 及び入力端子Ｄ(y) が０Ｖである
時、画像読取装置は駆動させられない。ここで、画像読
取装置が駆動させられる時、抵抗がＲｅ＝Ｒｄ＝Ｒとす
ると、加算回路における全抵抗値はＲ／２となる。画像
読取装置の駆動時における加算回路の全抵抗値（Ｒ／
２）が小さいときには駆動電力の消費が大きくなるた
め、抵抗値は大きい方が好ましい。ところが抵抗値が大
きすぎると、遅延時間が長くなるため、加算回路の全抵
抗値（Ｒ／２）は約１００ＫΩ以下が好ましい。
すモードの時、すなわち、入力端子Ｅ(x) 及び入力端子
Ｄ(y) に駆動電圧５Ｖが印加された時に駆動させられ、
また同図(c) に示すモードの時、すなわち入力端子Ｄ
(y) に駆動電圧５Ｖが印加される一方、入力端子Ｅ(x)
が０Ｖである時、又は同図(d) に示すモードの時、すな
わち入力端子Ｅ(x) 及び入力端子Ｄ(y) が０Ｖである
時、画像読取装置は駆動させられない。ここで、画像読
取装置が駆動させられる時、抵抗がＲｅ＝Ｒｄ＝Ｒとす
ると、加算回路における全抵抗値はＲ／２となる。画像
読取装置の駆動時における加算回路の全抵抗値（Ｒ／
２）が小さいときには駆動電力の消費が大きくなるた
め、抵抗値は大きい方が好ましい。ところが抵抗値が大
きすぎると、遅延時間が長くなるため、加算回路の全抵
抗値（Ｒ／２）は約１００ＫΩ以下が好ましい。
【００２８】また、画像読取装置の非駆動時である図
(c) に示すモードは、駆動時である図(b) に示すモード
から切り替わった時に生じるが、この時、キャパシタン
スキック電流Ｉが流れる。このキャパシタンスキック電
流Ｉによって画像読取装置が駆動させられてはならない
ため、図(c) に示すモードである時、キャパシタンスキ
ック電流Ｉをアースに流し得る抵抗値である抵抗Ｒを選
定する必要がある。この抵抗Ｒは安全をみて、キャパシ
タンスキック電流Ｉ（約５．７μＡ）の数倍以上の電流
を流すことができるように設定しておくのが好ましい。
そこで、キャパシタンスキック電流Ｉの５倍の電流を流
すことができるものと仮定すると、抵抗Ｒの抵抗値は約
８８ＫΩとなり、また同様に１０倍と仮定すると、約４
４ＫΩとなる。この抵抗値は画像読取装置の駆動時にお
ける抵抗Ｒの抵抗値の上記条件を満足し、抵抗Ｒの抵抗
値を約８８ＫΩとした時、駆動時の全抵抗値は約４４Ｋ
Ωとなり、駆動時にキャパシタンスキック電流Ｉを充分
に流すことができ、また、この電流Ｉ（約５．７μＡ）
による電圧降下は約０．２５Ｖであることから、駆動電
圧５Ｖに対して微小であり、特性に影響を与えることは
ない。したがって、上記仮定である図(c) に示すモード
である時に、キャパシタンスキック電流Ｉの５倍以上の
電流を流すことができる抵抗値の抵抗Ｒを選定するのが
好ましい。
(c) に示すモードは、駆動時である図(b) に示すモード
から切り替わった時に生じるが、この時、キャパシタン
スキック電流Ｉが流れる。このキャパシタンスキック電
流Ｉによって画像読取装置が駆動させられてはならない
ため、図(c) に示すモードである時、キャパシタンスキ
ック電流Ｉをアースに流し得る抵抗値である抵抗Ｒを選
定する必要がある。この抵抗Ｒは安全をみて、キャパシ
タンスキック電流Ｉ（約５．７μＡ）の数倍以上の電流
を流すことができるように設定しておくのが好ましい。
そこで、キャパシタンスキック電流Ｉの５倍の電流を流
すことができるものと仮定すると、抵抗Ｒの抵抗値は約
８８ＫΩとなり、また同様に１０倍と仮定すると、約４
４ＫΩとなる。この抵抗値は画像読取装置の駆動時にお
ける抵抗Ｒの抵抗値の上記条件を満足し、抵抗Ｒの抵抗
値を約８８ＫΩとした時、駆動時の全抵抗値は約４４Ｋ
Ωとなり、駆動時にキャパシタンスキック電流Ｉを充分
に流すことができ、また、この電流Ｉ（約５．７μＡ）
による電圧降下は約０．２５Ｖであることから、駆動電
圧５Ｖに対して微小であり、特性に影響を与えることは
ない。したがって、上記仮定である図(c) に示すモード
である時に、キャパシタンスキック電流Ｉの５倍以上の
電流を流すことができる抵抗値の抵抗Ｒを選定するのが
好ましい。
【００２９】次に、この画像読取装置の動作を、図６
(a) に示す駆動側を３×３にマトリックス化した画像読
取装置４２を例にして、同図(b) に示すタイムチャート
に基づき説明する。なお、この画像読取装置４２は前述
の図１乃至図３に示す画像読取装置を簡略化したもので
あり、その構成は同様であるため、説明を省略する。
(a) に示す駆動側を３×３にマトリックス化した画像読
取装置４２を例にして、同図(b) に示すタイムチャート
に基づき説明する。なお、この画像読取装置４２は前述
の図１乃至図３に示す画像読取装置を簡略化したもので
あり、その構成は同様であるため、説明を省略する。
【００３０】画像読取装置４２の第１及び第２の印加手
段を構成する入力端子Ｄ１，Ｄ２，Ｄ３及び入力端子Ｅ
１，Ｅ２，Ｅ３にはそれぞれバッファーゲートを介して
シフトレジスタの出力端子が接続されていて、このシフ
トレジスタに入力されたデータ入力パルスはクロックパ
ルスＣＬＫにしたがってシフトレジスタ内を順にシフト
していき、シフトレジスタの各出力端子から順番に出力
される。
段を構成する入力端子Ｄ１，Ｄ２，Ｄ３及び入力端子Ｅ
１，Ｅ２，Ｅ３にはそれぞれバッファーゲートを介して
シフトレジスタの出力端子が接続されていて、このシフ
トレジスタに入力されたデータ入力パルスはクロックパ
ルスＣＬＫにしたがってシフトレジスタ内を順にシフト
していき、シフトレジスタの各出力端子から順番に出力
される。
【００３１】すなわち入力端子Ｄ１，Ｄ２，Ｄ３から順
番に入力された第１の駆動電圧は抵抗Ｒｄを介して、そ
れぞれ第１ブロックＢ１，Ｂ２，Ｂ３と、第１ブロック
Ｂ４，Ｂ５，Ｂ６及び第１ブロックＢ７，Ｂ８，Ｂ９の
光電変換素子を印加する。ここで、第１の駆動電圧を順
番に入力させるタイミングは立上りと立下りとを一致さ
せている。一方、入力端子Ｅ１，Ｅ２，Ｅ３から順番に
入力された第２の駆動電圧は抵抗Ｒｅを介して、それぞ
れ第１ブロックＢ１，Ｂ４，Ｂ７と、第１ブロックＢ
２，Ｂ５，Ｂ８及び第１ブロックＢ３，Ｂ６，Ｂ９の光
電変換素子を印加する。ここで、第２の駆動電圧を順番
に入力させるタイミングは立上りと立下りとを一致させ
ている。
番に入力された第１の駆動電圧は抵抗Ｒｄを介して、そ
れぞれ第１ブロックＢ１，Ｂ２，Ｂ３と、第１ブロック
Ｂ４，Ｂ５，Ｂ６及び第１ブロックＢ７，Ｂ８，Ｂ９の
光電変換素子を印加する。ここで、第１の駆動電圧を順
番に入力させるタイミングは立上りと立下りとを一致さ
せている。一方、入力端子Ｅ１，Ｅ２，Ｅ３から順番に
入力された第２の駆動電圧は抵抗Ｒｅを介して、それぞ
れ第１ブロックＢ１，Ｂ４，Ｂ７と、第１ブロックＢ
２，Ｂ５，Ｂ８及び第１ブロックＢ３，Ｂ６，Ｂ９の光
電変換素子を印加する。ここで、第２の駆動電圧を順番
に入力させるタイミングは立上りと立下りとを一致させ
ている。
【００３２】その結果、入力端子Ｄ１，Ｄ２，Ｄ３から
順番に入力された第１の駆動電圧と、入力端子Ｅ１，Ｅ
２，Ｅ３から順番に入力された第２の駆動電圧とがそれ
ぞれ抵抗ＲｄとＲｅとから成る加算回路によって加算さ
れ、所定の印加電圧に達した時、その第１ブロックＢ
１，Ｂ１……Ｂ９の光電変換素子が駆動させられるので
ある。したがって、たとえば入力端子Ｄ１から第１の駆
動電圧が入力させられているときに、入力端子Ｅ１，Ｅ
２，Ｅ３から順番に第２の駆動電圧をシフトさせて印加
することにより、第１ブロックＢ１，Ｂ２，Ｂ３内の光
電変換素子は順番に駆動させられることになる。また同
様に、入力端子Ｄ２から第１の駆動電圧が入力させられ
ているときに、入力端子Ｅ１，Ｅ２，Ｅ３から順番に第
２の駆動電圧をシフトさせて印加することにより、第１
ブロックＢ４，Ｂ５，Ｂ６内の光電変換素子は順番に駆
動させられることになる。
順番に入力された第１の駆動電圧と、入力端子Ｅ１，Ｅ
２，Ｅ３から順番に入力された第２の駆動電圧とがそれ
ぞれ抵抗ＲｄとＲｅとから成る加算回路によって加算さ
れ、所定の印加電圧に達した時、その第１ブロックＢ
１，Ｂ１……Ｂ９の光電変換素子が駆動させられるので
ある。したがって、たとえば入力端子Ｄ１から第１の駆
動電圧が入力させられているときに、入力端子Ｅ１，Ｅ
２，Ｅ３から順番に第２の駆動電圧をシフトさせて印加
することにより、第１ブロックＢ１，Ｂ２，Ｂ３内の光
電変換素子は順番に駆動させられることになる。また同
様に、入力端子Ｄ２から第１の駆動電圧が入力させられ
ているときに、入力端子Ｅ１，Ｅ２，Ｅ３から順番に第
２の駆動電圧をシフトさせて印加することにより、第１
ブロックＢ４，Ｂ５，Ｂ６内の光電変換素子は順番に駆
動させられることになる。
【００３３】このようにして画像読取装置４２は駆動さ
せられるのであるが、上述したように第１及び第２の駆
動電圧のタイミングにおいてその立上りと立下りとを一
致させるとともに、抵抗ＲｄとＲｅの値を一致させるこ
とにより、Ｔ１からＴ２へ、Ｔ２からＴ３へと順番に移
行させる時、第１ブロックＢ１とＢ２、Ｂ２とＢ３等と
の間の印加電圧の変化分はそれぞれ表１中の下段に示す
通りとなる。その結果、第１ブロックＢ１，Ｂ１……Ｂ
９毎の印加電圧の変化分の合計は０、すなわちブロック
間で打ち消され、ノイズが出力されることはない。
せられるのであるが、上述したように第１及び第２の駆
動電圧のタイミングにおいてその立上りと立下りとを一
致させるとともに、抵抗ＲｄとＲｅの値を一致させるこ
とにより、Ｔ１からＴ２へ、Ｔ２からＴ３へと順番に移
行させる時、第１ブロックＢ１とＢ２、Ｂ２とＢ３等と
の間の印加電圧の変化分はそれぞれ表１中の下段に示す
通りとなる。その結果、第１ブロックＢ１，Ｂ１……Ｂ
９毎の印加電圧の変化分の合計は０、すなわちブロック
間で打ち消され、ノイズが出力されることはない。
【００３４】
【表１】
【００３５】以上、本発明に係る画像読取装置の一実施
例を詳述したが、本発明は上述の実施例に限定されるこ
となく、その他の態様でも実施し得るものである。
例を詳述したが、本発明は上述の実施例に限定されるこ
となく、その他の態様でも実施し得るものである。
【００３６】たとえば図７及び図８に示すように、画像
読取装置４４は前述の実施例と同様、ｍ×ｎ個の光電変
換素子としてのフォトダイオード１０と、これらに逆極
性で直列に接続されたブロッキングダイオード１２とが
一次元に配列されている。そして、これらフォトダイオ
ード１０の各アノード端子、及びブロッキングダイオー
ド１２の各アノード端子はいずれも前述の実施例とほぼ
同様の構成によって、マトリックス配線１４及び入力配
線Ｄ(1-y) ，Ｅ(1-X) に接続されている。すなわち、か
かる画像読取装置４４においては、ブロッキングダイオ
ード１２の共通配線１６に接続される抵抗Ｒｄ，Ｒｅと
入力配線Ｄ(1-y) ，Ｅ(1-X) はフォトダイオード１０と
ブロッキングダイオード１２の上部透明電極を接続する
接続電極３６と同時に形成されていて、これらは透明層
間絶縁膜３２に形成されたコンタクトホール３４によっ
て取出し配線４６，４８に接続されて構成されている。
読取装置４４は前述の実施例と同様、ｍ×ｎ個の光電変
換素子としてのフォトダイオード１０と、これらに逆極
性で直列に接続されたブロッキングダイオード１２とが
一次元に配列されている。そして、これらフォトダイオ
ード１０の各アノード端子、及びブロッキングダイオー
ド１２の各アノード端子はいずれも前述の実施例とほぼ
同様の構成によって、マトリックス配線１４及び入力配
線Ｄ(1-y) ，Ｅ(1-X) に接続されている。すなわち、か
かる画像読取装置４４においては、ブロッキングダイオ
ード１２の共通配線１６に接続される抵抗Ｒｄ，Ｒｅと
入力配線Ｄ(1-y) ，Ｅ(1-X) はフォトダイオード１０と
ブロッキングダイオード１２の上部透明電極を接続する
接続電極３６と同時に形成されていて、これらは透明層
間絶縁膜３２に形成されたコンタクトホール３４によっ
て取出し配線４６，４８に接続されて構成されている。
【００３７】かかる構成の画像読取装置４４の製造方法
は、常法により絶縁基板１８上にフォトダイオード１０
とブロッキングダイオード１２とを形成するとともに、
フォトダイオード１０の下部電極２４からは引出し配線
２６を一体的に形成し、またブロッキングダイオード１
２の共通配線１６から延びだす取出し配線４６と取出し
配線４８を一体的に形成する。そして、これらフォトダ
イオード１０などの上に被着された透明層間絶縁膜３２
にコンタクトホール３４を形成した後、アルミニウムな
どの金属膜を被着させ、更にこの金属膜をフォトリソグ
ラフィ法などによりエッチングして、接続電極３６とマ
トリックス配線１４、及びコンタクトホール３４を介し
て接続される抵抗Ｒｄ，Ｒｅによる加算回路と入力配線
Ｄ(1-y)及びＥ(1-X) を形成する。その後、絶縁保護膜
３８を被着させて、画像読取装置４４が製造されるので
ある。かかる構成の画像読取装置４４における抵抗Ｒ
ｄ，Ｒｅによる加算回路は接続電極３６の材料によって
構成され、たとえばアルミニウムが用いられる場合、そ
の比抵抗は３μΩ・cmであり、幅１０μｍ×長さ７mm×
厚さ１０００Åの抵抗体を作成すると、２１０Ωの抵抗
値が得られる。
は、常法により絶縁基板１８上にフォトダイオード１０
とブロッキングダイオード１２とを形成するとともに、
フォトダイオード１０の下部電極２４からは引出し配線
２６を一体的に形成し、またブロッキングダイオード１
２の共通配線１６から延びだす取出し配線４６と取出し
配線４８を一体的に形成する。そして、これらフォトダ
イオード１０などの上に被着された透明層間絶縁膜３２
にコンタクトホール３４を形成した後、アルミニウムな
どの金属膜を被着させ、更にこの金属膜をフォトリソグ
ラフィ法などによりエッチングして、接続電極３６とマ
トリックス配線１４、及びコンタクトホール３４を介し
て接続される抵抗Ｒｄ，Ｒｅによる加算回路と入力配線
Ｄ(1-y)及びＥ(1-X) を形成する。その後、絶縁保護膜
３８を被着させて、画像読取装置４４が製造されるので
ある。かかる構成の画像読取装置４４における抵抗Ｒ
ｄ，Ｒｅによる加算回路は接続電極３６の材料によって
構成され、たとえばアルミニウムが用いられる場合、そ
の比抵抗は３μΩ・cmであり、幅１０μｍ×長さ７mm×
厚さ１０００Åの抵抗体を作成すると、２１０Ωの抵抗
値が得られる。
【００３８】次に、図９及び図１０に示すように、画像
読取装置５０における抵抗Ｒｄ，Ｒｅによる加算回路を
アモルファスシリコンa-Siなどから成る半導体層２２の
上に、フォトダイオード１０などの上部透明電極２０を
形成するＩＴＯなどによって形成することも可能であ
る。すなわち、絶縁基板１８上に下部電極２４を形成す
る下部電極膜と、半導体層２２を形成する半導体膜と、
上部透明電極２０を形成する透明導電膜を順に被着させ
た後、逆の順にフォトリソグラフィ法によってエッチン
グして上部透明電極２０などを形成する際、同時にＩＴ
Ｏなどから成る透明導電膜によって抵抗Ｒｄ，Ｒｅを形
成するのである。ＩＴＯなどから成る透明導電膜は比較
的抵抗値が高いため、所望の抵抗値の抵抗Ｒｄ，Ｒｅを
構成するのが容易となる利点がある。すなわち、たとえ
ばＩＴＯの比抵抗は５００μΩ・cmであり、幅１０μｍ
×長さ７mm×厚さ１０００Åの抵抗体を作成すると、３
５ＫΩの抵抗値が得られる。
読取装置５０における抵抗Ｒｄ，Ｒｅによる加算回路を
アモルファスシリコンa-Siなどから成る半導体層２２の
上に、フォトダイオード１０などの上部透明電極２０を
形成するＩＴＯなどによって形成することも可能であ
る。すなわち、絶縁基板１８上に下部電極２４を形成す
る下部電極膜と、半導体層２２を形成する半導体膜と、
上部透明電極２０を形成する透明導電膜を順に被着させ
た後、逆の順にフォトリソグラフィ法によってエッチン
グして上部透明電極２０などを形成する際、同時にＩＴ
Ｏなどから成る透明導電膜によって抵抗Ｒｄ，Ｒｅを形
成するのである。ＩＴＯなどから成る透明導電膜は比較
的抵抗値が高いため、所望の抵抗値の抵抗Ｒｄ，Ｒｅを
構成するのが容易となる利点がある。すなわち、たとえ
ばＩＴＯの比抵抗は５００μΩ・cmであり、幅１０μｍ
×長さ７mm×厚さ１０００Åの抵抗体を作成すると、３
５ＫΩの抵抗値が得られる。
【００３９】かかる構成において、抵抗Ｒｄ，Ｒｅから
成る加算回路は下部電極２４などを形成する下部電極膜
５２と半導体層２２の上に積層形成されているため、こ
の抵抗Ｒｄ，Ｒｅ部に光の入射があると、光起電力を生
ずることになる。そこで、抵抗Ｒｄ，Ｒｅ部の上部には
透明層間絶縁膜３２を介して遮光膜５４が設けられる。
また、下部電極膜５２は抵抗Ｒｄ，Ｒｅによる加算回路
部に共通ラインとして存在するため、下部電極膜５２に
端子を設けて、その上の半導体層２２に逆バイアス電圧
を印加したり、あるいは０（ゼロ）Ｖとなるようにアー
スするのが好ましい。
成る加算回路は下部電極２４などを形成する下部電極膜
５２と半導体層２２の上に積層形成されているため、こ
の抵抗Ｒｄ，Ｒｅ部に光の入射があると、光起電力を生
ずることになる。そこで、抵抗Ｒｄ，Ｒｅ部の上部には
透明層間絶縁膜３２を介して遮光膜５４が設けられる。
また、下部電極膜５２は抵抗Ｒｄ，Ｒｅによる加算回路
部に共通ラインとして存在するため、下部電極膜５２に
端子を設けて、その上の半導体層２２に逆バイアス電圧
を印加したり、あるいは０（ゼロ）Ｖとなるようにアー
スするのが好ましい。
【００４０】また、かかる構成において、抵抗Ｒｄ，Ｒ
ｅから成る加算回路部の下に形成されている半導体層２
２は図１０に示すように、抵抗Ｒｄ，Ｒｅのパターンと
は異なるパターンにエッチングされていても良いが、レ
ジスト膜の形成工程を簡略化するために、半導体層２２
を抵抗Ｒｄ，Ｒｅのパターンと同一のパターンにエッチ
ングしておいても良いのは言うまでもない。
ｅから成る加算回路部の下に形成されている半導体層２
２は図１０に示すように、抵抗Ｒｄ，Ｒｅのパターンと
は異なるパターンにエッチングされていても良いが、レ
ジスト膜の形成工程を簡略化するために、半導体層２２
を抵抗Ｒｄ，Ｒｅのパターンと同一のパターンにエッチ
ングしておいても良いのは言うまでもない。
【００４１】なお、上記画像読取装置５０は半導体層２
２の上に形成された抵抗Ｒｄ，Ｒｅから成る加算回路は
同図１０に示すように、透明層間絶縁膜３２に覆われて
いて、抵抗Ｒｄ，Ｒｅとその抵抗Ｒｄ，Ｒｅに駆動電圧
を供給する入力配線Ｄ(1-y)及びＥ(1-X) とは透明層間
絶縁膜３２に形成されたコンタクトホール３４や取出し
配線５６，５８、及び接続電極６０によって接続されて
いる。一方、ブロッキングダイオード１２のアノード端
子に形成された共通配線１６と抵抗Ｒｄ，Ｒｅとは透明
層間絶縁膜３２に形成されたコンタクトホール３４を介
して接続電極６０によって接続されて構成されている。
２の上に形成された抵抗Ｒｄ，Ｒｅから成る加算回路は
同図１０に示すように、透明層間絶縁膜３２に覆われて
いて、抵抗Ｒｄ，Ｒｅとその抵抗Ｒｄ，Ｒｅに駆動電圧
を供給する入力配線Ｄ(1-y)及びＥ(1-X) とは透明層間
絶縁膜３２に形成されたコンタクトホール３４や取出し
配線５６，５８、及び接続電極６０によって接続されて
いる。一方、ブロッキングダイオード１２のアノード端
子に形成された共通配線１６と抵抗Ｒｄ，Ｒｅとは透明
層間絶縁膜３２に形成されたコンタクトホール３４を介
して接続電極６０によって接続されて構成されている。
【００４２】以上、本発明に係る画像読取装置における
代表的な実施例を詳述したが、本発明に係る画像読取装
置は上述の実施例に限定されるものではなく、その他の
態様でも実施し得るものである。
代表的な実施例を詳述したが、本発明に係る画像読取装
置は上述の実施例に限定されるものではなく、その他の
態様でも実施し得るものである。
【００４３】たとえば図１１に示すように、本発明に係
る画像読取装置７０は抵抗Ｒｄ，Ｒｅによる加算回路の
上に透明層間絶縁膜を介して入力配線Ｄ(1-y) 及びＥ
(1-X)を配設することも可能である。すなわち、抵抗Ｒ
ｄ，Ｒｅから成る加算回路を絶縁基板１８上にブロッキ
ングダイオード１２の共通配線１６と一体的に形成する
とともに、共通配線１６から延びだす抵抗Ｒｄ，Ｒｅの
他端側に抵抗として機能し得ない端子部７２を設ける。
次に、抵抗Ｒｄ，Ｒｅ部などの上に被着させた透明層間
絶縁膜に端子部７２の所定位置などにコンタクトホール
３４を設けた後、フォトダイオード１０とブロッキング
ダイオード１２とを接続する接続電極３６とともに入力
配線Ｄ(1-y) 及びＥ(1-X) を形成し、抵抗Ｒｄ，Ｒｅの
端子部７２と入力配線Ｄ(1-y) 及びＥ(1-X) とをコンタ
クトホール３４を介して接続するのである。
る画像読取装置７０は抵抗Ｒｄ，Ｒｅによる加算回路の
上に透明層間絶縁膜を介して入力配線Ｄ(1-y) 及びＥ
(1-X)を配設することも可能である。すなわち、抵抗Ｒ
ｄ，Ｒｅから成る加算回路を絶縁基板１８上にブロッキ
ングダイオード１２の共通配線１６と一体的に形成する
とともに、共通配線１６から延びだす抵抗Ｒｄ，Ｒｅの
他端側に抵抗として機能し得ない端子部７２を設ける。
次に、抵抗Ｒｄ，Ｒｅ部などの上に被着させた透明層間
絶縁膜に端子部７２の所定位置などにコンタクトホール
３４を設けた後、フォトダイオード１０とブロッキング
ダイオード１２とを接続する接続電極３６とともに入力
配線Ｄ(1-y) 及びＥ(1-X) を形成し、抵抗Ｒｄ，Ｒｅの
端子部７２と入力配線Ｄ(1-y) 及びＥ(1-X) とをコンタ
クトホール３４を介して接続するのである。
【００４４】かかる構成を採ることにより、画像読取装
置７０を極めて小型化できるだけでなく、１つの絶縁基
板から製造し得る画像読取装置７０の数を多くできるこ
とから、製造コストを下げることが可能となる。
置７０を極めて小型化できるだけでなく、１つの絶縁基
板から製造し得る画像読取装置７０の数を多くできるこ
とから、製造コストを下げることが可能となる。
【００４５】次に、図１２及び図１３に示すように、画
像読取装置７４の加算回路を構成する抵抗Ｒｄ，Ｒｅ
を、対向電極７６，７８とアモルファスシリコンa-Siな
どの半導体層から成る抵抗体８０によって構成すること
も可能である。すなわち、対向電極７６，７８をたとえ
ば共通配線１６などと一体的に形成するとともに、その
対向電極７６，７８部にフォトダイオード１０などを構
成する半導体層を被着させて、抵抗体として用いるので
ある。アモルファスシリコンa-Siなどの半導体の電気電
導度は１０3 〜１０-8（Ω・cm）-1程度であり、対向電
極７６と７８の間隔と、対向長さを調整することによ
り、必要とする抵抗値を適宜設定することができる。
像読取装置７４の加算回路を構成する抵抗Ｒｄ，Ｒｅ
を、対向電極７６，７８とアモルファスシリコンa-Siな
どの半導体層から成る抵抗体８０によって構成すること
も可能である。すなわち、対向電極７６，７８をたとえ
ば共通配線１６などと一体的に形成するとともに、その
対向電極７６，７８部にフォトダイオード１０などを構
成する半導体層を被着させて、抵抗体として用いるので
ある。アモルファスシリコンa-Siなどの半導体の電気電
導度は１０3 〜１０-8（Ω・cm）-1程度であり、対向電
極７６と７８の間隔と、対向長さを調整することによ
り、必要とする抵抗値を適宜設定することができる。
【００４６】この構成に係る画像読取装置において、対
向電極をＩＴＯなどから成る上部透明電極によって形成
することも可能である。また、抵抗体として用いられる
半導体はｐ型半導体、ｎ型半導体あるいはｉ型半導体な
どのうちいずれであっても良いが、たとえば電気電導度
が１０-3〜１０0 （Ω・cm）-1程度であるμＣ−ｎ型水
素化アモルファスシリコンなどの電気電導度が比較的高
い半導体を被着させて用いても良い。なお、μＣ−ｎ型
水素化アモルファスシリコンはリンＰ又は周期律表第５
族の元素を水素化アモルファスシリコンにドープして得
られるものである。
向電極をＩＴＯなどから成る上部透明電極によって形成
することも可能である。また、抵抗体として用いられる
半導体はｐ型半導体、ｎ型半導体あるいはｉ型半導体な
どのうちいずれであっても良いが、たとえば電気電導度
が１０-3〜１０0 （Ω・cm）-1程度であるμＣ−ｎ型水
素化アモルファスシリコンなどの電気電導度が比較的高
い半導体を被着させて用いても良い。なお、μＣ−ｎ型
水素化アモルファスシリコンはリンＰ又は周期律表第５
族の元素を水素化アモルファスシリコンにドープして得
られるものである。
【００４７】また、上記実施例において、抵抗を構成す
る対抗電極７６，７８を絶縁基板１８上に被着した下部
電極膜によって形成していたが、対抗電極のうち一方を
下部電極膜によって形成し、他方を上部透明電極膜によ
って形成することも可能である。本例においては、抵抗
体を構成する半導体層、すなわちｐ型半導体層、ｉ型半
導体層又はｎ型半導体層などのうち、たとえばｉ型半導
体層などを堆積させないように構成するのが好ましい。
る対抗電極７６，７８を絶縁基板１８上に被着した下部
電極膜によって形成していたが、対抗電極のうち一方を
下部電極膜によって形成し、他方を上部透明電極膜によ
って形成することも可能である。本例においては、抵抗
体を構成する半導体層、すなわちｐ型半導体層、ｉ型半
導体層又はｎ型半導体層などのうち、たとえばｉ型半導
体層などを堆積させないように構成するのが好ましい。
【００４８】以上、本発明に係る画像読取装置を図面に
基づいて説明したが、本発明は図示した実施例に限定さ
れるものではないのは言うまでもない。
基づいて説明したが、本発明は図示した実施例に限定さ
れるものではないのは言うまでもない。
【００４９】たとえば、上述の実施例はフォトダイオー
ド１０とブロッキングダイオード１２のカソード端子同
士を接続していたが、逆にフォトダイオード１０とブロ
ッキングダイオード１２のアノード端子同士を接続し
て、そのフォトダイオード１０のカソード端子を加算回
路を構成する抵抗に接続し、そのブロッキングダイオー
ド１２のカソード端子を電流増幅回路に接続したもので
も良い。またブロッキングダイオード１２でなく、ＴＦ
Ｔなどによって選択駆動されるタイプのものにも適用し
得るもので、さらには密着型だけでなく、いわゆる完全
密着型の画像読取装置にも適用し得ることは当然であ
る。
ド１０とブロッキングダイオード１２のカソード端子同
士を接続していたが、逆にフォトダイオード１０とブロ
ッキングダイオード１２のアノード端子同士を接続し
て、そのフォトダイオード１０のカソード端子を加算回
路を構成する抵抗に接続し、そのブロッキングダイオー
ド１２のカソード端子を電流増幅回路に接続したもので
も良い。またブロッキングダイオード１２でなく、ＴＦ
Ｔなどによって選択駆動されるタイプのものにも適用し
得るもので、さらには密着型だけでなく、いわゆる完全
密着型の画像読取装置にも適用し得ることは当然であ
る。
【００５０】また、本発明に係る画像読取装置は前述し
たように、光電変換素子の駆動側を抵抗による加算回路
を用いてマトリックス化して駆動させることにあり、か
かる装置に各種の構成を付加して実施することが可能で
ある。
たように、光電変換素子の駆動側を抵抗による加算回路
を用いてマトリックス化して駆動させることにあり、か
かる装置に各種の構成を付加して実施することが可能で
ある。
【００５１】たとえば、上述したように加算回路を構成
する抵抗の抵抗値を可能な範囲内で充分大きく取って、
キャパシタンスキックの影響を無視し得るように構成す
るのが好ましいが、かかる構成に加えて読み取り開始時
におけるキャパシタンスキックの影響を除去するために
疑似光電変換素子を設けることが可能である。すなわ
ち、本発明と同様の構成に係る一次元に配列された複数
の光電変換素子に駆動電圧を順番に印加して該光電変換
素子の電気信号を読み出す画像読取装置において、前記
光電変換素子に駆動電圧を印加する前に、該光電変換素
子とほぼ同一特性を有する複数の疑似光電変換素子に駆
動電圧を順番に印加することを繰り返し２回以上行なう
ように構成することができる。
する抵抗の抵抗値を可能な範囲内で充分大きく取って、
キャパシタンスキックの影響を無視し得るように構成す
るのが好ましいが、かかる構成に加えて読み取り開始時
におけるキャパシタンスキックの影響を除去するために
疑似光電変換素子を設けることが可能である。すなわ
ち、本発明と同様の構成に係る一次元に配列された複数
の光電変換素子に駆動電圧を順番に印加して該光電変換
素子の電気信号を読み出す画像読取装置において、前記
光電変換素子に駆動電圧を印加する前に、該光電変換素
子とほぼ同一特性を有する複数の疑似光電変換素子に駆
動電圧を順番に印加することを繰り返し２回以上行なう
ように構成することができる。
【００５２】また、本発明と同様の構成に係る一次元に
配列された複数の光電変換素子に駆動電圧が順番に印加
されて該光電変換素子の電気信号が読み出される画像読
取装置において、前記光電変換素子とほぼ同一特性を有
する疑似光電変換素子を複数設けるとともに、前記光電
変換素子に駆動電圧が印加される前に該疑似光電変換素
子に駆動電圧を順番に印加することを繰り返し２回以上
行なう初期化手段を設けて構成しても良い。
配列された複数の光電変換素子に駆動電圧が順番に印加
されて該光電変換素子の電気信号が読み出される画像読
取装置において、前記光電変換素子とほぼ同一特性を有
する疑似光電変換素子を複数設けるとともに、前記光電
変換素子に駆動電圧が印加される前に該疑似光電変換素
子に駆動電圧を順番に印加することを繰り返し２回以上
行なう初期化手段を設けて構成しても良い。
【００５３】さらに、本発明に係る画像読取装置は、フ
ォトダイオードに一定時間おきに駆動パルスを印加し、
該駆動パルスが印加されている間に該フォトダイオード
から流れ出す電流を時間積分することによって当該一定
時間内に該フォトダイオードに入射した光量を電気信号
として読み出す画像読取装置であって、前記フォトダイ
オードと出力ラインを共通にする疑似フォトダイオード
に、前記駆動パルスが立ち上がる時に立ち下がるととも
に立ち下がる時に立ち上がる疑似駆動パルスを印加し、
前記駆動パルスが立ち下がった後まで時間積分するよう
に構成した画像読取装置に適用することが可能である。
ォトダイオードに一定時間おきに駆動パルスを印加し、
該駆動パルスが印加されている間に該フォトダイオード
から流れ出す電流を時間積分することによって当該一定
時間内に該フォトダイオードに入射した光量を電気信号
として読み出す画像読取装置であって、前記フォトダイ
オードと出力ラインを共通にする疑似フォトダイオード
に、前記駆動パルスが立ち上がる時に立ち下がるととも
に立ち下がる時に立ち上がる疑似駆動パルスを印加し、
前記駆動パルスが立ち下がった後まで時間積分するよう
に構成した画像読取装置に適用することが可能である。
【００５４】また、本発明に係る画像読取装置は、出力
ラインを共通にする複数のフォトダイオードに一定時間
おきに駆動パルスをそれぞれ順番に印加し、該駆動パル
スが印加されている間に該フォトダイオードから流れ出
す電流を時間積分することによって当該一定時間内に該
フォトダイオードに入射した光量を電気信号として読み
出すように構成した画像読取装置において、前記駆動パ
ルスが印加され終わったフォトダイオードに、当該次の
フォトダイオードに印加される駆動パルスが立ち下がる
時に立ち上がるとともに当該更に次のフォトダイオード
に印加される駆動パルスが立ち上がる時に立ち下がる補
助駆動パルスを印加し、前記駆動パルスが立ち下がった
後まで時間積分するように構成した画像読取装置に適用
することも可能である。
ラインを共通にする複数のフォトダイオードに一定時間
おきに駆動パルスをそれぞれ順番に印加し、該駆動パル
スが印加されている間に該フォトダイオードから流れ出
す電流を時間積分することによって当該一定時間内に該
フォトダイオードに入射した光量を電気信号として読み
出すように構成した画像読取装置において、前記駆動パ
ルスが印加され終わったフォトダイオードに、当該次の
フォトダイオードに印加される駆動パルスが立ち下がる
時に立ち上がるとともに当該更に次のフォトダイオード
に印加される駆動パルスが立ち上がる時に立ち下がる補
助駆動パルスを印加し、前記駆動パルスが立ち下がった
後まで時間積分するように構成した画像読取装置に適用
することも可能である。
【００５５】更に、本発明に係る画像読取装置は、フォ
トダイオードと、該フォトダイオードに一定時間おきに
駆動パルスを印加する駆動回路と、該駆動パルスが印加
されている間に該フォトダイオードから流れ出す電流を
時間積分する信号処理回路とを備えた画像読取装置にお
いて、前記フォトダイオードと出力ラインを共通にする
疑似フォトダイオードと、該疑似フォトダイオードに前
記駆動パルスが立ち上がる時に立ち下がるとともに立ち
下がる時に立ち上がる疑似駆動パルスを印加する疑似駆
動回路とを設け、かつ、前記信号処理回路を前記駆動パ
ルスが立ち下がった後まで時間積分するように構成した
画像読取装置に適用することが可能である。
トダイオードと、該フォトダイオードに一定時間おきに
駆動パルスを印加する駆動回路と、該駆動パルスが印加
されている間に該フォトダイオードから流れ出す電流を
時間積分する信号処理回路とを備えた画像読取装置にお
いて、前記フォトダイオードと出力ラインを共通にする
疑似フォトダイオードと、該疑似フォトダイオードに前
記駆動パルスが立ち上がる時に立ち下がるとともに立ち
下がる時に立ち上がる疑似駆動パルスを印加する疑似駆
動回路とを設け、かつ、前記信号処理回路を前記駆動パ
ルスが立ち下がった後まで時間積分するように構成した
画像読取装置に適用することが可能である。
【００５６】また、本発明に係る画像読取装置は、出力
ラインを共通にする複数のフォトダイオードと、該フォ
トダイオードに一定時間おきに駆動パルスをそれぞれ順
番に印加する駆動回路と、該駆動パルスが印加されてい
る間に該フォトダイオードから流れ出す電流を時間積分
する信号処理回路とを備えた画像読取装置において、前
記駆動パルスが印加され終わったフォトダイオードに、
当該次のフォトダイオードに印加される駆動パルスが立
ち下がる時に立ち上がるとともに当該更に次のフォトダ
イオードに印加される駆動パルスが立ち上がる時に立ち
下がる補助駆動パルスを印加する補助駆動回路を設け、
かつ、前記信号処理回路を前記駆動パルスが立ち下がっ
た後まで時間積分するように構成した画像読取装置に適
用することも可能である。
ラインを共通にする複数のフォトダイオードと、該フォ
トダイオードに一定時間おきに駆動パルスをそれぞれ順
番に印加する駆動回路と、該駆動パルスが印加されてい
る間に該フォトダイオードから流れ出す電流を時間積分
する信号処理回路とを備えた画像読取装置において、前
記駆動パルスが印加され終わったフォトダイオードに、
当該次のフォトダイオードに印加される駆動パルスが立
ち下がる時に立ち上がるとともに当該更に次のフォトダ
イオードに印加される駆動パルスが立ち上がる時に立ち
下がる補助駆動パルスを印加する補助駆動回路を設け、
かつ、前記信号処理回路を前記駆動パルスが立ち下がっ
た後まで時間積分するように構成した画像読取装置に適
用することも可能である。
【００５７】かかる画像読取装置によれば、駆動回路な
どによりフォトダイオードに一定時間おきに駆動パルス
が印加され、疑似駆動回路などにより疑似フォトダイオ
ードに疑似駆動パルスが印加される。この疑似駆動パル
スは駆動パルスが立ち上がる時に立ち下がるとともに立
ち下がる時に立ち上がるようにされているので、フォト
ダイオードの容量に起因して生じるキャパシタンスキッ
クと疑似フォトダイオードの容量に起因して生じるキャ
パシタンスキックとは互いに逆極性になって、これらの
ほとんどは相殺されてなくなる。
どによりフォトダイオードに一定時間おきに駆動パルス
が印加され、疑似駆動回路などにより疑似フォトダイオ
ードに疑似駆動パルスが印加される。この疑似駆動パル
スは駆動パルスが立ち上がる時に立ち下がるとともに立
ち下がる時に立ち上がるようにされているので、フォト
ダイオードの容量に起因して生じるキャパシタンスキッ
クと疑似フォトダイオードの容量に起因して生じるキャ
パシタンスキックとは互いに逆極性になって、これらの
ほとんどは相殺されてなくなる。
【００５８】しかしながら、これらの容量には差がある
のでキャパシタンスキックは完全には相殺されずに少し
だけ残留する。すなわち、フォトダイオードの容量の方
が大きい場合には、駆動パルスが立ち上がる時にキャパ
シタンスキックの残留成分は正のノイズとして現れ、駆
動パルスが立ち下がる時に負のノイズとして現れる。逆
に疑似フォトダイオードの容量の方が大きい場合には、
駆動パルスが立ち上がる時にキャパシタンスキックの残
留成分は負のノイズとして現れ、駆動パルスが立ち下が
る時に正のノイズとして現れる。これらキャパシタンス
キックの残留成分は極性が逆になるだけでなく、或る特
定のフォトダイオードと疑似フォトダイオードとの間の
容量差に起因して残留するものであるから、それらの大
きさは全く同じになる。したがって、信号処理回路など
により駆動パルスが印加されている間だけでなく駆動パ
ルスが立ち下がった後までフォトダイオードから流れ出
す電流が時間積分されることによって、これらキャパシ
タンスキックの残留成分は完全に相殺され、その一定時
間内にフォトダイオードに入射した光量だけが電気信号
として読み出されることになる。
のでキャパシタンスキックは完全には相殺されずに少し
だけ残留する。すなわち、フォトダイオードの容量の方
が大きい場合には、駆動パルスが立ち上がる時にキャパ
シタンスキックの残留成分は正のノイズとして現れ、駆
動パルスが立ち下がる時に負のノイズとして現れる。逆
に疑似フォトダイオードの容量の方が大きい場合には、
駆動パルスが立ち上がる時にキャパシタンスキックの残
留成分は負のノイズとして現れ、駆動パルスが立ち下が
る時に正のノイズとして現れる。これらキャパシタンス
キックの残留成分は極性が逆になるだけでなく、或る特
定のフォトダイオードと疑似フォトダイオードとの間の
容量差に起因して残留するものであるから、それらの大
きさは全く同じになる。したがって、信号処理回路など
により駆動パルスが印加されている間だけでなく駆動パ
ルスが立ち下がった後までフォトダイオードから流れ出
す電流が時間積分されることによって、これらキャパシ
タンスキックの残留成分は完全に相殺され、その一定時
間内にフォトダイオードに入射した光量だけが電気信号
として読み出されることになる。
【００５９】また、駆動回路などにより複数のフォトダ
イオードに一定時間おきに駆動パルスがそれぞれ順番に
印加され、これらの駆動パルスが印加され終わったフォ
トダイオードに補助駆動回路などにより補助駆動パルス
が印加される。この補助駆動パルスはその次のフォトダ
イオードに印加される駆動パルスが立ち下がる時に立ち
上がるとともにその更に次のフォトダイオードに印加さ
れる駆動パルスが立ち上がる時に立ち下がるようにされ
ているので、駆動パルスが立ち上がる時に生じるキャパ
シタンスキックはその２つ前のフォトダイオードに印加
される補助駆動パルスが立ち下がる時に生じるキャパシ
タンスキックによって相殺され、駆動パルスが立ち下が
る時に生じるキャパシタンスキックはその１つ前のフォ
トダイオードに印加される補助駆動パルスが立ち上がる
時に生じるキャパシタンスキックによって相殺される。
イオードに一定時間おきに駆動パルスがそれぞれ順番に
印加され、これらの駆動パルスが印加され終わったフォ
トダイオードに補助駆動回路などにより補助駆動パルス
が印加される。この補助駆動パルスはその次のフォトダ
イオードに印加される駆動パルスが立ち下がる時に立ち
上がるとともにその更に次のフォトダイオードに印加さ
れる駆動パルスが立ち上がる時に立ち下がるようにされ
ているので、駆動パルスが立ち上がる時に生じるキャパ
シタンスキックはその２つ前のフォトダイオードに印加
される補助駆動パルスが立ち下がる時に生じるキャパシ
タンスキックによって相殺され、駆動パルスが立ち下が
る時に生じるキャパシタンスキックはその１つ前のフォ
トダイオードに印加される補助駆動パルスが立ち上がる
時に生じるキャパシタンスキックによって相殺される。
【００６０】このようにキャパシタンスキックのほとん
どは相殺されてなくなるが、これら３つのフォトダイオ
ードの容量には差があるのでキャパシタンスキックは完
全には相殺されずに少しだけ残留する。これらキャパシ
タンスキックの残留成分は極性が逆になるだけでなく、
或る特定のフォトダイオードと１つ前又は２つ前のフォ
トダイオードとの間の容量差に起因して残留するもので
あるから、それらの大きさはほとんど同じになる。した
がって、信号処理回路などにより駆動パルスが印加され
ている間だけでなく駆動パルスが立ち下がった後までフ
ォトダイオードから流れ出す電流が時間積分されること
によって、これらキャパシタンスキックの残留成分はほ
ぼ完全に相殺され、その一定時間内にフォトダイオード
に入射した光量だけが電気信号として読み出されること
になる。
どは相殺されてなくなるが、これら３つのフォトダイオ
ードの容量には差があるのでキャパシタンスキックは完
全には相殺されずに少しだけ残留する。これらキャパシ
タンスキックの残留成分は極性が逆になるだけでなく、
或る特定のフォトダイオードと１つ前又は２つ前のフォ
トダイオードとの間の容量差に起因して残留するもので
あるから、それらの大きさはほとんど同じになる。した
がって、信号処理回路などにより駆動パルスが印加され
ている間だけでなく駆動パルスが立ち下がった後までフ
ォトダイオードから流れ出す電流が時間積分されること
によって、これらキャパシタンスキックの残留成分はほ
ぼ完全に相殺され、その一定時間内にフォトダイオード
に入射した光量だけが電気信号として読み出されること
になる。
【００６１】このように、本発明に係る画像読取装置に
上述の構成を付加することによって駆動電圧に伴うノイ
ズを容易に軽減することができる。
上述の構成を付加することによって駆動電圧に伴うノイ
ズを容易に軽減することができる。
【００６２】その他、本発明はキャパシタンスキックが
生じ易い電荷蓄積型のものの他、光電変換素子にCdＳ-C
dSe などを用いた光導電型のものにも適用し得るなど、
その趣旨を逸脱しない範囲内で当業者の知識に基づき種
々なる改良，修正，変形を加えた態様で実施し得るもの
である。
生じ易い電荷蓄積型のものの他、光電変換素子にCdＳ-C
dSe などを用いた光導電型のものにも適用し得るなど、
その趣旨を逸脱しない範囲内で当業者の知識に基づき種
々なる改良，修正，変形を加えた態様で実施し得るもの
である。
【００６３】
【発明の効果】本発明に係る画像読取装置は、光電変換
素子に駆動電圧を印加する駆動側をｘ個毎にｙ個のブロ
ックに区分し、ｘ×ｙのマトリックスにより第１の駆動
電圧と第２の駆動電圧とを順番にシフトさせて、光電変
換素子あるいはブロックで区分された一定個数の光電変
換素子を単位に順次駆動させるように構成しているた
め、駆動側のゲート数を極めて少なく構成することがで
き、安価な画像読取装置を提供することができる。しか
も、アナログ部の構成を低減させることができるため、
ノイズに強い装置を構成することができる。さらに、駆
動電圧はノイズマージンが高いため、画像読取装置の設
計が簡便なものとなる。また、画像読取装置の読み取り
速度は駆動側のシフトレジスタの性能によって大きく影
響されるが、構成の付加により、シフトレジスタの性能
にかかわらず読み取り速度を向上させることが可能とな
る。さらに、本発明に係る画像読取装置は、加算回路を
構成する抵抗を光電変換素子を構成する構成層、すなわ
ち下部電極、半導体層、上部透明電極及び接続電極のう
ちいずれかを用いて形成しているため、製造工程がほと
んど増加することなく、安価に提供することができる。
素子に駆動電圧を印加する駆動側をｘ個毎にｙ個のブロ
ックに区分し、ｘ×ｙのマトリックスにより第１の駆動
電圧と第２の駆動電圧とを順番にシフトさせて、光電変
換素子あるいはブロックで区分された一定個数の光電変
換素子を単位に順次駆動させるように構成しているた
め、駆動側のゲート数を極めて少なく構成することがで
き、安価な画像読取装置を提供することができる。しか
も、アナログ部の構成を低減させることができるため、
ノイズに強い装置を構成することができる。さらに、駆
動電圧はノイズマージンが高いため、画像読取装置の設
計が簡便なものとなる。また、画像読取装置の読み取り
速度は駆動側のシフトレジスタの性能によって大きく影
響されるが、構成の付加により、シフトレジスタの性能
にかかわらず読み取り速度を向上させることが可能とな
る。さらに、本発明に係る画像読取装置は、加算回路を
構成する抵抗を光電変換素子を構成する構成層、すなわ
ち下部電極、半導体層、上部透明電極及び接続電極のう
ちいずれかを用いて形成しているため、製造工程がほと
んど増加することなく、安価に提供することができる。
【図１】本発明に係る画像読取装置の一実施例を示す要
部回路構成図である。
部回路構成図である。
【図２】同図(a) は図１に示す画像読取装置のＡ−Ａ断
面説明図であり、同図(b) はＢ−Ｂ断面説明図である。
面説明図であり、同図(b) はＢ−Ｂ断面説明図である。
【図３】図１に示す画像読取装置の回路図である。
【図４】同図(a) は図１乃至図３に示す画像読取装置の
基本的構成を示す説明図であり、同図(b) はその基本動
作を説明するための図である。
基本的構成を示す説明図であり、同図(b) はその基本動
作を説明するための図である。
【図５】本発明に係る画像読取装置を構成する加算回路
の抵抗の最適抵抗値を求めるための説明図であり、同図
(a) は簡略化した画像読取装置の回路図、同図(b) は駆
動時を示す加算回路図、同図(c) 及び同図(d) は非駆動
時を示す加算回路図である。
の抵抗の最適抵抗値を求めるための説明図であり、同図
(a) は簡略化した画像読取装置の回路図、同図(b) は駆
動時を示す加算回路図、同図(c) 及び同図(d) は非駆動
時を示す加算回路図である。
【図６】同図(a) は図１に示した実施例を簡略化した画
像読取装置の回路図であり、同図(b) はその動作を説明
するためのタイムチャートである。
像読取装置の回路図であり、同図(b) はその動作を説明
するためのタイムチャートである。
【図７】本発明に係る画像読取装置の他の実施例を示す
要部回路構成図である。
要部回路構成図である。
【図８】図７に示す画像読取装置のＡ−Ａ断面説明図で
ある。
ある。
【図９】本発明に係る画像読取装置の更に他の実施例を
示す要部回路構成図である。
示す要部回路構成図である。
【図１０】同図(a) は図９に示す画像読取装置のＡ−Ａ
断面説明図であり、同図(b) はＢ−Ｂ断面説明図であ
る。
断面説明図であり、同図(b) はＢ−Ｂ断面説明図であ
る。
【図１１】本発明に係る画像読取装置の更に他の実施例
を示す要部回路構成図である。
を示す要部回路構成図である。
【図１２】本発明に係る画像読取装置の更に他の実施例
を示す要部回路構成図である。
を示す要部回路構成図である。
【図１３】図１２に示す画像読取装置のＡ−Ａ断面説明
図である。
図である。
【図１４】従来の画像読取装置の一例を示す回路図であ
る。
る。
【図１５】図１４に示した従来例の動作を説明するため
のタイムチャートである。
のタイムチャートである。
１０；フォトダイオード（光電変換素子） １２；ブロッキングダイオード １６；共通配線 １８；絶縁基板 ２０；上部透明電極 ２２；半導体層 ２４；下部電極 ２６；引出し配線 ２８，３０，４６，４８，５６，５８；取出し配線 ３２；透明層間絶縁膜 ３４；コンタクトホール ３６，６０；接続電極 ４０，４２，４４，５０，７０，７４；画像読取装置 ５２；下部電極膜 ５４；遮光膜 ７２；端子部 ７６，７８；対抗電極 ８０；抵抗体 Ｂ1,Ｂ2,... Ｂn ；第１ブロック Ｃ1,Ｃ2,... Ｃy ；第２ブロック Ｄ；第１の駆動電圧 Ｅ；第２の駆動電圧 Ｒｄ，Ｒｅ，Ｒ；抵抗 Ｄ1,Ｄ2,... Ｄy ；入力端子 Ｅ1,Ｅ2,... Ｅx ；入力端子 Ｄ(1-y) ，Ｅ(1-X) ；入力配線
Claims (3)
- 【請求項１】 一次元に配列された複数の光電変換素子
に駆動電圧が順番に印加されて該光電変換素子の電気信
号が読み出される画像読取装置であって、前記光電変換
素子に駆動電圧を印加する駆動側をｘ個毎にｙ個のブロ
ックに区分し、該ブロック内のｘ個の光電変換素子を単
位に順番に第１の駆動電圧を印加する第１の印加手段
と、各ブロック間で相対的に同一位置にある光電変換素
子を単位に順番に第２の駆動電圧を印加する第２の印加
手段と、前記第１の駆動電圧と第２の駆動電圧とが同時
に印加した時、当該光電変換素子を駆動させる駆動電圧
を印加する抵抗から成る加算回路とを備える画像読取装
置において、 前記抵抗から成る加算回路が前記光電変換素子を構成す
る構成層により形成されていることを特徴とする画像読
取装置。 - 【請求項２】 一次元に配列された複数の光電変換素子
がｍ個毎にｎ個の第１ブロックに区分され、該１の第１
ブロック内のｍ個の光電変換素子を単位に駆動電圧が順
番に印加されて該光電変換素子の電気信号が読み出され
る画像読取装置であって、前記区分されたｎ個の第１ブ
ロックに駆動電圧を順番に印加する駆動側をさらにｘ個
毎にｙ個の第２ブロックに区分し、該１の第２ブロック
内のｘ個の第１ブロックを単位に順番に第１の駆動電圧
を印加する第１の印加手段と、各第２ブロック間で相対
的に同一位置にある第１ブロックを単位に順番に第２の
駆動電圧を印加する第２の印加手段と、前記第１の駆動
電圧と第２の駆動電圧とが同時に第１ブロックに印加し
た時、当該第１ブロック内のｍ個の光電変換素子を単位
に駆動させる駆動電圧を印加する抵抗から成る加算回路
とを備える画像読取装置において、 前記抵抗から成る加算回路が前記光電変換素子を構成す
る構成層により形成されていることを特徴とする画像読
取装置。 - 【請求項３】 前記光電変換素子が逆極性で直列に接続
されたフォトダイオードとブロッキングダイオードであ
ることを特徴とする請求項１又は請求項２に記載する画
像読取装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25779293A JP3393688B2 (ja) | 1993-09-20 | 1993-09-20 | 画像読取装置 |
| EP94105374A EP0619676A3 (en) | 1993-04-09 | 1994-04-07 | Method and device for reading images. |
| US08/225,063 US5572255A (en) | 1993-04-09 | 1994-04-08 | Image reading apparatus and method for driving appropriate photoelectric energy converting elements when first and second driving voltages are applied simultaneously |
| CN94103963A CN1098804A (zh) | 1993-04-09 | 1994-04-09 | 图象读取方法及其设备 |
| KR1019940007422A KR940025271A (ko) | 1993-04-09 | 1994-04-09 | 영상 판독 방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25779293A JP3393688B2 (ja) | 1993-09-20 | 1993-09-20 | 画像読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794698A true JPH0794698A (ja) | 1995-04-07 |
| JP3393688B2 JP3393688B2 (ja) | 2003-04-07 |
Family
ID=17311177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25779293A Expired - Fee Related JP3393688B2 (ja) | 1993-04-09 | 1993-09-20 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3393688B2 (ja) |
-
1993
- 1993-09-20 JP JP25779293A patent/JP3393688B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3393688B2 (ja) | 2003-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150062367A1 (en) | Image capturing apparatus and camera | |
| EP0444938B1 (en) | Photoelectric converter | |
| US4495409A (en) | Photosensor with diode array | |
| JPS6156912B2 (ja) | ||
| US6153874A (en) | Solid imaging device comprising electric charge transferring function | |
| US6407418B1 (en) | Semiconductor device, method of manufacturing the same, image sensor apparatus having the same and image reader having the same | |
| US4788445A (en) | Long array photoelectric converting apparatus with insulated matrix wiring | |
| US5572255A (en) | Image reading apparatus and method for driving appropriate photoelectric energy converting elements when first and second driving voltages are applied simultaneously | |
| JP3393688B2 (ja) | 画像読取装置 | |
| JPH0888343A (ja) | 画像読み取り装置 | |
| JPH022301B2 (ja) | ||
| JP2001119010A (ja) | マルチ出力固体撮像装置 | |
| US4916326A (en) | Long array photoelectric converting apparatus with reduced crosstalk | |
| JPH0584971B2 (ja) | ||
| JPH04109672A (ja) | イメージセンサ | |
| JPH06303393A (ja) | 画像読取方法及びその装置 | |
| JPH06105069A (ja) | 画像読取方法及びその装置 | |
| JPH022676A (ja) | イメージセンサ | |
| JP4525451B2 (ja) | 半導体装置及びそれを用いたイメージセンサ装置 | |
| JPH0865448A (ja) | 画像読み取り装置 | |
| JP4173253B2 (ja) | 原稿読取装置およびその動作方法 | |
| JPH0420305B2 (ja) | ||
| JPH022302B2 (ja) | ||
| JPH07326720A (ja) | イメージセンサ | |
| JPH0548842A (ja) | 原稿読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021217 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |