JPH04109672A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はファクシミリ等の入力部に使用されるイメージ
センサに係り、特にフォトダイオードとブロッキングダ
イオードとを極性を逆向きに直列に接続した受光素子を
複数個ライン状に並べて受光素子アレイを形成して成る
イメージセンサの改良に関する。

（従来の技術） 従来、ファクシミリ等の画像読み取りに使用されるイメ
ージセンサは、例えば第６図に示すように、フォトダイ
オードＰＤとブロッキングダイオードＢＤとが互いに逆
極性になるように直列に接続して一つの受光素子１を形
成し、この受光素子１を複数個ライン状に並べて受光素
子アレイ２を構成している。第６図に示すイメージセン
サにおいては、駆動ＩＣの個数を削減するため、受光素
子アレイ２を受光素子１の集合体からなる複数の受光素
子群３ｎに分け、これら受光素子群３ｎを１個のシフト
レジスタＳＲによってマトリックス駆動することにより
受光素子群３ｎを順次選択して読取回路４に接続し、各
受光素子１の信号を読み取るものである（例えば特開昭
５８−５６３６３号公報参照）。

この構造のイメージセンサの画像信号の読み出しは、次
のようにして行われる。

すなわち、複数の受光素子群３ｎのうちの一つをブロッ
ク選択スイッチ７ｎにより共通配置１５に接続し、この
状態でシフトレジスタＳＲによって受光素子群３ｎを構
成する各受光素子１が走査されて順次信号が印加され、
逆バイアスされたフォトダイオードＰＤに電荷が充電さ
れる。このとき、他の受光素子群３ｎのブロッキングダ
イオードＢＤには、当該受光素子群内でのクロストーク
の発生を防止するため、ブロック選択スイッチ７ｎによ
り電源６に接続されて逆バイアス電位が与えられている
。

以上の動作がブロック選択スイッチ７ｎを切り替えるこ
とにより各受光素子群３ｎ毎に行われ、受光素子アレイ
２を構成する全ての受光素子１のフォトダイオードＰＤ
に電荷が充電される。

そして、走査が一巡する間にフォトダイオードＰＤに光
が照射され、その光の照射光量に応じた電荷が放電され
る。

そして、再び同様の動作により各受光素子１に読み出し
パルスがシフトレジスタＳＲによって順次印加され、各
フォトダイオードＰＤに前記放電量に応じた電荷が再充
電され、再充電により流れる電流を読取回路４を介して
読み取ることにより時系列的に各画像信号を抽出する。

（発明が解決しようとする課題） 上記構成によると、受光素子群３ｎ内でのクロストーク
の発生を防止するために読み出しを行なう受光素子群以
外の受光素子群３ｎの群配線８ｎに逆バイアス電位が与
えられているので、各群配線８ｎとグランド間の寄生容
量１０に電荷が充電され、当該受光素子群を読み出すた
めに共通配線５に接続すると、前記充電された電荷が読
取回路４に流れ込んでしまいノイズを発生させる。これ
を避けるため、共通配線５に対して、逆極性の電源６′
と、寄生容量１０と同一容量値を有する容量１０′　と
、スイッチ７′を設け、このスイッチ７′を閉じること
により逆極性の電荷を読み出しを行なう群配線８ｎに与
えて、前記ノイズをキャンセルする方法が提案されてい
る。

しかし上記方法では、アナログスイッチが発生するスイ
ッチングノイズにより検出信号のＳＮ比が悪くなるとい
う欠点がある。例えば、解像度１６　ｄｏｔ／ｇ＊＊の
センサでは、発生する１画素当たりの電荷が０．１９Ｃ
程度であるのに対して、市販のＣＭＯＳアナログスイッ
チのスイッチングノイズは１０ｐＣあり、信号がアナロ
グスイッチのノイズにうずもれ検出が困難であるという
問題点があった。

本発明は上記実情に鑑みてなされたもので、簡単な構成
でノイズ成分を排除し、ＳＮ比を向上させて多階調化を
図ることができるイメージセンサの構造を提供すること
を目的とする。

（課題を解決するための手段） 上記従来例の問題点を解消するため本発明のイメージセ
ンサは、第１のダイオードと第２のダイオードとを極性
を逆向きに直列に接続した受光素子を複数個ライン状に
並べて受光素子アレイを形成するとともに、前記受光素
子アレイを複数の受光素子群に分割し、マトリックス駆
動により受光素子群を構成する各受光素子の第２のダイ
オード側に順次読み出しパルスを印加し、各受光素子の
第１のダイオード側に接続された読取回路で画像信号を
読み取るイメージセンサにおいて、次の構成を特徴とし
ている。

前記各受光素子の第２のダイオード側に第１容量部を接
続する。

前記第１容量部の他端を受光素子群毎に接続し、各受光
素子群に順次駆動パルスを印加する第１のシフトレジス
タを設ける。

前記各受光素子の第２のダイオード側に第２容量部を接
続する。

該第２容量部の他端をマトリックス状に接続し、受光素
子群を構成する各受光素子に順次読み出しパルスを印加
する第２のシフトレジスタを設ける。

前記各受光素子の第２のダイオード側にリーク手段を設
ける。

（作用） 本発明によれば、第１のシフトレジスタからの駆動パル
スにより一つの受光素子群を選択し、該当受光素子群を
構成する各受光素子に第２のシフトレジスタから順次読
み出しパルスを印加して画像信号を抽出する。

また、リーク手段により各受光素子の第２のダイオード
側を元の電位に戻す。

（実施例） 本発明の実施例に係るイメージセンサについて第１図を
参照しながら説明する。

イメージセンサの画像読取部分は、フォトダイオードＰ
Ｄ１と、ブロッキングダイオードの機能を有するフォト
ダイオードＰ　Ｄ　２とを極性を逆向きに直列に接続し
た受光素子１を複数個ライン状に並べた受光素子アレイ
２で構成されている。そして、この受光素子アレイ２は
、複数（６４個）の受光素子１の集合体からなる複数（
ｎ個）の受光素子群３ｎに分割されている。各受光素子
群３ｎのフォトダイオードＰＤＩ側は、読取回路４に接
続された共通配線５に接続されている。

また、各受光素子１のフォトダイオードＰＤ２側には第
１容量部１１が形成されている。この第１容量部１１の
他端は受光素子群３ｎ毎に群配線８ｎに接続され、この
群配線８ｎはそれぞれ第１のシフトレジスタ１２の各出
力（Ａｌ〜Ａｎ）に接続されている。従って、各受光素
子群３ｎに第１のシフトレジスタ１２からの駆動パルス
が順次印加するようにな７ている。

更に、各受光素子１のフォトダイオードＰＤ２側には第
２容量部１３が形成されている。この第２容量部１３の
他端は第２のシフトレジスタ１４の各出力（Ｂｌ〜Ｂ６
４）にマトリックス状に接続されている。すなわち、受
光素子群３．を構成する６４個の各受光素子１に注目す
ると、これらの受光素子１がそれぞれ第２のシフトレジ
スタ１４の各出力（Ｂｌ〜Ｂ６４）に接続されている。

同様にして各受光素子群３ｎを構成する６４個の各受光
素子１がそれぞれ第２のシフトレジスタ１４の各出力（
Ｂｌ〜Ｂ６４）に接続されている。

従って、受光素子群３ｎを構成する各受光素子１（６４
個）に第２のシフトレジスタ１４からの読み出しパルス
が順次印加するようになっている。

第１容量部１１及び第２容量部１２の容量値は、フォト
ダイオードＰＤ１及びフォトダイオードＰＤ２の容量値
に比較して十分大きい値とする。

各受光素子１のフォトダイオードＰＤ２側には、逆方向
のダイオード１５をそれぞれ接続し、該各ダイオード１
５の他端側を、各受光素子１に対して共通とし正電圧を
供給する電源ＶＤに接続するとともに、該電源ＶＤの負
側を接地して構成されるリーク手段が設けられている。

また、ダイオード１５の代わりに大きな時定数をもった
素子、例えばダイオード１５の極性を逆向きにし、その
リバース電流を利用する方法（第２図（ａ））　、或い
は抵抗１６（第２図（ｂ））を使用してもよい。

この抵抗１６の値はＩＯＭ島程度とする。また、リーク
手段を構成する電源ＶＱは、第１のシフトレジスタ１２
で印加される駆動パルス電圧Ｖ、。

第２のシフトレジスタ１４で印加される読み出しパルス
の電圧ｖ２　に対して、ｖ＋から−Ｖ、の間又はＶ、か
ら−■、の間の電圧値に設定されている。

リーク手段としてダイオードを使用する場合、このダイ
オード１５．フォトダイオードＰＤＩ及びフォトダイオ
ードＰＤ２の極性は第１図または第２図（ａ）（ｂ）に
示す他に、第２図（ｃ）のようにしてもよい。この場合
、電源ＶＱの極性及び第１のシフトレジスタ１２で印加
される駆動パルス電圧ｖ７．第２のシフトレジスタ１４
で印加される読み出しパルスの電圧Ｖ、の極性を逆にす
る必要がある。

受光素子１及びその周辺の具体的な構成を、第３図（ａ
）乃至（ｃ）に示した製造工程図を参照しながら説明す
る。

ガラス等から成る透明基板３１上に、クロム（Ｃｒ）を
スパッタ法で着膜し、フォトリソ法でエツチングして第
２容量部１３の電極となるクロムパターン３２ａ及び第
１容量部の電極となるクロムパターン３２ｂ、ＣＶＤ法
で着膜された５ｉＮｘ（シリコン窒化）層３３．スパッ
タ法で着膜されたクロム層３４．ＣＶＤ法でそれぞれ着
膜されたｎ”ａ−３ｉ；Ｈ（水素化アモルファスシリコ
ン）層３５及び１ａ−５ｉＨＨ層３６．スパッタ法で着
膜されたＩＴＯ（酸化インジウム・スズ）層３７を順次
形成する（第３図（ａ））。尚、クロムパターン３２ａ
′は、当該受光素子１以外の受光素子の第２容量部に対
応する電極である。

続いて、ＩＴＯ層３７のフォトリソエツチング。

１ａ−３ｉ；Ｈ層３６及びｎ”ａ−３ｉ；Ｈ層３５のフ
ォトリソエツチング、クロム層３４のフォトリソエツチ
ング、ＳｉＮｘ層３３のフォトリソエツチングを行ない
、フォトダイオードＰＤＩフォトダイオードＰＤ２．第
１容量部１１．第２容量部１３．ダイオード１５を形成
する（第３図（ｂ））。

全面にポリイミド３８を塗布し、フォトダイオドＰＤＩ
、　フォトダイオードＰＤ２．第２容量部１３に対応す
る位置及びダイオード１５の両端位置にフォトリソエツ
チングによりそれぞれコンタクト孔３９を形成する。そ
して、モリブデン（Ｍ　ｏ　）及びアルミニウム（ＡＩ
）ｔ−スパッタ法で連続して着膜した後、これらをフォ
トリソエツチングして所望の配線パターン４０を形成す
る。

更に、パッシベーション膜を保護膜５０として塗布する
（第３図（Ｃ））。

上記構造において、第２容量部１３のクロムパターン３
２ａは第２のシフトレジスタ１４の出力（Ｂｌ〜Ｂ６４
のいずれか）に接続されている。

また、第１容量部１１のクロムパターン３２ｂは第１の
シフトレジスタ１２の出力（Ａｌ〜Ａｎのいずれか）に
接続されている。更に、ダイオード１５に接続された配
線パターン４０ｏは、電源ＶＤに接続されている。

上記構造によれば、第１容量部１１及び第２容量部１３
の絶縁層として、フォトダイオードＰＤ１及びフォトダ
イオードＰＤ２の構成に関係しなり、）ＳｉＮｘ層３３
を用いることにより、ＳｉＮｘ層３３の膜厚を自由に選
択できる。従って、ＳｉＮｘ層３３の膜厚を厚くすれば
、小さい面積で所望の容量を得ることができデバイスの
面積を小さくすることができる。

受光素子１及びその周辺の他の実施例の具体的な構成を
、第４図（ａ）乃至（−ｅ）に示した製造工程図を参照
しながら説明する。

ガラス等から成る透明基板４１上に、クロム（Ｃ「）を
スパッタ法で着膜し、フォトリソ法でエツチングしてフ
ォトダイオードＰＤＩ、　　フォトダイオードＰＤ２の
金属電極４２ａ及び第２容量部１３の電極となるクロム
パターン４２ｂ及びリーク手段を構成する抵抗部の電極
となるクロムパターン４２及び第１容量部１１の電極と
なるのクロムパターン４２ｄをそれぞれ形成する（第４
図（ａ））。尚、クロムパターン４２ｂ′は、当該受光
素子１以外の受光素子の第２容量部に対応する電極であ
る。

続いて、ＣＶＤ法でｎ”ａ−５ｉを着膜し、フォトリソ
エツチングして前記金属電極４２ａにｎ”ａ−３ｉ層４
３を形成する。また、これと同時にクロムパターン４２
ｃ上に抵抗部材となるｎ＋ａ−３ｉ層４３を形成して抵
抗Ｒを形成する（第４図（ｂ））。

ＣＶＤ法で１ａ−５ｉ、スパッタ法てＩＴＯをそれぞれ
着膜し、ＩＴＯ及び１ａ−５ｔを順次エツチングして前
記ｎ”ａ−Ｓｉ層４３．クロムパターン４２ｂ、４２ｂ
’及びクロムパターン４２ｄ上に１ａ−３ｉ層４４及び
ＩＴＯ層４５を形成して、フォトダイオードＰＤ１．　
フォトダイオードＰＤ２．第１容量部１１．第２容量部
１３を形成する（第４図（Ｃ））。

全面にポリイミド４６を塗布し、フォトダイオドＰＤＩ
、フォトダイオードＰＤ２．第１容量部１１．第２容量
部１３．抵抗Ｒに対応する位置にフォトリソエツチング
によりそれぞれコンタクト孔４７を形成する（第４図（
ｄ））。

そして、モリブデン（Ｍｏ）及びアルミニウム（Ａ１）
をスパッタ法で連続して着膜した後、これらをフォトリ
ソエツチングして所望の配線パターン４８を形成する。

更に、パッシベーション膜を保護膜５０として塗布する
（第４図（ｅ））。

また上記構造において、第２容量部１３のクロムパター
ン４２ｂは第２のシフトレジスタ１４の各出力（Ｂｌ−
８６４のいずれか）に接続されている。また、第１容量
部１１のクロムパターン４２ｄは第１のシフトレジスタ
１２の出力（Ａｌ〜Ａｎのいずれか）に接続されている
。更に、抵抗Ｒの下部のクロムパターン４２ｃは電源Ｖ
Ｄに接続されている。

上記構造ではＩＴＯ／ａ−５ｉ／Ｃｒのサンドイッチ構
造のフォトダイオードを遮光することにより、第１容量
部１１及び第２容量部１３を形成している。

次に第１図のイメージセンサの駆動方法について第５図
のタイミングチャートを参照しながら説明する。

第１のシフトレジスタ１２にスタートパルスか印加され
ると、駆動パルスが各シフトレジスタ（Ａｌ〜Ａｎ）か
ら出力される。シフトレジスタ１２の第１ビツトＡ１か
らの駆動パルスは、第１容量部１１を介して受光素子群
３１の各受光素子１に印加され、駆動パルスがｒ＋５Ｖ
ＪのときフォトダイオードＰＤ２側のＸ１点（第１図）
の電位ＶＸＩがＶ、となる。

次に前記駆動パルスがｒ＋５ＶＪの状態のとき（受光素
子群３．の各受光素子１のＸ１点の電位ｖｘ１がＶ、の
とき）、第２のシフトレジスタ１４にスタートパルスが
印加されると、読み出しパルスが各シフトレジスタ（Ｂ
ｌ〜Ｂ６４）から出力される。シフトレジスタ１４から
の読み出しパルスが第２容量部１３を介して各受光素子
１に印加されると、読み出しパルスが「＋５ｖ」のとき
前記Ｘ４点の電位ＶＸＨ；ｋ　（Ｖ、　　＋Ｖ、　）　
トナリ、フォトダイオードＰＤ２が順方向となるととも
にフォトダイオードＰＤＩは略（Ｖｌ　　＋Ｖ２　）に
逆バイアスされる。

読み出しパルスが「ＯＶ」になるとく駆動パルスはｒ＋
５ＶＪ　）　、Ｘ、点の電位ｖＸＩハＶ、トナリフォト
ダイオードＰＤ２は逆方向にバイアスされ、１画素目の
受光素子１のリセットは終了する。

この動作が順次受光素子群３．を構成する各受光素子１
について行われ、更に、各受光素子群３ｎについて同様
の動作が行われることにより、全ての受光素子１につい
てリセット走査が行われる。

また、シフトレジスタ１２の各端子からの駆動パルス及
びシフトレジスタ１４の各端子からの読み出しパルスは
、その立ち下がりと立ち上がりが一致するようなタイミ
ングで行なう。

リセット走査が行われた後、イメージセンサ上に配置さ
れた原稿（図示せず）からの反射光が各受光素子１に入
射し、フォトダイオードＰＤＩの電荷が放電する。

次に、前記リセットと同様の動作で画像信号の読み出し
が行われる。すなわち、第１のシフトレジスタ１２の駆
動パルス及び第２のシフトレジスタ１４の読み出しパル
スがｒ＋５ＶＪになると、前記Ｘ３点の電位ＶＸｔが（
Ｖｌ　＋Ｖ２　）　トナ”）、フォトダイオードＰＤ２
が順方向となるとともにフォトダイオードＰＤ１が（Ｖ
ｌ　　＋Ｖ２　）に再充電され、このときの充電電流が
共通配線５に流れ、積分器４により受光素子１の画像信
号が抽出される。

そして、読み出しパルスが「Ｏｖ」になると（駆動パル
スはｒ＋５ＶＪ　）　、Ｘ、点の電位ＶＸＩはＶ、とな
りフォトダイオードＰＤ２は逆バイアスされ、受光素子
間でのクロストークの発生を防止している。また、シフ
トレジスタ１２の各端子からの駆動パルス及びシフトレ
ジスタ１４の各端子からの読み出しパルスは、その立ち
下がりと立ち上がりが一致するようなタイミングで行な
う。

以上の動作が各受光素子１について行われ、積分器４の
出力側に各受光素子１の画像信号か時系列的に抽出され
る。

また、充電電流によって第１容量部１１と第２容量部１
３が充電されるので、駆動パルスと読み出しパルスとが
「Ｏｖ」になってもＸ４点の電位ＶＸＬが元の電位に戻
ず、第５図にようにグランドレベルより低い負側の電位
になってしまう。そこで、Ｘ４点に逆方向にダイオード
１５を接続し、正の電源ＶＤを印加することにより、電
荷をリークさせて元の電位に戻すようにしている。

反射光が各受光素子１に入射しない場合は、フォトダイ
オードＰＤＩに蓄積された電荷が放電しないので、駆動
パルス及び読み出しパルスが「＋５ＶＪになり前記Ｘ３
点の電位ＶＸ１７り＜　（Ｖ、　＋Ｖ、）となっても、
フォトダイオードＰＤ２が順方向とならず共通配線５側
に電流が流れないので、積分器４の出力側に信号が生じ
ない。

上記実施例によれば、従来のマトリックス駆動のように
読み取り動作する群以外の受光素子群の受光素子にバイ
アス電源をかける必要がなく、切り替えスイッチを必要
としないので、アナログスイッチによるスイッチングノ
イズの発生を防止できる。

また従来、受光素子群の受光素子にバイアス電源をかけ
ることにより生じるノイズを除去するため設けていた容
量１０′、電源６′、スイッチ７（第６図）を必要とせ
ず、構成の簡略化を図ることができる。

また、駆動パルス及び読み出しパルスは、その立ち下が
りと立ち上がりが一致するようなタイミングで行なって
いるので、立ち下がりと立ち上がりで発生するスイッチ
ングノイズを相殺することができる。

（発明の効果） 本発明によれば、マトリックス駆動を行なう際に必要な
スイッチング素子を省略することにより、構成を簡単に
するとともにスイッチングノイズの発生を除去したＳ／
Ｎ比の高い画像信号を得ることができ、多階調化に有利
なイメージセンサを得ることができる。

【図面の簡単な説明】

第１図は本発明実施例のイメージセンサの等価回路図、
第２図（ａ）乃至（Ｃ）はイメージセンサの受光素子の
他の実施例を示す等価回路図、第３図（ａ）乃至（Ｃ）
は第１図のイメージセンサの受光素子の具体例の製造工
程の断面説明図、第４図（ａ）乃至（ｅ）は第１図のイ
メージセンサの受光素子の他の具体例の製造工程の断面
説明図、第５図は第１図の実施例のイメージセンサを駆
動する駆動方法のタイミングチャート図、第６図は従来
のイメージセンサの等価回路図である。 １−・・・−・受光素子 ２・・・・・・受光素子アレイ ３ｎ・・・受光素子群 ４・・・・・・読取回路 ５・・・・・・共通配線 ８ｎ・・・群配線 １１・・・・・・第１容量部 １２・・・・・・シフトレジスタ １３・・・・・・第２容量部 １４・・・・・・シフトレジスタ １５・・・・・・ダイオード １６・・・・・・抵抗 ＰＤＩ・・・フォトダイオード ＰＤ２・・・フォトダイオード ＶＤ・・・・・・電源 、−」 第２図（Ｃ） Ｖ１ 第３図 第５図

Claims (1)

1. 【特許請求の範囲】 第１のダイオードと第２のダイオードとを極性を逆向き
   に直列に接続した受光素子を複数個ライン状に並べて受
   光素子アレイを形成するとともに、前記受光素子アレイ
   を複数の受光素子群に分割し、マトリックス駆動により
   受光素子群を構成する各受光素子の第２のダイオード側
   に順次読み出しパルスを印加し、各受光素子の第１のダ
   イオード側に接続された読取回路で画像信号を読み取る
   イメージセンサにおいて、 前記各受光素子の第２のダイオード側に接続された第１
   容量部と、 前記第１容量部の他端を受光素子群毎に各ビットに接続
   し、各受光素子群に順次駆動パルスを印加する第１のシ
   フトレジスタと、 前記各受光素子の第２のダイオード側に接続された第２
   容量部と、 該第２容量部の他端をマトリックス状に各ビットに接続
   し、受光素子群を構成する各受光素子に順次読み出しパ
   ルスを印加する第２のシフトレジスタと、 前記各受光素子の第２のダイオード側に設けたリーク手
   段とを具備することを特徴とするイメージセンサ。