JPH0794075A

JPH0794075A - 電界放出カソード素子

Info

Publication number: JPH0794075A
Application number: JP5260389A
Authority: JP
Inventors: Shigeo Ito; 茂生伊藤
Original assignee: Futaba Corp
Current assignee: Futaba Corp
Priority date: 1993-09-27
Filing date: 1993-09-27
Publication date: 1995-04-07

Abstract

(57)【要約】【目的】エミッタとゲートとの短絡時にエミッタ毎に
分離独立できると共に、短絡時に溶解飛散物が原理的に
飛散しない電界放出カソード素子を提供すること。【構成】基板１上には、カソード２および抵抗層３が
形成され、さらに、その上に絶縁層４およびゲート５が
形成されている。そして、ゲート６および絶縁層４に開
口された開口部１４内にはエミッタ６が設けられている
が、このエミッタ６と抵抗層３との間にはアルミニウム
からなる通電絶縁層７が設けられている。この通電絶縁
層７はエミッタ６とゲート５との短絡時に、エレクトロ
マイグレーション現象により絶縁状態とされて、短絡さ
れたエミッタのみを絶縁分離する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコールドカソードとして
知られている電界放出カソードの改良に関するものであ
る。

【０００２】

【従来の技術】金属または半導体表面の印加電界を１０
⁹ ［Ｖ／ｍ］程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われるよ
うになる。これを電界放出（Field Emission）と云い、
このような原理で電子を放出するカソードを電界放出カ
ソード（以下、ＦＥＣと記す）と呼んでいる。近年、半
導体集積化技術を駆使して、ミクロンサイズのＦＥＣを
作ることが可能となり、その一例としてスピント（Spin
dt）型と呼ばれるＦＥＣの製造プロセスを図７に示す。

【０００３】まず、図７（ａ）に図示するように、ガラ
ス等の基板１０１上に、金属層からなるカソード１０
２、アモルファスシリコン等からなる抵抗層１０３、シ
リコンを熱酸化させて形成した絶縁層（ＳｉＯ₂ 層）１
０４、及び、ニオブ等の金属層からなるゲート１０５を
蒸着等により順次形成する。さらに、ゲート１０５上に
フォトレジスト１０６を塗布した後、同図（ｂ）に示す
ようにパターニングする。このパターニングを行った
後、エッチングを行い、同図（ｃ）に示すようにゲート
１０５及び絶縁層１０４に開口部１０７を形成する。

【０００４】次に、フォトレジスト１０６を除去し、同
図（ｄ）に示すように基板１０１を回転させながら、基
板面に対して斜め方向からアルミニウムを回転蒸着させ
ることにより剥離層１０９の蒸着を行う。すると、剥離
層１０９は開口部１０７の中には蒸着されずにゲート１
０５の表面にのみ選択的に蒸着されるようになる。さら
に、この剥離層１０９の上から、モリブデンを堆積させ
ると、同図（ｅ）に示すように剥離層１０９の上に堆積
層１１０が、エッチングによりあけた開口部１０７の中
に、エミッタ堆積層１１１がコーンの形状で堆積する。
この後、ゲート１０５上の剥離層１０９及び堆積層１１
０をエッチングにより除去すると同図（ｆ）に示すよう
な構造のＦＥＣが得られる。

【０００５】図７（ｆ）に示すＦＥＣは、半導体集積化
技術を用いて製作すると、コーン状のエミッタ１１１と
ゲート１０５との距離をサブミクロンとすることが出来
るため、エミッタ１１１とゲート１０５間に数１０ボル
トの電圧を印加することによりエミッタ１１１から電子
を放出させることが出来るようになる。なお、基板１０
１上に図７の（ｆ）で示したような構造のＦＥＣを多数
集積化する場合に、各エミッタ１１１間のピッチは５ミ
クロンないし１０ミクロンとして製作することが出来る
ため、数万から数１０万個のＦＥＣを１枚の基板上に設
けることが出来る。このように、面放出型のＦＥＣを製
作することが可能となっており、このＦＥＣ素子は蛍光
表示装置、ＣＲＴ、電子顕微鏡や電子ビーム装置に適用
することが提案されている。

【０００６】図８に、このような面放出型のＦＥＣ素子
の斜視図を示す。この図において、基板１０１上にカソ
ード１０２が形成されており、このカソード１０２の上
には抵抗層１０３が形成されている。そして、この抵抗
層１０３上にコーン状のエミッタ１１１が形成されてい
る。さらに、カソード１０２上に絶縁層１０４を介して
ゲ−ト１０５が設けられており、ゲート１０５に設けら
れた丸い開口部１０７からコーン状のエミッタ１１１の
先端部分が臨んでいる。

【０００７】このように形成された面放出型のＦＥＣに
おいて、ゲート１０５とカソード１０２との間に数十ボ
ルトの駆動電圧Ｖ_GEを印加すると、エミッタ１１１から
電子が放出され、エミッタ１１１から放出された電子
は、ゲート１０５上に離隔して配置され、アノード電圧
Ｖ_A の印加されたアノード１１２により捕集される。こ
の場合、アノード１１２上に蛍光体を設けておくと、ア
ノード１１２に捕集された電子により蛍光体を発光させ
ることができる。なお、ＦＥＣ素子は電子の走行が空間
中であるため、その動作は真空の環境中で行われるよう
になされている。

【０００８】ところで、エミッタ１１１とカソード１０
２との間に抵抗層１０２を設ける理由は次の通りであ
る。一般的なＦＥＣにおいてはコーン状のエミッタの先
端とゲートとの距離がサブミクロンという極めて短い距
離とされていると共に、数万ないし数十万個のエミッタ
が一枚の基板上に設けられるため、製造の過程において
塵埃等によりエミッタとゲートとが短絡してしまうこと
がある。このように、ゲートとエミッタとのひとつでも
短絡していると、カソードとゲートとが短絡したことに
なるため、すべてのエミッタに電圧が印加されなくなり
動作不能のＦＥＣ素子となってしまっていた。

【０００９】また、ＦＥＣの初期の作動時に局部的な脱
ガスが生じ、このガスによりエミッタとゲートあるいは
アノード間が放電を起こすことがあり、このため大電流
がカソードに流れてカソードが破壊されることがあっ
た。さらに、多数のエミッタのうち電子の放出されやす
いエミッタが存在するため、このエミッタから集中して
放出された電子により、画面上に異常に明るいスポット
が発生することもあった。

【００１０】そこで、図７，図８に示すように、カソー
ド１０２とエミッタ１１１との間に抵抗層１０３を形成
すると、エミッタ１１１とゲート１０５とが短絡した場
合には、ゲート１０５とカソード１０２間には抵抗層１
０３による電圧降下が生じるようになる。この電圧降下
による電圧は、短絡されていないエミッタを有するゲー
ト１０５・カソード１０２間に印加されるようになり、
短絡しているエミッタ以外のエミッタからは、電子を放
出することができるようになる。さらに、抵抗層１０３
によりカソード１０２に流れる短絡電流が抑制されるた
め、カソード１０２が破壊されることがない。

【００１１】また、あるエミッタ１１１に電流が集中し
て流れた場合は、そのエミッタ１１１に設けられた抵抗
層１０３の電圧降下が大きくなるため、そのエミッタ電
位が上昇し、そのゲート・カソード間の電圧が下降する
ようになる。そのため、エミッタ電流が低下しエミッタ
電流の集中を防止することができるようになる。したが
って、抵抗層１０３を設けることにより、ＦＥＣ素子の
製造上の歩留りの向上および、ＦＥＣ素子の安定な動作
を確保することができるようになる。しかしながら、図
７，図８に示すＦＥＣ素子では抵抗層を基板全面に設け
ているため、エミッタ間を分離独立して動作させること
が困難となり、クロストークを発生しやすくなる。この
クロストークはＦＥＣ素子を用いた表示装置において
は、漏れ発光として現れるようになる。

【００１２】そこで、短絡時にエミッタ毎に分離独立で
きるＦＥＣ素子が図９に示すように提案されている（特
開平４−２８４３２４号公報参照）。この図において、
シリコン基板１２０上に絶縁層１２１が形成されてお
り、その上には中央に開口部１２３を有するゲート１２
２が複数形成され、このゲート１２２は挟幅の可溶抵抗
体１２６を介して、ゲートライン１２５にそれぞれ接続
されている。また、開口部１２３内にはコーン状のエミ
ッタ１２４がそれぞれ形成されている。このように形成
されたＦＥＣにおいて、エミッタ１２４とゲート１２２
とが短絡すると、短絡電流が可溶抵抗体１２６に流れ
て、この可溶抵抗体１２６にジュール熱が発生するた
め、可溶抵抗体１２６は瞬時に溶断するようになる。従
って、短絡を起こしたゲート１２２は給電ラインである
ゲートライン１２５から切り離されるため、その動作は
停止されるが、短絡していない他のＦＥＣには給電され
て正常な動作することができるようになる。

【００１３】

【発明が解決しようとする課題】しかしながら、図９に
示す構造のＦＥＣにおいては、可溶抵抗体が溶断したと
きに、溶解飛散物が真空中に放出され、この溶解飛散物
が真空中を飛来して他の正常なＦＥＣの開口部に侵入す
ることにより、新たな短絡欠陥を引き起こし易いという
問題点があった。また、前記したようにエミッタとゲー
トとの間隔はサブミクロンオーダとして形成されてお
り、図９に示すようなサブミクロン以下の挟幅の可溶抵
抗体をゲート毎に形成することは技術上極めて困難であ
るという問題点もあった。そこで、本発明はエミッタと
ゲートとの短絡時にエミッタ毎に分離独立できると共
に、短絡時に溶解飛散物が原理的に飛散しない電界放出
カソードを提供することを目的としている。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明はエミッタとカソードとの間に、エミッタと
ゲートとの短絡時に絶縁状態とされると共に、溶解飛散
物が原理的に飛散しない通電絶縁層を設けるようにした
ものである。

【００１５】

【作用】本発明によれば、短絡時にエミッタごとに絶縁
分離することができると共に、エミッタとゲートとの短
絡時に絶縁状態とされる通電絶縁層から、原理的に飛散
物が発生しないため、他の正常な素子を新たに２次破壊
させることを防止することができる。

【００１６】

【実施例】本発明の電界放出カソード素子の第１実施例
の断面図を図１に示す。この図に示す電界放出カソード
素子において、基板１上には、カソード２および抵抗層
３が形成され、さらに、その上に絶縁層４およびゲート
５が形成されている。そして、ゲート６および絶縁層４
に開口された開口部１４内にはコーン状のエミッタ６が
設けられているが、このエミッタ６と抵抗層３との間に
は通電絶縁層７が設けられている。なお、基板１の材料
としては、ガラス，シリコンあるいはセラミックを用い
ることができ、上記通電絶縁層７は、例えばアルミニウ
ムを材料として形成されているが、銀を材料として形成
してもよい。また、抵抗層３は、例えばアモルファスシ
リコンあるいは酸化タンタル（Ｔａ₂O ₅）により形成さ
れ、他の部分は従来と同一の材料を用いて形成されてい
る。

【００１７】この電界放出カソード素子を製作するに
は、図７に示す従来の製作工程において、剥離層を例え
ばニッケルを材料として形成し、その上に基板垂直方向
からアルミニウムを蒸着する工程を付加すればよい。す
ると。ゲート上および開口部内のカソード上にアルミニ
ウムからなる薄膜層が蒸着されるようになる。そして、
ゲート上に形成されたアルミニウムの薄膜層はニッケル
の剥離層と共に除去されるようになり、カソード上に形
成されたアルミニウムの薄膜層上にはコーン状のエミッ
タが形成される。従って、アルミニウムの薄膜を通電絶
縁層とするＦＥＣ素子を製作することができる。

【００１８】このようにして、製作したＦＥＣ素子の斜
視図を図２に示す。この図に示すように、基板１上にカ
ソード１０２が形成されており、このカソード２の上に
は抵抗層３が形成されている。そして、この抵抗層３上
に通電絶縁層７を介してコーン状のエミッタ６が形成さ
れている。さらに、カソード２上に絶縁層４を介してゲ
−ト５が設けられており、ゲート５に設けられた丸い開
口部１４からコーン状のエミッタ７の先端部分が臨んで
いる。このように形成された面放出型のＦＥＣにおい
て、ゲート５とカソード２との間に数十ボルトの駆動電
圧１２（Ｖ_GE）を印加すると、エミッタ６から電子が放
出され、エミッタ６から放出された電子は、ゲート５上
に離隔して配置され、アノード電圧１３（Ｖ_A ）の印加
されたアノード１１により捕集される。この場合、アノ
ード１１上に蛍光体を設けておくと、アノード１１に捕
集された電子により蛍光体を発光させることができる。

【００１９】なお、ＦＥＣ素子においては電子は空間中
を走行するため、その空間は真空とされている。このＦ
ＥＣ素子の場合、エミッタ６とゲート５が短絡すると、
上記通電絶縁層７に短絡電流が流れてジュール熱が発生
する。この状態で短絡電流が流れ続けると、通電絶縁層
７を形成するアルミニウムが抵抗層３中にエレクトロマ
イグレーションされるようになる。すると、この通電絶
縁層７中にボイド層が形成されるようになり、通電絶縁
層７と抵抗層３との接触抵抗が急激に上昇するようにな
る。このため、短絡を起こしたエミッタが見かけ上絶縁
分離されるようになり、この欠陥部が他のエミッタの動
作に影響を与えないようになる。このように、第１実施
例による電界放出カソード素子によれば、短絡電流が流
れた時に、原理的に物質が飛散しないため他の正常なＦ
ＥＣに２次欠陥を引き起こすことが防止される。

【００２０】次に、本発明の電界放出カソード素子の第
２実施例を図３に示す。この図に示す電界放出カソード
素子において、基板１上には、カソード２および抵抗層
３が形成され、さらに、その上に絶縁層４およびゲート
５が形成されている。そして、ゲート５および絶縁層４
に開口された開口部１４内にはエミッタ６が設けられて
いるが、このエミッタ６と抵抗層３との間には２酸化マ
ンガン（ＭｎＯ₂ ）層８が設けられている。なお、基板
１の材料としては、ガラス，シリコンあるいはセラミッ
クを用いることができる。また、抵抗層３は、例えばア
モルファスシリコンあるいは酸化タンタル（Ｔａ₂O ₅）
により形成され、他の部分は、従来と同一の材料を用い
て形成されている。

【００２１】この電界放出カソード素子を製作するに
は、図７に示す従来の製作工程において、剥離層を形成
した後、その上から２酸化マンガン層を形成する工程を
付加すればよい。すると、剥離層上および開口部内のカ
ソード上に２酸化マンガン層からなる薄膜層が形成され
るようになる。そして、剥離層上に形成された薄膜層は
剥離層と共に除去されるようになり、カソード上に形成
された薄膜層上にはコーン状のエミッタが形成される。
従って、２酸化マンガン層の上にエミッタの形成された
ＦＥＣ素子を製作することができる。

【００２２】このようにして、製作したＦＥＣ素子の斜
視図を図４に示す。この図に示すように、基板１上にカ
ソード１０２が形成されており、このカソード２の上に
は抵抗層３が形成されている。そして、この抵抗層３上
に２酸化マンガン層８を介して、コーン状のエミッタ６
が形成されている。さらに、カソード２上に絶縁層４を
介してゲ−ト５が設けられており、ゲート５に設けられ
た丸い開口部７からコーン状のエミッタ７の先端部分が
臨んでいる。

【００２３】このように形成された面放出型のＦＥＣに
おいて、ゲート５とカソード２との間に数十ボルトの駆
動電圧１２（Ｖ_GE）を印加すると、エミッタ６から電子
が放出され、エミッタ６から放出された電子は、ゲート
５上に離隔して配置され、アノード電圧１３（Ｖ_A ）の
印加されたアノード１１により捕集される。この場合、
アノード１１上に蛍光体を設けておくと、アノード１１
に捕集された電子により蛍光体を発光させることができ
る。なお、ＦＥＣ素子においては電子は空間中を走行す
るため、その空間は真空とされている。

【００２４】この場合、エミッタ６とゲート５とが短絡
すると、短絡電流が２酸化マンガン層８に流れるように
なり、ジュール熱が発生されるため、２酸化マンガンが
分解して酸素を放出するようになる。この酸素は、その
周囲を酸化して絶縁体とするため、短絡したエミッタは
見かけ上絶縁分離されるようになり、この欠陥部が他の
エミッタの動作に影響を与えないようになる。このよう
に、第２実施例による電界放出カソード素子においては
２酸化マンガン層が通電絶縁層とされ、短絡電流が流れ
た時に、原理的に物質が飛散しないため他の正常なＦＥ
Ｃに２次欠陥を引き起こすことが防止される。

【００２５】さらに、本発明の電界放出カソード素子の
第３の実施例を図５に示す。この図に示す電界放出カソ
ード素子において、基板１上には、カソード２および抵
抗層３が形成され、さらに、その上に絶縁層４およびゲ
ート５が形成されている。そして、ゲート５および絶縁
層４に開口された開口部１４内にはエミッタ６が設けら
れているが、このエミッタ６はＰ型セレン層９およびＮ
型セレン層１０を介して抵抗層３の上に形成されてい
る。なお、基板１の材料としては、ガラス，シリコンあ
るいはセラミックを用いることができる。また、抵抗層
３は、例えばアモルファスシリコンあるいは酸化タンタ
ル（Ｔａ₂O ₅）により形成され、他の部分は、従来と同
一の材料を用いて形成されている。

【００２６】この電界放出カソード素子を製作するに
は、図７に示す従来の製作工程において、剥離層を形成
した後、その上からカドミウムやビスマス等を混合また
は共蒸着したＮ型セレン層を形成する。さらに、その上
にＰ型セレンの半導体を形成すると、剥離層上および開
口部内のカソード上にセレンのＰ−Ｎ接合が形成される
ようになる。そして、剥離層上に形成されたＰ−Ｎ接合
は剥離層と共に除去されるようになり、カソード上に形
成されたＰ−Ｎ接合上にはコーン状のエミッタが形成さ
れるようになる。従って、セレンのＰ−Ｎ接合の上にエ
ミッタの形成されたＦＥＣ素子を製作することができ
る。

【００２７】このようにして、製作したＦＥＣ素子の斜
視図を図２に示す。この図に示すように、基板１上にカ
ソード１０２が形成されており、このカソード２の上に
は抵抗層３が形成されている。そして、この抵抗層３上
にＮ型セレン層１０およびＰ型セレン層９からなるＰ−
Ｎ接合層が形成され、この上にコーン状のエミッタ６が
形成されている。さらに、カソード２上に絶縁層４を介
してゲ−ト５が設けられており、ゲート５に設けられた
丸い開口部７からコーン状のエミッタ７の先端部分が臨
んでいる。

【００２８】このように形成された面放出型のＦＥＣに
おいて、ゲート５とカソード２との間に数十ボルトの駆
動電圧１２（Ｖ_GE）を印加すると、エミッタ６から電子
が放出され、エミッタ６から放出された電子は、ゲート
５上に離隔して配置され、アノード電圧１３（Ｖ_A ）の
印加されたアノード１１により捕集される。この場合、
アノード１１上に蛍光体を設けておくと、アノード１１
に捕集された電子により蛍光体を発光させることができ
る。なお、ＦＥＣ素子においては電子は空間中を走行す
るため、その空間は真空とされている。

【００２９】この場合、エミッタ６とゲート５とが短絡
すると、過大な短絡電流がセレンのＰ−Ｎ接合９，１０
に流れるようになり、このＰ−Ｎ接合が破壊される。す
ると、セレンのＰ−Ｎ接合の破壊部分に絶縁層が形成さ
れるようになるため、短絡したエミッタは見かけ上絶縁
分離されるようになり、この欠陥部が他のエミッタの動
作に影響を与えないようになる。このように、第３実施
例による電界放出カソード素子においてはセレンのＰ−
Ｎ接合が通電絶縁層とされ、短絡電流が流れた時に、原
理的に物質が飛散しないため他の正常なＦＥＣに２次欠
陥を引き起こすことが防止される。

【００３０】

【発明の効果】本発明は以上のように構成したので、短
絡時にエミッタごとに絶縁分離することができると共
に、エミッタとゲートとの短絡時に絶縁状態とされる通
電絶縁層から、原理的に飛散物が発生しないため、他の
正常な素子を新たに２次破壊させることを防止すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の電界放出カソード素子の
断面図である。

【図２】本発明の第１実施例の電界放出カソードの斜視
図である。

【図３】本発明の第２実施例の電界放出カソード素子の
断面図である。

【図４】本発明の第２実施例の電界放出カソードの斜視
図である。

【図５】本発明の第３実施例の電界放出カソード素子の
断面図である。

【図６】本発明の第３実施例の電界放出カソードの斜視
図である。

【図７】スピント型電界放出カソードの製作工程を示す
図である。

【図８】スピント型電界放出カソードの斜視図である。

【図９】従来の電界放出カソードの斜視図である。

【符号の説明】

１，１０１基板２，１０２カソード３，１０３抵抗層４，１０４，１２１絶縁層５，１０５，１２２ゲート６，１１１，１２４エミッタ７通電絶縁層８２酸化マンガン層９Ｐ型セレン層１０Ｎ型セレン層１１，１１２アノード１２，１１４駆動電圧１３，１１３アノード電圧１４，１０７，１２３開口部１０８回転軸１０９剥離層１１０堆積層１２０シリコン基板１２５ゲートライン１２６可溶抵抗体

Claims

【特許請求の範囲】

【請求項１】カソード電極上に抵抗層を介して円錐状の
エミッタを形成したスピント型の電界放出カソードにお
いて、前記エミッタとゲートとの短絡時に流れる短絡電流によ
り絶縁状態とされる通電絶縁層が、前記抵抗層と前記エ
ミッタとの間に形成されていることを特徴とする電界放
出カソード素子。
【請求項２】前記通電絶縁層が、エレクトロマイグレー
ション現象を引き起こす物質により形成されていること
を特徴とする請求項１記載の電界放出カソード素子。
【請求項３】前記通電絶縁層が、エミッタ毎に分離して
形成されていることを特徴とする請求項１あるいは２記
載の電界放出カソード素子。
【請求項４】前記抵抗層が、アモルファスシリコンもし
くは酸化タンタルにより形成されていることを特徴とす
る請求項１ないし３のいずれかに記載の電界放出カソー
ド素子。
【請求項５】前記通電絶縁層がアルミニウムあるいは銀
により形成されていることを特徴とする請求項１ないし
４のいずれかに記載の電界放出カソード素子。
【請求項６】前記通電絶縁層が２酸化マンガンにより形
成されていることを特徴とする請求項１，３，４のいず
れかに記載の電界放出カソード素子。
【請求項７】前記通電絶縁層がセレンのｐ−ｎ接合によ
り形成されていることを特徴とする請求項１，３，４の
いずれかに記載の電界放出カソード素子。