JPH0793829B2 - 振動波モーター装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は電歪素子、磁歪素子等の電気−機械エネルギー
変換素子を用い進行性振動波を発生させ、該振動波にて
ローターを駆動する超音波モーター（振動波モーター）
の駆動回路に関するものである。

＜従来技術＞ 超音波モーター（以下SSMと称す。）にあっては、固定
子上の異なる位置に配された電歪素子にそれぞれ異なる
位相の周波電圧を印加して固定子表面に進行性振動波を
発生させ、該振動作にて固定子と摩擦接触する移動体を
駆動している。該SSMの電歪素子に上記周波電圧を印加
するに際して、駆動電極を配して、該電極にそれぞれ異
なる位相（90゜位相の異なる）の周波電圧を印加する必
要があるが、上記各電極への周波電圧を供給する信号源
での各供給信号が90゜位相が異なっているとしても各電
極に実際印加される周波電圧としては90℃位相ずれた状
態の電圧が印加される保証がない。

第１図はSSMの固定子１上に対する駆動電極１−１、１
−２及び共通電極１−４の配設形状を示す構成図であり
第２図は上記電極１−１、１−２への電圧印加回路を示
している。該第２図から明らかな如くSSMの駆動電極１
−１、１−２に周波電圧が印加されるに際し、アンプ
７、コイル10を介して電極１−１に対して上記周波電圧
が印加され、又アンプ８、コイル11を介して電極１−２
に対して周波電圧が印加される。ここでアンプ７、８へ
供給される周波電圧が互いに90゜位相差があったとして
もアンプ７、８、コイル10、11、電極１−１、電極１−
２、電極１−４、の電気的特性のばらつき等にて電極１
−１と１−２には90゜位相差の周波電圧が印加される保
証がない。このため、電極１−１と１−２の電圧波形を
検知して、これらの位相関係が90゜となる様帰還制御を
行なうことが考えられる。該方法によると電極１−１と
１−２には90゜位相差信号を印加することが出来るが、
実際には電極１−１と１−２への印加電圧の位相差は90
゜を中心として前後した信号が繰り返えし印加されるこ
ととなりSSMの回転むらの原因となるおそれが生じる。
即ち、固定子と摩擦接触する移動体との関係は理想的に
は均一であるが、実際問題として移動体と固定子の位置
関係は回転位置により異なっている。よって電極１−１
と電極１−４間の電気的特性と電極１−２と電極１−４
間の電気的特性は移動体の回転位置に大じて変化するこ
ととなる。この様に電極１−１と電極１−４間の特性と
電極１−２と電極１−４間の特性が回転時移動体の固定
子に対する位置により異なるため、上記の帰還制御方法
によると移動体の変化に応じて常に位相差関係が調定さ
れることとなる。

第３図は電極１−１と１−２に印加される周波電圧の位
相差関係を示す波形図である。

今、アンプ７と８と、コイル10と11の電気的特性が同一
であるものとする。この場合、移動体の固定子に対する
回転位置が電極１−１と１−４、電極１−２と１−４の
電気的特性の関係で同一の位置にある時には第３図の
〜の如く互いに90゜位相の異なる信号をそれぞれアン
プ７、８に印加すればこの間電極１−１、１−２には90
゜位相の異なる周波電圧が印加される。一方、移動体の
回転位置が電極１−１と１−４間の電気的特性と電極１
−２と１−４間の電気的特性とで異なった位置にある時
にはアンプ７と８への入力信号として第３図の（ａ）
（ｂ）における〜の関係の信号を与えても電極１−
１と１−２には位相90゜異なる周波電圧は印加されない
こととなる。よって、この場合上記帰還制御がなされて
いるとするとアンプ７、８へ入力する信号の位相差を90
゜から変化させ結果的に、この期間における電極１−１
と１−２へ印加される周波電圧を90゜位相差に移行させ
る様制御される。即ち、上記移動体の位置により電極１
−１と１−４、電極１−２と１−４間づつの電気的特性
が異なる状態になった期間（第３図の〜）における
電極１−１と１−２間の90゜に対する位相差のずれ分に
応じた帰還制御にてアンプ７への印加電圧に対してアン
プ８への印加電圧の位相が正常時の90゜位相差に対し△
Ｔ分進ませることにて電極１−１と１−２間の周波電圧
を90゜位相差関係に保つことが出来るとすると、この期
間（第３図の〜）アンプ７、８への印加電圧は第３
図の（ａ）（ｂ）における〜時点の状態となる上記
期間〜におけるアンプ８への印加信号のデユーテイ
及び周期は50％及びＴであるのに対して期間〜にお
けるデューティ及び周期は 及びＴ−△Ｔとなる。この様に上記帰還制御を行なった
場合、デユーテイと周期の異なる信号がアンプ８に移動
体の回転によって次々繰り返えし供給され、これにて電
極１−２へは時々刻々レベルと周波数の異なる信号が印
加されることとなりSSMの回転むらの原因となる。

＜目的＞ 本発明は上記の事項に鑑みなされたもので、その構成と
して、位相の異なる周波信号をそれぞれ振動体に配され
た電気−機械エネルギー変換素子に印加して、振動体を
励振させ、駆動力を得る振動波モーター装置において、 帰還制御回路にて前記エネルギー変換素子部に印加され
る周波信号間の位相差を検知して、該位相差を所定の値
に保持させるように位相差関係を所定期間帰還制御させ
た際における前記位相差関係の変化状態に基づいて位相
差データーを演算回路にて演算するとともに、該位相差
データーを設定する設定回路と、該設定回路に設定され
たデーターに応じた位相差にて前記周波信号を形成する
周波信号形成回路を設け、上記周波信号の位相差の帰還
制御にて得たデーターに応じた位相差に位相差を固定制
御し、上述の回転むらを防止せんとするものである。

＜実施例＞ 第４図は本発明に係る超音波モーターの固定子の電極形
状を示す構成図で第１図示の構成と同構成となってい
る。尚１−３は固定子の共振状態を検出するためのモニ
ター電極を示しており共通電極１−４は電極１−1,1−
2,1−３の各電極に対向する電極に接続されている。

第５図は本発明に係る超音波モーター（以下SSMと称
す。）の駆動回路の一実施例を示す回路図である。

図において、１は表面上に電歪素子が配される固定子、
１−1,1−2,1−３は第４図示の電極、10,11はコイル、
7,8はアンプである。

16,17はそれぞれ電極１−2,1−１に接続され、被電極の
正弦波を整形してロジツクレベルのパルスに変換するコ
ンパレーターである。又２はモニター電極の出力波形
（正弦波）をロジツクレベルのパルスに変換するコンパ
レータである。12はその一方の入力端Ｒを前記コンパレ
ーター２の出力と接続すると共に他方の入力端Ｓをイン
バーター18と接続するフエイズコンパレーター（位相比
較回路）で例えばUSP4291274号等にて周知であり、その
詳細な説明は省略するが入力信号の位相差を検知して位
相差が存在する場合のみ出力を発生するものである。

該コンパレーター12のプロツク構成及び入力出力特性は
第６図及び第７図に示す通りであり、入力端Ｒへの入力
パルス（立上り信号）が入力端Ｓへの立上り信号より先
に入力された場合には立上り信号差の期間のみ出力はVc
c（ハイレベル信号以下Ｈと称す。）となり、上記入力
端Ｓへの立上り信号の入力にて出力はオープン状態（高
インピーダンス状態）となる。

又、入力端Ｓへの入力パルス（立上り信号）が入力端Ｒ
への立上り信号より先に入力された場合には立上り信号
期間出力はグランドレベル（ロウレベル以下Ｌと称す）
となる。

又、出力がＨ又はＬを示す場合以外はオープン状態とな
るものである。よって、位相差がゼロの時には出力はオ
ープン状態のまま保持される。

４はローパスフイルターでコンパレーター12の出力を平
滑化している。５はデユティ比50％の信号を入力電圧に
応じた周波数で出力する電圧制御発振器（VCO）で、そ
の入力はローパスフイルター４の出力に接続されてい
る。

19はVCO5の出力を32分周する分周回路で、該分周回路の
出力はアンプ、コイル10を介して電極１−１に印加され
る。又分周回路19の出力は16段のシフトレジスター20の
Ｄ入力端に接続されている。該レジスター20のクロツク
端子には上記VCO5の出力がクロツクパルスとして入力さ
れている。分周回路19、出力パルスに対するVCO5の周波
数は32倍となっているため、シフトレジスター20の出力
Q₁〜Q₁₆はＤ入力信号（分周回路19の出力パルス）に対
して０゜から180゜まで11.25゜ずつ位相のずれた（遅れ
た）Ｄ入力信号と同一周期のパルスが出力されることと
なる。尚VCO5の発振周波数はSSMの共振周波数の32倍に
設定している。21はレジスター20の出力Q₁〜Q₁₆のうち
いづれか一つの出力をカウンター22の出力に基づき選択
するマルチプレクサーであり、該マルチプレクサー21の
出力はアンプ８、コイル11を介して電極１−２に印加さ
れる。25は８段のシフトレジスターで、該レジスターの
Ｄ入力端には上記コンパレーター17の出力が入力され、
又クロツク入力には上記VCO5の出力が入力されているた
め、出力端Q₈からはＤ入力端への入力信号に対して90゜
遅れたパルスが出力される。即ち、分周回路19の出力パ
ルスとコンパレーター17のパルスは同一の位相関係であ
り、かつ同一周期のパルスとなるため、該パルスをＤ入
力として入力し、VCO5の出力をクロツクとして入力する
シフトレジスター25の８段目の出力Q₈としてはＤ入力信
号、即ち電極１−１の信号に対して90゜遅れたパルスと
なる。

24は、フエイズコンパレーターで、該コンパレーター24
のブロツク構成及び入出力特性は第8,第９図に示す通り
であり、入力端Ｒへのパルスが入力端Ｓへのパルスより
も先に立上がった場合には入力端Ｓへのパルス立上がる
までj₁をＬとなす。

又、入力端Ｓへのパルスが入力端Ｒへのパルスよりも先
に立上がった場合には入力端Ｒへのパルスが立上るまで
j₂をＬとなすものである。

該コンパレーター24の入力端Ｓは上記コンパレーター16
の出力端に接続し、入力端Ｒは前記レジスター25の出力
端Q₈に接続している。

上述の如くレジスター25の出力Q₈からのパルスは電極１
−１の波形（コンパレーター17の出力（第10図（ａ））
に対して90゜遅れたパルス（第10図（ｃ））であり、こ
れがコンパレーター24のＲ入力端に入力し、又コンパレ
ーター24のＳ入力端には電極１−２の波形と同位相のパ
ルス（コンパレーター16の出力（第10図（ｂ））が入力
されている。

よって、電極１−１と１−２の波形が90゜ずれている状
態ではコンパレーター24のＲ、Ｓ入力として同位相のパ
ルスが入力されるためコンパレーター24のj₁,j₂は共に
Ｈを出力する。又、第10図（ｂ）点線で示した如く電極
１−２の波形、即ちコンパレーター16のパルスが電極１
−１の波形、即ちコンパレーター17のパルスに対してそ
の位相関係が90゜以内となった場合は、コンパレーター
24のＳ入力端の立上りパルスのちがＲ入力端への立上り
パルスよりも先となるので、コンパレーター24は出力端
j₂をＬとなす。又、逆にコンパレーター17のパルスに対
してコンパレーター16のパルスの位相関係が90゜以上と
なった場合にはコンパレータ24の出力端j₁をＬとなす。

24はアツプダウンカウンターでアツプ入力及びダウン入
力端への立上り信号に応答して、１ステツプのアツプ及
びダウン動作を行なう。該カウンター22のアツプ入力端
はアンドゲート28を介してコンパレータ24の出力端j₂に
接続され又ダウン入力端はアドゲート27を介して出力端
j₁と接続されているため、電極１−１と１−２の波形の
位相関係が90゜以内となった時にはカウンター22はアツ
プカウントを行ない、逆に90゜以上となった場合にはダ
ウンカウントを行なう。

該カウンター22の出力（４ビツト）は上記マルチプレク
サーに接続しており、マルチプレクサー21はカウンター
のカウント値が増加するほどレジスター20の後段ビツト
の出力を選択する様構成されている。これらのコンパレ
ーター24、カウンター22、マルチプレクサー21の構成に
て、電極１−１と１−２の波形の位相関係が90゜以内と
なった際にはカウンター22のカウントアツプがなされ、
レジスター20の該段出力が選択されるため、電極１−２
へ印加される波形が遅れ電極１−１と１−２の波形の位
置関係を90゜方向へ移行させる。又逆に電極１−１と１
−２の波形の位相関係が90゜以上となるとカウントダウ
ンがなされ電極１−２に印加される波形の位相を進ませ
るため、その位相関係を90゜方向に移行させることとな
り、常に電極１−１と１−２の波形の位相関係は90゜に
なる用制御される。

26は第11図示のプログラムフローに従って作動するマイ
クロプロセツサーで、該プロセツサーの入力ポートPA₀
〜PA₃は上記カウンター22の出力端Q₀〜Q₃に接続されて
いる。又該プロセツサー26の出力ポートPB₀〜PB₃はカウ
ンター22のデータ入力端子D₀〜D₃に接続され、該カウン
ター22はデータ入力端子D₀〜D₃を介して入力されたデー
ターを出力単Q₀〜Q₃に出力する。該プロセツサー26の出
力ポートPC₀はカウンター22のラツチ入力端Ｌと接続しP
C₀からの信号にて１カウンター22は上記データー入力端
D₀〜D₃への入力信号を取り込む。又出力ポートPC₁はア
ンドゲート27,28の一方の入力端と接続し、該ポートPC₁
からの信号にてアツプダウン入力端への入力を禁止す
る。尚、電極１−１と電極１−３の配置関係としては90
゜ずれた位置関係にあるものとする。

次いで、該第５図実施例の動作について説明する。

不図示の電源を投入することにてマイクロプロセツサー
26が作動し、第11図示のプログラムが実行される。該プ
ログラムではまず出力ポートPB₀〜PB₂に１をPB₃に０を
出力し、次いで出力ポートPC₀に０を出力した後１を送
出する。これにてカウンターのラツチ端子Ｌには０→１
の変化信号が入力し、カウンターはデーター端子D₀〜D₃
へ入力される信号をラツチする。これにてカウンター22
には初期値として「０、１、１、１」が設定される。こ
の状態でマルチプレクサー21はレジスター20の出力端Q₈
を選択する。上述の如くレジスター20の出力端Q₁〜Q₈は
そのＤ入力信号に対して11、25゜ずつ位相がずれた信号
をそれぞれ出力するため、出力端Q₈が選択されることに
てＤ入力端のパルスに対して11、25×８＝90゜遅れたパ
ルスが選択されることとなる。

又、プロセツサー26は出力ポートPC₁から１を出力しア
ンドゲート27,28を開状態となし、更に内蔵のＢレジス
ターに０を入力しＢレジスターをリセツトした後、内蔵
のレジスターに16を入力する。上記各ステツプが行われ
た後プロセツサー26は所定時間（200vsec）待機状態と
なる。

一方、電源投入にてVCO5は作動を開始するため、該VCO5
からのパルスが分周回路19に入力し、分周回路19はVCO5
のパルスを32分周したパルスを出力し、該パルスをアン
プ７、コイル10を介して電極１−１に印加する。

一方、上述の如くマルチプレクサー21からはレジスター
20のQ₈出力端のパルス、即ち分周回路19のパルスに対し
て90゜ずれたパルスがアンプ８、コイル11を介して電極
１−２に印加される。コイル10及び11、電極１−1,1−
2,1−４の作用で上記各パルスは90゜位相のずれた正弦
波として各電極１−1,1−２に印加され、これにて固定
子１の表面に進行性振動波が発生し、固定子の表面と摩
擦接触している移動体が回動し、SSMが作動する。該電
極１−1,1−２の波形のそれぞれコンパレーター16,17に
てパルスに変換され、コンパレーター16のパルスはコン
パレーター24のＳ入力端に印加される。

一方、コンパレーター17のパルスはレジスター25のＤ入
力端に伝わり、該レジスターはVCO5のパルスをクロツク
として作動しているため、出力端Q₈からはコンパレータ
ー17の出力、即ち電極１−１の波形に対して90゜位相が
遅れたパルスが出力され、これが、コンパレーター24の
Ｒ入力端に入力する。今、電極１−１の波形に対して電
極１−２の波形が90゜遅れているものとすると、レジス
ター25の出力端Q₈からのパルスは電極１−１の波形に対
して90゜遅れるので、コンパレーター24のＲ及びＳ入力
端には同一位相のパルスが入力される。よって、この状
態ではレジスター20の出力端Q₈からのパルスが選択され
たままSSMが駆動され続ける。

上記駆動に際して、レジスター20の出力端Q₈が選択され
た状態にてそれぞれ90゜位相の異なるパルスがアンプ7,
8に入力している状態にあっても、電極１−１と１−２
への駆動波形が90゜位相差関係を保っていない場合には
90゜位相差関係に対する位相ずれ方向に応じてカウンタ
ー22のカウント方向が決定される。

即ち、上記電極１−１と１−２の波形の位相差が90゜以
内となった際には即ち、第10図（ａ）と第10図（ｂ）の
点線で示す位相関係となった際には、上述の如くしてコ
ンパレーター24のJ₂出力端からの信号がアンドゲート28
を介してアツプ入力に伝わりカウンター２が１カウント
アツプされ、これにてマルチプレクサー21はレジスター
の出力端をQ₈からQ₉に切換え選択する。出力端Q₉のパル
スは出力端Q₈のパルスに対して11.25゜遅れた位相を有
するパルスであるため、アンプ７に印加されるパルスに
対してアンプ８へ印加されるパルスの位相差は90゜から
101.25゜へ移行する。よって、電極１−２の印加波形の
位相が遅れ、電極１−１と１−２へ印加される波形の位
相差が90゜方向にシフトされる。又、逆にアンプ７と８
へ印加されるパルスの位相差が90゜を保った状態で上記
電極１−１と１−２での位相差が90゜以上の場合にはカ
ウンター22は１カウントダウンされる。これにてマルチ
プレクサー21はレジスター20の出力端Q₈に変って出力端
Q₇を選択する。よってアンプ７へのパルスに対してアン
プ８に印加されるパルスの位相差は90゜から11.25゜進
んだ78,75゜となり電極１−２への印加波形も進み電極
１−１の１−２との波形の位相差は90゜方向へシフトさ
れる。

以上の如くして、電極１−１と１−２への印加波形の位
相差関係は常に90゜となる様制御される。

上述の如く、電極１−１と電極１−４間の電気的特性と
電極１−２と電極１−４間の電気的特性とが移動体の回
転位置に応じて変化するものとすると、上記90゜位相差
制御動作が連続的に短周期で繰り返えし実行される。よ
って、第３図にて説明した如く、アンプ８へ印加される
パルスは時々刻々デユーテイと周期の異なるものとな
り、電極１−２への印加電圧もレベルと周波数の異なる
ものとなるため回転むらが生じるおそれが生じる。

しかしながら、本発明では上記の動作を所定時間行な
い、その間の平均的な位相差パルスを求めアンプ８へ以
後、この算出パルスを印加することにて、上記の問題を
解消している。

即ち、上記の如く90゜位相差制御がなされている過程中
プロセツサー26は所定周期（200μsec）ごとに16回カウ
ンター22のカウント値を検知し、この間のカウント値の
平均値を求めている。

詳述するとマイクロプロセツサー26は上記200μsec待期
した後入力ポートPA₀〜PA₃に入力されるデーター、即ち
カンウター22のカウント値を内蔵アキユムレーター（Ａ
レジスター）に入力し、このＡレジスターの内容に対し
てＢレジスターの内容を加算し、この加算値をＢレジス
ターに入力し、更にＣレジスターの内容から１を減算
し、この減算結果がゼロとなるまで上記動作を繰り返え
し実行する。

上述の如くＣレジスターには初期値として16が設定され
ているため、上記動作が16回実行され、これにてＢレジ
スターには200μsecごとのカウンター22の内容の総和が
記録される。上述の如くカウンター22の内容は上記90゜
位相差制御に際し、移動体の回転位置によって時々刻々
変化するアンプ８へのパルス位相を表わす値であるた
め、上記Ｂレジスターには90゜位相差制御に対して変化
するアンプ８への印加されるパルス位相の総和となる。

この後プロセツサー26はＢレジスターの上記総和値をＡ
レジスターに入力し、Ａレジスターの右シフトを４回行
なう。これにてＡレジスターの内容に対して16で割った
値が得られることとなり、上記総和/16がなされ、上記9
0゜位相差制御に際するカウンター22の内容の平均値が
求められる。

この後マイクロプロセツサー26は上記Ａレジスターの内
容を出力ポートPB₀〜PB₃に送出した後出力ポートPC₁の
出力を０となし、ゲート27,28を閉とし以後のコンパレ
ーター24の出力のカウンター22への入力を禁止する。
又、上記動作後プロセツサー26は出力ポートPC₀を０と
し次いで１となし、カウンターにラツチ信号を伝え、上
記出力ポートPB₀〜PB₃に送出されているデータ、即ち、
上記平均値をカウンター22へラツチする。

これにてカウンター22には上記90゜位相差制御における
アンプ８への印加パルス（アンプ７へのパルスに対する
所定位相差関係のパルス）の平均値に対応するパルスを
決定するカウント値が固定され以後、この平均値の位相
差関係を有するパルスがアンプ８へ印加され続けること
となる。この様に本発明ではアンプ８へのパルスを上記
90゜位相差制御にて変化する位相差関係のパルスの平均
値となす様制御し以後このパルスをアンプ８へ印加する
ため、電極１−１と１−２への印加波形としてほぼ90゜
を保ったものが選ばれると共に上記の回転むらを防止す
ることが出来る。

以上の動作にて電極１−１と１−２における波形の位相
差制御がなされると共に、該実施例にあっては、常に共
振周波数にてSSMが駆動される様周波数制御がなされ
る。

以下に該周波数制御動作について説明する。

SSMを共振周波数で駆動するためには駆動電極１−１又
は１−２における駆動電圧波形とモニター電極１−３に
おけるSSMの駆動状態を表わすモニター波形との位相差
関係を常に一定の関係に保持すればよい。即ち、駆動電
極１−１とモニター電極１−３の位置関係に応じて電極
１−１と１−３の波形関係も位置関係と同一位相差関係
に保てば共振状態で駆動されることとなる。今電極１−
１と電極１−３とは90゜ずれて配設されているため、電
極１−１と１−３の波形も90゜ずれるよう制御すれば共
振駆動とすることが出来る。

上述の如くレジスター25の出力端Q₈の出力は第10図
（ｃ）の如く電極１−１の波形に対して位相が90゜遅れ
たパルスとなっている。該パルスインバーター18にて反
転され第10図（ｅ）のパルス、即ち電極１−１の波形に
対して90゜進んだパルスとしてコンパレーター12のＳ入
力端に伝わる。

一方、電極１−３の波形はコンパレーター２にてパルス
に変換された上コンパレーター12のＲ入力端に伝わる。
上述の如くコンパレーター12のＲ入力端へのパルスの立
上り信号がＳ入力端へのパルスの立上り信号よりも先に
発生している場合は上記立上り信号差分コンパレーター
12の出力はＨとなり、また逆にＳ入力端への立上り信号
がＲ入力端への立上り信号よりも先に発生している場合
は立上り信号差分コンパレーター12の出力はＬとなり、
更にＲ及びＳ入力端への立上り信号が同時に入力する場
合はコンパレーター12はオープン状態となる。よってコ
ンパレーター２のパレス、即ち電極１−３からの波形の
位相がインバーター18からのパルスの位相に対して進ん
だ状態となると、即ち電極１−１と１−３の波形の位相
差が90゜以上となるとその位相差期間分コンパレーター
12の出力はＨとなると該Ｈはローパスフイルター４を介
してVOC5に入力され、VOC5への入力電圧増加し、その分
VOC5の発振周波数が高くなる。VOC5の発振周波数、即ち
電極１−1,1−２への駆動周波数が高くなる程電極１−
１に入力される信号は電極１−３に発生する信号よりも
位相が進む方向に変化する特性を有しているため、上記
電極１−１と１−３との位相差が90゜方向へ制御され
る。

また、逆に電極１−１と１−３の位相差が90゜以内とな
るとコンパレーター12のＳ入力端への立上り信号の方が
Ｒ入力端への立上り信号に比して先に発生するため、そ
の位相差分コンパレーター12の出力はＬとなりVCO5の発
振周波数が低下するため、電極１−1,1−２への駆動周
波数も低くなり、電極１−１と１−３の波形の位相が増
大、電極１−１と１−３との位相差が90゜方向へ移行す
る。

このように電極１−１と１−３の波形の位相差検知がな
され、この位相差が常に90゜となるようにSSMの駆動周
波数が制御され、SSMは常に共振状態にて駆動制御され
ることとなる。

第12図は第５図示のSSMの具体的構成を示す回路図で第
５図と同一ブロツク部には同一記号を附してある。

図中のフエーイズコンパレーター12において、12−1,12
−2,12−13,12−14,12−15,12−16はインバーター、12
−3,12−８はアンドゲート、12−4,12−5,12−6,12−７
はオアゲート、12−9,12−12はノアゲート、12−10,12
−11はナンドゲート、12−17はＰチヤンネルMOS FET,1
2−18はＮチヤンネルMOS FETである。

該コンパレーター12自体公知であるので、その詳細な説
明は省略するが、その入出力特性は上述の第７図にて述
べた通りであり入力パルスの立上り信号に位相差を検知
して、ハイ、ロウ、オープン状態を示すものである。

ローパスフイルター４は抵抗４−１と４−２及びコンデ
ンサ４−３で構成され、抵抗４−１はローパスフイルタ
ー４の入出力間に、また抵抗４−２とコンデンサー４−
３は出力とグランド（GND）間に直列に接続されてい
る。VCO5において５−１はオペアンプ、５−2,5−6,5−
7,5−8,5−９はNPN型トランジスタ、５−3,5−4,5−５
はPNP型トランジスタ、５−10,5−16は抵抗、５−11は
コンデンサ、５−14,5−15はナンドゲート、５−17は定
電流源をそれぞれ示している。VCO5の入力はオペアンプ
５−１の入力であり、該アンプ５−１の入力はトラ
ンジズタ５−２のエミツタと抵抗５−10の一方に接続さ
れ、また該抵抗５−10の他方は、GNDに接続されてい
る。上記オペアンプ５−１、トランジスタ５−２抵抗５
−10にて電圧電流変換回路を構成しアンプ５−１に入力
される電圧に応じた電流をトランジスタ５−２のコレク
ターに流す。

トランジスタ５−２のコレクターはトランジスタ５−３
のコレクターとベース、トランジスタ５−4,5−５のベ
ース、更には定電流源５−17に接続されており、トラン
ジスタ５−3,5−4,5−５はカレントミラー回路を構成し
ている。

また、トランジスタ５−４のコレクタは、トランジスタ
５−６および５−７のコレクタ及びトランジスタ５−7,
5−8,5−９のベースに接続されている。トランジスタ５
−５のコレクタはトランジスタ５−8,5−９のコレクタ
及びコンパレーター５−12の入力と５−13の入力、
更にはコンデンサー５−11と接続されている。コンパレ
ーター５−12の入力には基準電圧V₁が、また５−13の
入力は基準電圧V₂（V₁＞V₂）が印加されコンパレータ
ー５−12の出力はナンドゲート５−14の一方の入力に、
またゲート５−14の他方の入力にはナンドゲート５−15
の出力が接続されている。コンパレーター５−13の出力
はナンドゲート５−15の一方の入力に、またゲート５−
15の他方の入力にはゲート５−14の出力につながれてい
る。

該ゲート５−14,5−15にてフリツプフロツプが構成さ
れ、フリツプフロツプのゲート５−15の出力は抵抗５−
16を介してトランジスター５−６のベースに印加されて
いる。

分周回路19において、19−１〜19−５はＤ型フリツプフ
ロツプで、これらにてVOC5からの入力パルスに対する32
分周回路を構成する。

アンプ７において、７−1,7−10,7−2,7−4,7−５はNPN
型トランジスタ、７−３はPNP型トランジスタ７−7,7−
８はダイオードを示している。またアンプ８はアンプ７
と同一構成となっている。

シフトレジスター20,25において、20−１〜20−16及び2
5−１〜25−８はクロツク端子を電気VCO5の出力と接続
すると共に前段の出力端子を後段のＤ入力端子と接続す
るＤ型フリツプフロツプである。

フエーズコンパレーター24において24−1,24−2,24−3,
24−4,24−5,24−６はインバーター、24−7,24−８はア
ンドゲート、24−9,24−10,24−11,24−12はオアゲー
ト、24−13,24−14はノアゲート、24−15,24−16はナン
ドゲートである。

該12図の回路動作は上述の第５図にて説明した通りであ
るので、その説明は省略するが、フイルター４及びVCO5
の動作について補足的に説明する。

フイルター４のコンデンサー４−３はコンパレータ12の
出力に接続されているため、コンパレータ12からＨが出
力される期間が長くなる程充電され高電位となり、また
Ｌが出力される期間が長くなる程放電され低電位とな
る。尚コンパレーター12の出力がオープン状態にある時
には、コンデンサー４−３の電位はそのままの状態に保
持される。

即ち、フイルター４はコンパレーター12の出力を平滑化
するものであり、その結果コンデンサー４−３にはコン
パレーター12の出力状態に応じた出力が発生する。

詳述すると、前述の如くコンパレーター12のR,S入力へ
の位相差がゼロ、即ち電極１−１と電極１−３位相差が
90゜の場合にはコンパレーター12の出力はオープン状態
となっているため、ローパスフイルター４のコンデンサ
ー４−３の電位はそのままの状態を保持するが、電極１
−１の波形に対して電極１−３の波形が90゜位相進みよ
りも大なる位相進み状態となった場合には上述の如くコ
ンパレーター12の出力はその位相差に応じたデユーテイ
のハイ信号が送出され、フイルター４のコンデンサー４
−３の電圧が増大する。又逆に電極１−１の波形に対す
る電極１−３の波形が90゜より少ない位相だけ進み状態
となるとコンパレーター12の出力がその位相差に応じた
デユーテイのロウ信号（グランドレベル）となり、コン
デンサー４−３の充電電位がデユーテイに応じて低下す
る。

即ち、該フイルター４はコンパレーター12の出力状態を
電圧変換した上VCOに伝える機能を有している。

上記フイルター４の出力はVCOのアンプ５−１に入力さ
れるため、抵抗５−10にはフイルター４の出力電圧に応
じた電流が流れトランジスター５−２のコレクター端子
に該電流を形成する。即ちアンプ５−1,抵抗５−10,ト
ランジスター５−２はフイルタ出力を電流に変換する電
圧−電流変換回路を接続する。詳述するとフイルター４
の出力がＶであったとすると、抵抗５−10には該電圧Ｖ
が印加されるので抵抗５−10の抵抗値をＲとすると、 なる電流が流れ、この電流がトランジスター５−２のコ
レクター端子に形成される。又定電流源５−17の定電流
をi₂とすると、このi₂と上記i₁との合成電流Ｉがトラン
ジスター５−３から供給されることとなりカレントミラ
ー回路を構成するトランジスター５−4,5−５の電流も
上記Ｉとなる。

今トランジスター５−６がオフであり、かつコンデンサ
ー５−11が充電状態にあるものとする。

この状態ではトランジスター５−４に流れる電流が全て
トランジスター５−７に流れるため、トランジスター５
−７とカレントミラー回路を構成するトランジスター５
−8,5−９にもそれぞれトランジスター５−７に流れる
電流値と同一の電流が流れる。この結果、トランジスタ
ー５−５に流れる電流値とトランジスター５−8,5−９
にそれぞれ流れる電流値が同一となるため、コンデンサ
ー５−11からは上記トランジスター５−５に流れる電流
値分の電流が流出、コンデンサー５−11は該トランジス
ター５−５に流れる電流値、即ち上記Ｉにて放電され
る。

これにてコンデンサー５−11の電位は低下、基準レベル
V₂以下となるコンパレーター５−13の出力がＬとなりフ
リツププロツプを構成するナンドゲート５−15の出力Ｈ
となる。このためトランジスター５−６がオンとなる。
該トランジスター５−６がオンとなることにてトランジ
スター５−４に流れていた電流が全てグランドに流れる
と共にトランジスター５−7,5−8,5−９がオフとなる。
よって、この場合はトンランジスター５−５に流れる電
流、即ち上記Ｉにてコンデンサー５−11が定電流充電さ
れコンデンサー５−11の電位が上昇し基準レベルV₁に達
する。これにてコンパレーター５−12が反転、出力をＬ
となすため、ナンドゲート５−15の出力をＬとなしトラ
ンジスター５−６を再びオフとなす。この後再び上記放
電が行われ以後上記の充放電が繰り返し実行される。

上述の如くコンデンサー５−11に対する充放電は、トラ
ンジスター５−４の電流値Ｉで実行され、該電流値Ｉは
フイルターのコンデンサー４−３の電圧、即ちコンパレ
ーター12の出力状態に応じて決定されるため、上記充放
電のスピードは電極１−１と電極１−３の波形の位相差
に応じて決定されることとなる。

詳述すると電極１−１に対する電極１−３の波形が90゜
位相進み状態にある時にはコンパレーター12の出力はオ
ープン状態であるため、コンデンサー４−３の電位は一
定のまま保持されているので、上記電流値Ｉも一定とな
る。よって、この場合には上記コンデンサー５−11に対
する充放電動作も一定スピードとなり、フリツプフロツ
プを構成するナンドゲート５−14の出力も上記一定スピ
ードで反転するため、該フリツプフロツプの出力パルス
の周波数が一定のまま保持されSSMはこの状態では一定
の共振周波数のまま駆動保持される。

又、何らかの原因にて電極１−１に対する電極１−３の
波形が90゜位相進みよりも大となると、コンパレーター
12の出力はハイとなると共にその期間が位相差が大とな
るほど長くなるため、コンデンサー４−３は充電されそ
の電位も位相差が大となる程高くなる。よって、上記電
流値もＩも大となるため、上記フリツプフロツプの出力
周波数が増加方向へ移行する。これにて電極１−1,1−
２への駆動波形の周波数が増大し、駆動波形を上記の共
振周波数へ戻し、電極１−１と１−３の波形の位相差も
上記90゜位相差へ戻る。

又、逆に駆動波形が電極１−１の波形に対する電極１−
３と波形が90゜位相進みよりも小さくなるとコンパレー
ター12の出力はロウを示すと共にロウの期間は上記位相
差が大となるほど長くなる。よって、コンデンサー４−
３の放電量も上記位相差に応じるものとなりコンデンサ
ー４−３の電位も位相差が大となる程低下し、上記電流
値Ｉも小となるので上記フリツプフロツプの出力周波数
が低くなる方向へ移行する。これにて電極１−1,1−２
の駆動周波数も低下し、上記共振状態へ戻り、電極１−
１と電極１−３への波形も上記90゜状態となる。

この様にVCOはその出力パルス周波数をフイルター４の
コンデンサー４−３の電位に応じて決定し、上述の如く
電極１−1,1−２への駆動周波数を共振周波数へ移行さ
せるものである。

又、SSMの駆動初期にあっては、コンデンサー４−３の
電位がゼロであり、上記トランジスター５−２のコレク
ターには電流が流れることはないが、この場合には定電
流源５−17にて規制される一定電流値にてコンデンサー
５−11に対する充放電がなされSSMが駆動される。

第13図は第５図示の実施例における一点鎖線部の回路を
マイクロプロセツサーに代わってハード回路にて構成し
た実施例を示すものであり、該回路が第５図示実施例の
一点鎖線で囲まれた回路に置き換わるものである。

図において、22はアツプ及びダウン端子、UP,DNをそれ
ぞれアンドゲート28,27の出力に接続するアツプダウン
カウンターで、上記端子への立ち下り信号によりアツプ
又はダウンカウントを行なう。又、該カウンター22はロ
ード端子LOADを有し、該端子への立ち下り信号にてデー
タ端子D₀〜D₃への入力信号をロードし出力端Q₀〜Q₃に出
力する。

30は加算器で、入力端子D_0a〜D_3aとD_0b〜D_3bへの入力信
号をクロツク端子への立ち上り信号によりバイナリーに
て加算する。

又、該加算器にはリセツト端子RESTが設けられ、該端子
へのＨ信号の入力にて加算器は出力Q₀〜Q₇をＬとなす。

該加算器の入力D_0a〜D_3aはカウンター22の出力端Q₀〜Q₃
に接続し、又入力D_0b〜D_3bは該加算器30の出力Q₀〜Q₃が
帰還されており、該加算器は入力D_0a〜D_3aへ入力される
データーを順次加算することとなる。

29はシフトレジスターでロード端子LOADへの立ち上り信
号の入力にてデーター端子D₀〜D₇印加されるデータを入
力する。又、該レジスターのシフト動作はシフト端子SH
IFTへの立ち上り信号が入力するたびに行なわれる。

32は４ビツトバイナリーのアツプカウンターでリセツト
端子RESTにＨが入力されると全出力はＬとなる。

又、該カウンターのクロツク入力に立ち上りクロツクが
入力されると、カウントアツプ動作がなされる。

又、該カウンターのキヤリー出力▲▼は、カ
ウンタのカウント値が最終値である“15"の時にＬを出
力し、その他のカウント値の時にはＨを出力する。

33は２ビツトのアツプカウンターで該カウンターはカウ
ント値が“3"の時にキヤリー出力▲▼がＬと
なり他のカウント値ではキヤリー出力は▲▼
Ｈを出力する。

31はセツト入力を有するフリツプフロツプ、35,36はリ
セツト入力を有するフリツプフロツプである。41,42,4
4,45はアンドゲートである。

38は、入力信号の立ち上りによってトリガされるパルス
発生回路でＱ出力に一定時間Ｈを出力する。39も同様
で、入力の立ち下り信号によってトリガされ出力に一
定時間Ｌを出力する。

48は直流電源で、47は電源スイツチであり、40は例えば
1KHzにて発振する発振器である。

該第13図示の回路の動作を説明する。

まず、スイツチ47をオンとすると全回路に電源が供給さ
れ、同時にパワーオンリセツト信号を出力するためのパ
ルス発生回路38がトリガされる。該回路38の出力は一定
時間Ｈを出力する。

これによりフリツプフロツプ31のＱ出力はＨとなってア
ンドゲート28,27を開となしフエイズコンパレータ24か
らの信号をアツプダウンカウンタ22のクロツク入力に入
力可能とする。

又、フリツプフロツプ35,36のＱ出力はＬとなり、カウ
ンタ32,33へのクロック入力は停止されると同時に該カ
ウンタ32,33は全てリセツトされる。（内部状態が“0"
となる） 又、更に加算器30もリセツトされQ₀〜Q₇出力は全てＬと
なる。

この後パルス発生回路38のＱ出力がＬにもどると、この
立ち下り信号にてパルス発生回路39が動作し、回路39の
出力は一定時間（例えば20msec）Ｌとなる。

上記一定時間の経過後パルス発生回路39の出力がＨに
もどると、この時のＬ→Ｈの立ち上り信号がアンドゲー
ト44の片方の入力に入力される。

該アンドゲート44の他方の入力は、カウンタ32のキヤリ
入力に接続されており該カウンタ32は、内部状態が“0"
のリセツト状態となっているので、キヤリ出力にはＨが
出力されている。

従って、回路39の出力は、アンドゲート44からそのま
ま出力され、フリツプフロツプ35のクロツク入力に入力
される。該フリツプフロツプ35は出力が入力Ｄに接続
されており、Ｔ−フリツプフロツプを構成しておりフリ
ツプフロツプ35のクロツク入力にアンドゲート44からの
上記出力（立ち上り信号）が入力されることで、フリツ
プフロツプ35のＱ出力は反転してＨとなる。

フリツプフロツプ35のＱ出力がＨになることにより、ア
ンドゲート41の出力には発振器40からのクロツク信号が
そのまま出力される。アンドゲート41の出力は、４ビツ
トアツプカウンタ32のアツプカウントクロツクとなると
同時に加算器30の加算クロツクになる。

一方、SSMは電源スイツチ47のオン以後作動しており、
第５図にて説明した如く電極１−１と１−２への印加電
圧の90゜位相差制御動作を行なわれている。即ち、上述
の如く電極１−1,1−２への印加電圧の位相差を90゜関
係に保持する様電源スイツチ47のオンにて開状態になっ
ているアンドゲート28,27を介してパルスがカウンター2
2へ入力し、アンプ８への印加パルスの位相を常時制御
している。よって、この状態ではカウンター22のカウン
ト値は上述の如くして上記90゜位相差制御が行なわれる
結果として常時カウント値を変化させている。

又、上述の如く、発振器40の出力パルスは加算器30の加
算クロツクとして加算器30に入力するため、加算器30は
上記カウンター22の出力、即ち、加算器30の入力D_0a〜D
_3aへの入力信号と該加算器30の出力Q₀〜Q₃、即ち該加算
器ので入力D_0b〜D_3bへの入力信号を上記加算クロツクに
同期して加算する、よって、上記90゜位相差制御による
カウンター22のカウント値変化に対する累積加算が行な
われる。

この様に加算器30による累積加算が行われると同時に上
述の如く発振器40からのパルスはカウンター32へ入力し
ているため、カウンター32はカウント動作を行ない、そ
のカウント値が15となると、カウンター32のキヤリー出
力はＬを出力し、次の入力クロツクでキヤリ出力はＨと
なる。４ビツトカウンタ32のキヤリ出力は、アンドゲー
ト44を通り、フリツプフロツプ35のクロツク入力に接続
されているので４ビツトカウンタ32のキヤリ出力がＬか
らＨになると、フリツプフロツプ35の出力Ｑは反転して
Ｌとなる。従って、発振器40の出力はアンドゲート41を
通過しなくなり、４ビツトカウンタ32はカウントを停止
すると同時に、加算器30も加算を停止する。この間に加
算器30の加算クロツクに入力されたクロツクの数は16コ
となっているので、加算器30はカウンター22のカウント
値を16回累積加算したこととなる。

一方４ビツトカウンタ32のキヤリ出力がＨとなることに
より上述の如くフリツプフロツプ35のＱ出力がＬになる
と同時に出力はＨとなると、該出力の立ち上り信号
は、フリツプフロツプ31のクロツクに接続されているの
でフリツプフロツプ31の出力Ｑは反転してＬになる。従
って、フエイズコンパレータ24からの出力信号は、アン
ドゲート27,28を通過しなくなり、アツプダウンカウン
タ22は動作を停止する。また同時にフリツプフロツプ35
の出力は、シフトレジスタ29のロード端子LOADに接続
されているので上述の如く16回加算した結果を出力して
いる加算器30の出力をシフトレジスタは内部にロードす
ることになる。

又、上述の如く４ビツトカウンタ32のキヤリ出力がＬか
らＨになると、この立ち上り信号は、アンドゲート45を
通りフリツプフロツプ36のクロツクに入力される。従っ
てフロツプフロツプ36のＱ出力は反転してＨとなり、こ
れによりアンドゲート42を通り発振器40からのクロツク
が２ビツトカウンタ33のクロツク入力に入力されると同
時にシフトレジスタ29のシフトクロツクにも入力され
る。上記の如くしてカウンター33へのクロツクが入力を
開始しカウンターがカウント動作を行ないそのカウント
“3"になるとカウンター33のキヤリ出力がＬとなり、次
のクロツクの入力でＨとなる。このＬ→Ｈの信号変化は
アンドゲート45を通過して、フリツプフロツプ36のクロ
ツク入力に入力されフリツプフロツプ36のＱ出力は反転
してＬとなる。従って発振器40の出力はアンドゲート42
を通過できなくなり、２ビツトカウンタ33はカウントを
停止する。この間にアンドゲート42の出力に現われるク
ロツクは４コであり、このクロクウはシフトレジスタ29
のシフトクロツクとなっている。よってこのクロツクに
よりシフトレジスタ29にロードされたデータの上位４ビ
ツトが下位４ビツトに現われることになる。すなわち、
はじめにロードされたデータを16で割ったことになり、
レジスター29の値は上述の加算器出力の平均値となる。

又、一方フリツプフロツプ36のＱ出力の上記Ｌへの変化
と同時にフリツプフロツプ36の出力はＨとなる。該Ｈ
はアツプダウンカウンタ22のロードクロツク入力に接続
されているのでシフトレジスタ29の内容、即ち上記平均
値がアツプダウンカウンタにロードされる。

この様にしてカウンター22の内容が上述の90゜の位相差
制御における平均値となり、以後、この平均値に基づい
た位相差関係を有するパルスが第５図実施例と同様にし
てアンプ８へ印加されることとなる。

＜効果＞ 以上の通り、本発明にあっては、駆動電極への印加周波
電圧の位相差を所定（特定）の関係となる様帰還制御を
行なうと共に、該帰還制御に追従して変化する上記位相
差関係のデーターに応じて平均値等の位相差データーを
求め、この位相差データーにて上記位相差関係をロツク
するものであるので、上記周波電圧をほぼ上記特定の関
係に保持することが出来ると共に、上記帰還制御による
回転むらを防止し得るものである。

尚、実施例にあっては、平均値を求めるに際しレジスタ
ーのシフト動作を利用しているが、これに代えてロジツ
クの割算回路を設けても良い。又、平均値を求めるに際
し、周期的にカウンター22へ入力するカウント値の入力
回数で割っているが、上記カウンター22へカウント値が
入力される時間を関数として割算を行なっても良い。
又、更に上記割算処理をアナログ演算で行なっても良
い。

【図面の簡単な説明】

第１図は超音波モーターの固定子の電極形状を示す説明
図、 第２図は第１図の電極への駆動電圧印加回路部の構成を
示す回路図、 第３図（ａ），（ｂ）は超音波モーターにおける電極へ
の周波電圧の制御状態を示す波形図、 第４図は本発明に係る超音波モーターの固定子の電極形
状を示す説明図、 第５図は本発明に係る超音波モータの駆動回路の一実施
例を示すブロツク図、 第６図は第５図示のコンパレーター12の構成を示すブロ
ツク図、 第７図（ａ），（ｂ），（ｃ）は第６図示のコンパレー
ターの特性を示す波形図、 第８図は第５図のコンパレーター24の構成を示すブロツ
ク図、 第９図（ａ），（ｂ），（ｃ），（ｄ）は第８図示のコ
ンパレーターの特性を示す波形図、 第10図（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ）は第５図示の実施例の動作を説明する波形図、 第11図は第５図示のプロセツサー26の動作を示す説明
図、 第12図は第５図実施例の具体的回路構成を示す回路図、 第13図は本発明に係る駆動回路の他の実施例を示す回路
図である。 19……分周回路 20,25……シフトレジスター 24……コンパレーター 22……アツプダウンカウンター 26……プロセツサー 21……マルチプレクサー

Claims (1)

【特許請求の範囲】
1. 【請求項１】位相の異なる周波信号をそれぞれ振動体に
   配された電気−機械エネルギー変換素子に印加して、振
   動体を励振させ、駆動力を得る振動波モーター装置にお
   いて、 帰還制御回路にて前記エネルギー変換素子部に印加され
   る周波信号間の位相差を検知して、該位相差を所定の値
   に保持させるように位相差関係を所定期間帰還制御させ
   た際における前記位相差関係の変化状態に基づいて位相
   差データーを演算回路にて演算するとともに、該位相差
   データーを設定する設定回路と、該設定回路に設定され
   たデーターに応じた位相差にて前記周波信号を形成する
   周波信号形成回路を設けたことを特徴とする振動波モー
   ター装置。