JPH0793559B2

JPH0793559B2 - ロ−パス・フイルタ回路

Info

Publication number: JPH0793559B2
Application number: JP61003617A
Authority: JP
Inventors: 弘一蓬原; 隆一鈴木
Original assignee: Nippon Signal Co Ltd
Current assignee: Nippon Signal Co Ltd
Priority date: 1986-01-13
Filing date: 1986-01-13
Publication date: 1995-10-09
Anticipated expiration: 2010-10-09
Also published as: JPS62163410A

Description

【発明の詳細な説明】＜産業上の利用分野＞本発明は産業用ロボットや列車等の運転制御を安全に行
うための信号受信回路に用いるフェイルセーフなローパ
ス・フィルタ回路に関する。

＜従来の技術＞従来のこの種のローパス・フィルタ回路としては第６図
及び第７図に示すようなものがある。

第６図のものは倍電圧整流回路で、交流信号源１からの
交流信号を２つのコンデンサC₁,C₂とダイオードD₁,D₂で
整流して、例えば電磁リレー等の負荷２に直流を含む低
周波成分（入力信号の正の期間Ｔが信号源１の出力抵抗
をR₁としたときにＴ＞＞C₂・R₁が成立するような低周
波）を供給する一種のローパス・フィルタ回路である。

また、第７図のものは、抵抗R₁とコンデンサC₃の積分回
路と、シュミット回路によるレベル検出回路３とを用い
たもので、積分時定数をC₃・R₁としレベル検出回路３の
入力抵抗が十分高いものとすると、入力信号e_inのオン
時間ＴがＴ＞C₃・R₁となるような低周波のときにレベル
検出回路３から出力パルスが発生する構成である。

そして、このようなフェイルセーフなローパス・フィル
タ回路を構成するには、図に示すように４端子コンデン
サC₂,C₃を必要としていた。

即ち、コンデンサC₂,C₃の端子に断線故障が発生すると
フィルタリング機能が失われるため、かかる断線故障発
生時には出力を発生しない構成にする必要がある。この
場合、通常のコンデンサでは第８図に示すようにコンデ
ンサＣの端子が断線（×印で示す）しても信号電流ｉが
負荷２やレベル検出回路３側に流れて出力が発生してし
まうのに対し、４端子コンデンサの場合には第９図に示
すようにコンデンサＣの端子及び電極を介して流れる信
号電流ｉが流れなくなり、出力が発生せずフェイルセー
フに構成できるのである。

＜発明が解決しようとする問題点＞ところで、現在では電子回路を回路素子の集積化を図っ
て小型化する傾向にある。このため、コンデンサも、チ
ップコンデンサと呼ばれる電極を多数積層して小型で容
量を大きくとれるような積層型のコンデンサが多く使用
される傾向にある。

しかしながら、４端子コンデンサに関してはその構造の
特殊性から積層型に形成することが困難である。このた
め、４端子コンデンサを必要とする従来のローパス・フ
ィルタ回路では、その小型化には限界があるという問題
があった。

本発明は上記の実情に鑑みてなされたもので、４端子の
コンデンサを使用しないフェイルセーフなローパス・フ
ィルタ回路を提供することを目的とする。

＜問題点を解決するための手段＞このため本発明は、入力信号に基づく周波数のパルス信
号を発生する入力回路と、この入力回路の出力パルスに
よりプログラマブル・ユニジャンクション・トランジス
タ（以下PUTとする）を導通させて発振パルスを出力す
る発振回路と、発振回路から入力する発振パルスのレベ
ルを予め定めた設定値と比較して設定値以上のときには
出力を発生するレベル検出回路とを備えてなり、かつ、
前記発振回路を、前記入力回路からの出力パルスの立ち
上がり期間中は前記プログラマブル・ユニジャンクショ
ン・トランジスタを導通状態に維持して前記立ち上がり
期間中に発振パルスを１個のみ出力すると共に、当該発
振回路が正常で、かつ、前記入力回路のパルス信号周波
数が所定周波数以下のときのみ前記設定値以上のレベル
を有する発振パルスを前記レベル検出回路に出力する回
路構成とした。

＜作用＞上記の構成において、従来のフィルタリング用コンデン
サを、PUTによる発振回路の発振用コンデンサに置き換
えることができるため、４端子コンデンサでなく通常の
２端子コンデンサを使用できるようになる。

そして、発振回路は、入力回路の出力パルスの立ち上が
り期間中において発振パルスが発生した後は、PUTのア
ノード電圧が略零になるまではPUTを導通状態に維持す
ることで、入力回路の出力パルスの立ち上がり期間中に
は、発振パルスを１個のみしか発生せず、通常のPUT発
振回路のような繰り返しの発振出力を発生せずに入力信
号と同一の周波数の出力信号を発生する。しかも、この
発振回路は、回路の正常時で、且つ、入力回路のパルス
信号周波数が所定周波数以下のときのみ、レベル検出回
路の設定値以上の正規の発振パルスを発生するものであ
るため、回路故障時には、レベル検出回路から出力が発
生しないので、ローパス・フィルタ回路は、故障時に出
力を発生しないフェールセーフな構成となる。

＜実施例＞以下本発明の実施例を図面に基づいて説明する。

第１図は本発明のローパス・フィルタ回路の一実施例を
用いたフェイルセーフな受信回路の一例を示すものであ
る。

図において、10は本実施例のローパス・フィルタ回路、
20はローパス・フィルタ回路10のパルス出力を高周波に
変換する高周波変換回路である。

前記ローパスフィルタ回路10は、入力回路として入力信
号e₁によりオン・オフしてコレクタ側より入力信号に基
づく周波数のパルス信号を出力するトランジスタO
₁₁と、PUT12を用いた発振回路11と、該発振回路11の発
振パルスレベルを予め定めた設定値V_thと比較して設定
値V_th以上のときに出力を発生する例えばシュミット回
路等から構成されるレベル検出回路13で構成されてい
る。

また、前記発振回路11について更に詳述する。この発振
回路11は発振可能な入力信号e₁の周波数を設定するため
の積分時定数を定める抵抗R₁₁,R₁₂及びコンデンサC
₁₁と、PUT12がターン・オンするアノード電圧V_a1を決定
するためのゲート電圧V_g1（V_g1＝R₁₅・V_s/（R₁₄＋
R₁₅）,V_s:電源電圧）を与える抵抗R₁₄,R₁₅とカソード負
荷抵抗R₁₃とを有している。そしてPUT12がターン・オン
した後はPUT12に流れるアノード電流I_a（I_g≒V_s/（R₁₁
＋R₁₂））がゲート電流I_g（I_g≒V_s・（R₁₄＋R₁₅）/R₁₄
・R₁₅）よりも大きくなるように抵抗R₁₁,R₁₂,R₁₄,R₁₅設
定し、かつ抵抗R₁₄を十分大きくとることによってアノ
ード電圧が略零になるまでPUT12を導通状態に維持でき
るように構成してある。即ち、入力信号レベルが“H"に
立上ったときだけ高レベルの発振パルスを発生するが、
以後は入力信号が“L"レベルなるまでPUT12が導通し続
けることによってPUT12の入力信号レベルが“H"に立ち
上がっている期間中には、高レベルの発振パルスが繰り
返し発生することなく１個の発振パルスのみを発生し、
入力信号と同一の周波数の出力を発生するようになって
いる。

次に高周波変換回路20の構成を説明する。この高周波変
換回路では、前段のレベル検出回路13の出力を入力とす
るトランジスタQ₂₁及び抵抗R₂₁からなるスイッチ回路
と、後段のPUT23による発振回路22の入力信号電圧をPUT
23のゲート電圧V_g2にクランプするコンデンサC₂₁及びダ
イオードD₂₁からなるクランプ回路21と、前述の発振回
路22とで構成される。また、前記発振回路22は、当該発
振回路22に弛張発振を起こすための充電抵抗R₂₂と、発
振用コンデンサC₂₂と、PUT23と、ゲート抵抗R₂₄及びカ
ソード負荷抵抗R₂₃とで構成されている。そして、ゲー
ト電圧V_g2を電源電圧V_s設定してあり、アノード電圧V_a2
が電源電圧V_sより高くなったときに弛張発振出力を発生
する構成になっている。

次に第２図及び第３図の出力波形タイムチャートを参照
しながら動作を説明する。

まず、本実施例の特徴であるローパス・フィルタ回路10
では、トランジスタQ₁₁のベースに入力する入力信号e₁
が“L"レベルになるとトランジスタQ₁₁がオフとなり、
そのコレクタ側（第１図のａ点）より“H"レベルの出力
が発生する。そして、この“H"レベル出力の継続時間が
積分時定数C₁₁・（R₁₁＋R₁₂）（特別な場合としてR₁₂＝
０のときもある）より大となる低周波入力のときにアノ
ード側（第１図のｂ点）がPUT12のゲート電圧V_g1に達し
てPUT12がターン・オンし、PUT12のカソード側（第１図
のｃ点）にレベル検出回路13の設定値V_th以上のレベル
を有する発振パルスV_Pが発生し、レベル検出回路13の出
力側（第１図のｄ点）にパルスが発生する。

一方、高周波数の入力信号e₁のときには、ｂ点の電圧が
ゲート電圧V_g1にならないために、PUT12が導通せずカソ
ード側に発振パルスが発生しない。従って、所定周波数
より高い入力信号をカットするフィルタリング機能を有
している。

ところで、かかるローパス・フィルタ回路10は発振回路
11が故障した場合、即ちPUT12の故障、抵抗R₁₁,R₁₂,
R₁₃,R₁₄,R₁₅の断線故障、コンデンサC₁₁の短絡故障は勿
論、コンデンサC₁₁の端子の断線故障でも出力を発生し
ない。

コンデンサC₁₁端子が断線故障した場合には、ａ点が
“H"レベルになると同時にPUT12はターン・オンしてカ
ソード側のｃ点に出力電圧V_cが発生するが、このときの
出力電圧V_cはコンデンサC₁₁の放電出力が重畳されてい
ないため第２図に示すようにレベル検出回路13の設定値
V_thよりも低く、従ってレベル検出回路13の出力はなく
ローパス・フィルタ回路10の出力は発生しない。

また、入力回路側が故障したときも出力は発生しない。
即ち、トランジスタQ₁₁のコレクタ側が断線故障してａ
点の電圧レベルが“H"レベルのままになったときには、
発振回路11が自己発振のできない構成になっているため
に、ａ点の電圧レベルが“H"レベルに立上ったときのみ
高レベルの発振出力が発生してレベル検出回路13出力が
発生するだけで、以後は出力は発生しなくなる。また、
トランジスタQ₁₁の短絡故障では、ａ点の電圧レベルは
“L"になるので、発振出力は発生せずローパス・フィル
タ回路10の出力はない。

このように、このローパス・フィルタ回路10は、入力回
路を含む全ての回路故障に対して出力を生じることがな
くフェイルセーフに構成されている。しかも、積層構造
による小型化が困難な４端子コンデンサを用いずにすむ
ので、ローパス・フィルタ回路をより一層小型化できる
ようになる。

次に、後段の高周波変換回路20の動作を第３図を参照し
ながら説明する。

第２図に示すレベル検出回路13の出力パルス即ちローパ
ス・フィルタ回路10からの入力信号e₂がスイッチ回路の
トランジスタQ₂₁に入力すると、該トランジスタQ₂₁のコ
レクタ側（第１図のｆ点）に入力信号e₂と反転した出力
が発生する。このスイッチ回路の出力はクランプ回路21
によって電源電圧V_Sにクランプされ発振回路22の入力端
（第１図のｇ点）には電源電圧V_sにスイッチ回路の出力
を重畳した電圧が発生する。そして、PUT23のゲート電
圧を電源電圧V_sに設定してあるので、前記入力端の電圧
が電源電圧V_sよりも高くかつその継続時間が積分定数R
₂₂,C₂₂より大のとき、アノード電圧V_a2（第１図のｈ
点）が電源電圧V_sに達し、PUT23がターン・オンしその
カソード側（第１図のｊ点）に発振出力が発生する。PU
T23の導通によりコンデンサC₂₂放電するとアノード電圧
V_a2が電源電圧V_sより低くなりPUT23はターン・オフし、
再びコンデンサC₂₂の充電が開始される。このようにし
て、入力端が“H"レベルにある間、積分時定数R₂₂・C₂₂
決まる周期で高周波発振出力e₃発生する。従って、この
高周波発振出力e₃の出力周波数は入力周波数に比較して
高周波に変換されているために、例えば検波して直流出
力とするのに平滑用コンデンサが小さくできる等整流し
易い出力となる。尚、発振出力を第１図のｋ点から取り
出すようにしてもよい。

そして、かかる高周波変換回路20はその回路故障に対し
て次のような特性を有している。

まず、スイッチ回路の故障に対しては、当該スイッチ回
路が“H"レベル側及び“L"レベル側のどちら側に故障し
てもコンデンサC₂₁を介して結合しているのでその出力
がなくなり発振回路22は発振しない。

また、クランプ回路21の故障に対しては、ダイオードD
₂₁及びコンデンサC₂₁の短絡・断線いずれの故障の場合
でもPUT23のアノード電圧V_a2が電源電圧V_s、即ちゲート
電圧よりも大きくならないためPUT23がターン・オンせ
ず発振出力は発生しない。

更に、発振回路22の故障に対しては、各抵抗R₂₂,R₂₃,R
₂₄の断線故障及びコンデンサC₂₂の短絡故障の場合に
は、PUT23はターン・オンせず発振出力は発生しない。
また、コンデンサC₂₂が断線故障したときは、入力信号
がある時には、その入力信号が直接出力されるが、入力
信号がなければ出力を生じることはなくフェイルセーフ
である。

このように、かかる高周波変換回路20は全ての回路故障
に対して安全側に作用するフェイルセーフな構成になっ
ている。また、発振回路22の出力周期は積分時定数R₂₂
・C₂₂で定まり、R₂₂を大きな値に、C₂₂を小さな値に設
定すると、発振回路22の入力抵抗が大きくなり、コンデ
ンサC₂₁を小さな容量値のもので低周波まで変調できる
利点がある。

尚、本実施例のローパス・フィルタ回路では、PUT12に
よる発振回路11を用いた例を示したが、第４図に示すよ
うダブル・ベース・ダイオード（UJT）14による発振回
路（トランジスタ，コンデンサ，抵抗の符号は第１図の
PUTによる発振回路の符号に対応している）を用いても
同様に構成できる。また、PUT12は第５図に示すPNPトラ
ンジスタQ₁とNPNトランジスタQ₂による等価回路で表せ
るため、トランジスタでも構成できることは言うまでも
ない。更に、入力回路をトランジスタで構成したが演算
増幅器等で構成してもよい。

＜発明の効果＞以上述べたように本発明によれば、４端子コンデンサを
用いることなく、全ての回路故障に対して出力を発生し
ないフェイルセーフなローパス・フィルタ回路を構成す
ることができる。従って、ローパス・フィルタ回路をよ
り一層小型化することが可能となり受信回路の実装密度
を高めることができる。

【図面の簡単な説明】

第１図は本発明に係わるローパス・フィルタ回路の一実
施例を適用した受信回路の回路図、第２図は同上実施例
のローパス・フィルタ回路の要部の出力波形タイムチャ
ート、第３図は高周波変換回路の要部の出力波形タイム
チャート、第４図は本発明の別の実施例を示す回路図、
第５図はPUTのトランジスタによる等価回路図、第６図
及び第７図は従来例を示す回路図、第８図及び第９図は
それぞれ２端子コンデンサと４端子コンデンサの端子断
線故障時の動作を説明する図である。 11……発振回路、12……PUT、13……レベル検出回路、Q
₁₁……トランジスタ、R₁₁,R₁₂,R₁₃,R₁₄,R₁₅……抵抗、C
₁₁……コンデンサ

Claims

【特許請求の範囲】

【請求項１】入力信号に基づく周波数のパルス信号を発
生する入力回路と、該入力回路の出力パルスによりプロ
グラマブル・ユニジャンクション・トランジスタを導通
させ発振パルスを出力する発振回路と、該発振回路から
入力する発振パルスのレベルを予め定めた設定値と比較
して設定値以上のときには出力を発生するレベル検出回
路とを備えてなり、かつ、前記発振回路を、前記入力回
路からの出力パルスの立ち上がり期間中は前記プログラ
マブル・ユニジャンクション・トランジスタを導通状態
に維持して前記立ち上がり期間中に発振パルスを１個の
み出力すると共に、当該発振回路が正常で、かつ、前記
入力回路のパルス信号周波数が所定周波数以下のときの
み前記設定値以上のレベルを有する発振パルスを前記レ
ベル検出回路に出力する回路構成としたことを特徴とす
るローパス・フィルタ回路。