JPH0624314B2 - 高周波変換回路 - Google Patents
高周波変換回路Info
- Publication number
- JPH0624314B2 JPH0624314B2 JP361686A JP361686A JPH0624314B2 JP H0624314 B2 JPH0624314 B2 JP H0624314B2 JP 361686 A JP361686 A JP 361686A JP 361686 A JP361686 A JP 361686A JP H0624314 B2 JPH0624314 B2 JP H0624314B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- oscillation
- input signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は産業用ロボットや列車等の運転制御を安全に行
うための信号受信回路に用いるフェイルセーフな高周波
変換回路に関する。
うための信号受信回路に用いるフェイルセーフな高周波
変換回路に関する。
〈従来の技術〉 入力信号を整流して例えば電磁リレー等の負荷を動作さ
せるためのフェイルセーフな駆動回路は一般的には第４
図のように構成される。
せるためのフェイルセーフな駆動回路は一般的には第４
図のように構成される。
即ち、入力信号ｅinでトランスＴを負荷とするトランジ
スタＱをスイッチング動作させることにより入力信号ｅ
inを増幅し、これを整流回路１及び平滑コンデンサＣＬ
を介して負荷ＲＬに供給する構成である。
スタＱをスイッチング動作させることにより入力信号ｅ
inを増幅し、これを整流回路１及び平滑コンデンサＣＬ
を介して負荷ＲＬに供給する構成である。
ところが、入力信号ｅinのオン・オフの比率（デューテ
ィ比）が極端（例えばＴ２＞Ｔ１，Ｔ１：オン期間，Ｔ
２：オフ期間）である場合には、トランジスタＱのコレ
クタ−エミッタ間を経由してトランスＴを流れる電流に
直流成分が発生してトランスＴを構成するコアの磁束が
飽和するので、これを防ぐためには、大きなコアを用い
るため大型のトランスＴを使用しなければならなかっ
た。また、入力信号ｅinの周期Ｔ１＋Ｔ２が大きく低周
波である場合、負荷ＲＬが低抵抗値であれば平滑コンデ
ンサＣＬが大容量値となりやはり大型となっていた。従
って、低周波でオン・オフの比率が極端な入力信号ｅin
に対しては、大型化して実装密度を高める際に大きな障
害になっていた。
ィ比）が極端（例えばＴ２＞Ｔ１，Ｔ１：オン期間，Ｔ
２：オフ期間）である場合には、トランジスタＱのコレ
クタ−エミッタ間を経由してトランスＴを流れる電流に
直流成分が発生してトランスＴを構成するコアの磁束が
飽和するので、これを防ぐためには、大きなコアを用い
るため大型のトランスＴを使用しなければならなかっ
た。また、入力信号ｅinの周期Ｔ１＋Ｔ２が大きく低周
波である場合、負荷ＲＬが低抵抗値であれば平滑コンデ
ンサＣＬが大容量値となりやはり大型となっていた。従
って、低周波でオン・オフの比率が極端な入力信号ｅin
に対しては、大型化して実装密度を高める際に大きな障
害になっていた。
ところで、前記入力信号ｅinを第５図に示すＣ−ＭＯＳ
による公知の発振回路２のゲート入力とすることによっ
て、入力信号ｅinより高い周波数の出力に変換して取り
出し、例えば前述した第４図の駆動回路へ入力させた場
合には、トランスＴも平滑コンデンサＣＬも共に小型化
することができる。
による公知の発振回路２のゲート入力とすることによっ
て、入力信号ｅinより高い周波数の出力に変換して取り
出し、例えば前述した第４図の駆動回路へ入力させた場
合には、トランスＴも平滑コンデンサＣＬも共に小型化
することができる。
〈発明が解決しようとする問題点〉 しかしながら、上述したＣ−ＭＯＳによる発振回路２で
は、Ｃ−ＭＯＳ内部のゲートが電源に短絡したり、互い
のゲートａ１，ａ２間が短絡する等の発振条件を満足す
るような故障が生じたときには、入力信号ｅinとは無関
係に発振出力を発生する危険があり、フェイルセーフで
ないという欠点があり、フェイルセーフな受信回路には
採用できない。
は、Ｃ−ＭＯＳ内部のゲートが電源に短絡したり、互い
のゲートａ１，ａ２間が短絡する等の発振条件を満足す
るような故障が生じたときには、入力信号ｅinとは無関
係に発振出力を発生する危険があり、フェイルセーフで
ないという欠点があり、フェイルセーフな受信回路には
採用できない。
本発明は上記の実情に鑑みてなされたもので、フェイル
セーフな受信回路に使用可能な全ての回路故障に対して
安全側に動作するフェイルセーフな高周波変換回路を提
供することを目的とする。
セーフな受信回路に使用可能な全ての回路故障に対して
安全側に動作するフェイルセーフな高周波変換回路を提
供することを目的とする。
〈問題点を解決するための手段〉 このため本発明では、ゲート電圧を少なくとも電源電圧
に設定したプログラマブル・ユニジャンクション・トラ
ンジスタ（以下ＰＵＴとする）による発振回路を備える
と共に、該発振回路のＰＵＴのアノード側入力部に、発
振回路入力信号を前記ＰＵＴのゲート電圧にクランプす
るクランプ回路を接続して構成した。
に設定したプログラマブル・ユニジャンクション・トラ
ンジスタ（以下ＰＵＴとする）による発振回路を備える
と共に、該発振回路のＰＵＴのアノード側入力部に、発
振回路入力信号を前記ＰＵＴのゲート電圧にクランプす
るクランプ回路を接続して構成した。
〈作用〉 上記の構成において、ＰＵＴによる発振回路のＰＵＴの
ゲート電圧を少なくとも電源電圧に設定して入力信号を
ＰＵＴの前記ゲート電圧にクランプするようにしたの
で、入力信号が電源電圧より高くならないと発振出力が
発生しない。そして、発振回路の前段で回路故障が発生
すると、発振回路の入力信号は電源電圧より高くならな
いので発振出力がなくフェイルセーフとなる。
ゲート電圧を少なくとも電源電圧に設定して入力信号を
ＰＵＴの前記ゲート電圧にクランプするようにしたの
で、入力信号が電源電圧より高くならないと発振出力が
発生しない。そして、発振回路の前段で回路故障が発生
すると、発振回路の入力信号は電源電圧より高くならな
いので発振出力がなくフェイルセーフとなる。
〈実施例〉 以下本発明の実施例を図面に基づいて説明する。
第１図は本発明の高周波変換回路の一実施例を用いたフ
ェイルセーフな受信回路の一例を示すものである。
ェイルセーフな受信回路の一例を示すものである。
図において、10はローパス・フィルタ回路、20はローパ
ス・フィルタ回路10のパルス出力を高周波に変換する本
実施例の高周波変換回路である。
ス・フィルタ回路10のパルス出力を高周波に変換する本
実施例の高周波変換回路である。
前記ローパス・フィルタ回路10は入力信号ｅ１によりオ
ン・オフしてコレクタ側より入力信号に基づく周波数の
パルス信号を出力するトランジスタＱ11と、ＰＵＴ12を
用いた発振回路11と、該発振回路11の発振パルスレベル
を予め定めた設定値Ｖthと比較して設定値Ｖth以上のと
きに出力を発生する例えばシュミット回路等から構成さ
れるレベル検出回路13で構成されている。
ン・オフしてコレクタ側より入力信号に基づく周波数の
パルス信号を出力するトランジスタＱ11と、ＰＵＴ12を
用いた発振回路11と、該発振回路11の発振パルスレベル
を予め定めた設定値Ｖthと比較して設定値Ｖth以上のと
きに出力を発生する例えばシュミット回路等から構成さ
れるレベル検出回路13で構成されている。
また、前記発振回路11について更に詳述する。この発振
回路11は発振可能な入力信号ｅ１の周波数を設定するた
めの積分時定数を定める抵抗Ｒ11，Ｒ12及びコンデンサ
Ｃ11と、ＰＵＴ12がターン・オンするアノード電圧Ｖal
を決定するためのゲート電圧Ｖg1（Ｖg1＝Ｒ15・Ｖｓ／
（Ｒ14＋Ｒ15），Ｖｓ：電源電圧）を与える抵抗Ｒ14，
Ｒ15とカソード負荷抵抗Ｒ13とを有している。そして、
ＰＵＴ12がターン・オンした後はＰＵＴ12に流れるアノ
ード電流Ｉａ（Ｉａ≒Ｖｓ／（Ｒ11＋Ｒ12））がゲート
電流Ｉｇ（Ｉｇ≒Ｖｓ・（Ｒ14＋Ｒ15）／Ｒ14・Ｒ15）
よりも大きくなるように抵抗Ｒ11，Ｒ12，Ｒ14，Ｒ15を
設定し、かつ抵抗Ｒ14を十分大きくとることによってア
ノード電圧が略零になるまでＰＵＴ12を導通状態に維持
できるように構成してある。即ち、入力信号レベルが
“Ｈ”に立上ったときだけ高レベルの発振パルスを発生
するが、以後は入力信号が“Ｌ”レベルになるまでＰＵ
Ｔ12が導通し続けることによって高レベルの発振パルス
が繰り返し発生しないようになっている。尚、一般には
Ｒ11＋Ｒ12，Ｒ14，Ｒ15＞Ｒ13となるように設計される
ものである。
回路11は発振可能な入力信号ｅ１の周波数を設定するた
めの積分時定数を定める抵抗Ｒ11，Ｒ12及びコンデンサ
Ｃ11と、ＰＵＴ12がターン・オンするアノード電圧Ｖal
を決定するためのゲート電圧Ｖg1（Ｖg1＝Ｒ15・Ｖｓ／
（Ｒ14＋Ｒ15），Ｖｓ：電源電圧）を与える抵抗Ｒ14，
Ｒ15とカソード負荷抵抗Ｒ13とを有している。そして、
ＰＵＴ12がターン・オンした後はＰＵＴ12に流れるアノ
ード電流Ｉａ（Ｉａ≒Ｖｓ／（Ｒ11＋Ｒ12））がゲート
電流Ｉｇ（Ｉｇ≒Ｖｓ・（Ｒ14＋Ｒ15）／Ｒ14・Ｒ15）
よりも大きくなるように抵抗Ｒ11，Ｒ12，Ｒ14，Ｒ15を
設定し、かつ抵抗Ｒ14を十分大きくとることによってア
ノード電圧が略零になるまでＰＵＴ12を導通状態に維持
できるように構成してある。即ち、入力信号レベルが
“Ｈ”に立上ったときだけ高レベルの発振パルスを発生
するが、以後は入力信号が“Ｌ”レベルになるまでＰＵ
Ｔ12が導通し続けることによって高レベルの発振パルス
が繰り返し発生しないようになっている。尚、一般には
Ｒ11＋Ｒ12，Ｒ14，Ｒ15＞Ｒ13となるように設計される
ものである。
次に本実施例の高周波変換回路20の構成を説明する。こ
の高周波変換回路では、前段のレベル検出回路13の出力
を入力とするトランジスタＱ21及び抵抗Ｒ21からなるス
イッチ回路と、後段のＰＵＴ23による発振回路22の入力
信号電圧をＰＵＴ23のゲート電圧Ｖg2にクランプするコ
ンデンサＣ21及びダイオードＤ21からなるクランプ回路
21と、前述の発振回路22とで構成される。また、前記発
振回路22は、当該発振回路22に弛張発振を起こすための
充電抵抗Ｒ22と、発振用コンデンサＣ22と、ＰＵＴ23
と、ゲート抵抗Ｒ24及びカソード負荷抵抗Ｒ23とで構成
されている。そして、ゲート電圧Ｖg2を電源電圧Ｖｓに
設定してあり、アノード電圧Ｖa2が電源電圧Ｖｓより高
くなったときに弛張発振出力を発生する構成になってい
る。
の高周波変換回路では、前段のレベル検出回路13の出力
を入力とするトランジスタＱ21及び抵抗Ｒ21からなるス
イッチ回路と、後段のＰＵＴ23による発振回路22の入力
信号電圧をＰＵＴ23のゲート電圧Ｖg2にクランプするコ
ンデンサＣ21及びダイオードＤ21からなるクランプ回路
21と、前述の発振回路22とで構成される。また、前記発
振回路22は、当該発振回路22に弛張発振を起こすための
充電抵抗Ｒ22と、発振用コンデンサＣ22と、ＰＵＴ23
と、ゲート抵抗Ｒ24及びカソード負荷抵抗Ｒ23とで構成
されている。そして、ゲート電圧Ｖg2を電源電圧Ｖｓに
設定してあり、アノード電圧Ｖa2が電源電圧Ｖｓより高
くなったときに弛張発振出力を発生する構成になってい
る。
次に第２図及び第３図の出力波形タイムチャートを参照
しながら動作を説明する。
しながら動作を説明する。
まず、ローパス・フィルタ回路10では、トランジスタＱ
11のベースに入力する入力信号ｅ１が“Ｌ”レベルにな
るとトランジスタＱ11がオフとなり、そのコレクタ側
（第１図のａ点）より“Ｈ”レベルの出力が発生する。
そして、この“Ｈ”レベル出力の継続時間が積分時定数
Ｃ11・（Ｒ11＋Ｒ12）（特別な場合としてＲ12＝０のと
きもある）より大となる低周波入力のときにアノード側
（第１図のｂ点）がＰＵＴ12のゲート電圧Ｖg1に達して
ＰＵＴ12がターン・オンし、ＰＵＴ12のカソード側（第
１図のｃ点）にレベル検出回路13の設定値Ｖth以上のレ
ベルを有する発振パルスＶｐが発生し、レベル検出回路
13の出力側（第１図のｄ点）にパルスが発生する。一
方、高周波数の入力信号ｅ１のときには、ｂ点の電圧が
ゲート電圧Ｖg1にならないために、ＰＵＴ12が導通せず
カソード側に発振パルスが発生しない。従って、所定周
波数以上の入力信号をカットするフィルタリング機能を
有している。
11のベースに入力する入力信号ｅ１が“Ｌ”レベルにな
るとトランジスタＱ11がオフとなり、そのコレクタ側
（第１図のａ点）より“Ｈ”レベルの出力が発生する。
そして、この“Ｈ”レベル出力の継続時間が積分時定数
Ｃ11・（Ｒ11＋Ｒ12）（特別な場合としてＲ12＝０のと
きもある）より大となる低周波入力のときにアノード側
（第１図のｂ点）がＰＵＴ12のゲート電圧Ｖg1に達して
ＰＵＴ12がターン・オンし、ＰＵＴ12のカソード側（第
１図のｃ点）にレベル検出回路13の設定値Ｖth以上のレ
ベルを有する発振パルスＶｐが発生し、レベル検出回路
13の出力側（第１図のｄ点）にパルスが発生する。一
方、高周波数の入力信号ｅ１のときには、ｂ点の電圧が
ゲート電圧Ｖg1にならないために、ＰＵＴ12が導通せず
カソード側に発振パルスが発生しない。従って、所定周
波数以上の入力信号をカットするフィルタリング機能を
有している。
ところで、かかるローパス・フィルタ回路10は発振回路
11が故障した場合、即ちＰＵＴ12の故障、抵抗Ｒ11，Ｒ
12，Ｒ13，Ｒ14，Ｒ15の断線故障、コンデンサＣ11の短
絡故障は勿論、コンデンサＣ11の端子の断線故障でも出
力を発生しない。
11が故障した場合、即ちＰＵＴ12の故障、抵抗Ｒ11，Ｒ
12，Ｒ13，Ｒ14，Ｒ15の断線故障、コンデンサＣ11の短
絡故障は勿論、コンデンサＣ11の端子の断線故障でも出
力を発生しない。
コンデンサＣ11の端子が断線故障した場合には、ａ点が
“Ｈ”レベルになると同時にＰＵＴ12はターン・オンし
てカソード側のｃ点に出力電圧Ｖｃが発生するが、この
ときの出力電圧ＶｃはコンデンサＣ11の放電出力が重畳
されていないため第２図に示すようにレベル検出回路13
の設定値Ｖthよりも低く、従ってレベル検出回路13の出
力はなくローパス・フィルタ回路10の出力は発生しな
い。
“Ｈ”レベルになると同時にＰＵＴ12はターン・オンし
てカソード側のｃ点に出力電圧Ｖｃが発生するが、この
ときの出力電圧ＶｃはコンデンサＣ11の放電出力が重畳
されていないため第２図に示すようにレベル検出回路13
の設定値Ｖthよりも低く、従ってレベル検出回路13の出
力はなくローパス・フィルタ回路10の出力は発生しな
い。
また、入力回路側が故障したときも出力は発生しない。
即ち、トランジスタＱ11のコレクタ側が断線故障してａ
点の電圧レベルが“Ｈ”レベルのままになったときに
は、発振回路11が自己発振のできない構成になっている
ために、ａ点の電圧レベルが“Ｈ”レベルに立上ったと
きのみ高レベルの発振出力が発生してレベル検出回路13
に出力が発生するだけで、以後は出力は発生しなくな
る。また、トランジスタＱ11の短絡故障では、ａ点の電
圧レベルは“Ｌ”になるので、発振出力は発生せずロー
パス・フィルタ回路10の出力はない。
即ち、トランジスタＱ11のコレクタ側が断線故障してａ
点の電圧レベルが“Ｈ”レベルのままになったときに
は、発振回路11が自己発振のできない構成になっている
ために、ａ点の電圧レベルが“Ｈ”レベルに立上ったと
きのみ高レベルの発振出力が発生してレベル検出回路13
に出力が発生するだけで、以後は出力は発生しなくな
る。また、トランジスタＱ11の短絡故障では、ａ点の電
圧レベルは“Ｌ”になるので、発振出力は発生せずロー
パス・フィルタ回路10の出力はない。
このように、このローパス・フィルタ回路10は、入力回
路を含む全ての回路故障に対して出力を生じることがな
くフェイルセーフに構成されている。
路を含む全ての回路故障に対して出力を生じることがな
くフェイルセーフに構成されている。
次に、後段の本実施例の高周波変換回路20の動作を第３
図を参照しながら説明する。
図を参照しながら説明する。
第２図に示すレベル検出回路13の出力パルス即ちローパ
ス・フィルタ回路10からの入力信号ｅ２がスイッチ回路
のトランジスタＱ21に入力すると、該トランジスタＱ21
のコレクタ側（第１図のｆ点）に入力信号ｅ２と反転し
た出力が発生する。このスイッチ回路の出力はクランプ
回路21によって電源電圧Ｖｓにクランプされ発振回路22
の入力端（第１図のｇ点）には電源電圧Ｖｓにスイッチ
回路の出力を重畳した電圧が発生する。そして、ＰＵＴ
23のゲート電圧を電源電圧Ｖｓに設定してあるので、前
記入力端の電圧が電源電圧Ｖｓよりも高くかつその継続
時間が積分定数Ｒ22，Ｃ22より大のとき、アノード電圧
Ｖa2（第１図のｈ点）が電源電圧Ｖｓに達し、ＰＵＴ23
がターン・オンしそのカソード側（第１図のｊ点）に発
振出力が発生する。ＰＵＴ23の導通によりコンデンサＣ
22が放電するとアノード電圧Ｖa2が電源電圧Ｖｓより低
くなりＰＵＴ23はターン・オフし、再びコンデンサＣ22
の充電が開始される。このようにして、入力端が“Ｈ”
レベルにある間、積分時定数Ｒ22・Ｃ22で決まる周期で
高周波発振出力ｅ３を発生する。従って、この高周波発
振出力ｅ３の出力周波数は、入力周波数に比較して高周
波に変換されているために、例えば検波して直流出力と
するのに平滑用コンデンサが小さくできる等整流し易い
出力となる。尚、発振出力を第１図のｋ点から取り出す
ようにしてもよい。
ス・フィルタ回路10からの入力信号ｅ２がスイッチ回路
のトランジスタＱ21に入力すると、該トランジスタＱ21
のコレクタ側（第１図のｆ点）に入力信号ｅ２と反転し
た出力が発生する。このスイッチ回路の出力はクランプ
回路21によって電源電圧Ｖｓにクランプされ発振回路22
の入力端（第１図のｇ点）には電源電圧Ｖｓにスイッチ
回路の出力を重畳した電圧が発生する。そして、ＰＵＴ
23のゲート電圧を電源電圧Ｖｓに設定してあるので、前
記入力端の電圧が電源電圧Ｖｓよりも高くかつその継続
時間が積分定数Ｒ22，Ｃ22より大のとき、アノード電圧
Ｖa2（第１図のｈ点）が電源電圧Ｖｓに達し、ＰＵＴ23
がターン・オンしそのカソード側（第１図のｊ点）に発
振出力が発生する。ＰＵＴ23の導通によりコンデンサＣ
22が放電するとアノード電圧Ｖa2が電源電圧Ｖｓより低
くなりＰＵＴ23はターン・オフし、再びコンデンサＣ22
の充電が開始される。このようにして、入力端が“Ｈ”
レベルにある間、積分時定数Ｒ22・Ｃ22で決まる周期で
高周波発振出力ｅ３を発生する。従って、この高周波発
振出力ｅ３の出力周波数は、入力周波数に比較して高周
波に変換されているために、例えば検波して直流出力と
するのに平滑用コンデンサが小さくできる等整流し易い
出力となる。尚、発振出力を第１図のｋ点から取り出す
ようにしてもよい。
そして、かかる高周波変換回路20はその回路故障に対し
て次のような特性を有している。
て次のような特性を有している。
まず、スイッチ回路の故障に対しては、当該スイッチ回
路が“Ｈ”レベル側及び“Ｌ”レベル側のどちら側に故
障してもコンデンサＣ21を介して結合しているのでその
出力がなくなり発振回路22は発振しない。
路が“Ｈ”レベル側及び“Ｌ”レベル側のどちら側に故
障してもコンデンサＣ21を介して結合しているのでその
出力がなくなり発振回路22は発振しない。
また、クランプ回路21の故障に対しては、ダイオードＤ
21及びコンデンサＣ21の短絡・断線いずれの故障の場合
でもＰＵＴ23のアノード電圧Ｖa2が電源電圧Ｖｓ、即ち
ゲート電圧よりも大きくならないためＰＵＴ23がターン
・オンせず発振出力は発生しない。
21及びコンデンサＣ21の短絡・断線いずれの故障の場合
でもＰＵＴ23のアノード電圧Ｖa2が電源電圧Ｖｓ、即ち
ゲート電圧よりも大きくならないためＰＵＴ23がターン
・オンせず発振出力は発生しない。
更に、発振回路22の故障に対しては、各抵抗Ｒ22，
Ｒ23，Ｒ24の断線故障及びコンデンサＣ22の短絡故障の
場合には、ＰＵＴ23はターン・オンせず発振出力は発生
しない。また、コンデンサＣ22が断線故障したときは、
入力信号がある時には、その入力信号が直接出力される
が、入力信号がなければ出力を生じることはなくフェイ
ルセーフである。
Ｒ23，Ｒ24の断線故障及びコンデンサＣ22の短絡故障の
場合には、ＰＵＴ23はターン・オンせず発振出力は発生
しない。また、コンデンサＣ22が断線故障したときは、
入力信号がある時には、その入力信号が直接出力される
が、入力信号がなければ出力を生じることはなくフェイ
ルセーフである。
このように、かかる高周波変換回路20は全ての回路故障
に対して安全側に作用するフェイルセーフな構成になっ
ている。また、発振回路22の出力周期は積分時定数Ｒ22
・Ｃ22で定まり、Ｒ22を大きな値に、Ｃ22を小さな値に
設定すると、発振回路22の入力抵抗が大きくなり、コン
デンサＣ21を小さな容量値のもので低周波まで変調でき
る利点がある。
に対して安全側に作用するフェイルセーフな構成になっ
ている。また、発振回路22の出力周期は積分時定数Ｒ22
・Ｃ22で定まり、Ｒ22を大きな値に、Ｃ22を小さな値に
設定すると、発振回路22の入力抵抗が大きくなり、コン
デンサＣ21を小さな容量値のもので低周波まで変調でき
る利点がある。
尚、本実施例の高周波変換回路では、ＰＵＴのゲート電
圧を電源電圧Ｖｓに設定したが、入力信号の最大レベル
である約２Ｖｓより低ければ電源電圧Ｖｓより高くとも
よく、外部から供給してもよい。また、ＰＵＴ23はＰＮ
ＰトランジスタとＮＰＮトランジスタによる等価回路で
表せるため、トランジスタでも構成できることは言うま
でもない。
圧を電源電圧Ｖｓに設定したが、入力信号の最大レベル
である約２Ｖｓより低ければ電源電圧Ｖｓより高くとも
よく、外部から供給してもよい。また、ＰＵＴ23はＰＮ
ＰトランジスタとＮＰＮトランジスタによる等価回路で
表せるため、トランジスタでも構成できることは言うま
でもない。
〈発明の効果〉 以上述べたように本発明によれば、全ての回路故障に対
して高周波の発振出力が発生しないフェイルセーフな高
周波変換回路を実現できる。従って、低周波の入力信号
に対してトランスと平滑コンデンサを用いた負荷駆動回
路を使用する場合でも、フェイルセーフな構成でしかも
トランス及び平滑コンデンサを小型化でき実装密度を高
めることができる。
して高周波の発振出力が発生しないフェイルセーフな高
周波変換回路を実現できる。従って、低周波の入力信号
に対してトランスと平滑コンデンサを用いた負荷駆動回
路を使用する場合でも、フェイルセーフな構成でしかも
トランス及び平滑コンデンサを小型化でき実装密度を高
めることができる。
第１図は本発明に係わる高周波変換回路の一実施例を適
用した受信回路の回路図、第２図はローパス・フィルタ
回路の要部の出力波形タイムチャート、第３図は本実施
例の高周波変換回路の要部の出力波形タイムチャート、
第４図はフェイルセーフな負荷駆動回路の回路図、第５
図は従来の高周波変換回路の回路図である。 21…クランプ回路、22…発振回路、23…ＰＵＴ、Ｑ21…
トランジスタ、Ｒ21，Ｒ22，Ｒ23，Ｒ24…抵抗、Ｃ21，
Ｃ22…コンデンサ、Ｄ21…ダイオード
用した受信回路の回路図、第２図はローパス・フィルタ
回路の要部の出力波形タイムチャート、第３図は本実施
例の高周波変換回路の要部の出力波形タイムチャート、
第４図はフェイルセーフな負荷駆動回路の回路図、第５
図は従来の高周波変換回路の回路図である。 21…クランプ回路、22…発振回路、23…ＰＵＴ、Ｑ21…
トランジスタ、Ｒ21，Ｒ22，Ｒ23，Ｒ24…抵抗、Ｃ21，
Ｃ22…コンデンサ、Ｄ21…ダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭48−102555（ＪＰ，Ａ) 特開 昭49−66265（ＪＰ，Ａ) 特開 昭49−66266（ＪＰ，Ａ) 特開 昭60−118057（ＪＰ，Ａ) 実開 昭49−123939（ＪＰ，Ｕ) 実開 昭60−55132（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】ゲート電圧を少なくとも電源電圧に設定し
たプログラマブル・ユニジャンクション・トランジスタ
による発振回路を備えると共に、該発振回路のプログラ
マブル・ユニジャンクション・トランジスタのアノード
側入力部に、発振回路入力信号を前記プログラマブル・
ユニジャンクション・トランジスタのゲート電圧にクラ
ンプするクランプ回路を接続して構成したことを特徴と
する高周波変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP361686A JPH0624314B2 (ja) | 1986-01-13 | 1986-01-13 | 高周波変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP361686A JPH0624314B2 (ja) | 1986-01-13 | 1986-01-13 | 高周波変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62163413A JPS62163413A (ja) | 1987-07-20 |
| JPH0624314B2 true JPH0624314B2 (ja) | 1994-03-30 |
Family
ID=11562423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP361686A Expired - Lifetime JPH0624314B2 (ja) | 1986-01-13 | 1986-01-13 | 高周波変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624314B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442303A (en) * | 1992-07-16 | 1995-08-15 | The Nippon Signal Co., Ltd. | Electromagnetically coupled fail-safe logic circuit |
| DE69309195T2 (de) * | 1992-07-31 | 1997-10-16 | Tokai Kogyo Co Ltd | Extrudierte Hohlprofile and Herstellungsverfahren |
-
1986
- 1986-01-13 JP JP361686A patent/JPH0624314B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62163413A (ja) | 1987-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004349B1 (ko) | 인버터출력전압의 직류분 보정장치 | |
| JPS59194665A (ja) | ブロツキング発振式スイツチング・レギユレ−タ | |
| JPH0468862B2 (ja) | ||
| US4161773A (en) | Push-pull inverter including starter circuit | |
| JPH0624314B2 (ja) | 高周波変換回路 | |
| US6834000B2 (en) | Double resonance high voltage converter with start-up | |
| JPH0793559B2 (ja) | ロ−パス・フイルタ回路 | |
| JP2504698Y2 (ja) | インバ―タ | |
| RU2039409C1 (ru) | Блок питания пьезоэлектрического двигателя | |
| JPS5921581Y2 (ja) | 高電圧保護装置 | |
| SU1615848A1 (ru) | Высокочастотный однотактный конвертор | |
| JPS5914822Y2 (ja) | スイツチング回路 | |
| JPH0650811B2 (ja) | オン．デイレ−回路 | |
| KR950004806Y1 (ko) | 인버터형 전자렌지의 안전회로 | |
| JP2773502B2 (ja) | スイッチング電源装置 | |
| JPH0119591Y2 (ja) | ||
| JPS605756Y2 (ja) | 直流安定化電源装置 | |
| JP2704536B2 (ja) | 出力垂下特性を有するコンバータ | |
| JP2653796B2 (ja) | スイッチング電源 | |
| JP3268672B2 (ja) | インバータ駆動回路 | |
| SU692027A1 (ru) | Стабилизированный преобразователь посто нного напр жени | |
| SU1658322A1 (ru) | Стабилизированный преобразователь посто нного напр жени | |
| JPS5914823Y2 (ja) | 電圧変換装置 | |
| JPH07108093B2 (ja) | インバ−タ装置 | |
| JPH0231913Y2 (ja) |