JPH0793413B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0793413B2 JPH0793413B2 JP62054603A JP5460387A JPH0793413B2 JP H0793413 B2 JPH0793413 B2 JP H0793413B2 JP 62054603 A JP62054603 A JP 62054603A JP 5460387 A JP5460387 A JP 5460387A JP H0793413 B2 JPH0793413 B2 JP H0793413B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- electrical test
- wafer
- integrated circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 title claims description 6
- 238000010998 test method Methods 0.000 description 5
- 239000008188 pellet Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010291 electrical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の製造方法、特に半導体集積回
路の電気試験方法に関する。
路の電気試験方法に関する。
半導体集積回路の製造において、回路の機種が多種多様
でしかも一品種の需要が比較的少ないことがある。この
場合、マスタースライス方式、即ち回路内に必要な素子
を設けておき配線パターンだけを変えて異なった回路を
つくる方式がとられる。従来、マスタースライス方式で
の配線パターンを形成する時に使用するマスクは一種類
の品種のみを有するように形成されていた。
でしかも一品種の需要が比較的少ないことがある。この
場合、マスタースライス方式、即ち回路内に必要な素子
を設けておき配線パターンだけを変えて異なった回路を
つくる方式がとられる。従来、マスタースライス方式で
の配線パターンを形成する時に使用するマスクは一種類
の品種のみを有するように形成されていた。
従って半導体集積回路の品種を多く製造する場合には、
一品種の需要に比べ製造する量が必然的に増加しウェハ
ー状態での電気試験の所要時間も増え、さらに余剰製品
の保管数及び保管場所が増大するという欠点がある。
一品種の需要に比べ製造する量が必然的に増加しウェハ
ー状態での電気試験の所要時間も増え、さらに余剰製品
の保管数及び保管場所が増大するという欠点がある。
本発明の目的は、多品種の半導体集積回路を製造する場
合に余剰製品を少なくし、ひいてはその保管数及び保管
場所の増大化を防止するために最適な半導体集積回路の
製造方法を提供することである。
合に余剰製品を少なくし、ひいてはその保管数及び保管
場所の増大化を防止するために最適な半導体集積回路の
製造方法を提供することである。
上述した従来のウェハーでの電気試験法に対し、本発明
は多品種少量生産方式において、二種以上の品種が収納
されているウェハーの所望の半導体集積回路の電気試験
を実施する場合、半導体集積回路にある認識コードを識
別することにより電気試験を実施するという独創的内容
を有する。
は多品種少量生産方式において、二種以上の品種が収納
されているウェハーの所望の半導体集積回路の電気試験
を実施する場合、半導体集積回路にある認識コードを識
別することにより電気試験を実施するという独創的内容
を有する。
本発明は二種以上の品種の半導体集積回路が収納されて
いるウェハーの所望の半導体集積回路の電気試験を実施
する場合、半導体集積回路にある認識コードを識別して
電気試験する試験方法を有している。
いるウェハーの所望の半導体集積回路の電気試験を実施
する場合、半導体集積回路にある認識コードを識別して
電気試験する試験方法を有している。
図面を参照して本発明の実施例を説明する。まず、第１
図に示すように半導体集積回路A.11と半導体集積回路B.
12を収納するウェハー１において、半導体集積回路Ａの
みを電気試験する場合、第３図に示すように半導体集積
回路３内にある認識コード２を認識してから電気試験を
実施するようにする。
図に示すように半導体集積回路A.11と半導体集積回路B.
12を収納するウェハー１において、半導体集積回路Ａの
みを電気試験する場合、第３図に示すように半導体集積
回路３内にある認識コード２を認識してから電気試験を
実施するようにする。
すなわち、第２図に示すようにウェハ１の半導体集積回
路Ａのみを矢印21,22,23,24の如く順番に電気試験を実
施することが可能となる。本実施例では異なる二種類の
半導体集積回路ＡとＢの場合の電気試験方法を説明した
が、三種類以上の半導体集積回路A,B,C,…を収納する場
合も同様の試験方法が可能である。尚、認識コードとし
ては識別パッド間のオープンやショート及び抵抗値によ
る電気的方法と、識別マークを光学的に識別する方法が
ある。
路Ａのみを矢印21,22,23,24の如く順番に電気試験を実
施することが可能となる。本実施例では異なる二種類の
半導体集積回路ＡとＢの場合の電気試験方法を説明した
が、三種類以上の半導体集積回路A,B,C,…を収納する場
合も同様の試験方法が可能である。尚、認識コードとし
ては識別パッド間のオープンやショート及び抵抗値によ
る電気的方法と、識別マークを光学的に識別する方法が
ある。
〔実施例２〕 実施例１では、１ペレット毎に半導体集積回路内の認識
コードを認識してから電気試験を実施していた。第２の
実施例としては、第４図に示すように電気試験を実施す
る前に第１図に示すような半導体集積回路Ａと半導体集
積回路Ｂのマップを電気試験機に電気試験を実施前に登
録しておく。次に、半導体集積回路Ａを電気試験をする
場合、あらかじめ登録しておいた前記マップに従い第２
図に示す電気試験の移動方向21,22,23,24の列が変わっ
た時のみ、最初のペレットの前記認識コードを認識し、
同一列の他のペレットの認識コードの認識をしないで順
次所望の半導体集積回路の電気試験をする。この実施例
では、１ペレット毎に前記認識コードを認識しなくて良
い利点がある。
コードを認識してから電気試験を実施していた。第２の
実施例としては、第４図に示すように電気試験を実施す
る前に第１図に示すような半導体集積回路Ａと半導体集
積回路Ｂのマップを電気試験機に電気試験を実施前に登
録しておく。次に、半導体集積回路Ａを電気試験をする
場合、あらかじめ登録しておいた前記マップに従い第２
図に示す電気試験の移動方向21,22,23,24の列が変わっ
た時のみ、最初のペレットの前記認識コードを認識し、
同一列の他のペレットの認識コードの認識をしないで順
次所望の半導体集積回路の電気試験をする。この実施例
では、１ペレット毎に前記認識コードを認識しなくて良
い利点がある。
以上説明したように、本発明によれば多品種少量生産方
式により少量の半導体集積回路を生産する場合に、二種
以上の品種の半導体集積回路の配線パターンを有するウ
ェハーを電気試験することができるので、余剰製品を少
なくでき、さらに製品の保管数及び保管場所の増大化を
防止できる効果がある。
式により少量の半導体集積回路を生産する場合に、二種
以上の品種の半導体集積回路の配線パターンを有するウ
ェハーを電気試験することができるので、余剰製品を少
なくでき、さらに製品の保管数及び保管場所の増大化を
防止できる効果がある。
第１図及び第２図は本発明の実施例の説明図、第３図は
半導体集積回路の部分拡大図、第４図は実施例２の作業
フロー図である。 １……ウェハー、２……認識コード、３……半導体集積
回路、４……バンプ、５……ショート防止バンプ、11…
…半導体集積回路Ａ、12……半導体集積回路Ｂ、21,22,
23,24……電気試験の移動方向。
半導体集積回路の部分拡大図、第４図は実施例２の作業
フロー図である。 １……ウェハー、２……認識コード、３……半導体集積
回路、４……バンプ、５……ショート防止バンプ、11…
…半導体集積回路Ａ、12……半導体集積回路Ｂ、21,22,
23,24……電気試験の移動方向。
Claims (1)
- 【請求項１】マスタースライス方式により製造する半導
体集積回路において、二種以上の品種の半導体集積回路
の配線パターンを有するウエハーを電気試験する場合、
認識コードを識別して同一種類の半導体集積回路のみを
連続的に電気試験するようにしたことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62054603A JPH0793413B2 (ja) | 1987-03-09 | 1987-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62054603A JPH0793413B2 (ja) | 1987-03-09 | 1987-03-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63220542A JPS63220542A (ja) | 1988-09-13 |
| JPH0793413B2 true JPH0793413B2 (ja) | 1995-10-09 |
Family
ID=12975310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62054603A Expired - Fee Related JPH0793413B2 (ja) | 1987-03-09 | 1987-03-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793413B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5984190A (en) * | 1997-05-15 | 1999-11-16 | Micron Technology, Inc. | Method and apparatus for identifying integrated circuits |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5618439A (en) * | 1979-07-25 | 1981-02-21 | Fujitsu Ltd | Semiconductor device consisting of different ic |
-
1987
- 1987-03-09 JP JP62054603A patent/JPH0793413B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63220542A (ja) | 1988-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5830800A (en) | Packaging method for a ball grid array integrated circuit without utilizing a base plate | |
| US7255273B2 (en) | Descriptor for identifying a defective die site | |
| US5381047A (en) | Semiconductor integrated circuit having multiple silicon chips | |
| JPS63306633A (ja) | フイルムキヤリア | |
| JPH0793413B2 (ja) | 半導体装置の製造方法 | |
| JPH0758725B2 (ja) | 半導体ウェハ | |
| JPS58143550A (ja) | 半導体装置 | |
| US6319418B1 (en) | Zig-zagged plating bus lines | |
| JPS6247142A (ja) | 半導体装置のマ−キング法 | |
| JPH04373131A (ja) | 高密度実装用ｉｃペレット | |
| JPS604249A (ja) | 半導体装置 | |
| JPS6329414B2 (ja) | ||
| JPH0661297A (ja) | 半導体装置 | |
| KR100224708B1 (ko) | 조립된 칩의 웨이퍼 상의 위치 확인방법 | |
| JPH03132061A (ja) | 集積回路の多量製造方法 | |
| JPS5939419Y2 (ja) | ジヤンパユニツト | |
| JPS6240458Y2 (ja) | ||
| JPS63253691A (ja) | 厚膜混成集積回路の製造方法 | |
| JPH04144266A (ja) | 混成集積回路の製造方法 | |
| JPS6187156A (ja) | 集積回路製造用フオトマスク | |
| JP2996219B2 (ja) | 半導体装置のテスト方法及びテスト治具 | |
| JPS5852814A (ja) | 半導体集積回路 | |
| JPH02215185A (ja) | 混成集積回路の製造方法 | |
| KR20000002107A (ko) | 볼 그리드 어레이 패키지 제조 방법 | |
| JPH02138763A (ja) | 集積回路の多量製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |